以下、図1〜図19を用い、画像形成装置として複合機101を例にあげて実施形態を説明する。そして、複合機101は、本発明に係るデータ送受信装置100を含む。但し、各実施の形態に記載される構成、配置等の各要素は、発明の範囲を限定せず単なる説明例にすぎない。
(複合機101)
次に、図1、図2に基づき、実施形態に係る複合機101を説明する。図1、図2は、実施形態に係る複合機101の一例を示す図である。
図1に示すように、複合機101内には、制御部1が設けられる。制御部1は、複合機101の動作を制御する。制御部1は、各種演算や処理を行うCPU11、画像データに関する処理を行う画像処理部12、表示パネル21での表示に関する処理を行う表示モジュール13のような回路を含む。尚、全体制御や画像処理を行うメイン制御部や画像形成や各種回転体を回転させるモーターのON/OFFを制御し印刷部4を実際に制御するエンジン制御部のように制御を行う部分を分割してもよい。
CPU11は、記憶部14に記憶されるプログラム、データに基づき複合機101の各部の制御や、各種の演算処理や信号処理を行う。画像処理部12は、濃度変換、拡大、縮小、回転、データ形式変換のような印刷や送信に用いる画像データへの画像処理を施す。処理後の画像データは、画像形成部4cでのトナー像形成や、送信に用いられる。表示モジュール13は、記憶部14に記憶される背景データ、ボタンやキーのような部品の画像データ、画面内に表示するテキストデータに基づき、表示させる画面の画像データを生成する。
記憶部14は、ROM、HDDのような不揮発性とRAMのような揮発性の記憶装置の組み合わせである。記憶部14は、複合機101の制御用の各種のプログラムやデータ、設定データ、画像データのような各種データを記憶する。
また、図1、2に示すように、本実施形態の複合機101は、複合機101の前面に操作パネル2(破線で図示)が設けられる。また、上部に原稿搬送部3aと画像読取部3bが設けられる。又、複合機101の内部には、印刷を行う印刷部4(給紙部4a、搬送部4b、画像形成部4c、定着部4d)が設けられる。
操作パネル2は、複合機101の状態や各種メッセージや各種設定画面を表示する表示パネル21を備える。制御部1は、表示モジュール13が生成した画像データに基づく表示を表示パネル21に行わせる。また、表示パネル21の上面にタッチパネル部22が設けられる。タッチパネル部22は、表示パネル21で押された部分の位置、座標を検知するためのものである。タッチパネル部22の出力に基づき、制御部1は、押された操作画像(ソフトキー、ボタン、タブ、チェックボックスのような画像)を認識する。また、操作パネル2には、スタートキーやテンキーのような複数のハードキー23も設けられる。
制御部1は、スキャンを伴うジョブの実行時、セットされた原稿を1枚ずつ送り読取用コンタクトガラス31(読み取り位置)に向けて連続的、自動的に原稿搬送部3aに搬送させる。また、制御部1は、送り読取用コンタクトガラス31を通過する原稿や、載置読取用コンタクトガラス32にセットされた原稿を読み取りと画像データの生成を画像読取部3bに行わせる。
印刷部4の給紙部4aは、複数の用紙を収容する。印刷ジョブの実行のとき、制御部1は、用紙を1枚ずつ給紙部4aに供給させる。制御部1は、給紙部4aから供給された用紙を搬送部4bに搬送させる。制御部1は、画像データに基づくトナー像を画像形成部4cに形成させ、搬送される用紙にトナー像を転写させる。制御部1は、用紙に転写されたトナー像を定着部4dに定着させる。トナー定着後の用紙は、排出トレイ4eに排出される。
更に、制御部1は、各種コネクタ、ソケット、通信制御用のチップを備えた通信部15と接続される。通信部15は、ネットワークや公衆回線やケーブルを介し、コンピューター200やファクシミリ装置300と通信可能に接続される。通信部15は、コンピューター200やファクシミリ装置300と画像データのやり取りを行える。
制御部1は、操作パネル2、原稿搬送部3a、画像読取部3b、印刷部4、通信部15のような各部とバスや信号線で接続される。制御部1は、各部、各装置の存在を認識する。そして、制御部1は、各部を制御することにより、パネル表示、スキャン動作、及び、印刷動作のような複合機101の動作を制御する。
(データ送受信装置100)
次に、図3を用いて、実施形態に係るデータ送受信装置100の概要を説明する。図3は、実施形態に係るデータ送受信装置100の一例を示す図である。
データ送受信装置100は、複合機101に含まれる。本発明に係るデータ送受信装置100は、複合機101内でなされる様々なデータ伝送に適用することができる。以下では、表示パネル21に表示させる画像データを表示パネル21に伝送するデータ送受信装置100を説明する。
まず、データ送受信装置100は、送信部5、受信部6、判定用回路部7、制御部1を含む。
表示パネル21が表示する画面は、使用者の操作に応じ切り替えられる。制御部1(表示モジュール13)は、表示パネル21に表示させる画面の画像データを生成し、記憶部14に記憶させる。この画像データは、制御部1(表示モジュール13)から送信部5に入力される。
送信部5は、送信用クロック信号Csを生成する送信用信号生成部50を含む。そして、送信部5は、送信用信号生成部50が生成する送信用クロック信号Csの周波数で(送信用信号生成部50が生成するクロック信号に基づき)表示パネル21に表示させる画面の画像データをデータ信号D1として送信する。表示パネル21は一定のフレームレート(周波数)で書き換えられる。この書き換えに間に合うように、送信用信号生成部50が生成するクロック信号の周波数が定められる。
受信部6は、データ信号線DLにより送信部5と接続される。受信部6は、ラッチ用信号Crの立ち上がりにあわせて、送信部5からのデータをラッチする。受信部6は、データラッチのためのクロック信号であってデータ信号D1の1ビットあたりの時間と同じ周期のラッチ用信号Crを生成する受信用信号生成部60を含む。また、受信用信号生成部60は、データのラッチタイミングを設定するためのクロック信号であって周期がラッチ用信号Cr(データ信号D1の1ビットあたりの時間)の2倍のクロック信号であるタイミング設定用信号S1を生成することもできる。
受信部6が受信したデータは、表示パネル21に与えられる。表示パネル21は、受信部6が受信したデータに基づいて表示を行う。具体的に、受信部6が受信したデータは、表示パネル21の表示制御用ドライバーIC24(ColumnドライバーICとRowドライバーIC)に与えられ、表示制御用ドライバーIC24は、与えられたデータに応じた表示を表示パネル21に行わせる。
また、判定用回路部7はタイミング設定用信号S1とデータ信号D1が入力される。判定用回路部7は、タイミング設定用信号S1のレベルがHighかつデータ信号線DLのレベルがHighである時間が長いほど大きな電圧を出力する。判定用回路部7は、データを正しく受信できるように、ラッチ用信号Cr又はデータ信号D1(送信用クロック信号Cs)の位相を調整、設定するための回路である。制御部1は、判定用回路部7の出力に基づき、タイミング設定用信号S1又は送信用クロック信号Csの位相を設定する。具体的に、制御部1は、受信用信号生成部60が生成するラッチ用信号Crと送信用信号生成部50が生成する送信用クロック信号Csの何れかのクロック信号の位相を調整する(詳細は後述)。
(位相の調整の概要)
次に、図4を用いて信号(送信用クロック信号Cs又はラッチ用信号Cr)の位相の調整の概要を説明する。図4は、信号の位相の調整を説明するための図である。
実施形態に係るデータ送受信装置100では、データ信号D1の1ビットあたりの時間は一定である。図4の例では、いずれも、HighとLowを一定周期で交互に繰り返すデータ信号D1の波形を示している。
また、図4では、データラッチのためのクロック信号であるラッチ用信号Crの立ち上がりにあわせてデータをラッチする例を示している。図4の例では、データ信号D1の1ビットあたりの時間内にラッチ用信号Crが1回立ち上がるようにするため、ラッチ用信号Crの周期は、データ信号D1の1ビットあたりの時間と同じとされる。
図4のうちのデータ信号a〜kは、段階的にデータ信号D1の位相をずらした例を示している。図4の例では、10段階(36度)ずつデータ信号D1の位相をずらした例を示している。
そして、ラッチ用信号Crが立ち上がったときの値をラッチする場合、データ信号D1とラッチ用信号Crの位相差が0及び180度のときでは、ラッチされるデータの値が不定となる。ラッチタイミングとしては、不適切である。図4では、データ信号a、データ信号f、データ信号kでラッチされる値を「?」で図示している。
また、図4では、データ信号D1が理想的に変化している例を示している。しかし、データ信号D1の実際の立ち上がり、立ち下がりは鈍る場合がある。また、データ信号の1ビットの期間中、セットアップ時間、ホールド時間が設けられる。図4に示すデータ信号a〜kのうち、データ信号b、e、g、jに示すラッチタイミングでは、信号が十分に立ち上がっていない、又は、立ち下がっていない可能性がある。また、データ伝送速度が速いとき、データ信号b、e、g、jに示すラッチタイミングでは、セットアップ時間中やホールド時間中の可能性があり、好適なラッチタイミングとは必ずしもいえない。
正しくデータのラッチできるようにするため、従来、データ信号D1又はラッチ用信号Crの位相を段階的に変化させ、データ信号D1又はラッチ用信号Crのうち、何れかの信号の位相を正しくデータをラッチできる位相とすることがある。図4に示すデータ信号c、d、h、iでも、ラッチ用信号Crは、データ信号D1の1ビットの期間の中央から少し外れた位置で立ち上がっている。そのため、4つのデータ信号c、d、h、iの位相で安定して正しいデータをラッチできないおそれはゼロではない。
そこで、実施形態に係るデータ送受信装置100では、判定用回路部7を設け、安定して正しいデータをラッチできる信号(データ信号D1又はラッチ用信号Cr)の位相(立ち上がり時点の差)を判定する。そして、判定した信号の位相でデータの伝送を行う。
(データ送受信装置100の詳細)
次に、図5〜図7を用いて、データ送受信装置100の詳細を説明する。図5は、実施形態に係る送信部5と受信部6の一例を示す図である。図6は、実施形態に係る判定用回路部7の一例を示す図である。図7は、実施形態に係る判定用回路部7の出力電圧の一例を示す図である。
図5に示すように、送信部5と受信部6は、シリアル方式のデータ信号線DLで接続される。本実施形態のデータ送受信装置100では、並列する4本のデータ信号線DLが設けられる。データ信号線DLは、5本以上でもよい。また、各データ信号線DLは、差動信号方式のものでもよい。
送信部5は、送信用信号生成部50、データ送信回路51を含む。表示パネル21に表示させる画面の画像データは、表示モジュール13から送信部5にパラレルで入力される(シリアル方式で入力されてもよい)。各データ送信回路51は、送信バッファを含み、複数ビットのデータを蓄えることができる。本実施形態では、データ送信回路51は7ビット分のデータを蓄え、信号線4本×7ビット=28ビットがデータ伝送での1つの単位とされる。
送信用信号生成部50は、予め定められた周波数(周期)の送信用クロック信号Csを生成する。例えば、送信用信号生成部50は、基準クロック生成部11aが生成する基準クロックCkをカウントし、予め定められた個数(例えば、十数個〜数百個)の基準クロックCkをカウントするとHighとLowを切り替えるカウンター52(分周器)を含めることができる。カウンター52の出力を送信用クロック信号Csとすることができる。また、カウンター52を、制御部1に指示に応じて出力レベルを切り替えるまでの基準クロックCkの個数を変えられるプログラマブルなものとすることで、送信用クロック信号Csの位相を段階的に調整することができる。送信用信号生成部50は、上述以外のクロック信号を生成する回路(例えば、PLL回路と位相シフト回路を含むような回路)でもよく、特に制限はない。
各データ送信回路51には、送信用信号生成部50が生成した送信用クロック信号Csが供給される。各データ送信回路51は、送信用クロック信号Csのクロックの立ち上がりにあわせ(送信用クロック信号Csの周波数に応じて)、接続されたデータ信号線DLにデータを出力する。
一方、受信部6は、複数のラッチ回路61、受信用信号生成部60を含む。本実施形態のデータ送受信装置100は、4本のデータ信号線DLを含むので、4つのラッチ回路61が設けられる。各ラッチ回路61は、データラッチ用のフリップフロップを含む。また、ラッチ回路61は、複数ビットのデータを蓄えることができるものでもよい。本実施形態のラッチ回路61は、データ送信回路51と同様に7ビット分のデータを蓄えることができる。
受信用信号生成部60は、予め定められた周波数(周期)のラッチ用信号Crを生成する。例えば、受信用信号生成部60は、基準クロック生成部11aが生成する基準クロックCkをカウントし、予め定められた個数(例えば、十数個〜数百個、送信用信号生成部50と同数)の基準クロックCkをカウントするとHighとLowを切り替えるカウンター62(分周器)を含めることができる。カウンター62の出力がラッチ用信号Crとすることができる。また、カウンター62を、制御部1に指示に応じて出力レベルを切り替えるまでの基準クロックCkの個数を変えられるプログラマブルなものとすることで、ラッチ用信号Crの位相を段階的に調整することができる。また、受信用信号生成部60は、基準クロックCkのカウント数を予め定められた個数の半数とすることで、ラッチ用信号Crの2倍のクロック信号であるタイミング設定用信号S1を生成でき、タイミング設定用信号S1の位相も調整することができる。受信用信号生成部60は、上述以外のクロック信号を生成する回路(例えば、PLL回路と位相シフト回路を含むような回路)でもよく、特に制限はない。
受信用信号生成部60は、各ラッチ回路61にラッチ用信号Crを供給する。各ラッチ回路61は、ラッチ用信号Crの立ち上がり又は立ち下がりにあわせて(ラッチ用信号Crの周波数で)、接続されたデータ信号線DLのデータ(HighかLowかのレベル)をラッチする。受信部6は、各ラッチ回路61に蓄えられたデータをパラレル変換する。パラレル変換したデータ(表示パネル21に表示させる画面の画像データ)を表示パネル21に入力する(図3参照)。
図5に示すように、判定用回路部7には、タイミング設定用信号S1とデータ信号D1が入力される。判定用回路部7は、タイミング設定用信号S1のレベルがHighかつデータ信号線DLのレベルがHighの時間が長いほど大きな電圧を出力する回路である。
具体的に、図6を用いて、判定用回路部7を説明する。判定用回路部7は、判定用回路部7は、タイミング設定用信号S1とデータ信号D1の論理積を出力するAND回路71と、AND回路71の出力を蓄えて平滑化する平滑回路72(充電回路)を含む。本実施形態では、平滑回路72にコンデンサーC1が用いられる。
図6に示すように、平滑回路72は、コイルL1とコンデンサーC1の直列回路を含む。直列回路の一端は、AND回路71の出力と接続される。直列回路の他端は、コンデンサーC1に接続される。平滑回路72は、AND回路71から出力される電荷を蓄え、AND回路71のデューティ比に応じた電圧値を出力する。なお、図6では、平滑回路72にコイルL1を含める例を示しているが、コイルL1は無くてもよい。そして、コンデンサーC1のAND回路71側の端子の電圧が判定用回路部7の出力電圧として制御部1(CPU11のAD変換ポート)に入力される。
制御部1は、判定用回路部7の出力電圧値を認識する。なお、コンデンサーC1に蓄えられた電荷をリセットするため、コンデンサーC1に並列してスイッチ部73が設けられる。制御部1は、スイッチ部73を導通状態とし電荷を抜くことができる。
次に、図7を用いて、タイミング設定用信号S1とデータ信号D1の位相差と判定用回路部7の出力電圧値との関係を説明する。図7では、両信号がHighとLowを1ビットずつ繰り返し、Highである区間(AND回路71がHighを出力する区間)を斜線網掛けで図示している。
図7の最上段の図は、タイミング設定用信号S1とデータ信号D1の位相差が0の場合を示している。この場合、タイミング設定用信号S1及びデータ信号D1がHigh期間ずっと、AND回路71がHighとなる。従って、AND回路71がHighを出力する時間が最長となる。その結果、判定用回路部7の出力電圧値は最大となる。
図7の中段の図は、タイミング設定用信号S1とデータ信号D1の位相差が180度の場合を示している。この場合、タイミング設定用信号S1及びデータ信号D1の1周期中、AND回路71がHighとなる時間はほぼ0となる。その結果、判定用回路部7の出力電圧値は最小となる。
図7の最下段の図は、タイミング設定用信号S1とデータ信号D1の位相差が90度の場合(何れか一方の信号に対し、他方が90度遅れている場合)を示している。この場合、タイミング設定用信号S1及びデータ信号D1のHighの期間のほぼ半分の期間、AND回路71がHighを出力する。その結果、判定用回路部7の出力電圧値は最大値と最小値のほぼ中間値となる。
(位相調整処理)
次に、図5、図8〜図10を用いて、実施形態に係るデータ送受信装置100での信号の位相調整処理の流れを説明する。図8は、実施形態に係るデータ送受信装置100での信号の位相調整処理の流れの一例を示すフローチャートである。図9は、実施形態に係るラッチ用信号Crの位相の調整の一例を示すタイミングチャートである。図10は、実施形態に係るデータ信号D1の位相の調整の一例を示すタイミングチャートである。
まず、実施形態に係るデータ送受信装置100は、データが正確にラッチされるように、データ信号D1(送信用クロック信号Cs)、又は、ラッチ用信号Crの位相を調整する調整処理を行う。調整処理中、データ信号D1とタイミング設定用信号S1のうち何れか一方の信号の位相が順番に、所定角度ずつ段階的にずらされる。そして、各段階での判定用回路部7の出力電圧に基づき、制御部1は、最適段階を定める。そして、最適段階でのデータ信号D1とタイミング設定用信号S1の位相差に基づき、送信用クロック信号Cs、又は、ラッチ用信号Crの位相が調整される。
送信部5の送信用信号生成部50は、制御部1に指示された量だけ、データ信号D1(送信用クロック信号Cs)の位相をずらす。また、受信部6の受信用信号生成部60は、制御部1に指示された量だけ、ラッチ用信号Crとタイミング設定用信号S1の位相をずらす。例えば、送信用信号生成部50と送信用信号生成部50は、指示された量だけ生成する信号の変化時点をずらす。
ラッチ用信号Crやタイミング設定用信号S1を基準とし、データ信号D1(送信用クロック信号Cs)の位相がずらすようにしてもよいし、データ信号D1(送信用クロック信号Cs)を基準とし、ラッチ用信号Crやタイミング設定用信号S1の位相がずらすようにしてもよい。
図8のスタートは、予め定められた位相調整処理の開始時点である。例えば、複合機101の主電源が投入され、データ送受信装置100の各部分に電力供給が開始されたときや、省電力モードから通常モードへの復帰に伴ってデータ送受信装置100の各部分に電力供給が再開されたとき、制御部1は、位相調整処理を開始する。
まず、制御部1は、送信用信号生成部50に送信用クロック信号Csを生成させ、1ビットずつHighレベルとLowレベルを切り替えるデータを送信部5に出力させる(ステップ♯1)。この場合、制御部1の表示モジュール13は、位相調整処理用のデータを送信部5に与え、そのデータを送信部5に出力させる。
続いて、制御部1は、タイミング設定用信号S1を受信用信号生成部60に出力させる(ステップ♯2)。そして、制御部1は、予め定められた待ち時間が経過したか否かの確認を続ける(ステップ♯3、ステップ♯3のNo→ステップ♯3)。「予め定められた待ち時間」は、図6に示すように判定用回路部7の出力電圧値が安定する(変動幅が所定値に収まる)のに要する時間よりも長い時間とされる。
待ち時間が経過したとき(ステップ♯3のYes)、制御部1は、判定用回路部7(平滑回路72)の出力電圧値を確認する(ステップ♯4)。そして、制御部1は、判定用回路部7のアナログ出力をAD変換し、位相のずれ量と対応づけて、変換により得られた出力電圧値を記憶部14に記憶させる(ステップ♯5)。
そして、制御部1は、全段階での判定用回路部7の出力電圧値を確認したか否かを確認する(ステップ♯6)。全段階の出力電圧値が未確認のとき(ステップ♯6のNo)、制御部1は、スイッチ部73を導通状態とし、判定用回路部7のコンデンサーC1の電荷を抜く(ステップ♯7)。そして、制御部1は、特定信号の位相を所定量(所定角度)だけずらさせる(ステップ♯8)。「特定信号」は、タイミング設定用信号S1とデータ信号D1のうち、何れか一方の信号であって、位相調整処理時に位相を段階的にずらす対象として予め定められた信号である。そして、フローは、ステップ♯3に戻る。
「所定量(所定角度)」は適宜定めることができる値である。本実施形態のデータ送受信装置100では、45度程度とされる。そのため、本実施形態のデータ送受信装置100では、段階数は8(=360度÷45度)とされる。なお、段階数は、8未満でもよいし、8を超えてもよい。具体的に、データ信号D1を特定信号とするとき、制御部1は、送信用信号生成部50に、送信用クロック信号Csの位相をずらさせる。タイミング設定用信号S1を特定信号とするとき、制御部1は、受信用信号生成部60に、タイミング設定用信号S1の位相をずらさせる。
全段階の判定用回路部7(平滑回路72)の出力電圧値を確認できているとき、制御部1は、各段階の判定用回路部7の出力電圧値のうち、最大値と最小値を確認し、中央値を求める(ステップ♯9)。続いて、制御部1は、中央値に最も近い段階を最適段階と定める(ステップ♯10)。
そして、制御部1は、調整処理開始時の位相から最適段階の位相までの位相差を求める(ステップ♯11)。(所定量)×(調整処理開始時を基準としたときの最適段階の段階数)を乗ずることにより位相差を求めることができる。
続いて、制御部1は、位相差に基づき、ラッチ用信号Cr又は送信用クロック信号Csの位相を設定する(ステップ♯12→エンド)。具体的に、制御部1は、調整処理の開始時から最適段階までの特定信号の位相差を認識し、データ信号D1の立ち上がり時点に対するラッチ用信号Crの立ち上がり時点が位相差に相当する時間分ずれるように、ラッチ用信号Cr、又は、送信用クロック信号Csの位相を設定する。
図9を用いて、ラッチ用信号Crの位相をずらす場合を説明する。この場合、送信用クロック信号Csの位相は変化させない。そして、図9では、最上段に送信用クロック信号Csのチャートを示している。2段目にHighとLowを1ビットずつ繰り返すデータ信号D1のチャートを示している。また、3段目に調整処理開始時のタイミング設定用信号S1のチャートを示している。4段目に最適段階のタイミング設定用信号S1のチャートを示している。また、最下段に調整後のラッチ用信号Crのチャートを示している。
最適段階が判明すると、制御部1は、タイミング設定用信号S1の位相を最適段階の位相とする(図9の4段目のチャート)。ラッチ用信号Crの周期は、タイミング設定用信号S1の周期の1/2である(図9参照)。制御部1は、最適段階の位相のタイミング設定用信号S1に重なるように(立ち上がり時点T1が一致するように)、ラッチ用信号Crを受信用信号生成部60に生成させる(カウンター62のカウント数を1/2に変えさせる)。これにより、データ信号D1の立ち上がり時点T2に対するラッチ用信号Crの立ち上がり時点T1が、求めた位相差に相当する時間分ずれる。
図10を用いて、データ信号D1の位相をずらす場合を説明する。この場合、制御部1は、調整当初のタイミング設定用信号S1の立ち上がりとラッチ用信号Crの立ち上がりが一致する位相でラッチ用信号Crを受信用信号生成部60に生成させる。
そして、図10では、最上段に調整処理開始時のタイミング設定用信号S1のチャートを示している。また、2段目に調整処理開始時のタイミング設定用信号S1と立ち上がりが一致しているラッチ用信号Crのチャートを示す。3段目に、調整処理開始時のデータ信号D1のチャートを示している。4段目に最適段階のデータ信号D1のチャートを示している。5段目に調整後の送信用クロック信号Csを示している。
送信用クロック信号Csの位相をずらす場合、制御部1は、データ信号D1とタイミング設定用信号S1の位相差が最適段階のときの位相差となるように、送信用クロック信号Csの位相をずらす(進める又は遅くする)。そして、制御部1は、最適段階の位相のデータ信号D1の立ち上がり時点T3と送信用クロック信号Csの立ち上がり時点が重なるような位相で、送信用クロック信号Csを生成させる。これにより、データ信号D1(送信用クロック信号Cs)の立ち上がり時点T3に対するラッチ用信号Crの立ち上がり時点T4が位相差に相当する時間分ずれる。
(テストパターン8によるチェック)
次に、図11〜図19を用いて、位相調整処理後のテストパターン8の送信によるチェックの一例を説明する。図11は、実施形態に係るデータ送受信装置100で伝送されるデータのマッピングの一例を示す図である。図12〜図19は、実施形態に係るデータ送受信装置100でのテストパターン8の一例を示す図である。
まず、図11を用いて、データ送受信装置100で伝送されるデータのマッピングの一例を説明する。本実施形態のデータ送受信装置100は、4つのデータ信号線DLを含む。そして、1画素分のデータを伝えるには、各データ信号線DLに7ビット、計28ビットを用いる。図11に示すように、1画素のデータは、色情報として、R成分[0]〜[7]、G成分[0]〜[7]、B成分[0]〜[7]の計24ビット、信号として垂直同期信号VSYNC、水平同期信号HSYNC、MRE信号の3ビットを含む。なお、1本目のデータ信号線DLの送り出しのビットはLowで固定される。計28ビットとなる。
そして、制御部1は、位相調整処理後、正しくデータが伝送されるか否かを確認したり、ラッチタイミングが適切であるか否かを確認するため、送信部5と受信部6に予め定められたデータ信号D1のテストパターン8を送受信させる。テストパターン8は複数種である。
そして、制御部1は、全てのテストパターン8が正しく受信されたことを確認する。具体的に、受信部6は、制御部1と通信可能に接続される。そして、受信部6は、受信したテストパターン8のデータを制御部1に送る。あるいは、受信部6に受信したテストパターン8が正しいか否かを確認する演算を行い、テストパターン8が正しいときと正しくないときとで信号値のレベルを変化させるパターン検知回路を設け、パターン検知回路の出力信号に基づき、制御部1は、全テストパターン8が正しく受信されたか否かを確認するようにしてもよい。
全テストパターン8が正しく受信されたとき、特に問題は無く、正確にデータ伝送を行えると見なせるので、データ送受信装置100は、実際にデータの送受信を行う。
一方、全テストパターン8が正しく受信されなかったとき(1つでもテストパターン8とこと異なるパターンが受信されたとき)、制御部1は、データ伝送に問題があると判定する。問題があると判定したとき、制御部1は、位相調整処理の処理(図8の処理)を再度実行してもよい。また、問題があると判定したとき、制御部1は、操作パネル2にエラーを表示させてもよい。表示によって、データ送受信装置100に問題があることを使用者に伝えることができる。
次に、図12〜図19を用いて、テストパターン8の一例を説明する。実施形態に係る複合機101は、8つのテストパターン8を記憶部14に記憶する。図12〜図19では、各テストパターン8として伝送されるデータ内容(2進数と16進数でのR、G、Bの値、MRE信号値、HSYNC信号値、VSYNC信号値)を右側に示している。
8つのテストパターン8のうち、図12に示す第1テストパターン81と図13に示す第2テストパターン82は、1ビットずつ各データ信号線DLのHighとLowのレベルを入れ替えつつ、隣り合うデータ信号線DLのレベルを異ならせるテストパターン8である。
8つのテストパターン8のうち、図14に示す第3テストパターン83と、図15に示す第4テストパターン84は、1ビットずつ各データ信号線DLのHighとLowのレベルを入れ替えつつ、隣り合うデータ信号線DLのレベルを同じとするテストパターン8である。
8つのテストパターン8のうち、図16に示す第5テストパターン85と、図17に示す第6テストパターン86と、図18に示す第7テストパターン87と、図19に示す第8テストパターン88は、複数のデータ信号線DLのうち1本だけ他のデータ信号線DLとレベルを異ならせているパターンである。
これらのテストパターン8によれば、信号線から発するノイズ(電磁波)が、隣接するデータ信号線DLのビットに影響を与えるほど大きいか、各データ信号線DLで遅延無く信号が立ち上がるか、立ち下がるか、を調べることができる。
従来、データ信号D1又はラッチ用信号Crの位相を段階的に変化させて正しくデータをラッチできる位相を探す場合がある。正しくデータをラッチできた段階(位相)が偶数個みつかったとき、どの段階が最も安定して正しくデータをラッチできる位相差を判定することができなかった。そこで、本発明によれば、データ送受信装置100は、送信用クロック信号Csを生成する受信用信号生成部60を含み、送信用クロック信号Csにあわせデータ信号D1を送信する送信部5と、データラッチのためのクロック信号であってデータ信号D1の1ビットあたりの時間と同じ周期のラッチ用信号Crを生成する受信用信号生成部60を含み、データ信号線DLにより送信部5と接続され、データ信号D1をラッチ用信号Crの立ち上がりにあわせてラッチする受信部6と、周期がラッチ用信号Crの2倍のクロック信号であるタイミング設定用信号S1とデータ信号D1が入力され、タイミング設定用信号S1のレベルがHighかつデータ信号線DLのレベルがHighである時間が長いほど大きな電圧を出力する判定用回路部7と、判定用回路部7の出力値を認識する制御部1と、を含む。ラッチ用信号Cr又はデータ信号D1の位相を調整する位相調整処理のとき、受信用信号生成部60は、タイミング設定用信号S1を生成する。制御部1は、予め定められた待ち時間ごとに、データ信号D1又はタイミング設定用信号S1の位相を調整処理の開始時の位置から受信用信号生成部60又は受信用信号生成部60に段階的にずらさせる。送信部5は、データ信号D1のHighとLowを1ビットずつ切り替える。制御部1は、各段階での判定用回路部7の出力電圧値を認識し、全段階のうち、判定用回路部7の出力電圧の最大値と最小値の中央値に最も近い段階である最適段階を認識し、最適段階でのデータ信号D1とタイミング設定用信号S1の位相差を認識し、ラッチ用信号Crの立ち上がり時点が位相差に相当する時間分、データ信号D1の立ち上がり時点とずれるように、ラッチ用信号Cr、又は、送信用クロック信号Csの位相を設定する。
判定用回路部7には、タイミング設定用信号S1とデータ信号D1が入力される。そして、タイミング設定用信号S1とデータ信号D1の位相差が0のとき、タイミング設定用信号S1とデータ信号D1の何れも、Highの時間は最長となる。その結果、判定用回路部7の出力電圧は最大となる。一方、タイミング設定用信号S1とデータ信号D1の位相差が180度のとき、タイミング設定用信号S1とデータ信号D1が何れもがHighの時間は最短となる。その結果、判定用回路部7の出力電圧は最小となる。タイミング設定用信号S1とデータ信号D1の位相差が90度(0度と180度の中間)のとき、データ信号D1のHighの区間の中央あたりで、タイミング設定用信号S1が変化する関係となる。言い換えると、データ信号D1のHighレベルである間の半分程度の間、タイミング設定用信号S1とデータ信号D1の何れもがHighレベルとなり、そのときの判定用回路部7の出力電圧は、最大値と最小値の中央値あたりとなる
そして、判定用回路部7の出力電圧が中央値に最も近い段階(最適段階)でのタイミング設定用信号S1とデータ信号D1の位相差を認識する。そして、ラッチ用信号Crの立ち上がり時点が、位相差に相当する時間分、データ信号D1の立ち上がりとずれるように、ラッチ用信号Cr、又は、送信用クロック信号Csの位相を設定する。これにより、1ビットの区間のちょうど中央あたりで信号をラッチでき(ラッチ用信号Crが立ち上がり)、安定して正しくデータをラッチすることができる。従って、データ伝送速度が高速でもデータを安定して正しく送受信することができる。
また、判定用回路部7は、タイミング設定用信号S1とデータ信号D1の論理積を出力するAND回路71と、AND回路71の出力を蓄えて平滑化する平滑回路72を含む。制御部1は、平滑回路72の出力値を判定用回路部7の出力電圧値として認識する。この構成により、判定用回路部7の回路を簡易なものとすることができる。従って、データ送受信装置100の製造コストを抑えるとともに、データ送受信装置100のサイズを小型化することができる。
また、制御部1は、位相調整処理の後、予め定められたデータ信号D1のテストパターン8を送信部5と受信部6に送受信させ、テストパターン8が正しく受信されたことを確認する。この構成により、設定したデータ信号D1とラッチ用信号Crの位相差が適切であるか否かを確認することができる。そして、より安定して正しくデータをラッチできるか否かを確認することができる。
また、データ信号線DLは、複数並べられる。制御部1は、1ビットずつ各データ信号線DLのHighとLowのレベルを入れ替えつつ、隣り合うデータ信号線DLのレベルを異ならせるテストパターン8と、1ビットずつ各データ信号線DLのHighとLowのレベルを入れ替えつつ、隣り合うデータ信号線DLのレベルを同じとするテストパターン8と、複数のデータ信号線DLのうち1本だけ他のデータ信号線DLとレベルを異ならせている信号パターンを含むテストパターン8のうち、何れか1つ、又は、複数を送信部5と受信部6に送受信させる。この構成により、正しくデータが送受信できるか他の手法によりを確認することができる。
また、画像形成装置(複合機101)は、上述のデータ送受信装置100を含む。この構成により、データ伝送速度が高速でも正しいデータを安定して送受信することができ、データエラーの無い画像形成装置を提供することができる。
以上、本発明の実施形態を説明したが、本発明の範囲はこれに限定されず、発明の主旨を逸脱しない範囲で種々の変更を加えて実施することができる。