JP2017034342A - データ送受信装置及びこれを備えた画像形成装置 - Google Patents
データ送受信装置及びこれを備えた画像形成装置 Download PDFInfo
- Publication number
- JP2017034342A JP2017034342A JP2015149622A JP2015149622A JP2017034342A JP 2017034342 A JP2017034342 A JP 2017034342A JP 2015149622 A JP2015149622 A JP 2015149622A JP 2015149622 A JP2015149622 A JP 2015149622A JP 2017034342 A JP2017034342 A JP 2017034342A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- unit
- data signal
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【解決手段】データ送受信装置は、データ信号を送信する送信部、データ信号の1ビットあたりの時間と同じ周期のラッチ用信号を生成する受信部、周期がラッチ用信号の2倍のタイミング設定用信号とデータ信号が入力されタイミング設定用信号とデータ信号線のレベルがいずれもHighの時間が長いほど出力が大きい判定用回路部、制御部を含む。制御部は所定時間ごとにデータ信号又はタイミング設定用信号の位相を段階的にずらし、判定用回路部の出力電圧の中央値に最も近い最適段階を認識し、ラッチ用信号の立ち上がり時点が最適段階でのデータ信号とタイミング設定用信号の位相差に相当する時間分、データ信号の立ち上がり時点とずれるように信号の位相を設定する。
【選択図】図8
Description
n個のデータの各々についてのフリップフロップ演算を行い、フリップフロップ部(2)がn個のデータに対応した数の出力をもち、フリップフロップ部(2)が出力するn個のデータの多数決判定を行い、当該判定結果をもとにn個のデータ中から最適位相のデータを選択するための判定信号を出力し、判定信号をもとに、入力クロックの立ち上がりタイミングでフリップフロップ部(2)から出力されるデータを選ぶ自動入力位相調整処理回路が記載されている。この構成により、データとクロックの位相に関係なく、多数決で取り込みタイミングを定め、確実にデータを取り込もうとする(特許文献1:請求項1、段落[0010]、[0011])等参照)。
前記送信部は、前記データ信号のHighとLowを1ビットずつ切り替える。また、前記制御部は、各段階での前記判定用回路部の出力電圧値を認識し、全段階のうち、前記判定用回路部の出力電圧の最大値と最小値の中央値に最も近い段階である最適段階を認識し、前記最適段階での前記データ信号と前記タイミング設定用信号の位相差を認識し、前記ラッチ用信号の立ち上がり時点が、前記位相差に相当する時間分、前記データ信号の立ち上がり時点とずれるように、前記ラッチ用信号、又は、前記送信用クロック信号の位相を設定する。
次に、図1、図2に基づき、実施形態に係る複合機101を説明する。図1、図2は、実施形態に係る複合機101の一例を示す図である。
次に、図3を用いて、実施形態に係るデータ送受信装置100の概要を説明する。図3は、実施形態に係るデータ送受信装置100の一例を示す図である。
次に、図4を用いて信号(送信用クロック信号Cs又はラッチ用信号Cr)の位相の調整の概要を説明する。図4は、信号の位相の調整を説明するための図である。
次に、図5〜図7を用いて、データ送受信装置100の詳細を説明する。図5は、実施形態に係る送信部5と受信部6の一例を示す図である。図6は、実施形態に係る判定用回路部7の一例を示す図である。図7は、実施形態に係る判定用回路部7の出力電圧の一例を示す図である。
次に、図5、図8〜図10を用いて、実施形態に係るデータ送受信装置100での信号の位相調整処理の流れを説明する。図8は、実施形態に係るデータ送受信装置100での信号の位相調整処理の流れの一例を示すフローチャートである。図9は、実施形態に係るラッチ用信号Crの位相の調整の一例を示すタイミングチャートである。図10は、実施形態に係るデータ信号D1の位相の調整の一例を示すタイミングチャートである。
次に、図11〜図19を用いて、位相調整処理後のテストパターン8の送信によるチェックの一例を説明する。図11は、実施形態に係るデータ送受信装置100で伝送されるデータのマッピングの一例を示す図である。図12〜図19は、実施形態に係るデータ送受信装置100でのテストパターン8の一例を示す図である。
1 制御部 5 送信部
50 送信用信号生成部 6 受信部
60 受信用信号生成部 7 判定用回路部
71 AND回路 72 平滑回路
8 テストパターン DL データ信号線
D1 データ信号 Cs 送信用クロック信号
Cr ラッチ用信号 S1 タイミング設定用信号
Claims (5)
- 送信用クロック信号を生成する送信用信号生成部を含み、前記送信用クロック信号にあわせデータ信号を送信する送信部と、
データラッチのためのクロック信号であって前記データ信号の1ビットあたりの時間と同じ周期の前記ラッチ用信号を生成する受信用信号生成部を含み、データ信号線により前記送信部と接続され、前記データ信号を前記ラッチ用信号の立ち上がりにあわせてラッチする受信部と、
周期が前記ラッチ用信号の2倍のクロック信号であるタイミング設定用信号と前記データ信号が入力され、前記タイミング設定用信号のレベルがHighかつ前記データ信号線のレベルがHighである時間が長いほど大きな電圧を出力する判定用回路部と、
前記判定用回路部の出力値を認識する制御部と、
前記ラッチ用信号又は前記データ信号の位相を調整する位相調整処理のとき、
前記受信用信号生成部は、前記タイミング設定用信号を生成し、
前記制御部は、予め定められた待ち時間ごとに、前記データ信号又は前記タイミング設定用信号の位相を前記調整処理の開始時の位置から前記送信用信号生成部又は前記受信用信号生成部に段階的にずらさせ、
前記送信部は、前記データ信号のHighとLowを1ビットずつ切り替え、
前記制御部は、各段階での前記判定用回路部の出力電圧値を認識し、全段階のうち、前記判定用回路部の出力電圧の最大値と最小値の中央値に最も近い段階である最適段階を認識し、前記最適段階での前記データ信号と前記タイミング設定用信号の位相差を認識し、前記ラッチ用信号の立ち上がり時点が、前記位相差に相当する時間分、前記データ信号の立ち上がり時点とずれるように、前記ラッチ用信号、又は、前記送信用クロック信号の位相を設定することを特徴とするデータ送受信装置。 - 前記判定用回路部は、前記タイミング設定用信号と前記データ信号の論理和を出力するAND回路と、前記AND回路の出力を蓄えて平滑化する平滑回路を含み、
前記制御部は、前記平滑回路の出力値を前記判定用回路部の出力電圧値として認識することを特徴とする請求項1に記載のデータ送受信装置。 - 前記制御部は、前記位相調整処理の後、予め定められた前記データ信号のテストパターンを前記送信部と前記受信部に送受信させ、前記テストパターンが正しく受信されたことを確認することを特徴とする請求項1又は2に記載のデータ送受信装置。
- 前記データ信号線は、複数並べられ、
前記制御部は、1ビットずつ各前記データ信号線のHighとLowのレベルを入れ替えつつ、隣り合う前記データ信号線のレベルを異ならせる前記テストパターンと、1ビットずつ各前記データ信号線のHighとLowのレベルを入れ替えつつ、隣り合う前記データ信号線のレベルを同じとする前記テストパターンと、複数の前記データ信号線のうち1本だけ他の前記データ信号線とレベルを異ならせている信号パターンを含む前記テストパターンのうち、何れか1つ、又は、複数を前記送信部と前記受信部に送受信させることを特徴とする請求項1乃至3の何れか1項に記載のデータ送受信装置。 - 請求項1乃至4の何れか1項に記載のデータ送受信装置を含むことを特徴とする画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015149622A JP6451542B2 (ja) | 2015-07-29 | 2015-07-29 | データ送受信装置及びこれを備えた画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015149622A JP6451542B2 (ja) | 2015-07-29 | 2015-07-29 | データ送受信装置及びこれを備えた画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017034342A true JP2017034342A (ja) | 2017-02-09 |
JP6451542B2 JP6451542B2 (ja) | 2019-01-16 |
Family
ID=57987311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015149622A Expired - Fee Related JP6451542B2 (ja) | 2015-07-29 | 2015-07-29 | データ送受信装置及びこれを備えた画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6451542B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4535459A (en) * | 1983-05-26 | 1985-08-13 | Rockwell International Corporation | Signal detection apparatus |
JPH07240762A (ja) * | 1994-02-25 | 1995-09-12 | Nippon Telegr & Teleph Corp <Ntt> | タイミング自動調整識別回路 |
JP2000115139A (ja) * | 1998-09-29 | 2000-04-21 | Ando Electric Co Ltd | 誤り率測定器及び誤り率測定器の最適クロック位相検出方法 |
WO2007116696A1 (ja) * | 2006-03-31 | 2007-10-18 | Anritsu Corporation | データ識別装置および誤り測定装置 |
JP2011030058A (ja) * | 2009-07-28 | 2011-02-10 | Renesas Electronics Corp | クロックデータリカバリ回路及び表示装置 |
-
2015
- 2015-07-29 JP JP2015149622A patent/JP6451542B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4535459A (en) * | 1983-05-26 | 1985-08-13 | Rockwell International Corporation | Signal detection apparatus |
JPH07240762A (ja) * | 1994-02-25 | 1995-09-12 | Nippon Telegr & Teleph Corp <Ntt> | タイミング自動調整識別回路 |
JP2000115139A (ja) * | 1998-09-29 | 2000-04-21 | Ando Electric Co Ltd | 誤り率測定器及び誤り率測定器の最適クロック位相検出方法 |
WO2007116696A1 (ja) * | 2006-03-31 | 2007-10-18 | Anritsu Corporation | データ識別装置および誤り測定装置 |
JP2011030058A (ja) * | 2009-07-28 | 2011-02-10 | Renesas Electronics Corp | クロックデータリカバリ回路及び表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6451542B2 (ja) | 2019-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008061222A (ja) | パルス幅変調信号生成システム | |
JP6314982B2 (ja) | 画像形成装置及び位相調整方法 | |
JP6451542B2 (ja) | データ送受信装置及びこれを備えた画像形成装置 | |
JP2010191872A (ja) | データ伝送回路、及びこれを用いた画像形成装置 | |
US9337809B2 (en) | Semiconductor integrated circuit, information processing device and image forming apparatus | |
JP2008165022A (ja) | 画像形成装置 | |
JP6551360B2 (ja) | データ通信装置及びこれを備えた画像形成装置 | |
JP2007013742A (ja) | 画像読取装置 | |
US20040190083A1 (en) | Image sensor, image reading device, and image resolution setting method | |
JP2011166510A (ja) | 画像読取装置、画像読取装置の制御方法、及びプログラム | |
JP2011044106A (ja) | ファームウェア更新プログラム及び画像形成装置 | |
JP6269407B2 (ja) | 画像形成装置 | |
JP2010056649A (ja) | データ伝送回路、画像形成装置 | |
US20160219180A1 (en) | Lighting control circuit and image forming apparatus | |
US11249414B1 (en) | Driving apparatus and image forming apparatus | |
US20130222844A1 (en) | Image processing apparatus, signal transfer circuit, and semiconductor integrated circuit | |
JP4552154B2 (ja) | 画像読取装置 | |
JP5574541B2 (ja) | データ伝送装置及びこれを備えた画像形成装置 | |
JP2022020485A (ja) | 送信装置、受信装置、送受信装置、送信プログラム、受信プログラム、送受信プログラム、及び、画像処理装置 | |
JP2017191235A (ja) | 表示装置及びこれを備えた画像形成装置 | |
JP4904317B2 (ja) | 画像読取装置、並びにそれを備えた画像蓄積装置及び画像形成装置 | |
JP2022085234A (ja) | 画像形成装置及び画像形成プログラム | |
JP2006035684A (ja) | 操作入力装置 | |
JP2008173868A (ja) | 画像形成装置 | |
US20090140969A1 (en) | Liquid crystal display drive circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6451542 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |