JP2000115139A - 誤り率測定器及び誤り率測定器の最適クロック位相検出方法 - Google Patents
誤り率測定器及び誤り率測定器の最適クロック位相検出方法Info
- Publication number
- JP2000115139A JP2000115139A JP10275767A JP27576798A JP2000115139A JP 2000115139 A JP2000115139 A JP 2000115139A JP 10275767 A JP10275767 A JP 10275767A JP 27576798 A JP27576798 A JP 27576798A JP 2000115139 A JP2000115139 A JP 2000115139A
- Authority
- JP
- Japan
- Prior art keywords
- error rate
- phase
- signal
- data signal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 本発明の課題は、不必要な誤り率の測定を省
略して、誤り率が最小となるクロックの最適位相を検出
するまでの時間を短縮することが可能なオートサーチ回
路を備える誤り率測定器及び誤り率測定器の最適クロッ
ク位相検出方法を提供することである。 【解決手段】 誤り率測定器１００によれば、まず、Ｃ
ＰＵ６の制御により、ＡＮＤ回路７、ローパスフィルタ
８及びＡ／Ｄ変換器９によって構成される回路によっ
て、入力されるデータに対するクロックの最適位相の概
算値を検出する処理が行われ、次いで、検出された最適
位相の概算値付近の位相について誤り率を計算して、誤
り率が最小値となる位相の検出処理を行う。
略して、誤り率が最小となるクロックの最適位相を検出
するまでの時間を短縮することが可能なオートサーチ回
路を備える誤り率測定器及び誤り率測定器の最適クロッ
ク位相検出方法を提供することである。 【解決手段】 誤り率測定器１００によれば、まず、Ｃ
ＰＵ６の制御により、ＡＮＤ回路７、ローパスフィルタ
８及びＡ／Ｄ変換器９によって構成される回路によっ
て、入力されるデータに対するクロックの最適位相の概
算値を検出する処理が行われ、次いで、検出された最適
位相の概算値付近の位相について誤り率を計算して、誤
り率が最小値となる位相の検出処理を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、誤り率測定器に係
り、詳細には、通信データ等の符号誤り率が最小となる
クロックの最適位相を検出するオートサーチ回路を備え
る誤り率測定器及び誤り率測定器の最適クロック位相検
出方法に関する。
り、詳細には、通信データ等の符号誤り率が最小となる
クロックの最適位相を検出するオートサーチ回路を備え
る誤り率測定器及び誤り率測定器の最適クロック位相検
出方法に関する。
【０００２】
【従来の技術】従来より、オートサーチ回路を備える誤
り率測定器は、ディジタル通信の符号誤り率測定器のデ
ータとクロックの最適位相を自動的に検出することを目
的として用いられている。
り率測定器は、ディジタル通信の符号誤り率測定器のデ
ータとクロックの最適位相を自動的に検出することを目
的として用いられている。
【０００３】図７は、オートサーチ回路を備えた従来の
誤り率測定器の一例を示すブロック図である。この図７
において、誤り率測定器５００は、遅延器１、判定回路
２、データ発生回路３、比較回路４、計数回路５及びＣ
ＰＵ（Central Processing Unit)６によって構成されて
いる。
誤り率測定器の一例を示すブロック図である。この図７
において、誤り率測定器５００は、遅延器１、判定回路
２、データ発生回路３、比較回路４、計数回路５及びＣ
ＰＵ（Central Processing Unit)６によって構成されて
いる。
【０００４】遅延器１は、外部から入力されるクロック
を、ＣＰＵ６から入力される遅延量６ａに応じた所定時
間分遅延させ、外部から入力されるデータに対するクロ
ックの位相を可変制御する。判定回路２は、データとし
て外部からＮＲＺ（Non Return to Zero）符号が入力さ
れ、当該入力されたデータが、ＣＰＵ６から入力される
スレッショルド電圧６ｂと比較してＨ（Ｈｉｇｈ）レベ
ルかＬ（Ｌｏｗ）レベルかを、遅延器１から入力される
クロックの立ち上がるタイミングで判定する。データ発
生回路３は、判定回路２から入力されるデータを比較回
路４において比較するための基準データとして、通信路
から本来送られてくるべきデータを発生する。
を、ＣＰＵ６から入力される遅延量６ａに応じた所定時
間分遅延させ、外部から入力されるデータに対するクロ
ックの位相を可変制御する。判定回路２は、データとし
て外部からＮＲＺ（Non Return to Zero）符号が入力さ
れ、当該入力されたデータが、ＣＰＵ６から入力される
スレッショルド電圧６ｂと比較してＨ（Ｈｉｇｈ）レベ
ルかＬ（Ｌｏｗ）レベルかを、遅延器１から入力される
クロックの立ち上がるタイミングで判定する。データ発
生回路３は、判定回路２から入力されるデータを比較回
路４において比較するための基準データとして、通信路
から本来送られてくるべきデータを発生する。
【０００５】比較回路４は、判定回路２によって判定さ
れたデータと、データ発生回路３によって発生された本
来送られてくるべきデータとを比較して、両者が不一致
であればパルスを出力する。計数回路５は、比較回路４
から入力される不一致のパルスの数を計数する。ＣＰＵ
６は、遅延量６ａを遅延器１に対して出力し、スレッシ
ョルド電圧６ｂを判定回路２に対して出力するととも
に、計数回路５から入力される不一致のパルス数を、計
数していた一定の時間で除算することにより誤り率を計
算する。また、ＣＰＵ６は、次の測定ポイントとなる遅
延量６ａを遅延器１に対して出力し、同様に誤り率の測
定を繰り返し、誤り率が最小となるデータとクロックの
最適位相を検出する。
れたデータと、データ発生回路３によって発生された本
来送られてくるべきデータとを比較して、両者が不一致
であればパルスを出力する。計数回路５は、比較回路４
から入力される不一致のパルスの数を計数する。ＣＰＵ
６は、遅延量６ａを遅延器１に対して出力し、スレッシ
ョルド電圧６ｂを判定回路２に対して出力するととも
に、計数回路５から入力される不一致のパルス数を、計
数していた一定の時間で除算することにより誤り率を計
算する。また、ＣＰＵ６は、次の測定ポイントとなる遅
延量６ａを遅延器１に対して出力し、同様に誤り率の測
定を繰り返し、誤り率が最小となるデータとクロックの
最適位相を検出する。
【０００６】図８は、入力されるデータの波形であり、
信号パルスのレベルが、“１”ならハイ、“０”ならロ
ーにあり、タイムスロット幅（パルス幅）の間に変化し
ないＮＲＺ符号のアイパターン波形である。縦軸のＶ１
はＨレベル、Ｖ２は中間レベル、Ｖ３はＬレベルであ
る。横軸のＴ１はデータの変化点、Ｔ３は次のデータの
変化点、Ｔ２はデータの変化点の中間点である。Ｔ１で
はＬレベルからＨレベルに遷移する状態、Ｈレベルから
Ｌレベルに遷移する状態、Ｌレベルのまま遷移しない状
態、Ｈレベルのまま遷移しない状態の４通りがあり、Ｔ
３についても同様である。
信号パルスのレベルが、“１”ならハイ、“０”ならロ
ーにあり、タイムスロット幅（パルス幅）の間に変化し
ないＮＲＺ符号のアイパターン波形である。縦軸のＶ１
はＨレベル、Ｖ２は中間レベル、Ｖ３はＬレベルであ
る。横軸のＴ１はデータの変化点、Ｔ３は次のデータの
変化点、Ｔ２はデータの変化点の中間点である。Ｔ１で
はＬレベルからＨレベルに遷移する状態、Ｈレベルから
Ｌレベルに遷移する状態、Ｌレベルのまま遷移しない状
態、Ｈレベルのまま遷移しない状態の４通りがあり、Ｔ
３についても同様である。
【０００７】図９は、図８に示すようなデータが入力さ
れ、スレッショルド電圧６ｂがＶ２のとき、遅延量６ａ
を可変して、クロックの立ち上がるタイミングがＴ１か
らＴ３まで変化したときの誤り率の分布を示す図であ
る。この図９に示す例では、Ｔ１で誤り率が最大、Ｔ２
で最小、Ｔ３で最大になる。
れ、スレッショルド電圧６ｂがＶ２のとき、遅延量６ａ
を可変して、クロックの立ち上がるタイミングがＴ１か
らＴ３まで変化したときの誤り率の分布を示す図であ
る。この図９に示す例では、Ｔ１で誤り率が最大、Ｔ２
で最小、Ｔ３で最大になる。
【０００８】従来の誤り率測定器は、誤り率の測定を繰
り返し、誤り率が最小となるデータとクロックの最適位
相を検出するため、クロックの位相を可変して誤り率を
比較し、最小値となる位相を求める。
り返し、誤り率が最小となるデータとクロックの最適位
相を検出するため、クロックの位相を可変して誤り率を
比較し、最小値となる位相を求める。
【０００９】
【発明が解決しようとする課題】しかしながら、上述し
たように、従来の誤り率測定器は、遅延量６ａを可変す
ることによりクロックの位相を可変して、何度か誤り率
を測定し、誤り率を最小とする最適位相を検出するた
め、最終的に途中の誤り率の測定結果は意味をもたな
い。ところが、誤り率を最小とする最適位相を検出する
まで、何度かの誤りを計数する一定の時間が必要である
ため、オートサーチに時間がかかってしまうという課題
があった。
たように、従来の誤り率測定器は、遅延量６ａを可変す
ることによりクロックの位相を可変して、何度か誤り率
を測定し、誤り率を最小とする最適位相を検出するた
め、最終的に途中の誤り率の測定結果は意味をもたな
い。ところが、誤り率を最小とする最適位相を検出する
まで、何度かの誤りを計数する一定の時間が必要である
ため、オートサーチに時間がかかってしまうという課題
があった。
【００１０】そこで本発明の課題は、不必要な誤り率の
測定を省略して、誤り率が最小となるクロックの最適位
相を検出するまでの時間を短縮することが可能なオート
サーチ回路を備える誤り率測定器及び誤り率測定器の最
適クロック位相検出方法を提供することである。
測定を省略して、誤り率が最小となるクロックの最適位
相を検出するまでの時間を短縮することが可能なオート
サーチ回路を備える誤り率測定器及び誤り率測定器の最
適クロック位相検出方法を提供することである。
【００１１】
【課題を解決するための手段】請求項１記載の発明は、
クロック信号を任意の時間分遅延させる遅延手段と、こ
の遅延手段によって任意の時間分遅延されたクロック信
号と、入力されたデータ信号とを所定の演算によって合
成して、この合成された信号を解析することにより、前
記データ信号の誤り率の大小の目安値を検出する目安値
検出手段と、前記遅延手段によって任意の時間分遅延さ
れたクロック信号に基づくタイミングで、前記データ信
号を所定の基準値と比較してＨｉｇｈレベルかＬｏｗレ
ベルかを判定し、当該判定結果に基づくデータ信号を本
来入力されるべき基準データ信号と比較して、前記デー
タ信号の誤り回数を計数する誤り回数計数手段と、前記
遅延手段によってクロック信号を遅延させる時間として
の遅延量を指定し、また、前記誤り回数計数手段に設定
される所定の基準値を指定するとともに、前記遅延手
段、前記目安値検出手段、及び前記誤り回数計数手段の
各手段を制御する制御手段と、を備え、前記制御手段
は、前記遅延量を順次可変して、前記遅延手段により前
記クロック信号の位相を順次可変させ、当該可変される
各位相毎に前記目安値検出手段により前記データ信号の
誤り率の大小の目安値を検出させ、当該検出された目安
値に基づいて、前記データ信号の誤り率を最小とすると
推定される位相を特定し、当該特定された位相に対応す
る遅延量から所定範囲内において前記遅延量を順次可変
して、前記遅延手段により前記クロック信号の位相を前
記特定された位相から所定範囲内において順次可変さ
せ、当該可変される各位相毎に、前記誤り回数計数手段
により前記データの誤り回数を計数させ、当該各位相毎
に計数される前記データの誤り回数に基づいて誤り率を
算出し、更に、当該算出された各位相毎の誤り率に基づ
いて、誤り率が最小となる最適クロック位相を検出する
制御を行うことを特徴としている。
クロック信号を任意の時間分遅延させる遅延手段と、こ
の遅延手段によって任意の時間分遅延されたクロック信
号と、入力されたデータ信号とを所定の演算によって合
成して、この合成された信号を解析することにより、前
記データ信号の誤り率の大小の目安値を検出する目安値
検出手段と、前記遅延手段によって任意の時間分遅延さ
れたクロック信号に基づくタイミングで、前記データ信
号を所定の基準値と比較してＨｉｇｈレベルかＬｏｗレ
ベルかを判定し、当該判定結果に基づくデータ信号を本
来入力されるべき基準データ信号と比較して、前記デー
タ信号の誤り回数を計数する誤り回数計数手段と、前記
遅延手段によってクロック信号を遅延させる時間として
の遅延量を指定し、また、前記誤り回数計数手段に設定
される所定の基準値を指定するとともに、前記遅延手
段、前記目安値検出手段、及び前記誤り回数計数手段の
各手段を制御する制御手段と、を備え、前記制御手段
は、前記遅延量を順次可変して、前記遅延手段により前
記クロック信号の位相を順次可変させ、当該可変される
各位相毎に前記目安値検出手段により前記データ信号の
誤り率の大小の目安値を検出させ、当該検出された目安
値に基づいて、前記データ信号の誤り率を最小とすると
推定される位相を特定し、当該特定された位相に対応す
る遅延量から所定範囲内において前記遅延量を順次可変
して、前記遅延手段により前記クロック信号の位相を前
記特定された位相から所定範囲内において順次可変さ
せ、当該可変される各位相毎に、前記誤り回数計数手段
により前記データの誤り回数を計数させ、当該各位相毎
に計数される前記データの誤り回数に基づいて誤り率を
算出し、更に、当該算出された各位相毎の誤り率に基づ
いて、誤り率が最小となる最適クロック位相を検出する
制御を行うことを特徴としている。
【００１２】請求項１記載の発明の誤り率測定器によれ
ば、前記制御手段は、前記遅延量を順次可変して、前記
遅延手段により前記クロック信号の位相を順次可変さ
せ、当該可変される各位相毎に前記目安値検出手段によ
り前記データ信号の誤り率の大小の目安値を検出させ、
当該検出された目安値に基づいて、前記データ信号の誤
り率を最小とすると推定される位相を特定し、当該特定
された位相に対応する遅延量から所定範囲内において前
記遅延量を順次可変して、前記遅延手段により前記クロ
ック信号の位相を前記特定された位相から所定範囲内に
おいて順次可変させ、当該可変される各位相毎に、前記
誤り回数計数手段により前記データの誤り回数を計数さ
せ、当該各位相毎に計数される前記データの誤り回数に
基づいて誤り率を算出し、更に、当該算出された各位相
毎の誤り率に基づいて、誤り率が最小となる最適クロッ
ク位相を検出する制御を行う。
ば、前記制御手段は、前記遅延量を順次可変して、前記
遅延手段により前記クロック信号の位相を順次可変さ
せ、当該可変される各位相毎に前記目安値検出手段によ
り前記データ信号の誤り率の大小の目安値を検出させ、
当該検出された目安値に基づいて、前記データ信号の誤
り率を最小とすると推定される位相を特定し、当該特定
された位相に対応する遅延量から所定範囲内において前
記遅延量を順次可変して、前記遅延手段により前記クロ
ック信号の位相を前記特定された位相から所定範囲内に
おいて順次可変させ、当該可変される各位相毎に、前記
誤り回数計数手段により前記データの誤り回数を計数さ
せ、当該各位相毎に計数される前記データの誤り回数に
基づいて誤り率を算出し、更に、当該算出された各位相
毎の誤り率に基づいて、誤り率が最小となる最適クロッ
ク位相を検出する制御を行う。
【００１３】したがって、前記目安値検出手段によって
検出された目安値に基づいて、前記データ信号の誤り率
を最小とすると推定される位相、すなわち、最適位相の
概算値を特定することができ、当該特定された最適位相
の概算値を参考に、当該概算値の前後所定範囲内の位相
について誤り率を計算すればよいこととなるため、誤り
率の算出に要する時間を大幅に短縮することができ、前
記データ信号の誤り率を最小とするクロック信号の最適
位相を検出する処理を高速に行うことができる。
検出された目安値に基づいて、前記データ信号の誤り率
を最小とすると推定される位相、すなわち、最適位相の
概算値を特定することができ、当該特定された最適位相
の概算値を参考に、当該概算値の前後所定範囲内の位相
について誤り率を計算すればよいこととなるため、誤り
率の算出に要する時間を大幅に短縮することができ、前
記データ信号の誤り率を最小とするクロック信号の最適
位相を検出する処理を高速に行うことができる。
【００１４】この場合、請求項２記載の発明のように、
請求項１記載の誤り率測定器において、前記目安値検出
手段は、前記遅延手段によって遅延されたクロック信号
と、前記入力されるデータ信号との論理和を演算する論
理和演算手段と、この論理和演算手段から出力される信
号の高周波成分を除去するローパスフィルタと、このロ
ーパスフィルタによって高周波成分を除去された信号の
出力レベルをＡ／Ｄ変換して前記制御手段に出力するＡ
／Ｄ変換手段と、によって構成されることが有効であ
る。
請求項１記載の誤り率測定器において、前記目安値検出
手段は、前記遅延手段によって遅延されたクロック信号
と、前記入力されるデータ信号との論理和を演算する論
理和演算手段と、この論理和演算手段から出力される信
号の高周波成分を除去するローパスフィルタと、このロ
ーパスフィルタによって高周波成分を除去された信号の
出力レベルをＡ／Ｄ変換して前記制御手段に出力するＡ
／Ｄ変換手段と、によって構成されることが有効であ
る。
【００１５】また、請求項３記載の発明のように、請求
項１記載の誤り率測定器において、前記目安値検出手段
は、前記遅延手段によって遅延されたクロック信号と、
前記入力されるデータ信号との論理積を演算する論理積
演算手段と、この論理積演算手段から出力される信号の
高周波成分を除去するローパスフィルタと、このローパ
スフィルタによって高周波成分を除去された信号の出力
レベルをＡ／Ｄ変換して前記制御手段に出力するＡ／Ｄ
変換手段と、によって構成されることとしてもよい。
項１記載の誤り率測定器において、前記目安値検出手段
は、前記遅延手段によって遅延されたクロック信号と、
前記入力されるデータ信号との論理積を演算する論理積
演算手段と、この論理積演算手段から出力される信号の
高周波成分を除去するローパスフィルタと、このローパ
スフィルタによって高周波成分を除去された信号の出力
レベルをＡ／Ｄ変換して前記制御手段に出力するＡ／Ｄ
変換手段と、によって構成されることとしてもよい。
【００１６】また、請求項４記載の発明のように、請求
項１記載の誤り率測定器において、前記目安値検出手段
は、前記遅延手段によって遅延されたクロック信号と、
前記入力されるデータ信号との論理和を演算する論理和
演算手段と、この論理和演算手段から出力される信号の
低周波成分を除去するハイパスフィルタと、このハイパ
スフィルタによって低周波成分を除去された信号の出力
レベルをＡ／Ｄ変換して前記制御手段に出力するＡ／Ｄ
変換手段と、によって構成されることとしてもよい。
項１記載の誤り率測定器において、前記目安値検出手段
は、前記遅延手段によって遅延されたクロック信号と、
前記入力されるデータ信号との論理和を演算する論理和
演算手段と、この論理和演算手段から出力される信号の
低周波成分を除去するハイパスフィルタと、このハイパ
スフィルタによって低周波成分を除去された信号の出力
レベルをＡ／Ｄ変換して前記制御手段に出力するＡ／Ｄ
変換手段と、によって構成されることとしてもよい。
【００１７】また、請求項５記載の発明のように、請求
項１記載の誤り率測定器において、前記目安値検出手段
は、前記遅延手段によって遅延されたクロック信号と、
前記入力されるデータ信号との論理積を演算する論理積
演算手段と、この論理積演算手段から出力される信号の
低周波成分を除去するハイパスフィルタと、このハイパ
スフィルタによって低周波成分を除去された信号の出力
レベルをＡ／Ｄ変換して前記制御手段に出力するＡ／Ｄ
変換手段と、によって構成されることとしてもよい。
項１記載の誤り率測定器において、前記目安値検出手段
は、前記遅延手段によって遅延されたクロック信号と、
前記入力されるデータ信号との論理積を演算する論理積
演算手段と、この論理積演算手段から出力される信号の
低周波成分を除去するハイパスフィルタと、このハイパ
スフィルタによって低周波成分を除去された信号の出力
レベルをＡ／Ｄ変換して前記制御手段に出力するＡ／Ｄ
変換手段と、によって構成されることとしてもよい。
【００１８】請求項２〜請求項５のいずれかに記載の発
明の誤り率測定器によれば、前記目安値検出手段を、簡
単な回路構成によって実現できるため、請求項１記載の
発明の効果を容易にかつ安価に実現することができる。
明の誤り率測定器によれば、前記目安値検出手段を、簡
単な回路構成によって実現できるため、請求項１記載の
発明の効果を容易にかつ安価に実現することができる。
【００１９】請求項６記載の発明は、クロック信号を遅
延させる時間としての遅延量を順次可変して、前記クロ
ック信号の位相を順次可変させ、当該可変される各位相
毎に、クロック信号と入力されたデータ信号とを所定の
演算によって合成して、この合成された信号を解析する
ことにより、前記データ信号の誤り率の大小の目安値を
検出し、当該検出された目安値に基づいて、前記データ
信号の誤り率を最小とすると推定される位相を特定し、
当該特定された位相に対応する遅延量から所定範囲内に
おいて前記遅延量を順次可変して、前記クロック信号の
位相を前記特定された位相から所定範囲内において順次
可変させ、当該可変される各位相毎に、クロック信号に
基づくタイミングで、前記データ信号を所定の基準値と
比較してＨｉｇｈレベルかＬｏｗレベルかを判定し、当
該判定結果に基づくデータ信号を本来入力されるべき基
準データ信号と比較して、前記データ信号の誤り回数を
計数し、当該各位相毎に計数される前記データの誤り回
数に基づいて誤り率を算出し、更に、当該算出された各
位相毎の誤り率に基づいて、誤り率が最小となる最適ク
ロック位相を検出することを特徴としている。
延させる時間としての遅延量を順次可変して、前記クロ
ック信号の位相を順次可変させ、当該可変される各位相
毎に、クロック信号と入力されたデータ信号とを所定の
演算によって合成して、この合成された信号を解析する
ことにより、前記データ信号の誤り率の大小の目安値を
検出し、当該検出された目安値に基づいて、前記データ
信号の誤り率を最小とすると推定される位相を特定し、
当該特定された位相に対応する遅延量から所定範囲内に
おいて前記遅延量を順次可変して、前記クロック信号の
位相を前記特定された位相から所定範囲内において順次
可変させ、当該可変される各位相毎に、クロック信号に
基づくタイミングで、前記データ信号を所定の基準値と
比較してＨｉｇｈレベルかＬｏｗレベルかを判定し、当
該判定結果に基づくデータ信号を本来入力されるべき基
準データ信号と比較して、前記データ信号の誤り回数を
計数し、当該各位相毎に計数される前記データの誤り回
数に基づいて誤り率を算出し、更に、当該算出された各
位相毎の誤り率に基づいて、誤り率が最小となる最適ク
ロック位相を検出することを特徴としている。
【００２０】この請求項６記載の発明の誤り率測定器の
最適クロック位相検出方法によれば、前記検出された目
安値に基づいて、前記データ信号の誤り率を最小とする
と推定される位相、すなわち、最適位相の概算値を特定
することができ、当該特定された最適位相の概算値を参
考に、当該概算値の前後所定範囲内の位相について誤り
率を計算すればよいこととなるため、誤り率の算出に要
する時間を大幅に短縮することができ、前記データ信号
の誤り率を最小とするクロック信号の最適位相を検出す
る処理を高速に行うことができる。
最適クロック位相検出方法によれば、前記検出された目
安値に基づいて、前記データ信号の誤り率を最小とする
と推定される位相、すなわち、最適位相の概算値を特定
することができ、当該特定された最適位相の概算値を参
考に、当該概算値の前後所定範囲内の位相について誤り
率を計算すればよいこととなるため、誤り率の算出に要
する時間を大幅に短縮することができ、前記データ信号
の誤り率を最小とするクロック信号の最適位相を検出す
る処理を高速に行うことができる。
【００２１】
【発明の実施の形態】以下、図１〜図６を参照して本発
明に係る誤り率測定器の実施の形態を詳細に説明する。
明に係る誤り率測定器の実施の形態を詳細に説明する。
【００２２】まず構成を説明する。図１は、本発明の一
実施の形態における誤り率測定器１００の構成を示すブ
ロック図である。この図１において、誤り率測定器１０
０は、図７に示す誤り率測定器５００と同一の構成要素
である遅延器１、判定回路２、データ発生回路３、比較
回路４、計数回路５、ＣＰＵ６と、ＡＮＤ回路７、ロー
パスフィルタ８及びＡ／Ｄ変換器９によって構成されて
いる。以下、図７に示す誤り率測定器５００と相異する
構成要素について説明する。
実施の形態における誤り率測定器１００の構成を示すブ
ロック図である。この図１において、誤り率測定器１０
０は、図７に示す誤り率測定器５００と同一の構成要素
である遅延器１、判定回路２、データ発生回路３、比較
回路４、計数回路５、ＣＰＵ６と、ＡＮＤ回路７、ロー
パスフィルタ８及びＡ／Ｄ変換器９によって構成されて
いる。以下、図７に示す誤り率測定器５００と相異する
構成要素について説明する。
【００２３】ＡＮＤ回路７は、外部から入力されるデー
タと、遅延器１から入力されるクロックとのＡＮＤ演算
を行い、ローパスフィルタ８に対して出力する。ローパ
スフィルタ８は、ＡＮＤ回路７から入力される波形の低
い周波数成分のみを通過させ、幅の狭いパルスに相当す
る高い周波数成分を除去して、検出レベル８ａとしてＡ
／Ｄ変換器９に対して出力する。ローパスフィルタ８の
出力の検出レベル８ａは、前記入力されるデータと前記
クロックの位相が合っていると大きくなり、合っていな
いと小さくなる。Ａ／Ｄ変換器９は、ローパスフィルタ
８から入力される検出レベル８ａをＡ／Ｄ変換してＣＰ
Ｕ６に対して出力する。
タと、遅延器１から入力されるクロックとのＡＮＤ演算
を行い、ローパスフィルタ８に対して出力する。ローパ
スフィルタ８は、ＡＮＤ回路７から入力される波形の低
い周波数成分のみを通過させ、幅の狭いパルスに相当す
る高い周波数成分を除去して、検出レベル８ａとしてＡ
／Ｄ変換器９に対して出力する。ローパスフィルタ８の
出力の検出レベル８ａは、前記入力されるデータと前記
クロックの位相が合っていると大きくなり、合っていな
いと小さくなる。Ａ／Ｄ変換器９は、ローパスフィルタ
８から入力される検出レベル８ａをＡ／Ｄ変換してＣＰ
Ｕ６に対して出力する。
【００２４】次に動作を説明する。まず、ＣＰＵ６の制
御により、入力されるデータに対するクロックの最適位
相の概算値を検出する処理が行われる。すなわち、ＣＰ
Ｕ６は、任意の遅延量６ａを遅延器１に対して出力し、
遅延器１は、遅延量６ａに応じた所定時間分クロックを
遅延させてＡＮＤ回路７に対して出力する。ＡＮＤ回路
７では、外部から入力されるデータと遅延器１から入力
されるクロックのＡＮＤ演算を行い、ローパスフィルタ
８に対して出力する。
御により、入力されるデータに対するクロックの最適位
相の概算値を検出する処理が行われる。すなわち、ＣＰ
Ｕ６は、任意の遅延量６ａを遅延器１に対して出力し、
遅延器１は、遅延量６ａに応じた所定時間分クロックを
遅延させてＡＮＤ回路７に対して出力する。ＡＮＤ回路
７では、外部から入力されるデータと遅延器１から入力
されるクロックのＡＮＤ演算を行い、ローパスフィルタ
８に対して出力する。
【００２５】図２は、ＡＮＤ回路７の入出力波形を示す
図である。外部から入力されるＮＲＺ符号のデータと遅
延器１から入力されるクロックのＡＮＤ出力は、１タイ
ムスロットの間でパルスが基準レベルに戻る符号形式で
あるＲＺ（Return to Zero）符号となる。図２（ａ）
は、データとクロックの位相が最適であるときの波形で
ある。図２（ｂ）は、位相が最適でないときの波形であ
る。図２（ａ）に対し、図２（ｂ）は、アイパターンの
中に変化点がある波形となる。図２（ｂ）の波形の周波
数成分は、図２（ａ）の波形の周波数成分より変化点の
幅の狭いパルスが増えることにより、高い周波数成分が
増え、低い周波数成分は減っている。
図である。外部から入力されるＮＲＺ符号のデータと遅
延器１から入力されるクロックのＡＮＤ出力は、１タイ
ムスロットの間でパルスが基準レベルに戻る符号形式で
あるＲＺ（Return to Zero）符号となる。図２（ａ）
は、データとクロックの位相が最適であるときの波形で
ある。図２（ｂ）は、位相が最適でないときの波形であ
る。図２（ａ）に対し、図２（ｂ）は、アイパターンの
中に変化点がある波形となる。図２（ｂ）の波形の周波
数成分は、図２（ａ）の波形の周波数成分より変化点の
幅の狭いパルスが増えることにより、高い周波数成分が
増え、低い周波数成分は減っている。
【００２６】そのため、ＡＮＤ回路７から入力される波
形の低い周波数成分のみを通過させて高い周波数成分を
除去するローパスフィルタ８においては、図２（ａ）の
波形ではほぼ全成分が通過することとなるが、図２
（ｂ）の波形では高周波成分が除去されることとなる。
したがって、図３に示すように、ローパスフィルタ８の
出力である検出レベル８ａは、図２（ａ）に示すように
位相が合っている場合（クロック位相がＴ２）には大き
くなり、図２（ｂ）に示すように位相が合っていない場
合（クロック位相がＴ１またはＴ３）には小さくなり、
最適位相のＴ２で最大になる。
形の低い周波数成分のみを通過させて高い周波数成分を
除去するローパスフィルタ８においては、図２（ａ）の
波形ではほぼ全成分が通過することとなるが、図２
（ｂ）の波形では高周波成分が除去されることとなる。
したがって、図３に示すように、ローパスフィルタ８の
出力である検出レベル８ａは、図２（ａ）に示すように
位相が合っている場合（クロック位相がＴ２）には大き
くなり、図２（ｂ）に示すように位相が合っていない場
合（クロック位相がＴ１またはＴ３）には小さくなり、
最適位相のＴ２で最大になる。
【００２７】更に、Ａ／Ｄ変換器９は、ローパスフィル
タ８から入力される検出レベル８ａをＡ／Ｄ変換してＣ
ＰＵ６に対して出力する。また、ＣＰＵ６は、遅延器１
に出力する遅延量６ａを順次可変して入力されるデータ
とクロックとの位相を可変し、検出レベル８ａが最大と
なる位相を検出する。
タ８から入力される検出レベル８ａをＡ／Ｄ変換してＣ
ＰＵ６に対して出力する。また、ＣＰＵ６は、遅延器１
に出力する遅延量６ａを順次可変して入力されるデータ
とクロックとの位相を可変し、検出レベル８ａが最大と
なる位相を検出する。
【００２８】ここまでの処理によって、ＡＮＤ回路７、
ローパスフィルタ８及びＡ／Ｄ変換器９によって構成さ
れる回路により、簡易的に最適位相の概算値を検出する
ことができ、順次可変される位相毎に誤り率を算出する
処理のために多大な時間を要することがない。
ローパスフィルタ８及びＡ／Ｄ変換器９によって構成さ
れる回路により、簡易的に最適位相の概算値を検出する
ことができ、順次可変される位相毎に誤り率を算出する
処理のために多大な時間を要することがない。
【００２９】最適位相の概算値が検出されると、ＣＰＵ
６は、従来と同様の処理である、誤り率が最小値となる
位相の検出処理を行う。ただし、前記検出された最適位
相の概算値を参考に、当該概算値の前後所定範囲内の位
相について誤り率を計算すればよいこととなるため、誤
り率の算出に要する時間を大幅に短縮することができ
る。すなわち、概算値を検出する処理において、図３に
示すような結果が得られた場合には、ＣＰＵ６は、クロ
ックの位相Ｔ２付近の位相について誤り率を計算するよ
うに遅延量６ａを遅延器１に対して出力して、クロック
の位相制御を行うこととなる。
６は、従来と同様の処理である、誤り率が最小値となる
位相の検出処理を行う。ただし、前記検出された最適位
相の概算値を参考に、当該概算値の前後所定範囲内の位
相について誤り率を計算すればよいこととなるため、誤
り率の算出に要する時間を大幅に短縮することができ
る。すなわち、概算値を検出する処理において、図３に
示すような結果が得られた場合には、ＣＰＵ６は、クロ
ックの位相Ｔ２付近の位相について誤り率を計算するよ
うに遅延量６ａを遅延器１に対して出力して、クロック
の位相制御を行うこととなる。
【００３０】なお、図４に示す誤り率測定器２００のよ
うに、図１に示す誤り率測定器１００のＡＮＤ回路７の
代わりにＯＲ回路１０を用いることもできる。ＯＲ回路
１０を用いた場合、ＡＮＤ回路７を用いた場合の負論理
となる点が異なるのみである。
うに、図１に示す誤り率測定器１００のＡＮＤ回路７の
代わりにＯＲ回路１０を用いることもできる。ＯＲ回路
１０を用いた場合、ＡＮＤ回路７を用いた場合の負論理
となる点が異なるのみである。
【００３１】また、図５に示す誤り率測定器３００のよ
うに、図１に示す誤り率測定器１００のローパスフィル
タ８の代わりにハイパスフィルタ１１を用いることもで
きる。すなわち、誤り率測定器１００において、ローパ
スフィルタ８は、ＡＮＤ回路７の出力を高周波成分と低
周波成分に分離することができればよいので、ローパス
フィルタ８吐逆に低周波成分を除去するハイパスフィル
タ１１で代用することが可能となり、この場合、検出レ
ベル８ａの大小関係が逆になり、最適位相で最小とな
る。
うに、図１に示す誤り率測定器１００のローパスフィル
タ８の代わりにハイパスフィルタ１１を用いることもで
きる。すなわち、誤り率測定器１００において、ローパ
スフィルタ８は、ＡＮＤ回路７の出力を高周波成分と低
周波成分に分離することができればよいので、ローパス
フィルタ８吐逆に低周波成分を除去するハイパスフィル
タ１１で代用することが可能となり、この場合、検出レ
ベル８ａの大小関係が逆になり、最適位相で最小とな
る。
【００３２】更に、図６に示す誤り率測定器４００のよ
うに、図１に示す誤り率測定器１００のＡＮＤ回路７の
代わりにＯＲ回路１０を用い、ローパスフィルタ８の代
わりにハイパスフィルタ１１を用いることもできる。
うに、図１に示す誤り率測定器１００のＡＮＤ回路７の
代わりにＯＲ回路１０を用い、ローパスフィルタ８の代
わりにハイパスフィルタ１１を用いることもできる。
【００３３】以上説明したように、本実施の形態の誤り
率測定器１００によれば、まず、ＣＰＵ６の制御によ
り、入力されるデータに対するクロックの最適位相の概
算値を検出する処理が行われ、次いで、検出された最適
位相の概算値付近の位相について誤り率を計算して、誤
り率が最小値となる位相の検出処理を行う。
率測定器１００によれば、まず、ＣＰＵ６の制御によ
り、入力されるデータに対するクロックの最適位相の概
算値を検出する処理が行われ、次いで、検出された最適
位相の概算値付近の位相について誤り率を計算して、誤
り率が最小値となる位相の検出処理を行う。
【００３４】したがって、ＡＮＤ回路７、ローパスフィ
ルタ８及びＡ／Ｄ変換器９によって構成される回路によ
って、簡易的に最適位相の概算値を検出することがで
き、当該検出された最適位相の概算値を参考に、当該概
算値の前後所定範囲内の位相について誤り率を計算すれ
ばよいこととなるため、誤り率の算出に要する時間を大
幅に短縮することができる。
ルタ８及びＡ／Ｄ変換器９によって構成される回路によ
って、簡易的に最適位相の概算値を検出することがで
き、当該検出された最適位相の概算値を参考に、当該概
算値の前後所定範囲内の位相について誤り率を計算すれ
ばよいこととなるため、誤り率の算出に要する時間を大
幅に短縮することができる。
【００３５】
【発明の効果】請求項１記載の発明によれば、前記目安
値検出手段によって検出された目安値に基づいて、前記
データ信号の誤り率を最小とすると推定される位相、す
なわち、最適位相の概算値を特定することができ、当該
特定された最適位相の概算値を参考に、当該概算値の前
後所定範囲内の位相について誤り率を計算すればよいこ
ととなるため、誤り率の算出に要する時間を大幅に短縮
することができ、前記データ信号の誤り率を最小とする
クロック信号の最適位相を検出する処理を高速に行うこ
とができる。
値検出手段によって検出された目安値に基づいて、前記
データ信号の誤り率を最小とすると推定される位相、す
なわち、最適位相の概算値を特定することができ、当該
特定された最適位相の概算値を参考に、当該概算値の前
後所定範囲内の位相について誤り率を計算すればよいこ
ととなるため、誤り率の算出に要する時間を大幅に短縮
することができ、前記データ信号の誤り率を最小とする
クロック信号の最適位相を検出する処理を高速に行うこ
とができる。
【００３６】請求項２〜請求項５のいずれかに記載の発
明によれば、前記目安値検出手段を、簡単な回路構成に
よって実現できるため、請求項１記載の発明の効果を容
易にかつ安価に実現することができる。
明によれば、前記目安値検出手段を、簡単な回路構成に
よって実現できるため、請求項１記載の発明の効果を容
易にかつ安価に実現することができる。
【００３７】請求項６記載の発明によれば、前記検出さ
れた目安値に基づいて、前記データ信号の誤り率を最小
とすると推定される位相、すなわち、最適位相の概算値
を特定することができ、当該特定された最適位相の概算
値を参考に、当該概算値の前後所定範囲内の位相につい
て誤り率を計算すればよいこととなるため、誤り率の算
出に要する時間を大幅に短縮することができ、前記デー
タ信号の誤り率を最小とするクロック信号の最適位相を
検出する処理を高速に行うことができる。
れた目安値に基づいて、前記データ信号の誤り率を最小
とすると推定される位相、すなわち、最適位相の概算値
を特定することができ、当該特定された最適位相の概算
値を参考に、当該概算値の前後所定範囲内の位相につい
て誤り率を計算すればよいこととなるため、誤り率の算
出に要する時間を大幅に短縮することができ、前記デー
タ信号の誤り率を最小とするクロック信号の最適位相を
検出する処理を高速に行うことができる。
【図１】本発明の一実施の形態における誤り率測定器１
００の構成を示すブロック図である。
００の構成を示すブロック図である。
【図２】図１に示すＡＮＤ回路７の入出力波形を示す図
である。
である。
【図３】図１に示すローパスフィルタ８の出力である検
出レベル８ａと位相との関係を示す図である。
出レベル８ａと位相との関係を示す図である。
【図４】図１に示す誤り率測定器１００のＡＮＤ回路７
の代わりにＯＲ回路１０を用いた誤り率測定器２００を
示す図である。
の代わりにＯＲ回路１０を用いた誤り率測定器２００を
示す図である。
【図５】図１に示す誤り率測定器１００のローパスフィ
ルタ８の代わりにハイパスフィルタ１１を用いた誤り率
測定器３００を示す図である。
ルタ８の代わりにハイパスフィルタ１１を用いた誤り率
測定器３００を示す図である。
【図６】図１に示す誤り率測定器１００のＡＮＤ回路７
とローパスフィルタ８の代わりにＯＲ回路１０とハイパ
スフィルタ１１を用いた誤り率測定器４００を示す図で
ある。
とローパスフィルタ８の代わりにＯＲ回路１０とハイパ
スフィルタ１１を用いた誤り率測定器４００を示す図で
ある。
【図７】オートサーチ回路を備えた従来の誤り率測定器
の一例を示すブロック図である。
の一例を示すブロック図である。
【図８】図７に示す誤り率測定器５００に入力されるデ
ータの波形を示す図である。
ータの波形を示す図である。
【図９】図８に示すようなデータが入力され、スレッシ
ョルド電圧６ｂがＶ２のとき、遅延量６ａを可変して、
クロックの立ち上がるタイミングがＴ１からＴ３まで変
化したときの誤り率の分布を示す図である。
ョルド電圧６ｂがＶ２のとき、遅延量６ａを可変して、
クロックの立ち上がるタイミングがＴ１からＴ３まで変
化したときの誤り率の分布を示す図である。
１ 遅延器 ２ 判定回路 ３ データ発生回路 ４ 比較回路 ５ 計数回路 ６ ＣＰＵ ７ ＡＮＤ回路 ８ ローパスフィルタ ９ Ａ／Ｄ変換器 １０ ＯＲ回路 １１ ハイパスフィルタ
Claims (6)
- 【請求項１】クロック信号を任意の時間分遅延させる遅
延手段と、 この遅延手段によって任意の時間分遅延されたクロック
信号と、入力されたデータ信号とを所定の演算によって
合成して、この合成された信号を解析することにより、
前記データ信号の誤り率の大小の目安値を検出する目安
値検出手段と、 前記遅延手段によって任意の時間分遅延されたクロック
信号に基づくタイミングで、前記データ信号を所定の基
準値と比較してＨｉｇｈレベルかＬｏｗレベルかを判定
し、当該判定結果に基づくデータ信号を本来入力される
べき基準データ信号と比較して、前記データ信号の誤り
回数を計数する誤り回数計数手段と、 前記遅延手段によってクロック信号を遅延させる時間と
しての遅延量を指定し、また、前記誤り回数計数手段に
設定される所定の基準値を指定するとともに、前記遅延
手段、前記目安値検出手段、及び前記誤り回数計数手段
の各手段を制御する制御手段と、 を備え、 前記制御手段は、 前記遅延量を順次可変して、前記遅延手段により前記ク
ロック信号の位相を順次可変させ、 当該可変される各位相毎に前記目安値検出手段により前
記データ信号の誤り率の大小の目安値を検出させ、 当該検出された目安値に基づいて、前記データ信号の誤
り率を最小とすると推定される位相を特定し、 当該特定された位相に対応する遅延量から所定範囲内に
おいて前記遅延量を順次可変して、前記遅延手段により
前記クロック信号の位相を前記特定された位相から所定
範囲内において順次可変させ、 当該可変される各位相毎に、前記誤り回数計数手段によ
り前記データの誤り回数を計数させ、 当該各位相毎に計数される前記データの誤り回数に基づ
いて誤り率を算出し、更に、当該算出された各位相毎の
誤り率に基づいて、誤り率が最小となる最適クロック位
相を検出する制御を行うことを特徴とする誤り率測定
器。 - 【請求項２】前記目安値検出手段は、 前記遅延手段によって遅延されたクロック信号と、前記
入力されるデータ信号との論理和を演算する論理和演算
手段と、 この論理和演算手段から出力される信号の高周波成分を
除去するローパスフィルタと、 このローパスフィルタによって高周波成分を除去された
信号の出力レベルをＡ／Ｄ変換して前記制御手段に出力
するＡ／Ｄ変換手段と、 によって構成されることを特徴とする請求項１記載の誤
り率測定器。 - 【請求項３】前記目安値検出手段は、 前記遅延手段によって遅延されたクロック信号と、前記
入力されるデータ信号との論理積を演算する論理積演算
手段と、 この論理積演算手段から出力される信号の高周波成分を
除去するローパスフィルタと、 このローパスフィルタによって高周波成分を除去された
信号の出力レベルをＡ／Ｄ変換して前記制御手段に出力
するＡ／Ｄ変換手段と、 によって構成されることを特徴とする請求項１記載の誤
り率測定器。 - 【請求項４】前記目安値検出手段は、 前記遅延手段によって遅延されたクロック信号と、前記
入力されるデータ信号との論理和を演算する論理和演算
手段と、 この論理和演算手段から出力される信号の低周波成分を
除去するハイパスフィルタと、 このハイパスフィルタによって低周波成分を除去された
信号の出力レベルをＡ／Ｄ変換して前記制御手段に出力
するＡ／Ｄ変換手段と、 によって構成されることを特徴とする請求項１記載の誤
り率測定器。 - 【請求項５】前記目安値検出手段は、 前記遅延手段によって遅延されたクロック信号と、前記
入力されるデータ信号との論理積を演算する論理積演算
手段と、 この論理積演算手段から出力される信号の低周波成分を
除去するハイパスフィルタと、 このハイパスフィルタによって低周波成分を除去された
信号の出力レベルをＡ／Ｄ変換して前記制御手段に出力
するＡ／Ｄ変換手段と、 によって構成されることを特徴とする請求項１記載の誤
り率測定器。 - 【請求項６】クロック信号を遅延させる時間としての遅
延量を順次可変して、前記クロック信号の位相を順次可
変させ、 当該可変される各位相毎に、クロック信号と入力された
データ信号とを所定の演算によって合成して、この合成
された信号を解析することにより、前記データ信号の誤
り率の大小の目安値を検出し、 当該検出された目安値に基づいて、前記データ信号の誤
り率を最小とすると推定される位相を特定し、 当該特定された位相に対応する遅延量から所定範囲内に
おいて前記遅延量を順次可変して、前記クロック信号の
位相を前記特定された位相から所定範囲内において順次
可変させ、 当該可変される各位相毎に、クロック信号に基づくタイ
ミングで、前記データ信号を所定の基準値と比較してＨ
ｉｇｈレベルかＬｏｗレベルかを判定し、当該判定結果
に基づくデータ信号を本来入力されるべき基準データ信
号と比較して、前記データ信号の誤り回数を計数し、 当該各位相毎に計数される前記データの誤り回数に基づ
いて誤り率を算出し、更に、当該算出された各位相毎の
誤り率に基づいて、誤り率が最小となる最適クロック位
相を検出することを特徴とする誤り率測定器の最適クロ
ック位相検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10275767A JP2000115139A (ja) | 1998-09-29 | 1998-09-29 | 誤り率測定器及び誤り率測定器の最適クロック位相検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10275767A JP2000115139A (ja) | 1998-09-29 | 1998-09-29 | 誤り率測定器及び誤り率測定器の最適クロック位相検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000115139A true JP2000115139A (ja) | 2000-04-21 |
Family
ID=17560117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10275767A Pending JP2000115139A (ja) | 1998-09-29 | 1998-09-29 | 誤り率測定器及び誤り率測定器の最適クロック位相検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000115139A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017034342A (ja) * | 2015-07-29 | 2017-02-09 | 京セラドキュメントソリューションズ株式会社 | データ送受信装置及びこれを備えた画像形成装置 |
-
1998
- 1998-09-29 JP JP10275767A patent/JP2000115139A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017034342A (ja) * | 2015-07-29 | 2017-02-09 | 京セラドキュメントソリューションズ株式会社 | データ送受信装置及びこれを備えた画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3696886B2 (ja) | 非バイナリディジタル信号におけるジッタを測定するシステム | |
| US7459915B2 (en) | Electric circuit and test apparatus for outputting a recovered clock input signal | |
| JP2006329987A (ja) | ジッタ測定装置、及びジッタ測定方法 | |
| JP3934339B2 (ja) | 映像信号処理装置 | |
| KR20090005035A (ko) | 시험 장치, 시험 방법, 지터 필터 회로, 및 지터 필터 방법 | |
| US8421512B2 (en) | Duty compensation circuit | |
| WO2007086275A1 (ja) | 試験装置および試験方法 | |
| JP2004236019A (ja) | スキュー調整方法およびスキュー調整装置、ならびに、スキュー調整機能を備えたデータ伝送システム | |
| JPH0936714A (ja) | パルス幅変調回路 | |
| US7949922B2 (en) | Test apparatus, shift amount measuring apparatus, shift amount measuring method and diagnostic method | |
| JP2000115139A (ja) | 誤り率測定器及び誤り率測定器の最適クロック位相検出方法 | |
| JP2011130231A (ja) | パラメータ設定装置およびパラメータ設定方法 | |
| JP3479128B2 (ja) | 位相調整回路 | |
| JPWO2007091413A1 (ja) | 変化点検出回路、ジッタ測定装置、及び試験装置 | |
| JP3811483B2 (ja) | 入力信号のヒストグラム情報に基づいた周波数誤差検出装置および検出方法 | |
| JP3052441B2 (ja) | 位相差計測装置 | |
| JP2002015523A (ja) | タイミングジッター測定方式及びそれを用いた再生方式 | |
| JP2776325B2 (ja) | デューティ計測回路 | |
| JP2961101B1 (ja) | 位相調整回路 | |
| JP2001033529A (ja) | 遅延クロック生成装置及び半導体試験装置 | |
| JP2001345760A (ja) | フェージング周波数検出方法および回路 | |
| JP2005017235A (ja) | パルス幅測定装置及びパルス幅測定方法 | |
| KR20010008837A (ko) | 디지탈 클럭 동기 시스템에서 이븐 클럭을 이용한 위상동기 장치 및 방법 | |
| JPH01200839A (ja) | 回線モニタ回路 | |
| JP2002359612A (ja) | クロック位相制御回路及びそれを用いた受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |