JP2007013742A

JP2007013742A - 画像読取装置

Info

Publication number: JP2007013742A
Application number: JP2005193166A
Authority: JP
Inventors: Tetsuya Kato; 哲也加藤
Original assignee: Brother Industries Ltd
Current assignee: Brother Industries Ltd
Priority date: 2005-06-30
Filing date: 2005-06-30
Publication date: 2007-01-18
Anticipated expiration: 2025-06-30
Also published as: CN100531284C; US7995250B2; JP4636246B2; US20070002406A1; CN1893525A

Abstract

【課題】密着型イメージセンサで最大読取可能サイズの原稿より幅狭の原稿を読み取る際に、１ライン中の原稿外画素区間において解像度を低解像度に切り替えることにより画像読取を高速化する。
【解決手段】ＣＰＵ３８は、手動設定により、または光学的な検出手段等により、画像読取装置のフラットベッド部に載置された原稿のサイズを認識しており、画像の読取り対象の１ラインにおける原稿読取画素区間の画像読取が終了すると、残りの原稿外画素区間での画像読取時に現在設定されている解像度に比べて低い解像度に切り替える。これにより、イメージセンサ１２は、高速で読取を行い、画像読取信号ＡＯを出力する。
【選択図】図３

Description

本発明は画像読取装置に関し、詳しくは密着型イメージセンサを使用する画像読取装置に関する。

従来技術として、例えば、Ａ３原稿を読取可能な密着型イメージセンサを用いた画像読取装置でＡ４原稿といったより幅の狭い原稿を読み取る場合には、１ラインにおける原稿読取画素区間は通常のクロック速度で読み取り、読み取る必要のない原稿外画素区間は高速のクロック速度で読み取ることで１ラインの画像読取速度を高速化し、ひいては原稿全体の画像読取速度を高速化する技術がすでに知られている（例えば、特許文献１，特許文献２参照）。例えば、特許文献２には、「１ビットから７６８ビットまでを原稿部分に対応するデータとして、この間のシフトパルスＳＰの周期を５００ｎｓとし、７６９ビットから２０４８ビットまでは、例えば、１２５ｎｓの周期に切り替える。従来は、１０４０ｎｓを要するのに対し、本発明の場合には５４８ｎｓですまされることになる」旨が記載されている。
特開平１０−２３３９０２号公報特開昭６２−６５７４号公報（第３頁左上欄参照）

しかし、従来技術では、図１１（ａ）に示すような通常のクロック速度から、図１１（ｂ）に示すような高速のクロック速度に上げると、密着型イメージセンサ（ＣＩＳ：Contact Image Sensor）のコネクタでのクロック信号ＣＬＫが、原稿外画素区間での放射ノイズの増加、およびハーネスのインピーダンスによるクロックなまりで、図１１（ａ）から図１１（ｂ）のように変化する。このため、クロックレベルが確保できないとの理由により、クロック速度が制限され、所望の速度アップができないという課題があった。

本発明の課題は、密着型イメージセンサで最大読取可能サイズの原稿より幅狭の原稿を読み取る際に、１ラインにおける原稿読取画素区間と原稿外画素区間との境界画素に達したときに、設定されている解像度を低解像度に変更することにより画像読取速度を高速化するようにした画像読取装置を提供することにある。

また、本発明の他の課題は、密着型イメージセンサで最大読取可能サイズの原稿より幅狭の原稿を読み取る際に、１ラインにおける原稿読取画素区間と原稿外画素区間との境界画素に達したときに、設定されている解像度を低解像度に変更するとともにクロック速度を上げることにより画像読取速度を高速化するようにした画像読取装置を提供することにある。

課題を解決するための手段および発明の効果

請求項１記載の画像読取装置は、複数の光電変換素子が直線状に並べられたイメージセンサと、前記イメージセンサの解像度を設定する解像度設定手段と、前記解像度設定手段により設定された解像度を、原稿読取時の１ラインにおける原稿読取画素区間と原稿外画素区間との境界画素に達したときに変更する解像度切替手段とを備えることを特徴とする。請求項１記載の画像読取装置によれば、原稿台に左詰めで置かれた原稿を読み取る際に、１ライン中の原稿読取画素区間と原稿外画素区間との境界画素で解像度を切り替えることにより、読み取る必要のない原稿外画素区間で出力する画素数を少なくすることが可能となり、原稿外画素区間の画像読取時間を短縮することによって、原稿全体の画像読取速度を高速化できるという効果がある。

請求項２記載の画像読取装置は、複数の光電変換素子が直線状に並べられたイメージセンサと、前記イメージセンサの解像度を設定する解像度設定手段と、前記解像度設定手段により設定された解像度を、原稿読取時の１ラインにおける原稿外画素区間と原稿読取画素区間との境界画素に達したとき，および原稿読取画素区間と原稿外画素区間との境界画素に達したときに変更する解像度切替手段とを備えることを特徴とする。請求項２記載の画像読取装置によれば、原稿台の中央に置かれた原稿を読み取る際に、１ライン中の原稿外画素区間と原稿読取画素区間との境界画素および原稿読取画素区間と原稿外画素区間との境界画素で解像度を切り替えることにより、読み取る必要のない原稿外画素区間で出力する画素数を少なくすることが可能となり、原稿外画素区間の画像読取時間を短縮することによって、原稿全体の画像読取速度を高速化できるという効果がある。

請求項３記載の画像読取装置は、複数の光電変換素子が直線状に並べられたイメージセンサと、前記イメージセンサの解像度を設定する解像度設定手段と、前記解像度設定手段により設定された解像度を、原稿読取時の１ラインにおける原稿読取画素区間と原稿外画素区間との境界画素に達したときに変更する解像度切替手段と、前記原稿読取画素区間と前記原稿外画素区間とでクロック速度を変更するクロック速度変更手段とを備えることを特徴とする。請求項３記載の画像読取装置によれば、原稿台に左詰めで置かれた原稿を読み取る際に、１ライン中の原稿読取画素区間と原稿外画素区間との境界画素で解像度を切り替えるとともにクロック速度を変更することにより、読み取る必要のない原稿外画素区間で出力する画素数を少なくすることができるとともにクロック速度を速くすることができ、原稿外画素区間の画素読取時間を短縮でき、ひいては原稿全体の画像読取速度をさらに高速化することができるという効果がある。

請求項４記載の画像読取装置は、複数の光電変換素子が直線状に並べられたイメージセンサと、前記イメージセンサの解像度を設定する解像度設定手段と、前記解像度設定手段により設定された解像度を、原稿読取時の１ラインにおける原稿外画素区間と原稿読取画素区間との境界画素に達したとき，および原稿読取画素区間と原稿外画素区間との境界画素に達したときに変更する解像度切替手段と、前記原稿読取画素区間と前記原稿外画素区間とでクロック速度を変更するクロック速度変更手段とを備えることを特徴とする。請求項４記載の画像読取装置によれば、原稿台の中央に置かれた原稿を読み取る際に、１ライン中の原稿外画素区間と原稿読取画素区間との境界画素および原稿読取画素区間と原稿外画素区間との境界画素で解像度を切り替えるとともにクロック速度を変更することにより、読み取る必要のない原稿外画素区間で出力する画素数を少なくすることができるとともにクロック速度を速くすることができ、原稿外画素区間の画像読取時間を短縮でき、ひいては原稿全体の画像読取速度をさらに高速化することができるという効果がある。

請求項５記載の画像読取装置は、請求項１または３記載の画像読取装置において、前記解像度切替手段が、原稿読取時の１ラインにおける原稿読取画素区間と原稿外画素区間との境界画素に達したときに前記解像度を低解像度に変更することを特徴とする。請求項５記載の画像読取装置によれば、例えば、Ａ３原稿用密着型イメージセンサで原稿台に左詰めで置かれたＡ４原稿を読み取る際に、１ライン中の原稿読取画素区間と原稿外画素区間との境界画素で解像度を低解像度に切り替えることにより、読み取る必要のない原稿外画素区間で出力する画素数が少なくなるために原稿外画素区間の画像読取時間を短縮することができ、ひいては原稿全体の画像読取速度を高速化することができるという効果がある。

請求項６記載の画像読取装置は、請求項２または４記載の画像読取装置において、前記解像度切替手段が、原稿読取時の１ラインにおける原稿外画素区間と原稿読取画素区間との境界画素に達したときに前記解像度を高解像度に変更し、原稿読取時の１ラインにおける原稿読取画素区間と原稿外画素区間との境界画素に達したときに前記解像度を低解像度に変更することを特徴とする。請求項６記載の画像読取装置によれば、例えば、Ａ３原稿用密着型イメージセンサで原稿台の中央に置かれたＡ４原稿を読み取る際に、１ライン中の原稿外画素区間と原稿読取画素区間との境界画素で解像度を高解像度に切り替えるとともに、１ライン中の原稿読取画素区間と原稿外画素区間との境界画素で解像度を低解像度に切り替えることにより、読み取る必要のない原稿外画素区間で出力する画素数が少なくなるために原稿外画素区間の画像読取時間を短縮することができ、ひいては原稿全体の画像読取速度を高速化することができるという効果がある。

請求項７記載の画像読取装置は、請求項１ないし６のいずれか１項に記載の画像読取装置において、前記原稿読取時の１ラインにおける前記境界画素を、手動設定された原稿サイズから決定する境界画素決定手段を備えることを特徴とする。請求項７記載の画像読取装置によれば、手動設定された原稿サイズから、境界画素決定手段により原稿読取時の１ラインにおける原稿外画素区間と原稿読取画素区間との境界画素ないしは原稿読取画素区間と原稿外画素区間との境界画素が決定されるので、ユーザがあらためて境界画素を設定する手間がかからないという利点ある。

請求項８記載の画像読取装置は、請求項１ないし６のいずれか１項に記載の画像読取装置において、前記原稿読取時の１ラインにおける前記境界画素を、光学的に検出する光学検出手段を備えることを特徴とする。請求項８記載の画像読取装置によれば、光学検出手段により、原稿読取時の１ラインにおける原稿外画素区間と原稿読取画素区間との境界画素ないしは原稿読取画素区間と原稿外画素区間との境界画素が光学的に自動的に検出されるので、ユーザがあらためて境界画素を設定する手間がかからないという利点ある。

請求項９記載の画像読取装置は、請求項３または４記載の画像読取装置において、前記クロック速度変更手段が、前記原稿外画素区間でのクロック速度を前記原稿読取画素区間でのクロック速度より高速にすることを特徴とする。請求項９記載の画像読取装置によれば、請求項４記載の画像読取装置によれば、１ライン中の原稿外画素区間でクロック速度をクロックアップすることにより、読み取る必要のない原稿外画素区間で出力する画素数が少なくなるために原稿外画素区間の画像読取時間を短縮することができ、ひいては原稿全体の画像読取速度をさらに高速化することができるという効果がある。

画像読取時間を短縮するという目的を、１ライン中の原稿読取画素区間と原稿外画素区間との境界画素で解像度を低解像度に切り替えることにより達成した。

以下、本発明の実施例について図面を参照しながら詳細に説明する。

図１は、本発明の実施例１に係る画像読取装置１０が組み込まれた複合機１の外観図である。この複合機１は、下側本体１ａに対して上側本体１ｂを開閉可能に取り付けてなるクラムシェル構造のものであり、上側本体１ｂに画像読取装置１０を備えている。また、上側本体１ｂの正面側には操作パネル２が設けられている。なお、複合機１は、画像読取装置１０の他に画像形成装置（レーザプリンタ）も備えているが、本発明とは直接関係しないために説明を省略する。

図２は、画像読取装置１０の断面図である。図２に示すように、画像読取装置１０は、フラットベッド機構（ＦＢ）および自動給紙機構（ＡＤＦ：Automatic Document Feeder）の双方を備えたタイプのものであり、画像読取装置１０自体も、フラットベッド部１０ａに対してカバー部１０ｂを開閉可能に取り付けてなるクラムシェル構造となっている。

そして、画像読取装置１０において、フラットベッド部１０ａには、密着型イメージセンサ（読取ヘッド）１２，第１プラテンガラス１４等が設けられており、カバー部１０ｂには、原稿供給トレイ１６，原稿搬送装置１８，原稿搬出トレイ２０等が設けられている。

イメージセンサ１２は、受光部（光電変換素子）２２，セルフォックレンズ２４および光源２６を備えており、読取対象位置に存在する原稿に対して光源２６から光を照射し、原稿からの反射光をセルフォックレンズ２４によって受光部２２に結像することで画像を読み取るように構成されている。

また、イメージセンサ１２は、図示しない駆動機構により図２における左右方向に駆動されるようになっており、実際に原稿を読み取る際には、受光部２２が読取位置の真下となる位置へ移動する。

図３は、画像読取装置１０の電気的構成の概略を表すブロック図である。図３に示すように、画像読取装置１０は、トリガ信号ＴＧを入力することによりクロック信号ＣＬＫに同期した画像の読み取りを行い、その読み取った画像を表す画像読取信号ＡＯを出力するイメージセンサ１２と、イメージセンサ１２へトリガ信号ＴＧおよびクロック信号ＣＬＫを出力するとともに、イメージセンサ１２からの画像読取信号ＡＯを入力してその画像読取信号ＡＯに基づく画像処理を行うＡＳＩＣ３０とを備えている。

ＡＳＩＣ３０は、トリガ信号ＴＧおよびクロック信号ＣＬＫを出力する波形生成部３２と、イメージセンサ１２からの画像読取信号ＡＯを画像信号にアナログ／デジタル（Ａ／Ｄ）変換するＡ／Ｄ変換部３４と、Ａ／Ｄ変換された画像信号に基づき画像処理を行う画像処理部３６と、各種処理を実行するＣＰＵ３８とを備えている。

波形生成部３２は、図４に示すように、ＡＳＩＣ３０内の図示しないトリガ信号生成部により生成されるトリガ信号ＴＧと、ＡＳＩＣ３０内の図示しない発振器により出力されＣＰＵ３８の動作クロックとして用いられる基準クロックと、ＣＰＵ３８から出力される解像度切替信号ＭＯＤＥとを入力して、トリガ信号ＴＧおよびクロック信号ＣＬＫを出力するものであり、３つのＤ型フリップフロップ４２，４４，４６と、４つの入力端子０〜３に入力される信号のうちの１つを選択的に出力する切替スイッチ４８と、２つの入力端子０，１に入力される信号のうちの何れか一方を選択的に出力する切替スイッチ５０とを備えている。なお、図４から明らかなように、波形生成部３２に入力されるトリガ信号ＴＧと、波形生成部３２から出力されるトリガ信号ＴＧとは、同じものである。

波形生成部３２において、発振器から入力される基準クロックは、切替スイッチ４８の入力端子３に入力されるとともに、フリップフロップ４２の入力端子（ＣＬＫ）に入力される。

そして、フリップフロップ４２は、その出力端子（反転Ｑ）からの出力信号が、当該フリップフロップ４２の入力端子（Ｄ）に入力されるようになっており、これによりフリップフロップ４２の出力端子（Ｑ）からの出力信号は、入力端子（ＣＬＫ）に入力される基準クロックを２分周したパルス信号となる。このパルス信号は、切替スイッチ４８の入力端子２に入力されるとともに、フリップフロップ４４の入力端子（ＣＬＫ）に入力される。

そして、フリップフロップ４４も同様に、その出力端子（反転Ｑ）からの出力信号が、当該フリップフロップ４４の入力端子（Ｄ）に入力されるようになっており、これによりフリップフロップ４４の出力端子（Ｑ）からの出力信号は、入力端子（ＣＬＫ）に入力されるパルス信号を２分周した（つまり、基準クロックを４分周した）パルス信号となる。このパルス信号は、切替スイッチ４８の入力端子１に入力されるとともに、フリップフロップ４６の入力端子（ＣＬＫ）に入力される。

そして、フリップフロップ４６も同様に、その出力端子（反転Ｑ）からの出力信号が、当該フリップフロップ４６の入力端子（Ｄ）に入力されるようになっており、これによりフリップフロップ４６の出力端子（Ｑ）からの出力信号は、入力端子（ＣＬＫ）に入力されるパルス信号を２分周した（つまり、基準クロックを８分周した）パルス信号となる。このパルス信号は、切替スイッチ４８の入力端子０に入力されるとともに、切替スイッチ５０の入力端子０に入力される。

切替スイッチ４８は、ＣＰＵ３８から入力される解像度切替信号ＭＯＤＥに基づき、入力端子０〜３に入力される信号のうちの１つを選択する。すなわち、画像読取装置１０では、画像を読み取る際の解像度（読取解像度）を、１２００ｄｐｉ，６００ｄｐｉ，３００ｄｐｉ，１５０ｄｐｉの４つの解像度の中から設定可能となっており、ＣＰＵ３８は、設定されている解像度を表す解像度切替信号ＭＯＤＥを出力する。そして、切替スイッチ４８は、本実施例１における最大解像度である１２００ｄｐｉを表す解像度切替信号ＭＯＤＥが入力されている状態では入力端子０を選択し、６００ｄｐｉを表す解像度切替信号ＭＯＤＥが入力されている状態では入力端子１を選択し、３００ｄｐｉを表す解像度切替信号ＭＯＤＥが入力されている状態では入力端子２を選択し、１５０ｄｐｉを表す解像度切替信号ＭＯＤＥが入力されている状態では入力端子３を選択する。こうして切替スイッチ４８で選択された入力端子からの信号（切替スイッチ４８の出力信号）は、切替スイッチ５０の入力端子１に入力される。

一方、切替スイッチ５０は、トリガ信号生成部から入力されるトリガ信号ＴＧに基づき、入力端子０，１に入力される信号のうちの何れか一方を選択して、その信号をクロック信号ＣＬＫとして出力する。具体的には、トリガ信号ＴＧがローレベル（オフ状態）となっている状態では入力端子０を選択し、トリガ信号ＴＧがハイレベル（オン状態）となっている状態では入力端子１を選択する。

このような構成により、トリガ信号ＴＧがハイレベルの状態では、切替スイッチ５０により入力端子１が選択されるため、切替スイッチ４８からの出力信号がクロック信号ＣＬＫとして出力される。

具体的には、図５に示すように、解像度が１２００ｄｐｉに設定されている場合には、切替スイッチ４８により入力端子０が選択されるため、基準クロックを８分周したパルス信号がクロック信号ＣＬＫとして出力される。また、解像度が６００ｄｐｉに設定されている場合には、切替スイッチ４８により入力端子１が選択されるため、基準クロックを４分周したパルス信号がクロック信号ＣＬＫとして出力される。さらに、解像度が３００ｄｐｉに設定されている場合には、切替スイッチ４８により入力端子２が選択されるため、基準クロックを２分周したパルス信号がクロック信号ＣＬＫとして出力される。さらにまた、また、解像度が１５０ｄｐｉに設定されている場合には、切替スイッチ４８により入力端子３が選択されるため、基準クロックがそのままクロック信号ＣＬＫとして出力される。

そして、画像読取装置１０では、トリガ信号ＴＧのパルス幅（トリガ信号ＴＧがハイレベルの期間）を固定値としており、トリガ信号ＴＧがハイレベルとなっている間のクロック信号ＣＬＫの数（具体的には、クロック信号ＣＬＫが立ち下がる回数）によって、設定されている解像度をＡＳＩＣ３０からイメージセンサ１２に設定するようになっている。本実施例１では、トリガ信号ＴＧがハイレベルとなっている間のクロック信号ＣＬＫの数が、解像度が１２００ｄｐｉの場合には「１」、６００ｄｐｉの場合には「２」、３００ｄｐｉの場合には「４」、１５０ｄｐｉの場合には「８」となるようにしている。

一方、トリガ信号ＴＧがローレベルの状態では、切替スイッチ５０により入力端子０が選択されるため、基準クロックを８分周したパルス信号がクロック信号ＣＬＫとして出力される。したがって、解像度が１２００ｄｐｉの場合には、トリガ信号ＴＧがハイレベルの状態とローレベルの状態とでクロック信号ＣＬＫの周波数が変更されないこととなる。

画像処理部３６は、図示しないが、Ａ／Ｄ変換部３４によりＡ／Ｄ変換された画像読取信号ＡＯを記憶するメモリ（ラインバッファ）と、メモリ内のデータを用いて画像処理を行う処理部とを備えている。

図６を参照すると、イメージセンサ１２は、一直線状に並べて設けられた複数の光電変換素子（本実施例１ではフォトトランジスタ）２２，２２，…と、複数の光電変換素子２２，２２，…のそれぞれに対応して設けられ、光電変換素子２２と出力信号線６３との間をオン−オフする複数のスイッチング素子（チャンネルセレクトスイッチ）６２，６２，…と、ＡＳＩＣ３０からＴＧ端子１１６を介して入力されるトリガ信号ＴＧおよびＡＳＩＣ３０からＣＬＫ端子１１８を介して入力されるクロック信号ＣＬＫに基づき解像度設定信号Ｕ１，Ｕ２を生成する解像度設定信号生成部６４と、解像度設定信号Ｕ１，Ｕ２に基づいた順序でスイッチング素子６２，６２，…をオン−オフ制御するシフトレジスタ６８とを備えている。なお、イメージセンサ１２には、電源電圧Ｖｄｄが印加されるＶｄｄ端子１２２と、グランドに接続されるＧＮＤ端子１２４とが設けられている。また、「一直線状」に並べてという状態には、「千鳥状」に並べてという状態を含むものとする。

各光電変換素子２２には、コンデンサ６１が設けられており、原稿からの反射光（光信号）を光電変換素子２２により電荷（電気信号）に変換した後にコンデンサ６１に蓄積する。本実施例１のイメージセンサ１２では、１０３３６個の光電変換素子２２が１２００ｄｐｉに対応する密度で一直線上に配置されており、原稿上の画像について１ライン分の読み取りを行うようになっている。

解像度設定信号生成部６４は、図７に示すように、ＡＳＩＣ３０からのトリガ信号ＴＧおよびクロック信号ＣＬＫを入力して、解像度設定信号Ｕ１，Ｕ２と、トリガ信号ＴＧおよびクロック信号ＣＬＫとを出力するものであり、３つのＴ型フリップフロップ８２，８４，８６と、３つのＤ型フリップフロップ８８，９０，９８とを備えている。

解像度設定信号生成部６４において、ＡＳＩＣ３０から入力されるトリガ信号ＴＧは、フリップフロップ８８，９０の入力端子（ＣＬＫ）に入力されるとともに、ＮＯＴ回路９２を介してフリップフロップ８２，８４，８６の入力端子（ＣＬＲ）に入力される。なお、フリップフロップ８４には、ＯＲ回路９４を介して入力される。

また、ＡＳＩＣ３０から入力されるクロック信号ＣＬＫは、フリップフロップ８２の入力端子（Ｔ）に入力される。

フリップフロップ８２の出力端子（Ｑ）からの出力信号は、フリップフロップ８４の入力端子（Ｔ）に入力されるとともに、ＡＮＤ回路９６に入力される。また、フリップフロップ８４の出力端子（Ｑ）からの出力信号は、フリップフロップ８６の入力端子（Ｔ）と、ＡＮＤ回路９６と、フリップフロップ８８の入力端子（Ｄ）とに入力される。また、フリップフロップ８６の出力端子（Ｑ）からの出力信号は、ＡＮＤ回路９６と、フリップフロップ９０の入力端子（Ｄ）とに入力される。このように、ＡＮＤ回路９６には、フリップフロップ８２，８４，８６の各出力端子（Ｑ）からの出力信号が入力されるようになっており、これらがすべてハイレベルとなっている状態で出力信号がハイレベルとなる。ＡＮＤ回路９６の出力信号はＯＲ回路９４に入力される。

そして、フリップフロップ８８の出力端子（Ｑ）からの出力信号Ｕ１と、フリップフロップ９０の出力端子（Ｑ）からの出力信号Ｕ２とが、解像度設定信号Ｕ１，Ｕ２としてシフトレジスタ６８に入力される。

このような構成により、トリガ信号ＴＧがローレベルの状態では、フリップフロップ８２，８４，８６がリセットされた状態となっており、解像度設定信号Ｕ１，Ｕ２は０となっている。

そして、トリガ信号ＴＧがハイレベルに立ち上がると、フリップフロップ８２の出力端子（Ｑ）からの出力信号Ｑ０は、その入力端子（Ｔ）に入力されているクロック信号ＣＬＫが立ち下がるタイミングで「１０１０１…」という順序で変化する。

また、フリップフロップ８４の出力端子（Ｑ）からの出力信号Ｑ１は、その入力端子（Ｔ）に入力されている信号Ｑ０が立ち下がるタイミングで「１０１０１…」という順序で変化する。つまり、クロック信号ＣＬＫが立ち下がるタイミングを基準とすると、「０１１００１１０…」という順序で変化する。

また、フリップフロップ８６の出力端子（Ｑ）からの出力信号Ｑ２は、その入力端子（Ｔ）に入力されている信号Ｑ１が立ち下がるタイミングで「１０１０１…」という順序で変化する。つまり、クロック信号ＣＬＫが立ち下がるタイミングを基準とすると、「０００１１１１０…」という順序で変化する。

ただし、フリップフロップ８２，８４，８６の出力端子（Ｑ）からの出力信号Ｑ１，Ｑ２，Ｑ３がすべて「１」になると、ＡＮＤ回路９６の出力が「１」となり、ＯＲ回路９４の出力が「１」となる。これにより、フリップフロップ８４がリセットされ、その出力信号Ｑ１が「０」となる。

ここで、トリガ信号ＴＧがハイレベルに立ち上がってからのクロック信号ＣＬＫの立ち下がり回数と、出力信号Ｑ１，Ｑ２，Ｑ３との関係を表１に示す。なお、前述したように、クロック信号ＣＬＫが７回立ち下がった場合の出力信号Ｑ１，Ｑ２，Ｑ３の値は、「１」，「１」，「１」から直ちに「１」，「０」，「１」に変化する。

その後、トリガ信号ＴＧがローレベルに立ち下がると、フリップフロップ８８の入力端子（Ｄ）の入力信号Ｑ１が、その出力端子（Ｑ）から解像度設定信号Ｕ１として出力される。同様に、フリップフロップ９０の入力端子（Ｄ）の入力信号Ｑ２が、その出力端子（Ｑ）から解像度設定信号Ｕ２として出力される。

ここで、トリガ信号ＴＧがハイレベルとなっている間のクロック信号ＣＬＫの立ち下がり回数と、解像度設定信号Ｕ１，Ｕ２との関係を表２に示す。

前述したように、トリガ信号ＴＧがハイレベルとなっている間のクロック信号ＣＬＫが立ち下がる回数によって、設定されている解像度がＡＳＩＣ３０から設定されるようになっている。このため、表２に示すように、立ち下がり回数が１回の場合の解像度設定信号Ｕ１，Ｕ２の値「０」，「０」は、解像度が１２００ｄｐｉであることを表し、立ち下がり回数が２回の場合の解像度設定信号Ｕ１，Ｕ２の値「１」，「０」は、解像度が６００ｄｐｉであることを表し、立ち下がり回数が４回の場合の解像度設定信号Ｕ１，Ｕ２の値「０」，「１」は、解像度が３００ｄｐｉであることを表し、立ち下がり回数が８回の場合の解像度設定信号Ｕ１，Ｕ２の値「１」，「１」は、解像度が１５０ｄｐｉであることを表す。

そして、解像度設定信号Ｕ１，Ｕ２の値（換言すれば、ＡＳＩＣ３０から設定された解像度）に基づき、シフトレジスタ６８が動作する。なお、シフトレジスタ６８の具体的な動作については後述する。

フリップフロップ９８は、入力端子（ＣＬＫ）に入力されるクロック信号ＣＬＫが立ち下がるタイミングで、入力端子（Ｄ）に入力されるトリガ信号ＴＧのレベルに応じた出力信号を出力端子（Ｑ）から出力する。

図８を参照すると、シフトレジスタ６８は、複数のスイッチング素子６２（１），６２（２），…のそれぞれに対応して設けられるＤ型フリップフロップ（以下「第１列目のフリップフロップ」ともいう。）７０（１），７０（２），…と、２つのスイッチング素子６２に対して１つの割合で設けられるＤ型フリップフロップ（以下「第２列目のフリップフロップ」ともいう。）７１（１），７１（２），…と、４つのスイッチング素子６２に対して１つの割合で設けられるＤ型フリップフロップ（以下「第３列目のフリップフロップ」ともいう。）７２（１），７２（２），…と、８つのスイッチング素子６２に対して１つの割合で設けられるＤ型フリップフロップ（以下「第４列目のフリップフロップ」ともいう。）７３（１），７３（２），…とを備えている。なお、電荷蓄積部６０は、前述した光電変換素子２２とコンデンサ６１とから構成される。

シフトレジスタ６８は、解像度設定信号生成部６４からのトリガ信号ＴＧが、フリップフロップ７０（１），７１（１），７２（１），７３（１）の入力端子（ＣＬＲ）に入力されるように構成されている。

そして、シフトレジスタ６８において、解像度設定信号生成部６４から入力されるクロック信号ＣＬＫは、すべてのフリップフロップ７０〜７３の入力端子（ＣＬＫ）に入力される。また、各フリップフロップ７０〜７３の出力端子（Ｑ）からの出力信号は、複数のスイッチング素子６２（１），６２（２），…のそれぞれに対応して設けられるＯＲ回路７８（１），７８（２），…に入力されるとともに、後段のフリップフロップ７０〜７３の入力端子（Ｄ）に入力される。

一方、シフトレジスタ６８は、入力端子に入力される解像度設定信号生成部６４からのトリガ信号ＴＧを４つの出力端子０〜３のうちの１つに選択的に出力する切替スイッチ７４と、入力端子に印加されるフリップフロップ７０〜７３を駆動するための電源電圧Ｖｄｄを４つの出力端子０〜３のうちの１つに選択的に印加する切替スイッチ７６とを備えている。

切替スイッチ７４は、解像度設定信号生成部６４から入力される解像度設定信号Ｕ１，Ｕ２に基づき、出力端子０〜３のうちの１つを選択する。具体的には、解像度設定信号Ｕ１，Ｕ２の値が「０」，「０」（解像度１２００ｄｐｉ）の場合には、出力端子０を選択するようになっており、これによりトリガ信号ＴＧがフリップフロップ７０（１）の入力端子（Ｄ）に入力される。また、解像度設定信号Ｕ１，Ｕ２の値が「１」，「０」（解像度６００ｄｐｉ）の場合には、出力端子１を選択するようになっており、これによりトリガ信号ＴＧがフリップフロップ７１（１）の入力端子（Ｄ）に入力される。また、解像度設定信号Ｕ１，Ｕ２の値が「０」，「１」（解像度３００ｄｐｉ）の場合には、出力端子２を選択するようになっており、これによりトリガ信号ＴＧがフリップフロップ７２（１）の入力端子（Ｄ）に入力される。また、解像度設定信号Ｕ１，Ｕ２の値が「１」，「１」（解像度１５０ｄｐｉ）の場合には、出力端子３を選択するようになっており、これによりトリガ信号ＴＧがフリップフロップ７３（１）の入力端子（Ｄ）に入力される。

そして、切替スイッチ７６も同様に、解像度設定信号Ｕ１，Ｕ２の値が「０」，「０」（解像度１２００ｄｐｉ）の場合には、出力端子０を選択するようになっており、これにより電源電圧Ｖｄｄが第１列目のフリップフロップ７０の入力端子（ＥＮＢ）に入力される。また、解像度設定信号Ｕ１，Ｕ２の値が「１」，「０」（解像度６００ｄｐｉ）の場合には、出力端子１を選択するようになっており、これにより電源電圧Ｖｄｄが第２列目のフリップフロップ７１の入力端子（ＥＮＢ）に入力される。また、解像度設定信号Ｕ１，Ｕ２の値が「０」，「１」（解像度３００ｄｐｉ）の場合には、出力端子２を選択するようになっており、これにより電源電圧Ｖｄｄが第３列目のフリップフロップ７２の入力端子（ＥＮＢ）に入力される。また、解像度設定信号Ｕ１，Ｕ２の値が「１」，「１」（解像度１５０ｄｐｉ）の場合には、出力端子３を選択するようになっており、これにより電源電圧Ｖｄｄが第４列目のフリップフロップ７３の入力端子（ＥＮＢ）に入力される。

ここで、各解像度におけるシフトレジスタ６８の動作について説明する。

解像度が１２００ｄｐｉ（最大解像度）の場合には、第１列目のフリップフロップ７０が動作する。具体的には、フリップフロップ７０（１）にトリガ信号ＴＧが入力された後のクロック信号ＣＬＫが立ち下がるタイミングで、スイッチング素子６２を１つずつ順にオンする。これにより、電荷蓄積部６０（具体的にはコンデンサ６１）に蓄積されている電荷（電気信号）が、１２００ｄｐｉの解像度で画像を表す画像読取信号ＡＯとして出力される。

また、解像度が６００ｄｐｉの場合には、第２列目のフリップフロップ７１が動作する。具体的には、フリップフロップ７１（１）にトリガ信号ＴＧが入力された後のクロック信号ＣＬＫが立ち下がるタイミングで、スイッチング素子６２を２つずつ同時にオンする。これにより、電荷蓄積部６０に蓄積されている電荷が、６００ｄｐｉの解像度で画像を表す画像読取信号ＡＯとして出力される。

さらに、解像度が３００ｄｐｉの場合には、第３列目のフリップフロップ７２が動作する。具体的には、フリップフロップ７２（１）にトリガ信号ＴＧが入力された後のクロック信号ＣＬＫが立ち下がるタイミングで、スイッチング素子６２を４つずつ同時にオンする。これにより、電荷蓄積部６０に蓄積されている電荷が、３００ｄｐｉの解像度で画像を表す画像読取信号ＡＯとして出力される。

さらにまた、解像度が１５０ｄｐｉの場合には、第４列目のフリップフロップ７３が動作する。具体的には、フリップフロップ７３（１）にトリガ信号ＴＧが入力された後のクロック信号ＣＬＫが立ち下がるタイミングで、スイッチング素子６２を８つずつ同時にオンする。これにより、電荷蓄積部６０に蓄積されている電荷が、１５０ｄｐｉの解像度で画像を表す画像読取信号ＡＯとして出力される。

次に、図９を参照しながら、１原稿における解像度の切替処理を説明する。

まず、ＣＰＵ３８は、解像度切替信号ＭＯＤＥをユーザの解像度設定操作等によりあらかじめ設定された解像度での１原稿の最大主走査方向画素数Ｎmaxおよび最大ライン数Ｌmaxを設定する（ステップＳ１００）。

次に、ＣＰＵ３８は、ライン数Ｌを初期値０に設定する（ステップＳ１０１）。

続いて、ＣＰＵ３８は、解像度切替信号ＭＯＤＥをユーザの解像度設定操作等によりあらかじめ設定された解像度に変更する（ステップＳ１０２）。すると、既述したように、切替スイッチ４８の該当する出力端子が選択され、解像度設定信号生成部６４から出力される解像度設定信号Ｕ１，Ｕ２の値が該当する値となり、シフトレジスタ６８の切替スイッチ７４，７６の該当する出力端子が選択される。これにより、以降は、設定された解像度での画像読取が開始される。

次に、ＣＰＵ３８は、ラインの主走査方向の画素数Ｎを初期値０に設定する（ステップＳ１０３）。次に、ＣＰＵ３８は、ユーザの手動設定操作によりあらかじめ設定された原稿サイズ、または光学検出手段によりあらかじめ検出された原稿サイズの原稿の幅方向の画素数を、境界画素数Ｍとして設定する（ステップＳ１０４）。ただし、ここでは、原稿が第１プラテンガラス１４に対して原稿読取開始位置側から詰めて置かれるものと仮定する。

続いて、ＣＰＵ３８は、画素を１つ読み取る毎に主走査方向の画素数Ｎを１つカウントアップし（ステップＳ１０５）、主走査方向の画素数Ｎが境界画素数Ｍより大きくなったかどうかを判定する（ステップＳ１０６）。主走査方向の画素数Ｎが境界画素数Ｍ未満の場合には（ステップＳ１０６：ＮＯ）、原稿がある原稿読取画素区間の画素を読み取っているので、ＣＰＵ３８は、ステップＳ１０５に制御を戻して、ステップＳ１０５およびＳ１０６を繰り返す。

主走査方向の画素数Ｎが境界画素数Ｍより大きくなると（ステップＳ１０６：ＹＥＳ）、ＣＰＵ３８は、解像度切替信号ＭＯＤＥを最低解像度（解像度１５０ｄｐｉ）に変更する（ステップＳ１０７）。すると、既述したように、切替スイッチ４８の出力端子３が選択され、解像度設定信号生成部６４から出力される解像度設定信号Ｕ１，Ｕ２の値が「１」，「１」となり、シフトレジスタ６８の切替スイッチ７４，７６の出力端子３が選択される。これにより、以降は、最低解像度（解像度１５０ｄｐｉ）での画像読取が開始される。

次に、ＣＰＵ３８は、画素を１つ読み取る毎に主走査方向の画素数Ｎを設定された解像度と最低解像度との比の数だけカウントアップし（ステップＳ１０８）、主走査方向の画素数Ｎが最大主走査方向画素数Ｎmaxより大きくなったかどうかを判定する（ステップＳ１０９）。例えば、設定された解像度が１２００ｄｐｉであった場合、１２００÷１５０＝８がカウントアップする数となる。主走査方向の画素数Ｎが最大主走査方向画素数Ｎmax未満の場合には（ステップＳ１０９：ＮＯ）、ＣＰＵ３８は、ステップＳ１０８に制御を戻して、ステップＳ１０８およびＳ１０９を繰り返す。

主走査方向の画素数Ｎが最大主走査方向画素数Ｎmaxより大きくなると（ステップＳ１０９：ＹＥＳ）、ＣＰＵ３８は、ライン数Ｌを１つカウントアップし（ステップＳ１１０）、ライン数Ｌが最大ライン数Ｌmaxより大きくなったかどうかを判定する（ステップＳ１０９）。ライン数Ｌが最大ライン数Ｌmax未満の場合には（ステップＳ１１１：ＮＯ）、ＣＰＵ３８は、ステップＳ１０２に制御を戻して、ステップＳ１０２〜Ｓ１１１を繰り返す。

そして、ライン数Ｌが最大ライン数Ｌmaxより大きくなると（ステップＳ１１１：ＹＥＳ）、ＣＰＵ３８は、１原稿の画像読取を終了する。

なお、カラー画像の読み取りを行う場合には、Ｒ（赤），Ｇ（緑），Ｂ（青）の各色の光源（ＬＥＤ）２６を用いて、各色についての画像読取動作を別々に行う。

なお、本実施例１に係る画像読取装置１０では、解像度設定信号生成部６４が、解像度設定手段に相当している。また、波形生成部３２が、クロックパルス信号出力手段と、トリガ信号出力手段とに相当し、ＣＰＵ３８が、制御手段に相当し、フリップフロップ４２，４４，４６が、クロックパルス信号生成手段に相当し、切替スイッチ４８，５０が、クロックパルス信号選択手段に相当している。

以上のように、本実施例１によれば、例えば、Ａ３原稿用密着型イメージセンサでＡ４原稿を読み取る際に、１ライン中の原稿読取画素区間と原稿外画素区間との境界画素で解像度を最低解像度に切り替えることにより、読み取る必要のない原稿外画素区間で出力する画素数が少なくなるために原稿外画素区間の画像読取時間を短縮することができ、ひいては原稿全体の画像読取速度を高速化することができる。

なお、実施例１では、主走査方向の画素数Ｎが境界画素数Ｍより大きくなったときに、解像度切替信号ＭＯＤＥを最低解像度（解像度１５０ｄｐｉ）に変更するようにしたが、変更する解像度は必ずしも最低解像度である必要はなく、設定されている解像度より低い解像度であれば効果があるものである。

ところで、上記動作の説明では、原稿が第１プラテンガラス１４に対して原稿読取開始位置側から詰めて置かれるもの（いわゆる左詰め）と仮定して説明したが、原稿が第１プラテンガラス１４に対して中央に置かれる場合にも、本発明が同様に適用できることはいうまでもない。この場合には、例えば、Ａ３原稿用密着型イメージセンサでＡ４原稿を読み取る際には、最初に解像度を最低解像度に設定しておき、次に１ライン中の原稿外画素区間と原稿読取画素区間との境界画素で解像度を設定された解像度に変更し、続いて原稿読取画素区間と原稿外画素区間との境界画素で解像度を再び最低解像度に戻すことにより、読み取る必要のない原稿外画素区間で出力する画素数が少なくなるために原稿外画素区間の画像読取時間を短縮することができ、ひいては原稿全体の画像読取速度を高速化することができる。

以上、本発明の実施例１について説明したが、本発明は、種々の形態を採り得ることは言うまでもない。

例えば、図１０に示すように、１ライン中の原稿読取画素区間と原稿外画素区間との境界画素で解像度を最低解像度に切り替える際に、これと同時に、クロック信号ＣＬＫをクロックアップ（図１０の例では、３．３ＭＨＺから６．６ＭＨＺにクロックアップ）するようにすれば、読み取る必要のない原稿外画素区間での読取画素数の減少と画素読取速度の向上とが相俟って、１ラインの画像読取時間をさらに短縮することができ、ひいては原稿全体の画像読取速度をさらに高速化することができる。

また、実施例２でも、例えば、Ａ３原稿用密着型イメージセンサで第１プラテンガラス１４に対して中央に置かれたＡ４原稿を読み取る場合には、最初に解像度を最低解像度に設定すると同時に、クロック信号ＣＬＫをクロックアップ（図１０の例では、３．３ＭＨＺから６．６ＭＨＺにクロックアップ）し、次に１ライン中の原稿外画素区間と原稿読取画素区間との境界画素で解像度を設定された解像度に変更すると同時に、クロック信号ＣＬＫをクロックダウン（図１０の例では、６．６ＭＨＺから３．３ＭＨＺにクロックダウン）し、続いて原稿読取画素区間と原稿外画素区間との境界画素で解像度を再び最低解像度に戻すと同時に、クロック信号ＣＬＫをクロックアップ（図１０の例では、３．３ＭＨＺから６．６ＭＨＺにクロックアップ）することにより、読み取る必要のない原稿外画素区間で出力する画素数を少なくすることができるとともにクロック速度を速くすることができ、原稿外画素区間の画像読取時間を短縮でき、ひいては原稿全体の画像読取速度をさらに高速化することができるという効果がある。

以上、本発明の各実施例を説明したが、これらはあくまでも例示にすぎず、本発明はこれらに限定されるものではなく、特許請求の範囲の趣旨を逸脱しない限りにおいて、当業者の知識に基づく種々の変更が可能である。

本発明の実施例１に係る画像読取装置が組み込まれた複合機の外観図。本発明の実施例１に係る画像読取装置の断面図。本発明の実施例１に係る画像読取装置の電気的構成の概略を表すブロック図。図３中の波形生成部の構成を表す説明図。図３中の波形生成部の出力信号の波形図。図３中のイメージセンサの構成を表す説明図。図６中の解像度設定信号生成部の構成を表す説明図。図６中のシフトレジスタの構成を表す説明図。図３中のＣＰＵにおける１原稿での解像度の切替処理を説明するフローチャート。本発明の実施例２に係る画像読取装置におけるクロック信号のクロックアップを説明する信号波形図。クロック速度のクロックアップ前後のクロックレベルを説明する図。

符号の説明

１０画像読取装置
１２イメージセンサ
２２光電変換素子
３０ＡＳＩＣ
３２波形生成部
３４Ａ／Ｄ変換部
３６画像処理部
３８ＣＰＵ（解像度設定手段，解像度切替手段）
６４解像度設定信号生成部
６８シフトレジスタ
Ｓ１０２解像度変更ステップ（解像度設定手段）
Ｓ１０７解像度変更ステップ（解像度切替手段）

Claims

複数の光電変換素子が直線状に並べられたイメージセンサと、
前記イメージセンサの解像度を設定する解像度設定手段と、
前記解像度設定手段により設定された解像度を、原稿読取時の１ラインにおける原稿読取画素区間と原稿外画素区間との境界画素に達したときに変更する解像度切替手段と
を備えることを特徴とする画像読取装置。
複数の光電変換素子が直線状に並べられたイメージセンサと、
前記イメージセンサの解像度を設定する解像度設定手段と、
前記解像度設定手段により設定された解像度を、原稿読取時の１ラインにおける原稿外画素区間と原稿読取画素区間との境界画素に達したとき，および原稿読取画素区間と原稿外画素区間との境界画素に達したときに変更する解像度切替手段と
を備えることを特徴とする画像読取装置。
複数の光電変換素子が直線状に並べられたイメージセンサと、
前記イメージセンサの解像度を設定する解像度設定手段と、
前記解像度設定手段により設定された解像度を、原稿読取時の１ラインにおける原稿読取画素区間と原稿外画素区間との境界画素に達したときに変更する解像度切替手段と、
前記原稿読取画素区間と前記原稿外画素区間とでクロック速度を変更するクロック速度変更手段と
を備えることを特徴とする画像読取装置。
複数の光電変換素子が直線状に並べられたイメージセンサと、
前記イメージセンサの解像度を設定する解像度設定手段と、
前記解像度設定手段により設定された解像度を、原稿読取時の１ラインにおける原稿外画素区間と原稿読取画素区間との境界画素に達したとき，および原稿読取画素区間と原稿外画素区間との境界画素に達したときに変更する解像度切替手段と、
前記原稿読取画素区間と前記原稿外画素区間とでクロック速度を変更するクロック速度変更手段と
を備えることを特徴とする画像読取装置。
前記解像度切替手段が、原稿読取時の１ラインにおける原稿読取画素区間と原稿外画素区間との境界画素に達したときに前記解像度を低解像度に変更する請求項１または３記載の画像読取装置。
前記解像度切替手段が、原稿読取時の１ラインにおける原稿外画素区間と原稿読取画素区間との境界画素に達したときに前記解像度を高解像度に変更し、原稿読取時の１ラインにおける原稿読取画素区間と原稿外画素区間との境界画素に達したときに前記解像度を低解像度に変更する請求項２または４記載の画像読取装置。
前記原稿読取時の１ラインにおける前記境界画素を、手動設定された原稿サイズから決定する境界画素決定手段を備える請求項１ないし６のいずれか１項に記載の画像読取装置。
前記原稿読取時の１ラインにおける前記境界画素を、光学的に検出する光学検出手段を備える請求項１ないし６のいずれか１項に記載の画像読取装置。
前記クロック速度変更手段が、前記原稿外画素区間でのクロック速度を前記原稿読取画素区間でのクロック速度より高速にする請求項３または４記載の画像読取装置。