JP2000101803A

JP2000101803A - 光電変換装置、及びそれを用いたイメージセンサ／及びそれを用いた画像入力システム

Info

Publication number: JP2000101803A
Application number: JP10271751A
Authority: JP
Inventors: Hiraki Kozuka; 開小塚
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-09-25
Filing date: 1998-09-25
Publication date: 2000-04-07

Abstract

(57)【要約】【課題】新規にコントロール端子を設けることなく、
光電変換装置の解像度切り換えを実現する新規な構成を
提案することにより、多機能でかつ安価な光電変換装置
を提供することを課題とする。【解決手段】外部から入力されるクロック信号及びス
タート信号により動作を制御する光電変換装置におい
て、前記クロック信号及び前記スタート信号の入力を用
いて解像度を制御する解像度制御信号を生成する解像度
制御信号生成手段を有することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、解像度切り換え機
能を有する１次元、及び２次元の光電変換チップにスタ
ート信号入力端子及びクロック信号入力端子を設けた光
電変換装置及び、それを複数実装した密着型イメージセ
ンサ、及びそれを用いた画像読み出しシステムに係わる
ものである。

【０００２】

【従来の技術】近年、一次元の光電変換装置の分野にお
いては、縮小光学系を用いたＣＣＤや、複数の半導体光
センサチップをマルチ実装した、等倍系を用いた密着型
イメージセンサの開発が積極的に行われており、ユーザ
が利用条件にあわせて粗密の解像度を切り換えて、画像
を読みとることができる密着型イメージセンサも提案さ
れている。

【０００３】図７は特開平５−２２７３６２号公報に提
案されている密着型イメージセンサ用集積回路の回路図
である。この従来技術においては、イメージセンサチッ
プにコントロール端子（１２５）を設け、その端子にユ
ーザが、ＨｉまたはＬｏの信号を入力することにより、
シフトレジスタを制御し、解像度を切り換えるものであ
る。

【０００４】図７に掲げる密着型イメージセンサについ
て概略を説明すると、スタートパルスＳＩと、クロック
パルスＣＬＫとをシフトレジスタ群１０４に供給する。
スタートパルスＳＩによってシフトレジスタ群１０４ａ
が起動されると、その出力はＮＯＲゲート１２１ａおよ
びＡＮＤゲート１２０ａを通ってチャンネルセレクトス
イッチ１０３ａに入力され、これをオンにしフォトセル
１ａからの信号を信号ライン１０７ａに取り出す。他の
シフトレジスタ１０４ｂ〜１０４ｆも順次起動してい
き、各フォトセル１０１ｂ〜１０１ｌからの信号を１０
７ａ、１０７ｂに出力する。

【０００５】ここで、コントロール信号入力端子１２５
にコントロール信号Ｈｉが入力されると、アナログスイ
ッチ１１０ａ，１１０ｂ、１２２ａ，１２２ｂが切り替
えられ、画像出力端子１１１に例えば、１６ドット／ミ
リの読み取り密度で画像信号が得られる。また、コント
ロール信号入力端子１２５にコントロール信号Ｌｏが入
力されると、アナログスイッチ１１０ａが常にオン状態
となり、画像出力端子１１１にはフォトセル１０１ａか
ら１０１ｌ全体の半分の８ドット／ミリの読み取り密度
で画像信号が得られる。

【０００６】つまり、センサＩＣ上のフォトセル１０１
ａから１０１ｌは常に全数が動作しているが、外部に出
力画像信号を取り出す際に、コントロール信号によって
一部を間引いて出力させることができる。そのため、画
像信号の電圧レベルは常に一定となり、該イメージセン
サ後段の画像処理回路の構成は従来のもので対応が可能
となる、ことが記載されている。

【０００７】

【発明が解決しようとする課題】しかしながら、上記従
来の密着型イメージセンサは、複数のチップを実装基板
上にマルチ実装するため、上記の従来技術を用いること
により製造コストが高くなるという問題がある。

【０００８】すなわち、１つは、解像度切り換えに必要
な端子の数が増加し、ワイヤーボンディング工程が増加
するため、該イメージセンサがコストアップするという
問題である。

【０００９】従来技術の例をあげると、最低でも、チッ
プと外部との信号伝達に必要な端子は、１チップあたり
６ヵ所（光電変換装置の電源電圧入力端子ＶＤＤ，ＧＮ
Ｄ，光電変換装置１チップのスタートパルス入力端子Ｓ
Ｉ，ＣＬＫ，次チップのスタートパルス入力端子ＳＩに
接続されるスタートパルス出力端子ＳＯ，画像信号を出
力する出力端子ＳＩＧ）が必要であり、仮に１５チップ
を１列にマルチ実装とすると、計９０ヵ所のワイヤボン
ディングが必要である。これに、上記従来技術を用いる
場合は、解像度切り換えに必要なコントロール端子が、
更に１チップあたり１ヵ所のワイヤボンディングが追加
されるとすると、合計１０５ヵ所のワイヤボンディング
が必要となる。

【００１０】また、実装基板上の配線が増加するため、
コントロール端子が無い場合に比べて実装基板が大きく
なることは避けられず、さらには、実装基板上に新たに
コントロール端子の配線を設けることにより生じるコス
トアップもある。

【００１１】従って、従来技術を用いて密着型イメージ
センサの解像度切り換えを実現する場合は、解像度切り
換えが無い場合と比較して、製造コストが高くなってし
まうという問題は避けられない。

【００１２】（発明の目的）本発明の目的は、上記従来
技術に示すようなコントロール端子を設けることなく光
電変換装置の解像度切り換えを実現する新規な構成を提
案するものであり、かつ、多機能でかつ安価な光電変換
装置を提供することにある。

【００１３】

【課題を解決するための手段】上記の問題を解決するた
めに、本発明の光電変換装置は、外部から入力されるク
ロック信号及びスタート信号により動作を制御する光電
変換装置において、前記クロック信号及び前記スタート
信号の入力を用いて解像度を制御する解像度制御信号を
生成する解像度制御信号生成手段を有することを特徴と
する。

【００１４】また、本発明のイメージセンサは、外部か
ら入力されるクロック信号及びスタート信号により動作
を制御する光電変換装置を複数実装したイメージセンサ
において、前記光電変換装置は、前記クロック信号及び
前記スタート信号の入力を用いて解像度を制御する解像
度制御信号を生成する解像度制御信号生成手段を有する
ことを特徴とする。

【００１５】さらに、本発明の画像入力システムは、ク
ロック信号とスタート信号を出力することにより光電変
換装置の動作を制御する光電変換装置駆動手段と、前記
クロック信号及び前記スタート信号の入力を用いて解像
度を制御する解像度制御信号を生成する解像度制御信号
生成手段とを備える光電変換装置を具備する画像入力シ
ステムにおいて、前記光電変換装置駆動手段は、解像度
切り換え信号を入力する光電変換装置駆動パルス変調手
段を備えることを特徴とする。

【００１６】（作用）本発明は、光電変換装置の動作制
御に必要不可欠なクロック信号とスタート信号を用いて
解像度切り換えの制御信号を生成するため、コントロー
ル端子を設けることなく、解像度切り換え機能を有す
る。

【００１７】

【発明の実施の形態】以下、本発明の実施形態を図面を
用いて説明する。

【００１８】（実施形態１）図１は、本発明の実施形態
１における光電変換装置内の光電変換素子を含む１チッ
プの回路ブロック図である。

【００１９】図１において、光電変換素子を含む光電変
換チップは、外部からクロックパルスを入力するクロッ
ク（ＣＬＫ）入力端子１及び、スタートパルスを入力す
るスタートパルス（ＳＰ）入力端子２、解像度に応じた
制御信号を生成する信号生成回路３、及びその制御信号
を出力する信号線（ΦＭ）４、シフトレジスタ６、シフ
トレジスタを作動させるタイミングを発生させるタイミ
ング発生回路５、光電変換する受光素子アレイ７、各々
の光電変換素子の出力を取り出す出力端子１８から構成
されている。

【００２０】つぎに、本実施形態の動作を説明する。

【００２１】光電変換装置を作動させるため、光電変換
素子の外部からスタートパルス（ＳＰ）入力端子２を介
してスタートパルスを、またクロック（ＣＬＫ）入力端
子１を介してクロックパルスを、それぞれタイミング発
生回路５を通じてシフトレジスタ６に供給する。シフト
レジスタ６は、クロックに応じて信号をシフトする。

【００２２】また、上記スタートパルス及びクロック
は、信号生成回路３にも入力される。ここで、スタート
パルスはユーザの選択により希望の解像度に応じたパル
ス幅で入力され、該入力パルス幅により制御信号φ_Mが
ＨｉまたはＬｏとなる。信号生成回路３で生成された制
御信号φ_Mは、信号線４を介して、シフトレジスタ６に
供給される。このシフトレジスタ６に供給される制御信
号については、図２を用いて後述する。

【００２３】さらに、本実施形態のシフトレジスタ６
は、クロックに応じて１ビットずつシフトする回路であ
ればよく、さらに進めて、例えば、シフトレジスタブロ
ックから構成されたもの等を用いることも考えられ、具
体的に８画素分１ブロックであるシフトレジスタブロッ
クから構成されている場合には、高解像度の時では１画
素１ビット、低解像度の時では２画素加算により２画素
１ビットで、光電変換素子の光電荷を読み出している。
なお、この際に容量分割加算方式を用いることができ、
これについては、例えば、特開平４ー４６８２号公報に
開示されている。

【００２４】また、受光素子アレイ７では、不図示のホ
トダイオード等の受光素子において光電変換により生成
された信号電圧がシフトレジスタ６からの読み出しパル
スによって、時系列的にシリアルに読み出され、出力端
子１８から出力される。

【００２５】図２は、図１に示した信号生成回路３の等
価回路図であり、図３は、図２に示した信号生成回路３
のタイミングチャートである。

【００２６】図中の８及び９は、信号生成回路３内部の
遅延回路である。本回路は、図３に示すＡ点のパルス波
を得るために用いるものであり、スタートパルスのダウ
ンエッジから一定時間経過時にＡ点をＨｉにして、その
ときのクロックのＨｉまたは，Ｌｏを検出し、解像度制
御信号を制御する。

【００２７】つぎに、信号生成回路３の動作について、
図３のタイミングチャートを用いて、図中のＡ点での波
形を得るべくピックアップしたａ点からｅ点での波形を
交えながら説明する。

【００２８】また、本実施形態においては、例えば、遅
延回路８の遅延時間を約２００ｎｓｅｃ、遅延回路９の
遅延時間を約１００ｎｓｅｃとしており、クロックは５
００ｎｓｅｃとしてあり、スタートパルスは解像度に応
じて、パルス幅を変えて光電変換装置に入力する。

【００２９】信号生成回路３に入力されたスタートパル
スは、ａ点では遅延回路８によって、まず２００ｎｓ遅
延され、ｂ点ではさらに遅延回路９によって１００ｎｓ
遅延される。ｃ点では、ＮＡＮＤ回路によりａ点及びｂ
点によりｂと同時に立ち上がり、また、ａ点と同時に立
ち下がる。ｅ点ではｃ点と逆になり、したがって、ＡＮ
Ｄ回路を経過したＡ点においては、スタートパルスの立
ち下がりに対して、遅延回路８の遅延時間後に立ち上が
り、遅延回路９のパルス幅で立ち下がるパルスが生成さ
れる。

【００３０】このＡ点のパルスで、バッファを経過した
クロックパルスをスイッチ回路でサンプリングし、その
ときの値をキャパシタに保持して、制御信号φ_Mを出力
する。

【００３１】したがって、信号生成回路３に入力したス
タートパルスＳＰは、Ａ点においては、スタートパルス
のダウンエッジ時から、遅延回路８の遅延時間経過後
に、遅延回路９の遅延時間に値するパルス幅のパルスが
生成される。

【００３２】すなわち、Ａ点では、スタートパルスのダ
ウンエッジに対して、一定期間に立ち上がるから、その
パルスの位置は、スタートパルスのダウンエッジを制御
することにより変化させることが可能となるため、クロ
ックをＨｉの時にサンプリングするか、Ｌｏの時にサン
プリングするかによって解像度制御信号の状態を制御す
ることが可能となる。具体的には、サンプリング時にク
ロックがＬｏの場合には、図２中のキャパシタによって
制御信号をＬｏに維持し、一方、クロックがＨｉの場合
には、やはり、キャパシタによって、該信号をＨｉにす
る。

【００３３】つぎに、上記信号は、シフトレジスタ６に
供給されて、受光素子アレイ７と接続する走査線１９に
おいて、たとえば、高解像度時には、走査線１本ずつ順
次読み出していくが、低解像度時には、隣接する２つの
走査線を１組として読みだし、続いて次の１組を読みだ
す構成をとり、これにより解像度切り換えをする。

【００３４】なお、本実施形態における遅延回路８、及
び９は、抵抗と容量を用いたＣＲの遅延回路を用いてい
るが、同様の結果が得られるような、例えばインバータ
を複数段設けた遅延回路でも構わない。さらに、本実施
形態においては、遅延回路１の遅延時間を約２００ｎｓ
ｅｃ、遅延回路２の遅延時間を約１００ｎｓｅｃとして
いるが、クロックパルスの周期に応じて定めればよくこ
の数値に限定されるものでない。

【００３５】さらに、本実施形態１においては、受光素
子アレイ７は例えば、Ｌｏの時には、６００ｄｐｉの解
像度で形成されているが、解像度の変換信号の切り替え
により、該制御信号をＨｉにしたときは、３００ｄｐｉ
の解像度を選択して信号を読み出すことが可能な構成と
なっている。

【００３６】解像度制御信号と解像度の関係を以下に例
示する。

【００３７】解像度制御信号解像度Ｌｏ６００ｄｐｉＨｉ３００ｄｐｉなお、本実施形態は、他の手段を用いてスタートパルス
とクロックから［ハイレベル／ローレベル］の信号を任
意に生成する手段を用いても良く、この実施形態に限定
されるものではない。また、解像度についても、［ハイ
レベル／ローレベル］に［６００ｄｐｉ／３００ｄｐ
ｉ］の例を示したが、例えば、［４００ｄｐｉ／２００
ｄｐｉ］の解像度でも同様に適用できる。また、上記に
掲げた解像度数は例示であり、ユーザ等の目的にあわせ
て任意に設定ができる。

【００３８】さらには、密着型イメージセンサに用いる
光電変換装置のみならず、エリアセンサの解像度制御に
本発明を適用することも可能である。

【００３９】（実施形態２）図４は本発明の実施形態２
における光電変換装置の回路ブロック図であり、図５は
信号生成回路のタイミングチャートである。

【００４０】図４において、本実施形態は、光電変換素
子を含む光電変換チップは、外部からクロックパルスを
入力するクロックＣＬＫ入力端子１及びスタートパルス
を入力するスタートパルスＳＰ入力端子２、解像度に応
じた制御信号を生成する信号生成回路３’、及びその信
号を読み出す２種類の信号線（Φ_M1）１０、（φ_M2）１
１、クロックパルスに応じて順次信号をシフトするシフ
トレジスタ６、シフトレジスタ６を作動させるタイミン
グを発生させるタイミング発生回路５、光電変換のため
の受光素子アレイ７から構成されている。

【００４１】以下、本実施形態の動作について説明す
る。

【００４２】まず、上記実施形態１と同様に、スタート
パルス、クロックパルスが、信号生成回路３’に供給さ
れ、信号生成回路３’に入力されるスタートパルスは、
解像度に応じてそのパルス幅を変えて光電変換装置に入
力する。

【００４３】本実施形態２においては、信号生成回路
３’は、スタートパルスがＨｉの期間に入力されるクロ
ックパルスの数によって解像度切り換え信号を生成する
ことにより、４種類の解像度切り換え信号を出力し、シ
フトレジスタ６に入力する。

【００４４】ここで、シフトレジスタ６は、特に限定さ
れるものでなく、上記実施形態１と同様に例えば、８画
素１ブロックであるシフトレジスタブロックから構成さ
れている場合に、この４種類の解像度を解像度１から４
とすれば、解像度１の時では１画素１ビット、解像度２
の時では２画素加算により２画素１ビット、解像度３の
時では４画素加算により４画素１ビット、解像度４の時
では８画素加算により８画素１ビットで、信号を読み出
している。

【００４５】また、受光素子アレイ７では、不図示のホ
トダイオード等の受光素子において光電変換により生成
された信号電圧がシフトレジスタから読み出しパルスに
よって時系列的にシリアルに読み出され出力端子１８か
ら出力される。

【００４６】図５は各々の解像度におけるクロックパル
スＣＬＫ、スタートパルスＳＰ、及び制御信号（ΦＭ
１、ΦＭ２）のタイミングチャートである。

【００４７】前述の通り、スタートパルスは、解像度に
応じてそのパルス幅を変えて入力するため、スタートパ
ルスのパルス幅により入力されるクロックの数が異な
り、それに応じて制御信号φ_M1、φ_M2が、デコーダ等を
用いることにより、それぞれＨｉまたはＬｏとなるよう
にする。制御信号φ_M1、φ_M2の変化によって、たとえ
ば、シフトレジスタ６を制御し、受光素子アレイ７にお
いて光電変換された電圧を、走査線１９を解像度１の場
合には１本ごとに、解像度２の場合には、２本１組とし
て、解像度３の場合には、３本１組として、解像度４の
場合には、４本１組として読み出すことにより解像度切
り換えを実現している。なお、本実施形態においては、
図４に示した光電変換装置をセラミック実装基板上に３
０チップマルチ実装して密着型イメージセンサを形成し
ている。

【００４８】ここで、制御信号端子を各々の光電変換装
置に設けた場合、２本の信号線を実装基板上に設ける必
要が生じるため、従来では、実装基板幅は１０ｍｍ必要
であったのに対し、本実施形態の光電変換装置を用いた
場合には、コントロール端子１２５等の不要な端子を取
り除くことにより、８ｍｍ幅の実装基板上に実装可能で
あった。また、本発明により、制御信号端子を各々の光
電変換装置に設けた場合に対して、スタートパルス、及
びクロックパルスの入力端子２本ずつを、実施形態１と
同様に１５チップに設けると考えると、密着型イメージ
センサとしてワイヤボンディングの数を６０ヵ所少なく
することができ、安価な光電変換装置が実現できること
となる。

【００４９】なお、本実施形態においては、受光素子ア
レイ７は１２００ｄｐｉの解像度で形成された例を示し
ているが、制御信号（ΦＭ１）、及び制御信号（ΦＭ
２）、により、６００ｄｐｉ，３００ｄｐｉ，１５０ｄ
ｐｉの解像度を選択して信号を読み出すことが可能な構
成となっている。ただし、解像度の数値は例示であり、
これに限定されないことはいうまでもない。

【００５０】なお、上記の制御信号と解像度の関係を参
考として以下に例示する。

【００５１】解像度モード制御信号解像度 ΦＭ１ ΦＭ２解像度１ＬＬ１２００ｄｐｉ解像度２ＨＬ６００ｄＰｉ解像度３ＬＨ３００ｄＰｉ解像度４ＨＨ１５０ｄＰｉさらに、本実施形態は、２種類の制御信号により具体的
に４種類の解像度を実現しているが、解像度信号の数は
例示であり、任意の解像度信号の数によりさらに多くの
解像度を得ることも可能であり、将来的には技術進歩に
より、現在の解像度よりも、さらに高密度の解像度が得
られることも考えられ、そのときのユーザの要望に応じ
た多くの解像度を得ることが想定できる。

【００５２】（実施形態３）図６は、実施形態１、また
は実施形態２において説明した光電変換装置を用いた画
像入力システムである。

【００５３】本実施形態３の画像読入力システムは、ク
ロック信号とスタート信号を出力することにより光電変
換装置の動作を制御する駆動手段１４と、該クロック信
号と該スタート信号を入力信号として用いて解像度を変
換する信号を生成する信号生成手段３または、３’を有
する光電変換装置と、光電変換装置に入力するクロッ
ク、スタートパルスを変調する上記駆動手段１４内部の
駆動パルス変調手段１５と、光源１３から構成されてい
る。

【００５４】次に、本実施形態の動作を説明する。

【００５５】外部のＣＰＵ１７から出力される、例え
ば、２本の信号線から入力される２ビットの解像度切り
換え信号を駆動手段１４内にある駆動パルス変調手段１
５を用いてスタートパルスの幅を、例えば、論理回路を
用いてパルス幅を増減させることにより変調する。

【００５６】すなわち、駆動パルス変調手段１５は、光
電変換装置にＨｉ信号を入力するのか、Ｌｏ信号を入力
するのかによってスタートパルスの幅を調整する。例え
ば、Ｈｉ信号を入力するときには、スタートパルスのパ
ルス幅は短く、Ｌｏ信号の場合には、Ｈｉ信号に比し、
スタートパルスの幅が長く設定され、光電変換装置２０
に入力される。

【００５７】また、駆動手段１４においては、他の機能
として、例えばＣＰＵ１７からスキャンを開始させた
り、モータ駆動を受けて光源やセンサ駆動等の駆動を行
っている。また、光電変換装置２０は、実施形態１で説
明したものと同一である。

【００５８】さらに、光電変換装置２０からの出力信号
は、信号処理手段１６にて、例えば、波形整形、シェー
ディング補正や、ダーク補正等の処理がなされ、その
後、処理がなされた信号はＣＰＵ１７に接続された接続
線によりＣＰＵ１７に取り込まれる。光源１３は、モノ
クロ画像読み出しの時は、白色光源を、カラー画像読み
出しの時は、赤、緑、青の３光源を用いて、対象部に照
射する。

【００５９】なお、光電変換装置２０に入力されるスタ
ートパルスは、駆動パルス変調手段にて、ユーザの選択
によりＨｉまたは、Ｌｏ信号によりスタートパルスのパ
ルス幅を変調し入力するため、光電変換装置２０は、上
記実施形態１及び２において説明した動作が得られ、端
子を削減して解像度切り換え手段を有する光電変換装置
を有する画像入力システムを実現することができる。

【００６０】

【発明の効果】以上示したように、本発明は、クロック
信号とスタート信号を入力とする解像度制御信号生成手
段を設けているため、上記従来技術で必要であった解像
度切り換えのためのコントロール端子が不要となり、解
像度切り換え機能を有さない従来の光電変換装置と同様
に製造することが可能となるため、その結果、製造コス
トをアップせずに解像度切り換え機能を付加することが
可能となるため、その効果は絶大である。なお、将来的
に多くの解像度を選択できる光電変換装置を作成するこ
とを考慮するとより一層の効果が期待できる。

【図面の簡単な説明】

【図１】本発明の実施形態１における光電変換装置の回
路ブロック図である。

【図２】実施形態１に示した信号生成回路の等価回路図
である。

【図３】実施形態１に示した信号生成回路のタイミング
チャートである。

【図４】本発明の実施形態２における光電変換装置の回
路ブロック図である。

【図５】実施形態２に示した信号生成回路のタイミング
チャートである。

【図６】本発明の実施形態３における光電変換装置の回
路ブロック図である。

【図７】従来技術の密着型イメージセンサ用集積回路の
回路図である。

【符号の説明】

１クロック（ＣＬＫ）入力端子２スタートパルス（ＳＰ）入力端子３、３’ 信号生成回路４制御信号線（ΦＭ）５タイミング発生回路６シフトレジスタ７受光素子アレイ８遅延回路（１）９遅延回路（２）１０制御信号線１（ΦＭ１）１２制御信号線２（ΦＭ２）１３光源１４駆動手段１５駆動パルス変調手段１６信号処理手段１７ＣＰＵ１８出力端子１９走査線

Claims

【特許請求の範囲】

【請求項１】外部から入力されるクロック信号及びス
タート信号により動作を制御する光電変換装置におい
て、前記クロック信号及び前記スタート信号の入力を用いて
解像度を制御する解像度制御信号を生成する解像度制御
信号生成手段を有することを特徴とする光電変換装置。
【請求項２】前記解像度制御信号生成手段は、前記ス
タート信号のパルス幅を変えることにより、前記解像度
制御信号を生成することを特徴とした請求項１に記載の
光電変換装置。
【請求項３】前記解像度制御信号生成手段は、少なく
とも２種類以上の解像度制御信号を生成することを特徴
とする請求項１又は２に記載の光電変換装置。
【請求項４】外部から入力されるクロック信号及びス
タート信号により動作を制御する光電変換装置を複数実
装したイメージセンサにおいて、前記光電変換装置は、前記クロック信号及び前記スター
ト信号の入力を用いて解像度を制御する解像度制御信号
を生成する解像度制御信号生成手段を有することを特徴
とするイメージセンサ。
【請求項５】前記解像度制御信号生成手段は、前記ス
タート信号のパルス幅を変えることにより、前記解像度
制御信号を生成することを特徴とした請求項４に記載の
イメージセンサ。
【請求項６】前記解像度制御信号生成手段は、少なく
とも２種類以上の解像度制御信号を生成することを特徴
とする請求項４又は５に記載のイメージセンサ。
【請求項７】クロック信号とスタート信号を出力する
ことにより光電変換装置の動作を制御する光電変換装置
駆動手段と、前記クロック信号及び前記スタート信号の
入力を用いて解像度を制御する解像度制御信号を生成す
る解像度制御信号生成手段とを備える光電変換装置を具
備する画像入力システムにおいて、前記光電変換装置駆動手段は、解像度切り換え信号を入
力する光電変換装置駆動パルス変調手段を備えることを
特徴とする画像入力システム。