TWI573401B - 估測抖動容忍度的時脈資料回復電路與方法 - Google Patents
估測抖動容忍度的時脈資料回復電路與方法 Download PDFInfo
- Publication number
- TWI573401B TWI573401B TW104123912A TW104123912A TWI573401B TW I573401 B TWI573401 B TW I573401B TW 104123912 A TW104123912 A TW 104123912A TW 104123912 A TW104123912 A TW 104123912A TW I573401 B TWI573401 B TW I573401B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- circuit
- phase
- test mode
- input
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本發明是有關於一種時脈資料回復電路,且特別是有關於一種能估測抖動容忍度的時脈資料回復電路。
串列(serial)與平行(parallel)為兩種不同的通訊方式,為了得到這兩種通訊的好處,一些應用中會同時採用這兩種拓樸(topologies)。也因此,串化器(serializer)與解串化器(de-serializer)的需要也越來越多。時脈資料回復電路是串化器/解串化器(SerDes)系統中重要的一個模組。為了容忍系統中存在的抖動(jotter),時脈資料回復電路必須擁有好的抖動容忍能力。在量測/模擬抖動容忍能力時,一般來說必須在高速的輸入資料串流中注入各種振幅與頻率的抖動,然後判斷在還原的資料中是否有錯誤。然而這樣的作法必須要花費大量的時間與計算資源。因此,如何快速且簡單地估測時脈資料回復電路的抖動容忍能力,為本領域技術人員所關心的議題。
本發明實施例提出一種估測抖動容忍度的時脈資料回復電路,包括相位偵測器、反轉電路、濾波電路、數位控制振盪器、判斷電路與計算電路。相位偵測器是用以偵測輸入訊號與時脈訊號之間的相位差以輸出第一相位訊號。反轉電路是耦接至相位偵測器,用以根據第一相位訊號與測試模式訊號以輸出第二相位訊號。濾波電路是耦接至反轉電路,用以濾波第二相位訊號以產生一數位控制訊號。數位控制振盪器是耦接至濾波電路,用以根據數位控制訊號產生時脈訊號。判斷電路是用以根據時脈訊號取樣輸入訊號以取得一資料訊號。計算電路是耦接至判斷電路,用以判斷資料訊號是否發生錯誤。當測試模式訊號指示運作模式時,反轉電路設定第二相位訊號相同於第一相位訊號。當測試模式訊號指示測試模式時,計算電路開始計時並且反轉電路反向第一相位訊號以產生第二相位訊號。當在測試模式期間判斷資料訊號發生錯誤時,計算電路停止計時以產生至少一計數值,並根據計數值與一預設單位間隔計算出至少一追蹤速度。
在一實施例中,上述的反轉電路包括第一多工器,其第一輸入端耦接至相位偵測器,第二輸入端反相地耦接至相位偵測器,並且控制端接收測試模式訊號。當測試模式訊號指示運作模式時,第一多工器選擇第一輸入端。當測試模式訊號指示測試模式時,第一多工器選擇第二輸入端。
在一實施例中,上述的相位偵測器為正反(Bang-Bang)相位偵測器,第一相位訊號的數目為2。
在一實施例中,上述的反轉電路還包括第二多工器與第三多工器。第二多工器的第一輸入端接收預設值,第二輸入端耦接至第一多工器的輸出端。第三多工器的第一輸入端耦接至第一多工器的輸出端,第二輸入端接收預設值。
在一實施例中,上述的濾波電路包括以下電路。比例增益放大器的輸入端耦接至第二多工器的輸出端。積分增益放大器的輸入端耦接至第三多工器的輸出端。延遲電路的輸入端耦接至積分增益放大器的輸出端。加法器的輸入端耦接至比例增益放大器的輸出端與延遲電路的輸出端。
在一實施例中,在運作模式期間,第二多工器選擇第二多工器的第二輸入端,並且第三多工器選擇第三多工器的第一輸入端。在測試模式的第一時間區間,第二多工器選擇第二多工器的第二輸入端,並且第三多工器選擇第三多工器的第二輸入端。在測試模式的第二時間區間,第二多工器選擇第二多工器的第一輸入端,並且第三多工器選擇第三多工器的第一輸入端。
在一實施例中,上述的計數值包括第一計數值與第二計數值,而追蹤速度包括比例追蹤速度與積分追蹤速度。在測試模式的第一時間區間,當判斷資料訊號發生錯誤時,計算電路停止計時以產生第一計數值,並且根據第一計數值與預設單位間隔計算出比例追蹤速度。在測試模式的第
二時間區間,當判斷資料訊號發生錯誤時,計算電路停止計時以產生第二計數值,並且根據第二計數值與預設單位間隔計算出積分追蹤速度。
本發明的範例實施例提出一種估測抖動容忍度的時脈資料回復電路,包括相位偵測器、反轉電路、充電泵、濾波電路、電壓控制振盪器、判斷電路與計算電路。相位偵測器是用以偵測一輸入訊號與時脈訊號之間的相位差以輸出第一相位訊號。反轉電路是耦接至相位偵測器,用以根據第一相位訊號與一測試模式訊號以輸出第二相位訊號。充電泵是耦接至反轉電路並接收第二相位訊號。濾波電路是耦接至充電泵的輸出端以產生電壓控制訊號。電壓控制振盪器是耦接至濾波電路,用以根據電壓控制訊號產生時脈訊號。判斷電路是用以根據時脈訊號取樣輸入訊號以取得資料訊號。計算電路是耦接至判斷電路,用以判斷資料訊號是否發生錯誤。當測試模式訊號指示運作模式時,反轉電路設定第二相位訊號相同於第一相位訊號。當測試模式訊號指示測試模式時,計算電路開始計時,並且反轉電路反向第一相位訊號以產生第二相位訊號。當在測試模式期間判斷資料訊號發生錯誤時,計算電路停止計時以產生至少一個計數值,並根據計數值與預設單位區間計算出至少一個追蹤速度。
在一實施例中,上述的反轉電路包括多工器。此多工器的第一輸入端耦接至相位偵測器,第二輸入端反相地耦接至相位偵測器,控制端接收測試模式訊號。當測試模式訊號指示運作模式時,多工器選擇第一輸入端以輸出第二
相位訊號至充電泵。當測試模式訊號指示測試模式時,多工器選擇第二輸入端以輸出第二相位訊號至充電泵。
在一實施例中,上述的濾波電路包括濾波器與開關。濾波器的第一端耦接至充電泵與電壓控制振盪器之間,第二端耦接至接地端,濾波器包括電阻與電容。開關的兩端分別耦接至電阻的兩端。在運作模式期間,開關是截止。在測試模式的第一時間區間,開關是導通。在測試模式的第二時間區間,開關是截止。
在一實施例中,上述的計數值包括第一計數值與第二計數值,追蹤速度包括積分追蹤速度與比例追蹤速度。在測試模式的第一時間區間,當判斷資料訊號發生錯誤時,計算電路停止計時以產生第一計數值,並且根據第一計數值與預設單位間隔計算出積分追蹤速度。在測試模式的第二時間區間,當判斷資料訊號發生錯誤時,計算電路停止計時以產生第二計數值,並且根據第二計數值、預設單位間隔與積分追蹤速度計算出比例追蹤速度。
本發明的實施例提出一種用於時脈資料回復電路的抖動容忍度估測方法。此時脈資料回復電路包括相位偵測器、濾波電路、控制振盪器與判斷電路。相位偵測器偵測輸入訊號與時脈訊號之間的相位差以產生第一相位訊號。濾波電路濾波第二相位訊號以產生控制訊號。控制振盪器根據控制訊號產生時脈訊號,判斷電路根據時脈訊號取樣輸入訊號以取得資料訊號。此抖動容忍度估測方法包括:在運作模式期間,設定第二相位訊號相同於第一相位訊號;在測試模
式期間,開始計時並反向第一相位訊號以產生第二相位訊號;判斷資料訊號是否發生錯誤;以及當在測試模式期間判斷資料訊號發生錯誤時,停止計時以產生至少一個計數值,並根據此計數值與預設單位期間計算出至少一個追蹤速度。
在一實施例中,上述的追蹤速度包括積分追蹤速度與比例追蹤速度。抖動容忍度估測方法更包括:產生模擬輸入訊號,設定模擬輸入訊號中抖動訊號的振幅與頻率;根據積分追蹤速度、比例追蹤速度與模擬輸入訊號產生模擬時脈訊號;判斷模擬輸入訊號與模擬時脈訊號之間的相位差是否小於預設單位間隔;若模擬輸入訊號與模擬時脈訊號之間的相位差不小於預設單位間隔,調整抖動訊號的振幅以重新產生模擬輸入訊號;以及若模擬輸入訊號與模擬時脈訊號之間的相位差小於預設單位間隔,設定抖動訊號的振幅是對應於頻率的一抖動容忍度,並且調整抖動訊號的頻率以重新產生模擬輸入訊號。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100‧‧‧時脈資料回復電路
101‧‧‧輸入訊號
102‧‧‧第一相位訊號
103‧‧‧測試模式訊號
104‧‧‧第二相位訊號
105‧‧‧數位控制訊號
106‧‧‧時脈訊號
107‧‧‧資料訊號
108‧‧‧追蹤速度
110‧‧‧相位偵測器
120‧‧‧反轉電路
130‧‧‧濾波電路
140‧‧‧數位控制振盪器
150‧‧‧判斷電路
160‧‧‧計算電路
106a~106e‧‧‧波形
301、302‧‧‧曲線
311、312‧‧‧時間
401、402、403‧‧‧多工器
404‧‧‧比例控制訊號
405‧‧‧積分控制訊號
411‧‧‧比例增益放大器
412‧‧‧積分增益放大器
413‧‧‧延遲電路
414‧‧‧加法器
421‧‧‧檢查電路
422‧‧‧及閘
423‧‧‧計數器
431‧‧‧錯誤訊號
432‧‧‧重置訊號
510‧‧‧計數值
601‧‧‧輸入訊號
602‧‧‧第一相位訊號
603‧‧‧測試模式訊號
604‧‧‧第二相位訊號
605‧‧‧電壓控制訊號
606‧‧‧時脈訊號
607‧‧‧資料訊號
608‧‧‧錯誤訊號
609‧‧‧重置訊號
610‧‧‧相位偵測器
620‧‧‧反轉電路
630‧‧‧充電泵
640‧‧‧濾波電路
650‧‧‧電壓控制振盪器
660‧‧‧判斷電路
670‧‧‧計算電路
671‧‧‧檢查電路
672‧‧‧及閘
673‧‧‧計數器
S701~S705‧‧‧步驟
810‧‧‧抖動訊號
820‧‧‧時脈訊號
830‧‧‧相位差
840、850‧‧‧時間點
841‧‧‧時間
842‧‧‧相位改變量
S901~S907‧‧‧步驟
[圖1]是根據第一實施例繪示時脈資料回復電路的電路示意圖。
[圖2]是根據第一實施例繪示在測試模式期間時脈訊號的波形圖。
[圖3]是根據第一實施例繪示追蹤能力的示意圖。
[圖4]是根據第二實施例繪示時脈資料回復電路的電路圖。
[圖5]是根據第二實施例繪示重置訊號的時序圖。
[圖6]是根據第三實施例繪示時脈資料回復電路的電路示意圖。
[圖7]是根據第四實施例繪示抖動容忍度估測方法的流程圖。
[圖8]是根據第四實施例繪示抖動訊號與時脈訊號的波形示意圖。
[圖9]是根據第四實施例繪示抖動容忍度估測方法的流程圖。
[圖10]是根據第四實施例繪示計算抖動容忍度的示意圖。
關於本文中所使用之『第一』、『第二』、...等,並非特別指次序或順位的意思,其僅為了區別以相同技術用語描述的元件或操作。另外,關於本文中所使用之「耦接」,可指二個元件直接地或間接地作電性連接。也就是說,當以下描述「第一物件耦接至第二物件」時,第一物件與第二物件之間還可設置其他的物件。
[第一實施例]
圖1是根據第一實施例繪示時脈資料回復電路
的電路示意圖。請參照圖1,時脈資料回復電路100包括相位偵測器110、反轉電路120、濾波電路130、數位控制振盪器140、判斷電路150與計算電路160。
相位偵測器110是用以偵測輸入訊號101與時脈訊號106之間的相位差以輸出至少一個第一相位訊號102。
反轉電路120是耦接至相位偵測器110,用以根據第一相位訊號102與測試模式訊號103以輸出至少一個第二相位訊號104。第二相位訊號104會相同或反向於第一相位訊號102,以下會再詳細說明如何產生第二相位訊號104。
濾波電路130是耦接至反轉電路120,用以濾波第二相位訊號104以產生數位控制訊號105。數位控制振盪器140是耦接至濾波電路130,用以根據數位控制訊號105產生時脈訊號106。判斷電路150用以根據時脈訊號106取樣輸入訊號101以取得資料訊號107。計算電路160是耦接至判斷電路150,用以判斷資料訊號107是否發生錯誤並計算時脈資料回復電路100的追蹤速度108。
時脈資料回復電路100可操作在運作模式或測試模式。當測試模式訊號103指示運作模式時,反轉電路120設定第二相位訊號104相同於第一相位訊號102。另一方面,當測試模式訊號103指示測試模式時,反轉電路120會反向第一相位訊號102以產生第二相位訊號104。在此,“反向第一相位訊號102以產生第二相位訊號104”所指的是,若第一相位訊號102指出輸入訊號101的相位是落後(或領先)
時脈訊號106,則第二相位訊號104會指出輸入訊號101的相位是領先(或落後)時脈訊號106。在一些實施例中,相位偵測器110為正反(Bang-Bang)相位偵測器,而第一相位訊號102的數目為2,分別為上訊號與下訊號。上訊號與下訊號可用來指出輸入訊號101是領先、落後於時脈訊號106,或指出無法判斷的情況。因此,在測試模式期間反轉電路120會交換上訊號與下訊號以作為第二相位訊號104。舉例來說,若第一相位訊號102為邏輯“1”與“0”,則第二相位訊號104會分別是邏輯“0”與“1”。然而,在其他實施例中相位偵測器110也可以是Hogge相位偵測器或其他合適的相位偵測器。此外,本領域具有通常知識者,當可理解當使用其他類型的相位偵測器時如何“反向”第一相位訊號102以產生第二相位訊號104,本發明並不限制於上述的實施例當中。
以另一個角度來說,請一併參照圖2,圖2是根據第一實施例繪示在測試模式期間時脈訊號的波形圖。當在運作模式期間時脈訊號106被鎖定時,時脈訊號106會具有波形106a,此時波形106a的上升邊緣是對齊至輸入訊號101的上升邊緣。然而,在測試模式期間,由於第二相位訊號104是反向於第一相位訊號102,因此時脈訊號106會依序具有波形106b~106e,而波形106e的下降邊緣是對齊至輸入訊號101的上升邊緣。
值得注意的是,不論是在運作模式或是測試模式期間,判斷電路150都是以時脈訊號106的下降邊緣來取
樣輸入訊號101以取得資料訊號107。在運作模式期間,時脈訊號106的下降邊緣會靠近輸入訊號101脈衝的中間位置以取得正確的資料。然而,在測試模式期間,時脈訊號106的下降邊緣會靠近輸入訊號101的上升邊緣,這使得所取得的資料會發生錯誤。一般來說,當時脈訊號106的相位有0.5單位間隔(unit interval,UI)的偏移時,資料訊號107便可能會有錯誤。此外,當時脈資料回復電路100的追蹤速度(即,改變時脈訊號106相位的速度)越快時,在測試模式期間資料訊號107會越快發生錯誤。因此,在此實施例中,計算電路160會取得在測試模式期間資料訊號107發生錯誤所需的時間來計算時脈資料回復電路100的至少一個追蹤速度。具體來說,當測試模式訊號103指示測試模式時,計算電路160會開始計時。當判斷資料訊號107發生錯誤時,計算電路160會停止計時以產生一計數值,並且根據此計數值與預設單位間隔計算出至少一個追蹤速度。在一些實施例中,預設單位間隔為0.5UI,但本發明並不在此限。
值得一提的是,當濾波電路130有不同的電路結構,則可建立不同的模型來計算追蹤速度。舉例來說,請參照圖3,其中橫軸為時間,縱軸為時脈訊號相位的偏移量,0.5UI的相位偏移即表示資料訊號107會發生錯誤。若濾波電路130具有一個級數(order)為0的有限脈衝響應(finite impulse response)濾波器,則時脈訊號106相位的偏移可表示為曲線301。若有限脈衝響應濾波器的級數為1,則時脈訊號106相位的偏移可表示為曲線302。在取得時
間311、312與預設單位間隔(0.5UI)以後,便可以計算出曲線301、302的參數(例如,多項式方程式中的係數),這些參數便是上述的追蹤速度。然而,本領域具有通常知識者當可理解當使用不同的濾波器架構時如何根據預設單位間隔與上述的計數值來計算出其他類型的追蹤速度,本發明並不限制於本揭露中所提到的實施例。
[第二實施例]
圖4是根據第二實施例繪示時脈資料回復電路的電路圖。在圖4的實施例中,反轉電路120包括多工器401(亦稱第一多工器)、多工器402(亦稱第二多工器)與多工器403(亦稱第三多工器)。而濾波電路130則包括了比例增益放大器411、積分增益放大器412、延遲電路413與加法器414。計算電路160包括檢查電路421、及閘422與計數器423。
多工器401的第一輸入端是耦接至相位偵測器110,第二輸入端是反向地耦接至相位偵測器110,控制端則接收測試模式訊號103。多工器402的第一輸入端接收一預設值(例如為0),第二輸入端耦接至多工器401的輸出端,控制端則接收比例控制訊號404。多工器403的第一輸入端耦接至多工器401的輸出端,第二輸入端則接收預設值,控制端則接收積分控制訊號405。比例增益放大器411的輸入端是耦接至多工器402的輸出端。積分增益放大器412的輸入端是耦接至多工器403的輸出端。延遲電路413的輸入端耦接至積分增益放大器412的輸出端。加法器414
的輸入端耦接至比例增益放大器411的輸出端與延遲電路413的輸出端。檢查電路421是用以判斷資料訊號107是否有錯誤並輸出錯誤訊號431。及閘422輸出的重置訊號432是用以重置計數器423。
在運作模式期間,比例增益放大器411與積分增益放大器412都會被致能。然而,測試模式會被分為兩個時間區間,並且在每個時間區間中上述兩個增益放大器的其中之一會被禁能以估測時脈資料回復電路100的兩個追蹤速度。
具體來說,當測試模式訊號103指示運作模式時,測試模式訊號103為邏輯“0”,因此多工器401會選擇第一輸入端(標記為“0”)。此外,比例控制訊號404與積分控制訊號405也都為邏輯“1”,因此多工器402選擇第二輸入端(標記為“1”),並且多工器403選擇第一輸入端(標記為“1”)。接下來,時脈訊號106會漸漸地鎖定至輸入訊號101。
在時脈訊號106鎖定至輸入訊號101以後,測試模式訊號103便可被致能(進入測試模式)。當測試模式訊號103指示測試模式時,測試模式訊號103為邏輯“1”,因此多工器401會選擇第二輸入端(標記為“1”)。在測試模式的第一時間區間,比例控制訊號404為邏輯“1”,而積分控制訊號405為邏輯“0”,因此多工器402會選擇第二輸入端,並且多工器403會選擇第二輸入端,等同於禁能積分增益放大器412。接下來,時脈訊號106與輸入訊號101之間的相位差便會越來越大。
請參照圖5的訊號時序圖,當判斷資料訊號107發生錯誤時,錯誤訊號431為邏輯“1”,重置訊號432為邏輯“0”,並且計數器432會被重置(即停止計時)以產生第一計數值510。接下來,請參照回圖4,計數器423便可以根據第一計數值與預設單位間隔計算出一個比例追蹤速度。例如,計數器423可根據以下方程式(1)計算出比例追蹤速度。
其中t1為第一計數值,KP為比例追蹤速度,常數0.5便是預設單位間隔。
在計算出比例追蹤速度以後,測試模式訊號103會被禁能以回到運作模式。在時脈訊號106被鎖定以後,測試模式訊號103會再度被致能以進入測試模式的第二時間區間。此時,計數器423會開始計時,比例控制訊號404為邏輯“0”,而積分控制訊號405為邏輯“1”,因此多工器402會選擇第一輸入端,並且多工器403會選擇第一輸入端,這等同於禁能比例增益放大器411。當判斷資料訊號107發生錯誤時,計數器423會停止計時以產生第二計數值,並且根據第二計數值與預設單位間隔計算出一個積分追蹤速度。例如,計數器423可根據以下方程式(2)計算出積分追蹤速度。
其中t2為第二計數值,KI為積分追蹤速度。
根據上述的比例追蹤速度與積分追蹤速度,便可以計算出時脈資料回復電路100追蹤輸入訊號101的有多
快。具體來說,可根據以下方程式(3)來計算時脈資料回復電路100追蹤輸入訊號101時,時脈訊號106的相位改變量,其中t表示時間。
[第三實施例]
在第二實施例中的時脈資料回復電路為數位電路,而在第三實施例中時脈資料回復電路為類比電路,以下說明第三實施例與第二實施例不同之處。請參照圖6,圖6是根據第三實施例繪示時脈資料回復電路的電路示意圖。時脈回復電路600包括相位偵測器610、反轉電路620、充電泵630、濾波電路640、電壓控制振盪器650、判斷電路660與計算電路670。
相位偵測器610例如為正反(bang-bang)相位偵測器,用以偵測輸入訊號601與時脈訊號606之間的相位差以輸出第一相位訊號602。反轉電路620耦接至相位偵測器610,用以根據第一相位訊號602與測試模式訊號603輸出第二相位訊號604。充電泵630是耦接至反轉電路620並接收第二相位訊號604。濾波電路640是耦接至充電泵630的輸出端以產生電壓控制訊號605。電壓控制振盪器650是耦接至濾波電路640,用以根據電壓控制訊號605產生時脈訊號606。判斷電路660用以根據時脈訊號606取樣輸入訊號601以取得資料訊號604。計算電路670是耦接至判斷電路660,用以判斷資料訊號607是否發生錯誤。
與第一實施例和第二實施例類似的是,當測試
模式訊號603指示運作模式時,反轉電路620會設定第二相位訊號604相同於第一相位訊號602。當測試模式訊號603指示測試模式時,計算電路670開始計時,並且反轉電路620會反向第一相位訊號602以產生第二相位訊號604。當在測試模式期間判斷資料訊號607發生錯誤時,計算電路670會停止計時以產生至少一個計數值,並根據計數值計算出至少一個追蹤速度。
舉例來說,反轉電路620包括多工器621。多工器621的第一輸入端耦接至相位偵測器610,第二輸入端反相地耦接至相位偵測器610,控制端接收測試模式訊號603。濾波電路640包括濾波器641與開關642。濾波器641的第一端耦接至充電泵630與電壓控制振盪器650之間,第二端耦接至接地端。濾波器641包括電阻R與電容C,而開關642的兩端分別耦接至電阻R的兩端。計算電路670包括檢查電路671、及閘672與計數器673。檢查電路671用以判斷資料訊號607是否有錯誤以輸出錯誤訊號608。及閘672的兩個輸入端接收測試模式訊號603與錯誤訊號608以輸出重置訊號609。
當測試模式訊號603指示運作模式時,多工器621選擇第一輸入端(標記為“0”)以輸出第二相位訊號604至充電泵630,此時開關642截止,使得濾波器641正常運作。接下來時脈訊號606會逐漸的鎖定至輸入訊號601。
當測試模式訊號603指示測試模式時,多工器621選擇第二輸入端(標記為“1”)以輸出第二相位訊號604
至充電泵630。在此實施例中測試模式也是分為兩個時間區間來估測追蹤速度。在測試模式的第一時間區間中,開關642導通,等同於讓電阻R的電阻值為0,這是為了要產生濾波器641的積分路徑。接下來,時脈訊號606與輸入訊號601之間的相位差會越來越大。當判斷資料訊號607發生錯誤時,錯誤訊號608為邏輯“1”,計數器673停止計時以產生第一計數值,並且計數器673根據此第一計數值與預設單位間隔計算出積分追蹤速度。舉例來說,計數器673可根據以下方程式(4)計算出積分追蹤速度。
其中KI為積分追蹤速度,t1為第一計數值。在計算出積分追蹤速度以後,測試模式訊號603會被禁能以回到運作模式。等到時脈訊號606鎖定至輸入訊號601以後,測試模式訊號603會再被致能以進入測試模式的第二時間區間。
在測試模式的第二時間區間中,計時器673會開始計時,並且開關642會截止使濾波器641正常運作。當判斷資料訊號607發生錯誤時,計時器673停止計時以產生第二計數值,並且根據第二計數值、預設單位間隔與積分追蹤速度計算出比例追蹤速度。舉例來說,計時器673可根據以下方程式(5)計算出比例追蹤速度。
其中KP為比例追蹤速度,t2為第二計數值。在計算出比例追蹤速度與積分追蹤速度以後,便可以根據上述
方程式(3)計算出時脈資料回復電路600追蹤輸入資料601時,時脈訊號606的相位改變量。
[第四實施例]
第四實施例中提出一種用於時脈資料回復電路的抖動容忍度估測方法。此時脈資料回復電路可以是圖1、圖4或圖6的時脈回復電路。基本上,在第四實施例中的時脈回復電路至少包括了相位偵測器、濾波電路、控制振盪器與判斷電路。此控制振盪器可以是數位控制振盪器或是電壓控制振盪器。此外,若以類比的形式來實作,時脈資料回復電路還可包括充電泵。其中,相位偵測器、濾波電路、控制振盪器與判斷電路的功能與操作都已說明如上,在此並不再贅述。
圖7是根據第四實施例繪示抖動容忍度估測方法的流程圖。在步驟S701中,判斷測試模式訊號指示運作模式或是測試模式。若是運作模式,在步驟S702中,設定第二相位訊號相同於第一相位訊號。若是測試模式,在步驟S703中,開始計時並設定第二相位訊號反相於第一相位訊號。在步驟S704中,判斷資料訊號是否發生錯誤。若資料訊號有發生錯誤,在步驟S705中,停止計時以產生至少一個計數值,並根據計數值計算出至少一個追蹤速度。然而,圖7中各步驟可以實作為各種形式的電路,例如為圖1或圖4中的反轉電路120與計算電路160,或者是圖6中的反轉電路620與計算電路670,但本發明並不在此限。
在此,時脈資料回復電路的抖動容忍度表示可
容忍的相位變異量。舉例來說,若在某一頻率抖動訊號的相位是0.8UI,但資料訊號並沒有發生錯誤,則表示時脈資料回復電路在此頻率的抖動容忍度至少大於等於0.8UI。在此實施例中,由於已經計算出時脈資料回復電路的追蹤速度,因此可以用模擬的方式來計算時脈資料回復電路的抖動容忍度。
請參照圖8,圖8是根據第四實施例繪示抖動訊號與時脈訊號的波形示意圖。假設輸入訊號具有抖動訊號810,而控制振盪器則會輸出時脈訊號820,從圖8可以看到時脈訊號820是在追蹤抖動訊號810。當抖動訊號810的振幅或頻率更大時,則時脈訊號820與抖動訊號810之間的相位差830可能會更大。若時脈訊號820與抖動訊號810之間的相位差830大於0.5UI,則可能會造成資料訊號的錯誤。在此實施例中,由於已取得時脈資料電路的追蹤速度,因此時脈訊號820可以用計算的方式來產生,如此一來便可以計算不同頻率下的抖動容忍度。
圖9是根據第四實施例繪示抖動容忍度估測方法的流程圖。在此實施例中,圖9中各步驟可以實作為多個程式碼,在時脈資料回復電路計算出追蹤速度以後,這些追蹤速度可傳送至另一電子裝置,由此電子裝置執行圖9中的各步驟。在此,時脈資料回復電路計算出的追蹤速度包括比例追蹤速度與積分追蹤速度。
在步驟S901中,產生模擬輸入訊號,並且設定模擬輸入訊號中抖動訊號的振幅與頻率。在此實施例中,是
將固定頻率的時脈訊號加上抖動訊號以乘載(carry)資料訊號,最後調變出的便是模擬輸入訊號。其中時脈訊號的頻率可根據時脈資料回復電路的規格而定。
在步驟S902中,根據積分追蹤速度、比例追蹤速度與模擬輸入訊號產生模擬時脈訊號。例如,可根據方程式(3)(如下所附)計算模擬時脈訊號的相位改變量。在此,t為模擬輸入訊號與模擬時脈訊號的相位相同以後所經過的時間。舉例來說,在圖8中,在時間點840模擬輸入訊號與模擬時脈訊號820的相位相同,若要計算時間點850的相位,則可把時間841帶入方程式(3)的t以得到相位改變量842。
請回到圖9,在步驟S903中,判斷模擬輸入訊號與模擬時脈訊號之間的相位差是否小於預設單位間隔。若模擬輸入訊號與模擬時脈訊號之間的相位差小於預設單位間隔,表示資料訊號並不會發生錯誤,因此在步驟S904中會調整抖動訊號的振幅以在步驟S901中重新產生模擬輸入訊號。舉例來說,抖動訊號的振幅可以逐漸地減少。
若模擬輸入訊號與模擬時脈訊號之間的相位差不小於預設單位間隔,在步驟S905中,設定抖動訊號的振幅是對應於抖動訊號頻率的抖動容忍度。
在步驟S906中,判斷是否要調整抖動訊號的頻率。列如,可判斷抖動訊號的頻率是否大於等於一個頻率最大值,若否則繼續調整抖動訊號的頻率,若是則不調整抖動
訊號的頻率。
若要調整抖動訊號的頻率,在步驟S907中,調整抖動訊號的頻率以在步驟S901中重新產生模擬輸入訊號。例如,可逐漸地增加抖動訊號的頻率。
圖10是根據第四實施例繪示計算抖動容忍度的示意圖。在圖10中是先把抖動訊號的振福設定為振幅最大值UI_max,接著往下調整,直到模擬輸入訊號與模擬時脈訊號之間的相位差小於0.5UI,藉此找到某一頻率的抖動容忍度。在找到所有頻率的抖動容忍度以後可以得到曲線1010,這表示在曲線1010以下的抖動都可被容忍而不會發生資料的錯誤。
在上述實施例提出的時脈資料回復電路與抖動容忍度估測方法中,在估測抖動容忍度時不用反覆地輸入不同頻率與振幅抖動訊號。如此一來,可以快速地估測出抖動容忍度。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
S701~S705‧‧‧步驟
Claims (11)
- 一種估測抖動容忍度的時脈資料回復電路,包括:一相位偵測器,用以偵測一輸入訊號與一時脈訊號之間的相位差以輸出至少一第一相位訊號;一反轉電路,耦接至該相位偵測器,用以根據該至少一第一相位訊號與一測試模式訊號以輸出至少一第二相位訊號;一濾波電路,耦接至該反轉電路,用以濾波該至少一第二相位訊號以產生一數位控制訊號;一數位控制振盪器,耦接至該濾波電路,用以根據該數位控制訊號產生該時脈訊號;一判斷電路,用以根據該時脈訊號取樣該輸入訊號以取得一資料訊號;以及一計算電路,耦接至該判斷電路,用以判斷該資料訊號是否發生錯誤,其中,當該測試模式訊號指示一運作模式時,該反轉電路設定該至少一第二相位訊號相同於該至少一第一相位訊號,其中,當該測試模式訊號指示一測試模式時,該計算電路開始計時,並且該反轉電路反向該至少一第一相位訊號以產生該至少一第二相位訊號,其中當在該測試模式期間判斷該資料訊號發生錯誤 時,該計算電路停止計時以產生至少一計數值,並根據該至少一計數值與一預設單位間隔計算出至少一追蹤速度,其中該濾波電路包括一比例增益放大器以及一積分增益放大器,在該測試模式的一第一時間區間,該反轉電路致能該比例增益放大器且禁能該積分增益放大器,且在該測試模式的一第二時間區間,該反轉電路致能該積分增益放大器且禁能該比例增益放大器。
- 如申請專利範圍第1項所述之時脈資料回復電路,其中該反轉電路包括:一第一多工器,其一第一輸入端耦接至該相位偵測器,一第二輸入端反相地耦接至該相位偵測器,一控制端接收該測試模式訊號,其中當該測試模式訊號指示該運作模式時,該第一多工器選擇該第一輸入端,其中當該測試模式訊號指示該測試模式時,該第一多工器選擇該第二輸入端。
- 如申請專利範圍第2項所述之時脈資料回復電路,其中該相位偵測器為一正反(Bang-Bang)相位偵測器,該至少一第一相位訊號的數目為2。
- 如申請專利範圍第2項所述之時脈資料回復電路,其中該反轉電路還包括: 一第二多工器,其第一輸入端接收一預設值,第二輸入端耦接至該第一多工器的輸出端;以及一第三多工器,其第一輸入端耦接至該第一多工器的該輸出端,第二輸入端接收該預設值。
- 如申請專利範圍第4項所述之時脈資料回復電路,其中該比例增益放大器其輸入端耦接至該第二多工器的輸出端;以及該積分增益放大器其輸入端耦接至該第三多工器的輸出端;其中該濾波電路包括:一延遲電路,其輸入端耦接至該積分增益放大器的輸出端;以及一加法器,其輸入端耦接至該比例增益放大器的輸出端與該延遲電路的輸出端。
- 如申請專利範圍第5項所述之時脈資料回復電路,其中在該運作模式期間,該第二多工器選擇該第二多工器的該第二輸入端,並且該第三多工器選擇該第三多工器的該第一輸入端,其中在該測試模式的該第一時間區間,該第二多工器選擇該第二多工器的該第二輸入端,並且該第三多工器選 擇該第三多工器的該第二輸入端,其中在該測試模式的該第二時間區間,該第二多工器選擇該第二多工器的該第一輸入端,並且該第三多工器選擇該第三多工器的該第一輸入端。
- 如申請專利範圍第6項所述之時脈資料回復電路,其中該至少一計數值包括一第一計數值與一第二計數值,該至少一追蹤速度包括一比例追蹤速度與一積分追蹤速度,其中在該測試模式的該第一時間區間,當判斷該資料訊號發生錯誤時,該計算電路停止計時以產生該第一計數值,並且根據該第一計數值與該預設單位間隔計算出該比例追蹤速度,在該測試模式的該第二時間區間,當判斷該資料訊號發生錯誤時,該計算電路停止計時以產生該第二計數值,並且根據該第二計數值與該預設單位間隔計算出該積分追蹤速度。
- 一種估測抖動容忍度的時脈資料回復電路,包括:一相位偵測器,用以偵測一輸入訊號與一時脈訊號之間的相位差以輸出至少一第一相位訊號;一反轉電路,耦接至該相位偵測器,用以根據該至少一第一相位訊號與一測試模式訊號以輸出至少一第二相位 訊號;一充電泵,耦接至該反轉電路並接收該至少一第二相位訊號;一濾波電路,耦接至該充電泵的輸出端以產生一電壓控制訊號;一電壓控制振盪器,耦接至該濾波電路,用以根據該電壓控制訊號產生該時脈訊號;一判斷電路,用以根據該時脈訊號取樣該輸入訊號以取得一資料訊號;以及一計算電路,耦接至該判斷電路,用以判斷該資料訊號是否發生錯誤,其中,當該測試模式訊號指示一運作模式時,該反轉電路設定該至少一第二相位訊號相同於該至少一第一相位訊號,其中,當該測試模式訊號指示一測試模式時,該計算電路開始計時,並且該反轉電路反向該至少一第一相位訊號以產生該至少一第二相位訊號,其中當在測試模式期間判斷該資料訊號發生錯誤時,該計算電路停止計時以產生至少一計數值,並根據該至少一計數值與一預設單位區間計算出至少一追蹤速度,其中該濾波電路包括:一濾波器,其第一端耦接至該充電泵與該電壓控制振盪器之間,第二端耦接至一接地端,該濾波器包括一電阻與一電容;以及 一開關,其兩端分別耦接至該電阻的兩端,其中在該運作模式期間,該開關截止,其中在該測試模式的一第一時間區間,該開關導通,其中在該測試模式的一第二時間區間,該開關截止,其中該至少一計數值包括一第一計數值與一第二計數值,該至少一追蹤速度包括一積分追蹤速度與一比例追蹤速度,其中在該測試模式的該第一時間區間,當判斷該資料訊號發生錯誤時,該計算電路停止計時以產生該第一計數值,並且根據該第一計數值與該預設單位間隔計算出該積分追蹤速度,在該測試模式的該第二時間區間,當判斷該資料訊號發生錯誤時,該計算電路停止計時以產生該第二計數值,並且根據該第二計數值、該預設單位間隔與該積分追蹤速度計算出該比例追蹤速度。
- 如申請專利範圍第8項所述之時脈資料回復電路,其中該反轉電路包括:一多工器,其第一輸入端耦接至該相位偵測器,一第二輸入端反相地耦接至該相位偵測器,一控制端接收該測試模式訊號,其中當該測試模式訊號指示該運作模式時,該多工器選擇該第一輸入端以輸出該至少一第二相位訊號至該充電泵, 其中當該測試模式訊號指示該測試模式時,該多工器選擇該第二輸入端以輸出該至少一第二相位訊號至該充電泵。
- 如申請專利範圍第9項所述之時脈資料回復電路,其中該相位偵測器為一正反(Bang-Bang)相位偵測器,該至少一第一相位訊號的數目為2,該至少一第二相位訊號的數目為2。
- 一種用於時脈資料回復電路的抖動容忍度估測方法,該時脈資料回復電路包括一相位偵測器、一濾波電路、一控制振盪器與一判斷電路,其中該相位偵測器偵測一輸入訊號與一時脈訊號之間的相位差以產生至少一第一相位訊號,該濾波電路濾波至少一第二相位訊號以產生一控制訊號,該控制振盪器根據該控制訊號產生該時脈訊號,該判斷電路根據該時脈訊號取樣該輸入訊號以取得一資料訊號,該抖動容忍度估測方法包括:在一運作模式期間,設定該至少一第二相位訊號相同於該至少一第一相位訊號;在一測試模式期間,開始計時並反向該至少一第一相位訊號以產生該至少一第二相位訊號;判斷該資料訊號是否發生錯誤;以及當在該測試模式期間判斷該資料訊號發生錯誤時,停止計時以產生至少一計數值,並根據該至少一計數值與一 預設單位期間計算出至少一追蹤速度,其中該至少一追蹤速度包括一積分追蹤速度與一比例追蹤速度,該抖動容忍度估測方法更包括:產生一模擬輸入訊號,設定該模擬輸入訊號中一抖動訊號的一振幅與一頻率;根據該積分追蹤速度、該比例追蹤速度與該模擬輸入訊號產生一模擬時脈訊號;判斷該模擬輸入訊號與該模擬時脈訊號之間的相位差是否小於一預設單位間隔;若該模擬輸入訊號與該模擬時脈訊號之間的相位差不小於該預設單位間隔,調整該抖動訊號的該振幅以重新產生該模擬輸入訊號;以及若該模擬輸入訊號與該模擬時脈訊號之間的相位差小於該預設單位間隔,設定該抖動訊號的該振幅是對應於該頻率的一抖動容忍度,並且調整該抖動訊號的該頻率以重新產生該模擬輸入訊號。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104123912A TWI573401B (zh) | 2015-07-23 | 2015-07-23 | 估測抖動容忍度的時脈資料回復電路與方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104123912A TWI573401B (zh) | 2015-07-23 | 2015-07-23 | 估測抖動容忍度的時脈資料回復電路與方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201705693A TW201705693A (zh) | 2017-02-01 |
TWI573401B true TWI573401B (zh) | 2017-03-01 |
Family
ID=58609123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104123912A TWI573401B (zh) | 2015-07-23 | 2015-07-23 | 估測抖動容忍度的時脈資料回復電路與方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI573401B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI635710B (zh) * | 2017-05-03 | 2018-09-11 | 創意電子股份有限公司 | 時脈資料回復裝置及方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109857687B (zh) | 2017-11-30 | 2023-02-17 | 创意电子股份有限公司 | 量测系统及数据传输接口 |
TWI668970B (zh) * | 2017-11-30 | 2019-08-11 | 創意電子股份有限公司 | 量測系統及資料傳輸介面 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040061539A1 (en) * | 2002-09-27 | 2004-04-01 | Geertjan Joordens | Linear half-rate phase detector for clock recovery and method therefor |
US20080246546A1 (en) * | 2007-04-04 | 2008-10-09 | Samsung Electronics Co., Ltd. | Phase-Locked-Loop Circuit Having a Pre-Calibration Function and Method of Pre-Calibrating the Same |
US20110022890A1 (en) * | 2008-04-04 | 2011-01-27 | Snu Industry Foundation | Clock and data recovery circuit with eliminating data-dependent jitters |
US8249207B1 (en) * | 2008-02-29 | 2012-08-21 | Pmc-Sierra, Inc. | Clock and data recovery sampler calibration |
US20130271193A1 (en) * | 2012-04-13 | 2013-10-17 | Intersil Americas LLC | Circuits and methods to guarantee lock in delay locked loops and avoid harmonic locking |
US20140062549A1 (en) * | 2012-08-31 | 2014-03-06 | Rambus Inc. | Digital pll with dynamic loop gain control |
US20140270030A1 (en) * | 2013-03-15 | 2014-09-18 | Dima Hammad | Eye width measurement and margining in communication systems |
-
2015
- 2015-07-23 TW TW104123912A patent/TWI573401B/zh active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040061539A1 (en) * | 2002-09-27 | 2004-04-01 | Geertjan Joordens | Linear half-rate phase detector for clock recovery and method therefor |
US20080246546A1 (en) * | 2007-04-04 | 2008-10-09 | Samsung Electronics Co., Ltd. | Phase-Locked-Loop Circuit Having a Pre-Calibration Function and Method of Pre-Calibrating the Same |
US8249207B1 (en) * | 2008-02-29 | 2012-08-21 | Pmc-Sierra, Inc. | Clock and data recovery sampler calibration |
US20110022890A1 (en) * | 2008-04-04 | 2011-01-27 | Snu Industry Foundation | Clock and data recovery circuit with eliminating data-dependent jitters |
US20130271193A1 (en) * | 2012-04-13 | 2013-10-17 | Intersil Americas LLC | Circuits and methods to guarantee lock in delay locked loops and avoid harmonic locking |
US20140062549A1 (en) * | 2012-08-31 | 2014-03-06 | Rambus Inc. | Digital pll with dynamic loop gain control |
US20140270030A1 (en) * | 2013-03-15 | 2014-09-18 | Dima Hammad | Eye width measurement and margining in communication systems |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI635710B (zh) * | 2017-05-03 | 2018-09-11 | 創意電子股份有限公司 | 時脈資料回復裝置及方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201705693A (zh) | 2017-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5016060B2 (ja) | 位相ロック・ループ内のジッターを決定するためのオンチップ位相誤差計測のための装置。 | |
US7804290B2 (en) | Event-driven time-interval measurement | |
US7496137B2 (en) | Apparatus for measuring jitter and method of measuring jitter | |
US7957458B2 (en) | Jitter measurement apparatus, jitter measurement method, test apparatus and electronic device | |
CN110573970A (zh) | 宽测量范围高灵敏度时间数字转换器 | |
TWI575878B (zh) | 延遲鏈之校正 | |
WO2007123055A1 (ja) | 試験装置、試験方法、ジッタフィルタ回路、及びジッタフィルタ方法 | |
TWI573401B (zh) | 估測抖動容忍度的時脈資料回復電路與方法 | |
TW201235681A (en) | Method and circuit of clock data recovery with built in jitter tolerance test | |
CN103248356A (zh) | 一种基于采用锁相环脉冲插值技术的计数器及实现方法 | |
JP2019022237A (ja) | 高分解能の時間−ディジタル変換器 | |
US6998889B2 (en) | Circuit, apparatus and method for obtaining a lock state value | |
US9331822B1 (en) | Clock and data recovery circuit and method for estimating jitter tolerance thereof | |
US8436604B2 (en) | Measuring apparatus, parallel measuring apparatus, testing apparatus and electronic device | |
US8008958B2 (en) | Electronic device and method of correcting clock signal deviations in an electronic device | |
JP6839359B2 (ja) | ジッタ測定回路 | |
US7649969B2 (en) | Timing device with coarse-duration and fine-phase measurement | |
JP6369866B2 (ja) | 時間測定装置 | |
CN106411294B (zh) | 估测抖动容忍度的时脉数据回复电路与方法 | |
US20070194820A1 (en) | Phase delay detection apparatus and method with multi-cycle phase range of operation | |
CN111371453A (zh) | 信号周期测量电路与方法 | |
JPS6311870A (ja) | 周波数が変化するパルスの衝撃係数測定装置 | |
JP3864583B2 (ja) | 可変遅延回路 | |
US10158351B1 (en) | Skew control apparatus and algorithm using a low pass filter | |
CN112152596B (zh) | 用于产生脉冲输出的电路及方法 |