TWI635710B - 時脈資料回復裝置及方法 - Google Patents

時脈資料回復裝置及方法 Download PDF

Info

Publication number
TWI635710B
TWI635710B TW106119095A TW106119095A TWI635710B TW I635710 B TWI635710 B TW I635710B TW 106119095 A TW106119095 A TW 106119095A TW 106119095 A TW106119095 A TW 106119095A TW I635710 B TWI635710 B TW I635710B
Authority
TW
Taiwan
Prior art keywords
signal
generate
clock
control signal
switching
Prior art date
Application number
TW106119095A
Other languages
English (en)
Other versions
TW201843936A (zh
Inventor
陳彥中
康文柱
吳正宏
Original Assignee
創意電子股份有限公司
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 創意電子股份有限公司, 台灣積體電路製造股份有限公司 filed Critical 創意電子股份有限公司
Application granted granted Critical
Publication of TWI635710B publication Critical patent/TWI635710B/zh
Publication of TW201843936A publication Critical patent/TW201843936A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/105—Resetting the controlled oscillator when its frequency is outside a predetermined limit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Abstract

一種時脈資料回復裝置包含資料分析電路、迴路濾波電路以及相位調整電路。資料分析電路用以依據輸入資料、第一時脈訊號以及第二時脈訊號產生誤差訊號。迴路濾波電路用以依據誤差訊號產生調整訊號。迴路濾波電路包含相位濾波電路、第一頻率濾波電路以及第一加法器。相位濾波電路用以依據誤差訊號產生第一控制訊號。第一頻率濾波電路的切換元件用以依據誤差訊號以及具有第一週期的第一切換訊號輸出第二控制訊號。第一加法器用以依據第一控制訊號以及第二控制訊號產生調整訊號。相位調整電路用以依據調整訊號調整第一時脈訊號及第二時脈訊號。

Description

時脈資料回復裝置及方法
本揭示中所述實施例內容是有關於一種時脈資料回復技術，特別是關於一種時脈資料回復裝置及方法。
隨著積體電路(IC)技術的快速發展，積體電路的操作速度大幅地提升。當積體電路的操作速度提升，傳送端所傳送的資料與接收端所接收的資料之間發生誤差的機率將會提高。時脈資料回復(clock and data recovery；CDR)裝置通常用來確保接收端能夠正確地接收資料。
另外，為了避免對其他電子裝置產生干擾，展頻(spread spectrum)技術被應用於時脈資料回復裝置中。然而，此作法可能會引入更多的偏移(offsets)或抖動(jitters)至資料當中。
本揭示內容之一實施方式是關於一種時脈資料回復裝置。時脈資料回復裝置包含一資料分析電路、一迴路濾波電路以及一相位調整電路。資料分析電路用以依據一輸 入資料、一第一時脈訊號以及一第二時脈訊號產生一誤差訊號。迴路濾波電路用以依據誤差訊號產生一調整訊號。迴路濾波電路包含一相位濾波電路、一第一頻率濾波電路以及一第一加法器。相位濾波電路用以依據誤差訊號產生一第一控制訊號。第一頻率濾波電路包含一切換元件。切換元件用以依據誤差訊號以及具有一第一週期的一第一切換訊號輸出一第二控制訊號。第一加法器用以依據第一控制訊號以及第二控制訊號產生調整訊號。相位調整電路用以依據調整訊號調整第一時脈訊號以及第二時脈訊號。
本揭示內容之一實施方式是關於一種時脈資料回復方法。時脈資料回復方法包含：藉由一資料分析電路依據一輸入資料、一第一時脈訊號以及一第二時脈訊號產生一誤差訊號；藉由一相位濾波電路依據誤差訊號產生一第一控制訊號；藉由一第一頻率濾波電路的一切換元件依據誤差訊號以及具有一第一週期的一第一切換訊號，以第一週期輸出一第二控制訊號；藉由一第一加法器依據第一控制訊號以及第二控制訊號產生一調整訊號；以及藉由一相位調整電路依據調整訊號調整第一時脈訊號以及第二時脈訊號。
綜上所述，本揭示中的時脈資料回復裝置以及時脈資料回復方法降低資料的交流頻率偏移(例如：展頻時脈偏移)，以降低訊號抖動。
100‧‧‧時脈資料回復裝置
120‧‧‧資料分析電路
140、140a、140b、140c‧‧‧迴路濾波電路
160‧‧‧相位調整電路
220‧‧‧相位濾波電路
222‧‧‧三角積分調變器
240‧‧‧頻率濾波電路
242‧‧‧三角積分調變器
244、284‧‧‧積分器
Σ‧‧‧累加器
246、286‧‧‧計數器
248‧‧‧乘法器
260、290‧‧‧加法器
280‧‧‧頻率濾波電路
282‧‧‧三角積分調變器
DATA‧‧‧輸入資料
VE‧‧‧誤差訊號
VA‧‧‧調整訊號
CLK1、CLK2‧‧‧時脈訊號
C1、C2、C3、C4‧‧‧控制訊號
N1、N2‧‧‧切換訊號
AP、AFac、AFdc‧‧‧累加值
+MP、-MP‧‧‧相位臨界值
+MFac、+MFdc、-MFac、-MFdc‧‧‧頻率臨界值
AF1、DF1‧‧‧調變訊號
AF2、DF2‧‧‧積分訊號
AF3‧‧‧計數訊號
S1‧‧‧切換元件
SW1、SW2‧‧‧開關
500‧‧‧時脈資料回復方法
S502、S504、S506、S508、S510‧‧‧步驟
為讓本揭示之上述和其他目的、特徵、優點與實 施例能夠更明顯易懂，所附圖式之說明如下：第1圖是依照本揭示一些實施例所繪示的一種時脈資料回復裝置的示意圖；第2圖是依照本揭示一些實施例所繪示如第1圖中的迴路濾波電路的電路圖；第3圖是依照本揭示一些實施例所繪示如第1圖中的迴路濾波電路的電路圖；第4圖是依照本揭示一些實施例所繪示如第1圖中的迴路濾波電路的電路圖；以及第5圖是依照本揭示一些實施例所繪示的一種時脈資料回復方法的流程圖。
請參考第1圖。第1圖是依照本揭示一些實施例所繪示的一種時脈資料回復裝置100的示意圖。在一些實施例中，時脈資料回復裝置100包含資料分析電路120、迴路濾波電路140以及相位調整電路160。
資料分析電路120用以接收輸入資料DATA。在一些實施例中，輸入資料DATA是經展頻時脈(spread spectrum clock；SSC)處理的資料。展頻時脈是經展頻技術調變後的時脈。舉例而言，時脈被三角波(triangle wave)調變。調變頻率例如是30~33kHz。調變偏差(modulation deviation)例如是5000ppm。藉由展頻時脈，電磁干擾(electromagnetic interference；EMI)可被降低。
資料分析電路120用以依據輸入資料DATA、時脈訊號CLK1以及時脈訊號CLK2產生誤差訊號VE。在一些實施例中，資料分析電路120包含兩取樣器(圖未示)以及一相位偵測器(圖未示)。兩取樣器中的其中一取樣器用以依據時脈訊號CLK1對輸入資料DATA進行取樣。兩取樣器中的另一取樣器用以依據時脈訊號CLK2對輸入資料DATA進行取樣。相位偵測器用以比較上述兩取樣器所取樣到的值以產生誤差訊號VE。在一些實施例中，時脈訊號CLK1以及時脈訊號CLK2之間具有90度的相位差。
上述資料分析電路120的設置方式僅為示例。資料分析電路120的各種設置方式皆為本揭示內容所涵蓋的範圍。
迴路濾波電路140用以依據誤差訊號VE產生調整訊號VA。關於迴路濾波電路140的詳細設置方式將於後述段落搭配第2~4圖進行敘述。
相位調整電路160用以依據調整訊號VA調整時脈訊號CLK1以及時脈訊號CLK2。在一些實施例中，相位調整電路160包含一相位內插器(圖未示)以及一時脈訊號產生器(圖未示)。相位內插器電性耦接迴路濾波電路140。相位內插器用以接收調整訊號VA，且產生相位調整訊號(圖未示)。時脈訊號產生器電性耦接相位內插器且受相位內插器控制。舉例而言，時脈訊號產生器用以接收相位調整訊號，且依據相位調整訊號動態地調整時脈訊號CLK1以及時脈訊號CLK2。在一些實施例中，時脈訊號產生器同步 提升或同步降低時脈訊號CLK1以及時脈訊號CLK2的時脈週期。
上述相位調整電路160的設置方式僅為示例。相位調整電路160的各種設置方式皆為本揭示內容所涵蓋的範圍。
在一些實施例中，資料分析電路120、迴路濾波電路140以及相位調整電路160形成迴授機制。在不同的實施例中，藉由此迴授機制，時脈訊號CLK1以及時脈訊號CLK2可被調整以降低存在於輸入資料DATA中的相位偏移(offsets)以及頻率偏移，以降低訊號抖動。關於此迴授機制的詳細操作將於以下段落搭配第2~4圖討論。
以下段落提供相關於迴路濾波電路140的特定實施例。需注意的是以下實施例僅為示例。各種用以實現迴路濾波電路140之功能的電路皆為本揭示內容所涵蓋的範圍。
請參考第2圖。第2圖是依照本揭示一些實施例所繪示的迴路濾波電路140a的電路圖。在一些實施例中，迴路濾波電路140a用以實現第1圖中的迴路濾波電路140。為易於理解，於第2圖中的類似元件將與第1圖使用相同標號。
以第2圖示例而言，迴路濾波電路140a包含相位濾波電路220、頻率濾波電路240以及加法器260。
相位濾波電路220用以接收來自第1圖中資料分析電路120的誤差訊號VE以產生控制訊號C1。
在一些實例中，相位濾波電路220包含三角積分調變器222。三角積分調變器222電性耦接第1圖的資料分析電路120，以接收誤差訊號VE。在一些實施例中，三角積分調變器222包含累加器Σ。三角積分調變器222的累加器Σ用以累加誤差訊號VE以產生累加值AP。三角積分調變器222更用以將累加值AP與相位臨界值+MP或-MP進行比較。當累加值AP大於相位臨界值+MP時，三角積分調變器222輸出邏輯值為+1的控制訊號C1。接著累加器Σ藉由減去相位臨界值+MP以重置。當累加值AP小於相位臨界值-MP時，三角積分調變器222輸出邏輯值為-1的控制訊號C1。接著累加器Σ藉由減去相位臨界值-MP以重置。換言之，當累加值AP大於相位臨界值+MP或小於相位臨界值-MP時，三角積分調變器222更新控制訊號C1。
如上所述，控制訊號C1的正負號對應於輸入資料DATA的相位偏移的方向，而控制訊號C1的頻率對應於相位偏移的量。如此，藉由配置相位濾波電路220，輸入資料DATA的相位偏移得以被追蹤。
頻率濾波電路240用以接收來自第1圖中資料分析電路120的誤差訊號VE，並依據誤差訊號VE以及切換訊號N1輸出控制訊號C2。
在一些實施例中，頻率濾波電路240包含三角積分調變器242、積分器244、計數器246以及切換元件S1。在一些實施例中，切換元件S1是以乘法器248實現，如第2圖所示。在一些實施例中，頻率濾波電路240更包含開關 SW1。
在一些實施例中，開關SW1是以一或多個電晶體實現。各種得以實現開關SW1的電晶體皆為本揭示內容所涵蓋的範圍。在一些實施例中，電晶體可為雙極性電晶體(bipolar junction transistors；BJTs)、金屬氧化物半導體場效電晶體(metal-oxide-silicon filed-effect transistors；MOSFETs)或絕緣柵雙極電晶體(insulated gate bipolar transistors；IGBTs)。
三角積分調變器242電性耦接第1圖的資料分析電路120，以接收誤差訊號VE。在一些實施例中，三角積分調變器242包含累加器Σ。三角積分調變器242的累加器Σ用以於頻率路徑累加誤差訊號VE以產生累加值AFac。在一些實施例中，頻率路徑是指誤差訊號VE傳輸至三角積分調變器242的路徑，相位路徑是指誤差訊號VE傳輸至三角積分調變器222的路徑。三角積分調變器242更用以將累加值AFac與頻率臨界值+MFac或-MFac比較。當累加值AFac大於頻率臨界值+MFac時，三角積分調變器242輸出邏輯值為+1的調變訊號AF1。接著累加器Σ藉由減去頻率臨界值+MFac以重置。當累加值AFac小於頻率臨界值-MFac時，三角積分調變器242輸出邏輯值為-1的調變訊號AF1。接著累加器Σ藉由減去頻率臨界值-MFac以重置。換言之，當累加值AFac大於頻率臨界值+MFac或小於頻率臨界值-MFac時，三角積分調變器242更新調變訊號AF1。
開關SW1耦接於三角積分調變器242以及積分 器244之間。開關SW1用以接收切換訊號N2。開關SW1依據切換訊號N2導通或截止。當開關SW1導通，開關SW1用以將調變訊號AF1傳送至積分器244。積分器244用以累加調變訊號AF1以產生積分訊號AF2。計數器246電性耦接積分器244以接收積分訊號AF2。計數器246用以依據積分訊號AF2進行上數及/或下數以產生計數訊號AF3。在一些實施例中，計數器246的計數順序是受積分訊號AF2控制。換言之，當累加值AFac大於頻率臨界值+MFac或小於頻率臨界值-MFac時，三角積分調變器242切換調變訊號AF1的值，使得計數器246開始計數。乘法器248電性耦接計數器246以接收計數訊號AF3。乘法器248用以將計數訊號AF3以及切換訊號N1進行相乘，以產生控制訊號C2。
在一些實施例中，頻率濾波電路240依據切換訊號N1以及N2操作於適應模式(adaptation mode)與收斂模式(convergence mode)兩者中的一者。在一些實施例中，於適應模式下，切換元件SW1藉由切換訊號N2導通，以將調變訊號AF1傳送至積分器244。在這種情況下，計數器246基於積分訊號AF2上數及/或下數以產生計數訊號AF3。另外，於適應模式下，切換訊號N1的邏輯值實質上等於0。如此，由乘法器248輸出的控制訊號C2實質上等於0。等效而言，於適應模式下，計數訊號AF3不會影響到控制訊號C2的值。
在一些實施例中，於收斂模式下，切換元件SW1藉由切換訊號N2截止。如此一來，積分器244停止接 收調變訊號AF1。在這種情況下，計數器246完成計數且計數訊號AF3的值為固定。另外，於收斂模式下，切換訊號N1的邏輯值受控制而以一預設週期於1與0之間切換。如上所述，在一些實施例中，輸入資料DATA經展頻時脈處理，切換訊號N1的預設週期因此相關於展頻時脈的週期。當切換訊號N1的邏輯值為1，乘法器248輸出計數訊號AF3作為控制訊號C2。當切換訊號N1的邏輯值為0，乘法器248輸出具有邏輯值0的訊號作為控制訊號C2。由於切換訊號N1以預設週期於1以及0之間切換，因此控制訊號C2的操作週期相同於切換訊號N1之預設週期。換言之，計數訊號AF3被乘法器248以預設週期重覆輸出作為控制訊號C2。
在一些實施例中，上述的邏輯值1對應於第一電壓位準，且上述的邏輯值0對應於第二電壓位準。在一些實施例中，第一電壓位準不同於第二電壓位準。在一些進一步的實施例中，第一電壓位準高於第二電壓位準。
上述頻率濾波電路240的設置方式僅為示例。頻率濾波電路240的各種設置方式皆為本揭示內容所涵蓋的範圍。
如上所述，控制訊號C2的週期對應於輸入資料DATA的動態頻率偏移(例如：SSC偏移)。如此，藉由配置頻率濾波電路240，輸入資料DATA的動態頻率偏移得以被追蹤。
加法器260用以依據控制訊號C1以及控制訊號C2產生調整訊號VA。詳細而言，加法器260將控制訊號C1 以及控制訊號C2進行相加以產生調整訊號VA。調整訊號VA被第1圖的相位調整電路160所接收。相位調整電路160依據調整訊號VA調整時脈訊號CLK1以及時脈訊號CLK2。如此，時脈資料回復裝置100得以依據控制訊號C1以及控制訊號C2調整時脈訊號CLK1以及時脈訊號CLK2。
如上所述，控制訊號C1對應於輸入資料DATA的相位偏移，且控制訊號C2對應於輸入資料DATA的動態頻率偏移(例如：SSC偏移)。如此，在一些實施例中，時脈資料回復裝置100得以依據控制訊號C1以及控制訊號C2降低輸入資料DATA的相位偏移以及動態頻率偏移(例如：SSC偏移)。
在一些實施例中，時脈資料回復裝置100是以全數位電路實現。在這例子中，時脈資料回復裝置100具有擴縮性(scalability)以及強健性(robustness)的優點。
請參考第3圖。第3圖是依照本揭示一些實施例所繪示的迴路濾波電路140b的電路圖。在一些實施例中，第3圖中的迴路濾波電路140b用以實現第1圖中的迴路濾波電路140。為易於理解，於第3圖中的類似元件將與第1圖以及第2圖使用相同標號。
以第3圖示例而言，迴路濾波電路140b包含相位濾波電路220、頻率濾波電路240、加法器260、頻率濾波電路280以及加法器290。以另一種方式解釋，相較於第2圖的迴路濾波電路140a，第3圖的迴路濾波電路140b更包含了頻率濾波電路280以及加法器290。
頻率濾波電路280用以接收來自第1圖中資料分析電路120的誤差訊號VE，並依據誤差訊號VE產生控制訊號C3。
在一些實施例中，頻率濾波電路280包含三角積分調變器282、積分器284以及計數器286。三角積分調變器282電性耦接第1圖的資料分析電路120以接收誤差訊號VE。在一些實施例中，三角積分調變器282包含累加器Σ。三角積分調變器282的累加器Σ用以於頻率路徑累加誤差訊號VE以產生累加值AFdc。三角積分調變器282更用以將累加值AFdc與頻率臨界值+MFdc或-MFdc進行比較。當累加值AFdc大於頻率臨界值+MFdc時，三角積分調變器282輸出邏輯值為+1的調變訊號DF1。接著累加器Σ藉由減去頻率臨界值+MFdc以重置。當累加值AFdc小於頻率臨界值-MFdc時，三角積分調變器282輸出邏輯值為-1的調變訊號DF1。接著累加器Σ藉由減去頻率臨界值-MFdc以重置。換言之，當累加值AFdc大於頻率臨界值+MFdc或小於頻率臨界值-MFdc時，三角積分調變器282更新調變訊號DF1。
積分器284電性耦接三角積分調變器282。積分器284用以累加調變訊號DF1以產生積分訊號DF2。計數器286電性耦接積分器284。計數器286用以上數及/或下數積分訊號DF2以產生控制訊號C3。在一些實施例中，當累加值AFdc大於頻率臨界值+MFdc或小於頻率臨界值-MFdc時，三角積分調變器282切換調變訊號DF1的值，使得計數器286開始計數，以產生控制訊號C3。
上述頻率濾波電路280的設置方式僅為示例。頻率濾波電路280的各種配置方式皆為本揭示內容所涵蓋的範圍。
在一些實施例中，頻率濾波電路280用以追蹤輸入資料DATA的直流(DC)頻率偏移，且頻率濾波電路240用以追蹤輸入資料DATA的動態頻率偏移(例如：SSC偏移)。相應地，在一些實施例中，頻率臨界值+MFac(-MFac)被設定為小於頻率臨界值+MFdc(-MFdc)。舉例而言，頻率臨界值+MFdc(-MFdc)實質上為頻率臨界值+MFac(-MFac)的1000倍。頻率臨界值+MFac(-MFac)以及頻率臨界值+MFdc(-MFdc)的值僅為示例的目的。各種頻率臨界值皆在本揭示內容所涵蓋的範圍。
基於設定頻率臨界值+MFdc(-MFdc)，由頻率濾波電路280所產生的控制訊號C3對應於輸入資料DATA的直流頻率偏移。如此，藉由配置頻率濾波電路280，輸入資料DATA的直流頻率偏移得以被追蹤。
在一些實施例中，相位臨界值+MP(-MP)、頻率臨界值+MFdc(-MFdc)以及頻率臨界值+MFac(-MFac)得以被外部程式或電路動態地調整，以調整迴路濾波電路140b的頻寬。在一些實施例中，相位臨界值+MP(-MP)、頻率臨界值+MFdc(-MFdc)以及頻率臨界值+MFac(-MFac)被調整成彼此不相同。
加法器290用以依據控制訊號C1以及控制訊號C3產生控制訊號C4。詳細而言，加法器290將控制訊號C1 以及控制訊號C3進行相加以產生控制訊號C4。如上所述，控制訊號C1對應於輸入資料DATA的相位偏移，控制訊號C3對應於輸入資料DATA的直流頻率偏移，因此控制訊號C4對應於輸入資料DATA的相位偏移以及直流頻率偏移。
加法器260用以將控制訊號C4以及控制訊號C2進行相加以產生調整訊號VA。調整訊號VA被第1圖的相位調整電路160所接收。相位調整電路160依據調整訊號VA調整時脈訊號CLK1以及時脈訊號CLK2。
如上所述，控制訊號C4對應於輸入資料DATA的相位偏移以及直流頻率偏移，且控制訊號C2對應於輸入資料DATA的動態頻率偏移(例如：SSC偏移)。如此，在一些實施例中，時脈資料回復裝置100得以依據控制訊號C4以及控制訊號C2降低輸入資料DATA的相位偏移、直流頻率偏移以及動態頻率偏移(例如：SSC偏移)。
請參考第4圖。第4圖是依照本揭示一些實施例所繪示的迴路濾波電路140c的電路圖。在一些實施例中，第4圖中的迴路濾波電路140c用以實現第1圖中的迴路濾波電路140。為易於理解，於第4圖中的類似元件將與第1圖以及第3圖使用相同標號。
第4圖的頻率濾波電路440與第3圖的頻率濾波電路240之間的不同在於，第4圖中的切換元件S1是以開關SW2實現。
在一些實施例中，開關SW2是以一或多個電晶體實現。各種得以實現開關SW2的電晶體皆為本揭示內容 所涵蓋的範圍。在一些實施例中，電晶體可為雙極性電晶體(BJTs)、金屬氧化物半導體場效電晶體(MOSFETs)或絕緣柵雙極電晶體(IGBTs)。
開關SW2電性耦接計數器246以及加法器260。開關SW2用以接收切換訊號N1。開關SW2依據切換訊號N1導通或截止。當開關SW2導通時，開關SW2用以傳送計數訊號AF3以產生控制訊號C2至加法器260。換言之，計數訊號AF3透過開關SW2傳送以作為控制訊號C2。
在一些實施例中，開關SW2於適應模式下依據切換訊號N1截止。在一些實施例中，切換訊號N1於收斂模式下以預設週期於邏輯值0與邏輯值1之間切換。如此，開關SW2於收斂模式下以預設週期傳送計數訊號AF3以產生控制訊號C2。
在一些實施例中，計數訊號AF3儲存於計數器246當中，但本揭示內容不以此為限制。關於第4圖的其他操作相似於第2圖以及第3圖，故於此不再贅述。
另外，上述頻率濾波電路440的設置方式僅為示例。頻率濾波電路440的各種設置方式皆為本揭示內容所涵蓋的範圍。
請參考第5圖。第5圖是依照本揭示一些實施例所繪示的一種時脈資料回復方法500的流程圖。在一些實施例中，時脈資料回復方法500被應用於第1圖中的時脈資料回復裝置100。為了以較佳的方式理解本揭示內容，時脈資料回復方法500將參考第1圖以及第2圖進行討論。
在步驟S502中，資料分析電路120依據輸入資料DATA、時脈訊號CLK1以及時脈訊號CLK2產生誤差訊號VE。在一些實施例中，時脈訊號CLK1以及時脈訊號CLK2之間具有90度的相位差。
在步驟S504中，相位濾波電路220依據誤差訊號VE產生控制訊號C1。在一些實施例中，相位濾波電路220的三角積分調變器222將累加值AP與相位臨界值+MP(-MP)進行比較輸出控制訊號C1。
在步驟S506中，頻率濾波電路240的切換元件S1依據誤差訊號VE以及切換訊號N1輸出控制訊號C2。在一些實施例中，切換訊號N1具有上述的預設週期。如此，在一些實施例中，控制訊號C2亦具有該預設週期。
在步驟S508中，加法器260依據控制訊號C1以及控制訊號C2產生調整訊號VA。在一些實施例中，加法器260將控制訊號C1以及控制訊號C2進行相加以產生調整訊號VA。
在步驟S510中，相位調整電路160依據調整訊號VA調整時脈訊號CLK1以及時脈訊號CLK2。在一些實施例中，相位調整電路160用以同步提升或同步降低時脈訊號CLK1以及時脈訊號CLK2。
上述時脈資料回復方法500的敘述包含示例性的操作，但時脈資料回復方法500的該些操作不必依所顯示的順序被執行。時脈資料回復方法500的該些操作的順序得以被變更，或者該些操作得以在適當的情況下被同時執行或 部分同時執行，皆在本揭示之實施例的精神與範圍內。
綜上所述，本揭示中的時脈資料回復裝置以及時脈資料回復方法降低資料的交流頻率偏移(例如：展頻時脈偏移)，以降低訊號抖動。
雖然本揭示已以實施方式揭露如上，然其並非用以限定本揭示，任何本領域具通常知識者，在不脫離本揭示之精神和範圍內，當可作各種之更動與潤飾，因此本揭示之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (20)

  1. 一種時脈資料回復裝置，包含：一資料分析電路，包含複數個取樣器與一相位偵測器，其中該些取樣器用以分別依據一第一時脈訊號以及一第二時脈訊號對一輸入資料取樣，且該相位偵測器用以根據該些取樣器的取樣結果產生一誤差訊號；一迴路濾波電路，用以依據該誤差訊號產生一調整訊號，該迴路濾波電路包含：一相位濾波電路，用以依據該誤差訊號產生一第一控制訊號；一第一頻率濾波電路，包含一切換元件，該切換元件用以依據該誤差訊號以及具有一第一週期的一第一切換訊號輸出一第二控制訊號；以及一第一加法器，用以依據該第一控制訊號以及該第二控制訊號產生該調整訊號；以及一相位調整電路，用以依據該調整訊號產生該第一時脈訊號以及該第二時脈訊號並調整該第一時脈訊號以及該第二時脈訊號之相位。
  2. 如請求項1所述的時脈資料回復裝置，其中該第一頻率濾波電路更包含：一第一三角積分調變器，用以累加該誤差訊號以產生一第一累加值，且依據該第一累加值以及一第一頻率臨界值輸出一第一調變訊號；一第一積分器，用以累加該第一調變訊號以產生一第 一積分訊號；以及一第一計數器，用以對該第一積分訊號進行計數以產生一第一計數訊號，其中該切換元件用以依據該第一計數訊號以及該第一切換訊號產生該第二控制訊號。
  3. 如請求項2所述的時脈資料回復裝置，其中該切換元件包含一乘法器或一第一開關。
  4. 如請求項3所述的時脈資料回復裝置，其中當該切換元件包含該乘法器時，該乘法器用以將該第一計數訊號以及該第一切換訊號進行相乘，以產生該第二控制訊號。
  5. 如請求項3所述的時脈資料回復裝置，其中當該切換元件包含該第一開關時，該第一開關用以依據該第一切換訊號導通以傳送該第一計數訊號，以產生該第二控制訊號。
  6. 如請求項2所述的時脈資料回復裝置，其中該第一頻率濾波電路更包含：一第二開關，用以依據一第二切換訊號導通，以將該第一調變訊號傳送至該第一積分器。
  7. 如請求項6所述的時脈資料回復裝置，其 中該第二開關於一第一模式下依據該第二切換訊號導通，且該第二開關於一第二模式下依據該第二切換訊號截止。
  8. 如請求項2所述的時脈資料回復裝置，更包含：一第二頻率濾波電路，用以依據該誤差訊號產生一第三控制訊號；以及一第二加法器，用以依據該第一控制訊號以及該第三控制訊號產生一第四控制訊號，其中該第一加法器更用以依據該第四控制訊號以及該第二控制訊號產生該調整訊號。
  9. 如請求項8所述的時脈資料回復裝置，其中該第二頻率濾波電路包含：一第二三角積分調變器，用以累加該誤差訊號以產生一第二累加值，且依據該第二累加值以及一第二頻率臨界值輸出一第二調變訊號；一第二積分器，用以累加該第二調變訊號以產生一第二積分訊號；以及一第二計數器，用以依據該第二積分訊號進行計數以產生該第三控制訊號。
  10. 如請求項9所述的時脈資料回復裝置，其中該第二頻率臨界值相異於該第一頻率臨界值。
  11. 如請求項9所述的時脈資料回復裝置，其中該第二頻率臨界值大於該第一頻率臨界值。
  12. 如請求項11所述的時脈資料回復裝置，其中該第二頻率臨界值實質上為該第一頻率臨界值的1000倍。
  13. 如請求項1所述的時脈資料回復裝置，其中當該第一頻率濾波電路操作於一第一模式時，該第一切換訊號位於一第一電壓位準，當該第一頻率濾波電路操作於一第二模式時，該第一切換訊號於該第一電壓位與一第二電壓位準之間切換，且該第一電壓位準不同於該第二電壓位準。
  14. 一種時脈資料回復方法，包含：藉由一資料分析電路的複數取樣器分別依據一第一時脈訊號以及一第二時脈訊號對一輸入資料取樣，並藉由該資料分析電路的一相位偵測器根據該些取樣器的取樣結果產生一誤差訊號；藉由一相位濾波電路依據該誤差訊號產生一第一控制訊號；藉由一第一頻率濾波電路的一切換元件依據該誤差訊號以及具有一第一週期的一第一切換訊號，以該第一週期輸出一第二控制訊號；藉由一第一加法器依據該第一控制訊號以及該第二控 制訊號產生一調整訊號；以及藉由一相位調整電路依據該調整訊號產生該第一時脈訊號以及該第二時脈訊號並調整該第一時脈訊號以及該第二時脈訊號之相位。
  15. 如請求項14所述的時脈資料回復方法，其中藉由該第一頻率濾波電路的該切換元件輸出該第二控制訊號包含：藉由一第一三角積分調變器累加該誤差訊號以產生一第一累加值；藉由該第一三角積分調變器依據該第一累加值以及一第一頻率臨界值輸出一第一調變訊號；藉由一第一積分器累加該第一調變訊號以產生一第一積分訊號；藉由一第一計數器對該第一積分訊號進行計數以產生一第一計數訊號；以及藉由該切換元件將該第一計數訊號以及該第一切換訊號進行相乘，以產生該第二控制訊號，其中該切換元件包含一乘法器。
  16. 如請求項14所述的時脈資料回復方法，其中藉由該第一頻率濾波電路的該切換元件輸出該第二控制訊號包含：藉由一第一三角積分調變器累加該誤差訊號以產生一第一累加值； 藉由該第一三角積分調變器依據該第一累加值以及一第一頻率臨界值輸出一第一調變訊號；藉由一第一積分器累加該第一調變訊號以產生一第一積分訊號；藉由一第一計數器對該第一積分訊號進行計數以產生一第一計數訊號；以及依據該第一切換訊號透過該切換元件傳送該第一計數訊號，以產生該第二控制訊號，其中該切換元件包含一第一開關。
  17. 如請求項14所述的時脈資料回復方法，更包含：藉由一第二頻率濾波電路依據該誤差訊號產生一第三控制訊號；藉由一第二加法器依據該第一控制訊號以及該第三控制訊號產生一第四控制訊號；以及藉由該第一加法器依據該第四控制訊號以及該第二控制訊號產生該調整訊號。
  18. 如請求項17所述的時脈資料回復方法，其中藉由該第二頻率濾波電路產生該第三控制訊號包含：藉由一第二三角積分調變器累加該誤差訊號以產生一第二累加值；藉由該第二三角積分調變器依據該第二累加值以及一第二頻率臨界值輸出一第二調變訊號； 藉由一第二積分器累加該第二調變訊號以產生一第二積分訊號；以及藉由一第二計數器對該第二積分訊號進行計數以產生該第三控制訊號。
  19. 如請求項18所述的時脈資料回復方法，其中該第二頻率臨界值大於該第一頻率臨界值。
  20. 如請求項14所述的時脈資料回復方法，更包含：於一第一模式下，維持該第一切換訊號為一第一電壓位準；以及於一第二模式下，切換該第一切換訊號於該第一電壓位準與一第二電壓位準之間，其中該第一電壓位準不同於該第二電壓位準。
TW106119095A 2017-05-03 2017-06-08 時脈資料回復裝置及方法 TWI635710B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/585,164 US10439793B2 (en) 2017-05-03 2017-05-03 Device and method for recovering clock and data
US15/585,164 2017-05-03

Publications (2)

Publication Number Publication Date
TWI635710B true TWI635710B (zh) 2018-09-11
TW201843936A TW201843936A (zh) 2018-12-16

Family

ID=64015541

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106119095A TWI635710B (zh) 2017-05-03 2017-06-08 時脈資料回復裝置及方法

Country Status (3)

Country Link
US (1) US10439793B2 (zh)
CN (1) CN108809304B (zh)
TW (1) TWI635710B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI743791B (zh) * 2020-05-18 2021-10-21 瑞昱半導體股份有限公司 多晶片系統、晶片與時脈同步方法
TWI815695B (zh) * 2021-11-23 2023-09-11 聯發科技股份有限公司 具有時鐘和資料恢復電路的電路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI757054B (zh) 2021-01-15 2022-03-01 瑞昱半導體股份有限公司 接收器及相關的訊號處理方法
WO2024045142A1 (zh) * 2022-09-01 2024-03-07 华为技术有限公司 一种通信装置以及信号采样方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI241776B (en) * 2004-10-11 2005-10-11 Realtek Semiconductor Corp Clock generator and data recovery circuit
US7149269B2 (en) * 2003-02-27 2006-12-12 International Business Machines Corporation Receiver for clock and data recovery and method for calibrating sampling phases in a receiver for clock and data recovery
US8803583B2 (en) * 2011-08-25 2014-08-12 Nec Corporation Polyphase clock generator
US20160112184A1 (en) * 2014-10-15 2016-04-21 Global Unichip Corporation Clock and data recovery circuit and method
US9509319B1 (en) * 2016-04-26 2016-11-29 Silab Tech Pvt. Ltd. Clock and data recovery circuit
TWI573401B (zh) * 2015-07-23 2017-03-01 財團法人成大研究發展基金會 估測抖動容忍度的時脈資料回復電路與方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2879763B2 (ja) * 1989-06-27 1999-04-05 ソニー株式会社 Ｐｌｌのチャージポンプ回路
JP3683120B2 (ja) * 1999-04-16 2005-08-17 松下電器産業株式会社 クロック再生装置
KR100335442B1 (ko) * 1999-05-26 2002-05-04 윤종용 디지털 클럭 복원 회로 및 방법
US6580376B2 (en) * 2000-07-10 2003-06-17 Silicon Laboratories, Inc. Apparatus and method for decimating a digital input signal
JP4124123B2 (ja) * 2001-08-16 2008-07-23 エヌエックスピー ビー ヴィ データ及びクロックリカバリ回路、並びに複数の上記回路を有する装置
US7546097B2 (en) * 2002-03-06 2009-06-09 Qualcomm Incorporated Calibration techniques for frequency synthesizers
JP4431015B2 (ja) * 2004-09-09 2010-03-10 株式会社ルネサステクノロジ 位相同期ループ回路
JP2008011173A (ja) * 2006-06-29 2008-01-17 Nippon Telegr & Teleph Corp <Ntt> Ｃｄｒ回路
JP4264585B2 (ja) * 2007-04-27 2009-05-20 ソニー株式会社 同期回路およびその制御方法
US20090003501A1 (en) * 2007-06-29 2009-01-01 Gunter Steinbach Offset Error Mitigation in a Phase-Locked Loop Circuit with a Digital Loop Filter
US7777577B2 (en) * 2007-09-28 2010-08-17 Texas Instruments Incorporated Dual path phase locked loop (PLL) with digitally programmable damping
KR101224890B1 (ko) * 2007-11-05 2013-01-22 삼성전자주식회사 투 포인트 모듈레이션을 수행하는 위상 동기 루프 회로 및그 이득 조정 방법
KR20100129017A (ko) * 2009-05-29 2010-12-08 칭화대학교 지연 동기 루프 및 이를 포함하는 전자 장치
US8497716B2 (en) * 2011-08-05 2013-07-30 Qualcomm Incorporated Phase locked loop with phase correction in the feedback loop
TWI535213B (zh) * 2014-10-15 2016-05-21 創意電子股份有限公司 時脈資料回復電路與方法
CN110729997B (zh) * 2015-09-16 2023-10-20 华为技术有限公司 锁相环电路、数据恢复电路及锁相环电路的控制方法
CN105720972B (zh) * 2016-01-15 2019-02-01 北京大学（天津滨海）新一代信息技术研究院 用于高速数据传输接收器的投机式时钟数据恢复电路系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7149269B2 (en) * 2003-02-27 2006-12-12 International Business Machines Corporation Receiver for clock and data recovery and method for calibrating sampling phases in a receiver for clock and data recovery
TWI241776B (en) * 2004-10-11 2005-10-11 Realtek Semiconductor Corp Clock generator and data recovery circuit
US8803583B2 (en) * 2011-08-25 2014-08-12 Nec Corporation Polyphase clock generator
US20160112184A1 (en) * 2014-10-15 2016-04-21 Global Unichip Corporation Clock and data recovery circuit and method
TWI573401B (zh) * 2015-07-23 2017-03-01 財團法人成大研究發展基金會 估測抖動容忍度的時脈資料回復電路與方法
US9509319B1 (en) * 2016-04-26 2016-11-29 Silab Tech Pvt. Ltd. Clock and data recovery circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Patrik Larsson, "A 2-1600-MHz CMOS Clock Recovery PLL with Low-Vdd Capability", IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 34, NO. 12, DECEMBER 1999, page 1951-1960 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI743791B (zh) * 2020-05-18 2021-10-21 瑞昱半導體股份有限公司 多晶片系統、晶片與時脈同步方法
TWI815695B (zh) * 2021-11-23 2023-09-11 聯發科技股份有限公司 具有時鐘和資料恢復電路的電路

Also Published As

Publication number Publication date
TW201843936A (zh) 2018-12-16
US10439793B2 (en) 2019-10-08
US20180323956A1 (en) 2018-11-08
CN108809304A (zh) 2018-11-13
CN108809304B (zh) 2022-01-21

Similar Documents

Publication Publication Date Title
TWI635710B (zh) 時脈資料回復裝置及方法
TWI535213B (zh) 時脈資料回復電路與方法
US8947172B2 (en) Polar transmitter having frequency modulating path with interpolation in compensating feed input and related method thereof
US8174293B2 (en) Time to digital converter
US10009166B2 (en) Hybrid clock data recovery circuit and receiver
US8284885B2 (en) Clock and data recovery circuits
US8330509B2 (en) Suppression of low-frequency noise from phase detector in phase control loop
US8036614B2 (en) Replica DLL for phase resetting
JP6643622B2 (ja) クロックデータリカバリ装置と位相制御方法
Liang et al. Loop gain adaptation for optimum jitter tolerance in digital CDRs
US8184762B2 (en) Digital phase lock loop with multi-phase master clock
EP2249534A1 (en) Phase synchronization device and phase synchronization method
JP2008263508A (ja) クロックアンドデータリカバリ回路
JP2006254440A (ja) 線形位相誤差検出に関する方法及び装置
JP4971861B2 (ja) クロックアンドデータリカバリ回路
TWI681634B (zh) 時脈資料回復電路
TWI649973B (zh) 時鐘資料恢復電路及利用其之通信裝置
US9088465B2 (en) Receiver circuit
US10425123B2 (en) Parts-per-million detection apparatus and method
Adrang et al. Modeling of jitter in bang-bang CDR with Fourier series analysis
Bae et al. A low-power pulse position modulation transceiver
CN110611496B (zh) 时脉数据回复装置与相位控制方法
Park et al. A built-in self-test circuit for jitter tolerance measurement in high-speed wireline receivers
KR101700745B1 (ko) 클록 주파수 체배기 및 이를 포함하는 클록/데이터 복원 회로
CN114785364B (zh) 接收器及相关的信号处理方法