TWI649973B - 時鐘資料恢復電路及利用其之通信裝置 - Google Patents

時鐘資料恢復電路及利用其之通信裝置 Download PDF

Info

Publication number
TWI649973B
TWI649973B TW106137543A TW106137543A TWI649973B TW I649973 B TWI649973 B TW I649973B TW 106137543 A TW106137543 A TW 106137543A TW 106137543 A TW106137543 A TW 106137543A TW I649973 B TWI649973 B TW I649973B
Authority
TW
Taiwan
Prior art keywords
signal
clock
phase
clock signal
data recovery
Prior art date
Application number
TW106137543A
Other languages
English (en)
Other versions
TW201919342A (zh
Inventor
巫朝發
Original Assignee
北京集創北方科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 北京集創北方科技股份有限公司 filed Critical 北京集創北方科技股份有限公司
Priority to TW106137543A priority Critical patent/TWI649973B/zh
Application granted granted Critical
Publication of TWI649973B publication Critical patent/TWI649973B/zh
Publication of TW201919342A publication Critical patent/TW201919342A/zh

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一種時鐘資料恢復電路，具有一時鐘資料恢復單元及一環路增益控制模組，該時鐘資料恢復單元係依一增益控制信號控制一環路頻寬以依一資料信號產生一時鐘信號，且該環路增益控制模組係用以依該資料信號之一雜訊統計結果決定該增益控制信號的數值，以使該環路頻寬維持固定。

Description

<title lang="zh">時鐘資料恢復電路及利用其之通信裝置</title><technical-field><p>本發明係關於一種時鐘資料恢復電路，特別是關於一種具有適應性環路頻寬調節機制的時鐘資料恢復電路。</p></technical-field><background-art><p>請參照圖1，其繪示一習知應用於高速串列資料通信之時鐘資料恢復電路之方塊圖。如圖1所示，該時鐘資料恢復電路具有一二進制相位偵測器11、一比例增益單元12、一積分器13、一加法器14及一壓控振盪器15。</p><p>於操作時，該時鐘資料恢復電路會依一資料信號RX_DATA，其載有一微小振幅的時鐘信號，以產生一回復時鐘信號RCLK，其中回復時鐘信號RCLK係與該微小振幅的時鐘信號具有相同的頻率。</p><p>然而，由於二進制相位偵測器11所具有的非線性特性會導致其環路頻寬受資料信號RX_DATA的雜訊影響，且其環路頻寬與雜訊大小係成反比例關係，也就是說，雜訊幅度越大，環路頻寬越窄。也就是說，時鐘資料恢復電路的環路頻寬直接決定了其雜訊的容忍度。</p><p><img he="51" wi="427" img-format="jpg" id="i0004" img-content="drawing" orientation="portrait" inline="no" file="TWI649973B_D0001.tif" />一般的二進位時鐘資料恢復電路的開環傳輸函數可表示如下： </p><p><p>其中， <img he="21" wi="33" img-format="jpg" id="i0006" img-content="drawing" orientation="portrait" inline="no" file="TWI649973B_D0002.tif" />代表一時鐘資料恢復電路的開環傳輸函數， <img he="15" wi="12" img-format="jpg" id="i0006" img-content="drawing" orientation="portrait" inline="no" file="TWI649973B_D0003.tif" />代表一複數頻率(complex frequency)， <img he="25" wi="25" img-format="jpg" id="i0006" img-content="drawing" orientation="portrait" inline="no" file="TWI649973B_D0004.tif" />代表一輸入資料的翻轉比例， <img he="25" wi="28" img-format="jpg" id="i0006" img-content="drawing" orientation="portrait" inline="no" file="TWI649973B_D0005.tif" />代表輸入資料雜訊的標準差， <img he="24" wi="21" img-format="jpg" id="i0006" img-content="drawing" orientation="portrait" inline="no" file="TWI649973B_D0006.tif" />代表該時鐘資料恢復電路的一比例增益， <img he="24" wi="20" img-format="jpg" id="i0006" img-content="drawing" orientation="portrait" inline="no" file="TWI649973B_D0007.tif" />代表該時鐘資料恢復電路的一積分路徑時間常數， <img he="25" wi="21" img-format="jpg" id="i0006" img-content="drawing" orientation="portrait" inline="no" file="TWI649973B_D0008.tif" />代表該時鐘資料恢復電路的一環路更新周期， <img he="24" wi="23" img-format="jpg" id="i0006" img-content="drawing" orientation="portrait" inline="no" file="TWI649973B_D0009.tif" />代表該時鐘資料恢復電路的一環路延遲時間周期，且其中 <img he="25" wi="28" img-format="jpg" id="i0006" img-content="drawing" orientation="portrait" inline="no" file="TWI649973B_D0005.tif" />的大小直接決定了該時鐘資料恢復電路的一環路頻寬。請參照圖2，其繪示一習知二進位時鐘資料恢復電路的一實測結果。如圖2所示，在資料雜訊的幅度越大的情形下，該習知二進位時鐘資料恢復電路的環路頻寬就越窄。 </p><p>現有的解決方法包括：（1）以人為的方式調整一環路濾波器增益，以改變環路頻寬；（2）通過板級晶片測試獲得一環路頻寬，從而指導晶片內環路頻寬調節。</p><p>然而，方法(1)帶有盲目性，另外在應用環境改變時有不能自主調節的缺點；而方法(2)在大批量應用時其所需的測試工作量相當大。</p><p>為解決前述問題，本領域亟需一新穎的時鐘資料恢復電路。</p></background-art><disclosure><p>本發明之一目的在於揭露一種時鐘資料恢復電路，其可藉由變動一輔助時鐘信號的相位獲得一輸入資料的雜訊分佈。</p><p>本發明之另一目的在於揭露一種時鐘資料恢復電路，其可自動依一輸入資料的雜訊分佈自我調節一環路頻寬，以使該環路頻寬維持固定。</p><p>本發明之另一目的在於揭露一種時鐘資料恢復電路，其可依一環路增益控制模組提高一時鐘資料的雜訊容忍性。</p><p>本發明之又一目的在於揭露一種時鐘資料恢復電路，其可在一次頻寬調節作業結束後關閉一環路增益控制模組以節省功耗。</p><p>為達前述目的，一種時鐘資料恢復電路乃被提出，其具有：</p><p>一時鐘資料恢復單元，係用以依一增益控制信號控制一環路頻寬以依一資料信號產生一時鐘信號；以及</p><p>一環路增益控制模組，係用以依該資料信號之一雜訊統計結果決定該增益控制信號的數值，以使該環路頻寬維持固定。</p><p>為達前述目的，另一種時鐘資料恢復電路乃被提出，其具有：</p><p>一第一相位偵測器，具有一第一資料信號輸入端、一第一時鐘信號輸入端及一第一相位偵測輸出端，該第一資料信號輸入端係用以接收一資料信號，該第一時鐘信號輸入端係用以接收一時鐘信號，且該第一相位偵測輸出端係用以提供一第一相位差輸出信號；</p><p>一環路濾波器，具有一濾波輸入端、一增益控制端及一濾波輸出端，且其內具一低通濾波電路，其中，該濾波輸入端係與該第一相位偵測輸出端耦接以接收該第一相位差輸出信號，該增益控制端係用以與一增益控制信號耦接以決定該低通濾波電路之一增益值，且該濾波輸出端係與該低通濾波電路之一輸出端耦接以提供一控制電壓信號；</p><p>一振盪單元，具有一控制電壓輸入端及一時鐘信號輸出端，該控制電壓輸入端係與該控制電壓信號耦接，該時鐘信號輸出端係用以提供該時鐘信號，其中該時鐘信號之一頻率係由該控制電壓信號之一電壓值決定；以及</p><p>一環路增益控制模組，其具有：</p><p>一第二相位偵測器，具有一第二資料信號輸入端、一第二時鐘信號輸入端及一第二相位偵測輸出端，該第二資料信號輸入端係用以接收該資料信號，該第二時鐘信號輸入端係用以接收一第一輔助時鐘信號，且該第二相位偵測輸出端係用以提供一第二相位差輸出信號，其中該第一輔助時鐘信號和該時鐘信號之間具有一第一相位差；</p><p>一上/下計數器，具有一計數方向控制端、一計數觸發端及一計數輸出端，該計數方向控制端係該第二相位差輸出信號耦接，該計數觸發端係與一第二輔助時鐘信號耦接，且該計數輸出端係用以輸出一計數值信號，其中該第二輔助時鐘信號和該時鐘信號之間具有一第二相位差；以及</p><p>一雜訊分布統計模組，具有一相位偏移信號輸入端、一工作時鐘輸入端及一增益控制信號輸出端，該相位偏移信號輸入端係用以接收該計數值信號，該工作時鐘輸入端係與該第二輔助時鐘信號耦接，且該增益控制信號輸出端係用以輸出該增益控制信號；</p><p>於操作時，該第一輔助時鐘信號和該時鐘信號之間的所述第一相位差會在一段時間內具有複數個不同數值，以使該雜訊分布統計模組在該段時間內對該計數值信號進行一分布統計計算以產生一分布統計結果，並對該分布統計結果進行一轉換運算以產生該增益控制信號之一數值。</p><p>在一實施例中，該第一相位偵測器係一二進制相位偵測器，係以二種電位狀態分別代表一相位領先狀態和一相位落後狀態。</p><p>在一實施例中，該環路濾波器係一數位濾波器或一類比濾波器。</p><p>在一實施例中，該振盪單元係一壓控振盪器或一數位至相位轉換器。</p><p>在一實施例中，該第二相位偵測器係一二進制相位偵測器，係以二種電位狀態分別代表一相位領先狀態和一相位落後狀態。</p><p>在一實施例中，該轉換運算包含一線性轉換函數或一對照表。</p><p>在一實施例中，所述之具有適應性環路頻寬調整機制的時鐘資料恢復電路進一步具有一輔助時鐘產生電路以產生該第一輔助時鐘信號和該第二輔助時鐘信號。</p><p>在一實施例中，該輔助時鐘產生電路包括一相位內插器。</p><p>在一實施例中，該輔助時鐘產生電路包括一延遲鎖相迴路。</p><p>在一實施例中，該輔助時鐘產生電路包括一延遲電路。</p><p>為達前述目的，本發明進一步提出一種通信裝置，其具有如前述之時鐘資料恢復電路。</p><p>為使 貴審查委員能進一步瞭解本發明之結構、特徵及其目的，茲附以圖式及較佳具體實施例之詳細說明如後。</p></disclosure><mode-for-invention><p>請參照圖3，其繪示本發明之時鐘資料恢復電路之一實施例方塊圖。</p><p>如圖3所示，該時鐘資料恢復電路包括一第一相位偵測器100、一環路濾波器110、一振盪單元120及一環路增益控制模組130。</p><p>第一相位偵測器100，係一二進制相位偵測器，且其係以二種電位狀態分別代表一相位領先狀態和一相位落後狀態。第一相位偵測器100具有一第一資料信號輸入端、一第一時鐘信號輸入端及一第一相位偵測輸出端，該第一資料信號輸入端係用以接收一資料信號RX_DATA，該第一時鐘信號輸入端係用以接收一時鐘信號CLK，且該第一相位偵測輸出端係用以提供一第一相位差輸出信號PD1。</p><p>環路濾波器110，係一數位濾波器或一類比濾波器，其具有一濾波輸入端、一增益控制端及一濾波輸出端，且其內具一低通濾波電路，其中，該濾波輸入端係與該第一相位偵測輸出端耦接以接收該第一相位差輸出信號PD1，該增益控制端係用以與一增益控制信號GAIN_CNTL耦接以決定該低通濾波電路之一增益值，且該濾波輸出端係與該低通濾波電路之一輸出端耦接以提供一控制電壓信號VC。</p><p>振盪單元120，係一壓控振盪器或一數位至相位轉換器，其具有一控制電壓輸入端及一時鐘信號輸出端，該控制電壓輸入端係與該控制電壓信號VC耦接，該時鐘信號輸出端係用以提供該時鐘信號CLK，其中該時鐘信號CLK之一頻率係由該控制電壓信號VC之一電壓值決定。</p><p>環路增益控制模組130具有一第二相位偵測器131、一上/下計數器132及一雜訊分布統計模組133。</p><p>第二相位偵測器131，係一二進制相位偵測器，且其係以二種電位狀態分別代表一相位領先狀態和一相位落後狀態。第二相位偵測器131具有一第二資料信號輸入端、一第二時鐘信號輸入端及一第二相位偵測輸出端，該第二資料信號輸入端係用以接收該資料信號RX_DATA，該第二時鐘信號輸入端係用以接收一第一輔助時鐘信號AUX_CLK1，且該第二相位偵測輸出端係用以提供一第二相位差輸出信號PD2，其中第一輔助時鐘信號AUX_CLK1和時鐘信號CLK之間具有一第一相位差。</p><p>上/下計數器132具有一計數方向控制端、一計數觸發端及一計數輸出端，該計數方向控制端係該第二相位差輸出信號PD2耦接，該計數觸發端係與一第二輔助時鐘信號AUX_CLK2耦接，且該計數輸出端係用以輸出一計數值信號SCOUNT，其中第二輔助時鐘信號AUX_CLK2和時鐘信號CLK之間具有一第二相位差，該第二相位差可和該第一相位差相同或不相同。關於第一輔助時鐘信號AUX_CLK1和第二輔助時鐘信號AUX_CLK2之產生，請參照圖4。如圖4所示，一輔助時鐘產生電路140係用以依時鐘信號CLK產生第一輔助時鐘信號AUX_CLK1和第二輔助時鐘信號AUX_CLK2，且輔助時鐘產生電路140可包含一相位內插器、一延遲鎖相迴路或一延遲電路。</p><p>雜訊分布統計模組133具有一相位偏移信號輸入端、一工作時鐘輸入端及一增益控制信號輸出端，該相位偏移信號輸入端係用以接收該計數值信號SCOUNT，該工作時鐘輸入端係與該第二輔助時鐘信號AUX_CLK2耦接，且該增益控制信號輸出端係用以輸出該增益控制信號GAIN_CNTL。</p><p>於操作時，第一輔助時鐘信號AUX_CLK1和時鐘信號CLK之間的所述第一相位差會在一段時間內具有複數個不同數值，以使雜訊分布統計模組133在該段時間內對計數值信號SCOUNT進行一分布統計計算以產生一分布統計結果，其原理請參照圖5，其繪示第一輔助時鐘信號AUX_CLK1在一段時間內變換複數個不同數值以取得第一輔助時鐘信號AUX_CLK1和資料信號RX_DATA之間的相位關係(領先或落後)的一統計結果(例如但不限於為一標準偏差值)的工作波形示意圖。在獲得該分布統計結果後，雜訊分布統計模組133即對該分布統計結果進行一轉換運算以產生該增益控制信號GAIN_CNTL之一數值，其中該轉換運算可包含一線性轉換函數或一對照表，從而使該時鐘資料恢復電路的環路頻寬維持固定。請參照圖6，其繪示本發明之具有適應性環路頻寬調整機制的時鐘資料恢復電路之一實測結果，如圖6所示，在各種不同資料雜訊的條件下，本發明之具有適應性環路頻寬調整機制的時鐘資料恢復電路均能使環路頻寬維持固定。</p><p>另外，環路增益控制模組130可在完成一次頻寬調節作業結束後停止工作，或每間隔一段時間執行一次頻寬調節作業，以節省電路的功耗。</p><p>另外，依本發明所能獲致的技術效果，本發明的時鐘資料恢復電路乃可應用於V-by-one(一種平板顯示器的信號傳輸接口標準)高速串列資料通信、HDMI（high definition multimedia interface；高畫質多媒體介面）資料通信、EDP (embedded display port；嵌入式顯示埠) 資料通信、PCIE（peripheral component interconnect-express快速型周邊部件互連）資料通信及USB（universal serial bus；通用序列匯流排）資料通信等領域的通信裝置中。</p><p>藉由前述所揭露的設計，本發明乃可提供以下優點：</p><p>1.本發明之時鐘資料恢復電路可藉由變動一輔助時鐘信號的相位獲得一輸入資料的雜訊分佈。</p><p>2.本發明之時鐘資料恢復電路可自動依一輸入資料的雜訊分佈自我調節一環路頻寬，以使該環路頻寬維持固定。</p><p>3.本發明之時鐘資料恢復電路可依一環路增益控制模組提高一時鐘資料的雜訊容忍性。</p><p>4.本發明之時鐘資料恢復電路可在一次頻寬調節作業結束後關閉一環路增益控制模組以節省功耗。</p><p>本案所揭示者，乃較佳實施例，舉凡局部之變更或修飾而源於本案之技術思想而為熟習該項技藝之人所易於推知者，俱不脫本案之專利權範疇。</p><p>綜上所陳，本案無論就目的、手段與功效，在在顯示其迥異於習知之技術特徵，且其首先發明合於實用，亦在在符合發明之專利要件，懇請 貴審查委員明察，並祈早日賜予專利，俾嘉惠社會，實感德便。</p></mode-for-invention><description-of-drawings><description-of-element><p>11‧‧‧二進制相位偵測器</p><p>12‧‧‧比例增益單元</p><p>13‧‧‧積分器</p><p>14‧‧‧加法器</p><p>15‧‧‧壓控振盪器</p><p>100‧‧‧第一相位偵測器</p><p>110‧‧‧環路濾波器</p><p>120‧‧‧振盪單元</p><p>130‧‧‧環路增益控制模組</p><p>131‧‧‧第二相位偵測器</p><p>132‧‧‧上/下計數器</p><p>133‧‧‧雜訊分布統計模組</p><p>140‧‧‧輔助時鐘產生電路</p></description-of-element><p>圖1繪示一習知應用於高速串列資料通信之時鐘資料恢復電路之方塊圖。</p><p>圖2繪示一習知二進位時鐘資料恢復電路的一實測結果。</p><p>圖3繪示本發明之時鐘資料恢復電路之一實施例方塊圖。</p><p>圖4繪示圖3之時鐘資料恢復電路所包含之一輔助時鐘產生電路。</p><p>圖5繪示圖3之第一輔助時鐘信號AUX_CLK1在一段時間內變換複數個不同數值以取得第一輔助時鐘信號AUX_CLK1和資料信號RX_DATA之間的相位關係的一統計結果的工作波形示意圖。</p><p>圖6繪示本發明之時鐘資料恢復電路之一實測結果。</p></description-of-drawings><bio-deposit /><sequence-list-text />

Claims (9)

  1. 一種時鐘資料恢復電路，其具有：一第一相位偵測器，具有一第一資料信號輸入端、一第一時鐘信號輸入端及一第一相位偵測輸出端，該第一資料信號輸入端係用以接收一資料信號，該第一時鐘信號輸入端係用以接收一時鐘信號，且該第一相位偵測輸出端係用以提供一第一相位差輸出信號；一環路濾波器，具有一濾波輸入端、一增益控制端及一濾波輸出端，且其內具一低通濾波電路，其中，該濾波輸入端係與該第一相位偵測輸出端耦接以接收該第一相位差輸出信號，該增益控制端係用以與一增益控制信號耦接以決定該低通濾波電路之一增益值，且該濾波輸出端係與該低通濾波電路之一輸出端耦接以提供一控制電壓信號；一振盪單元，具有一控制電壓輸入端及一時鐘信號輸出端，該控制電壓輸入端係與該控制電壓信號耦接，該時鐘信號輸出端係用以提供該時鐘信號，其中該時鐘信號之一頻率係由該控制電壓信號之一電壓值決定；以及一環路增益控制模組，其具有：一第二相位偵測器，具有一第二資料信號輸入端、一第二時鐘信號輸入端及一第二相位偵測輸出端，該第二資料信號輸入端係用以接收該資料信號，該第二時鐘信號輸入端係用以接收一第一輔助時鐘信號，且該第二相位偵測輸出端係用以提供一第二相位差輸出信號，其中該第一輔助時鐘信號和該時鐘信號之間具有一第一相位差；一上/下計數器，具有一計數方向控制端、一計數觸發端及一計數輸出端，該計數方向控制端係該第二相位差輸出信號耦接，該計數觸發端係與一第二輔助時鐘信號耦接，且該計數輸出端係用以輸出一計數值信號，其中該第二輔助時鐘信號和該時鐘信號之間具有一第二相位差；以及一雜訊分布統計模組，具有一相位偏移信號輸入端、一工作時鐘輸入端及一增益控制信號輸出端，該相位偏移信號輸入端係用以接收該計數值信號， 該工作時鐘輸入端係與該第二輔助時鐘信號耦接，且該增益控制信號輸出端係用以輸出該增益控制信號；於操作時，該第一輔助時鐘信號和該時鐘信號之間的所述第一相位差會在一段時間內具有複數個不同數值，以使該雜訊分布統計模組在該段時間內對該計數值信號進行一分布統計計算以產生一分布統計結果，並對該分布統計結果進行一轉換運算以產生該增益控制信號之一數值。
  2. 如申請專利範圍第1項所述之時鐘資料恢復電路，其中該第一相位偵測器係一二進制相位偵測器，係以二種電位狀態分別代表一相位領先狀態和一相位落後狀態。
  3. 如申請專利範圍第1項所述之時鐘資料恢復電路，其中該環路濾波器係一數位濾波器或一類比濾波器。
  4. 如申請專利範圍第1項所述之時鐘資料恢復電路，其中該振盪單元係一壓控振盪器或一數位至相位轉換器。
  5. 如申請專利範圍第1項所述之時鐘資料恢復電路，其中該第二相位偵測器係一二進制相位偵測器，係以二種電位狀態分別代表一相位領先狀態和一相位落後狀態。
  6. 如申請專利範圍第1項所述之時鐘資料恢復電路，其中該轉換運算包含一線性轉換函數或一對照表。
  7. 如申請專利範圍第1項所述之時鐘資料恢復電路，其進一步具有一輔助時鐘產生電路以產生該第一輔助時鐘信號和該第二輔助時鐘信號。
  8. 如申請專利範圍第7項所述之時鐘資料恢復電路，其中該輔助時鐘產生電路包括一相位內插器、一延遲鎖相迴路或一延遲電路。
  9. 一種通信裝置，其具有如申請專利範圍第1至8項中之任一項所述之時鐘資料恢復電路。
TW106137543A 2017-10-31 2017-10-31 時鐘資料恢復電路及利用其之通信裝置 TWI649973B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW106137543A TWI649973B (zh) 2017-10-31 2017-10-31 時鐘資料恢復電路及利用其之通信裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106137543A TWI649973B (zh) 2017-10-31 2017-10-31 時鐘資料恢復電路及利用其之通信裝置

Publications (2)

Publication Number Publication Date
TWI649973B true TWI649973B (zh) 2019-02-01
TW201919342A TW201919342A (zh) 2019-05-16

Family

ID=66213841

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106137543A TWI649973B (zh) 2017-10-31 2017-10-31 時鐘資料恢復電路及利用其之通信裝置

Country Status (1)

Country Link
TW (1) TWI649973B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI746295B (zh) * 2020-01-16 2021-11-11 聯發科技股份有限公司 時鐘和資料恢復電路及其信號處理方法
US11349485B2 (en) 2019-01-28 2022-05-31 Mediatek Inc. Clock and data recovery and associated signal processing method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7149914B1 (en) * 2003-09-26 2006-12-12 Altera Corporation Clock data recovery circuitry and phase locked loop circuitry with dynamically adjustable bandwidths
US20150067392A1 (en) * 2013-09-02 2015-03-05 Samsung Electronics Co., Ltd. Clock data recovery device and display device including the same
US9032274B2 (en) * 2013-02-14 2015-05-12 Advanced Micro Devices, Inc. Method and apparatus for clock and data recovery
TWI532327B (zh) * 2014-09-17 2016-05-01 國立交通大學 嵌入決策回授等化器之相位偵測裝置與時脈資料回復電路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7149914B1 (en) * 2003-09-26 2006-12-12 Altera Corporation Clock data recovery circuitry and phase locked loop circuitry with dynamically adjustable bandwidths
US9032274B2 (en) * 2013-02-14 2015-05-12 Advanced Micro Devices, Inc. Method and apparatus for clock and data recovery
US20150067392A1 (en) * 2013-09-02 2015-03-05 Samsung Electronics Co., Ltd. Clock data recovery device and display device including the same
TWI532327B (zh) * 2014-09-17 2016-05-01 國立交通大學 嵌入決策回授等化器之相位偵測裝置與時脈資料回復電路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11349485B2 (en) 2019-01-28 2022-05-31 Mediatek Inc. Clock and data recovery and associated signal processing method
TWI746295B (zh) * 2020-01-16 2021-11-11 聯發科技股份有限公司 時鐘和資料恢復電路及其信號處理方法

Also Published As

Publication number Publication date
TW201919342A (zh) 2019-05-16

Similar Documents

Publication Publication Date Title
US8686773B1 (en) In-system margin measurement circuit
TWI646426B (zh) 用於串列ｉ／ｏ接收器之未等化時脈資料恢復的設備、系統與方法
US8570881B2 (en) Transmitter voltage and receiver time margining
TW200937925A (en) Clock data recovery device
TWI649973B (zh) 時鐘資料恢復電路及利用其之通信裝置
WO2012147258A1 (ja) チャネル間スキュー調整回路
TWI423203B (zh) 時序控制器及其時脈信號偵測電路
TW201843936A (zh) 時脈資料回復裝置及方法
Liang et al. Loop gain adaptation for optimum jitter tolerance in digital CDRs
US20240056084A1 (en) Digital phase locked loop and methods of operating same
JPWO2014178314A1 (ja) 送信装置、受信装置、送受信システム、送信方法、及び受信方法
EP4224715A1 (en) Circuit and method for digital clock data recovery
He et al. A CMOS mixed-signal clock and data recovery circuit for OIF CEI-6G+ backplane transceiver
CN105024701A (zh) 一种用于杂散抑制的分频比调制器
US10672438B2 (en) Dynamic reconfigurable dual power I/O receiver
US7629816B1 (en) Method and apparatus for pre-clocking
TWI648954B (zh) 具有適應性環路頻寬調整機制的時鐘資料恢復電路及利用其之通信裝置
US8269533B2 (en) Digital phase-locked loop
JP6427967B2 (ja) データ受信機、入出力装置、ジッタ測定装置およびジッタ測定方法
KR102265187B1 (ko) 클럭 복구 회로
CN115378567B (zh) 时钟同步电路、时钟同步方法及电子设备
US20240223171A1 (en) Controlling Duty Cycle Distortion with Digital Circuit
KR20240085814A (ko) 메모리 인터페이스를 위한 듀티 싸이클 모니터링 방법 및 장치
KR20110138140A (ko) 동작 주파수에 대한 루프 대역폭 의존성을 가지는 지연고정루프
JP2002314516A (ja) クロック復元回路および受信回路