JP6369866B2 - 時間測定装置 - Google Patents

Description

本発明は、時間測定装置に関する。

開始トリガ信号と停止トリガ信号の時間間隔を測定する際、開始トリガ信号のアップエッジのタイミング（立ち上がりのタイミング）と停止トリガ信号のアップエッジのタイミングとの間に、基準クロックのゼロクロスが何回あったかをカウンタを用いて計数する。この方式では、基準クロックの周期の整数倍の分解能しか得られない。そこで、クロック周期未満の測定分解能を得るべく様々な方法が提案されている。

図２０は、クロック周期未満の測定分解能を得ることが可能な従来の時間測定装置の概略構成図であり、図２１は、図２０の時間測定装置の動作説明図である（例えば特許文献１参照）。図２０の時間測定装置では、コンデンサＣを予め一定電圧に充電しておく。そして、トリガパルスを受けたタイミングでスイッチＳＷをオンにしてコンデンサＣを定電流回路に接続し、コンデンサＣの蓄積電荷の放電を開始する。放電は、トリガパルスの後に基準クロックを受けたタイミング（基準クロックのアップエッジタイミング）で、スイッチＳＷのターンオフにより停止する。放電によるコンデンサＣの両極間の電圧変化ΔＶをＡＤ変換器により読み取る。定電流回路を用いて放電される積分電荷量は放電時間に比例するため、電圧ΔＶは、トリガパルスと基準クロックとの時間差ΔＴに対応した値を持つ。故に、電圧ΔＶからクロック周期未満の時間間隔についての情報が得られる。

特開平５−１５００５６号公報

図２０の構成では、基準クロックの周期として１０ナノ秒程度が採用され（即ちクロック周波数は１００ＭＨｚ程度とされ）、時間間隔の実質的な測定精度（測定分解能）は２５ピコ秒程度にとどまる。これは、主として以下の理由によるものである。即ち、スイッチＳＷのターンオン／ターンオフには、ナノ秒オーダーの時間がかかるので、その時間分、測定分解能が悪くなる。これと関連するが、スイッチＳＷを含む回路の特性上、コンデンサＣの放電の開始直後及び終了直前（図２１の破線楕円２０１１及び２０１２の部分）においてコンデンサＣの電圧低下の直線性が得難く、理想的な電圧情報ΔＶを得ることができない。これらの事情により、図２０の構成において、クロック周波数を１００ＭＨｚより高めたとしても、結局、スイッチＳＷの応答性能やコンデンサ電圧低下の非直線性がボトルネックとなって、時間間隔の実質的な測定精度（測定分解能）を向上させることが難しい。

例えば、Ｘ線自由電子レーザ加速器においては、パルス動作するビームチョッパのタイミングを１ピコ秒以下の精度で安定させることが要求され、図２０の構成では、このような要求への対応が難しい。

そこで本発明は、２つの信号の時間間隔の測定精度向上に寄与する時間測定装置を提供することを目的とする。

本発明に係る時間測定装置は、各々がパルス状の第１対象信号及び第２対象信号の入力タイミングの時間間隔を測定する時間測定装置であって、所定のクロック周波数及びクロック周期のクロック信号を用い、前記クロック周期を単位として前記時間間隔を検出する周期数検出部と、前記第１及び第２対象信号の内の少なくとも一方をフィルタ対象信号として受けて前記フィルタ対象信号から前記クロック周波数の信号成分を抽出するバンドパスフィルタを有し、その抽出信号と前記クロック信号との位相差を検出する位相検出ユニットと、前記周期数検出部の検出結果と前記位相検出ユニットによる検出位相差を用い、前記クロック周期よりも小さな分解能にて前記時間間隔を求める演算部と、を備えたことを特徴とする。

パルス状のフィルタ対象信号はクロック周波数を含む様々な周波数の信号成分を内包しているため、バンドパスフィルタを用いることで、フィルタ対象信号からクロック周波数の信号成分を抽出することが可能である。この抽出信号とクロック信号との位相差は、前記時間間隔の内の、前記クロック周期よりも小さな時間成分を表しているため、前記周期数検出部の検出結果と前記位相検出ユニットによる検出位相差を用いれば、前記クロック周期よりも小さな分解能にて前記時間間隔を求めることが可能である。前記時間間隔の内の、前記クロック周期よりも小さな時間成分を測定するに際し、スイッチＳＷ（図２０）のような部品に頼る必要がないため、当該時間間隔を高精度で測定することが可能となる。

本発明によれば、そこで本発明は、２つの信号の時間間隔の測定精度向上に寄与する時間測定装置を提供することが可能である。

本発明の第１実施形態に係る時間測定装置のブロック図である。 本発明の第１実施形態に係り、時間測定装置内の各部の信号波形を示す図である。 位相検出部の出力特性の説明図である。 本発明の第２実施形態に係る位相検出方法の原理説明図である。 本発明の第２実施形態に係る時間測定装置のブロック図である。 図５の開始側トリガ検出部の内部構成図である。 図５の開始側位相検出ユニットの内部構成図である。 図５の開始側位相検出ユニット及び停止側位相検出ユニットで検出されるべき位相の説明図である。 図５の開始側トリガ検出部の入出力信号及び内部信号の説明図である。 図５の開始側トリガ検出部の入出力信号及び内部信号の説明図である。 図５の開始側トリガ検出部の入出力信号及び内部信号の説明図である。 図５の開始側トリガ検出部の入出力信号及び内部信号の説明図である。 図５の停止側トリガ検出部の内部構成図である。 図５の停止側位相検出ユニットの内部構成図である。 図５の停止側トリガ検出部の入出力信号及び内部信号の説明図である。 図５の停止側トリガ検出部の入出力信号及び内部信号の説明図である。 図５の停止側トリガ検出部の入出力信号及び内部信号の説明図である。 図５の停止側トリガ検出部の入出力信号及び内部信号の説明図である。 図５のカウンタ部の内部構成図である。 従来の時間測定装置の概略構成図である。 図２０の時間測定装置の動作説明図である。

以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量又は部材等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量又は部材等の名称を省略又は略記することがある。

＜＜第１実施形態＞＞
本発明の第１実施形態を説明する。図１は、第１実施形態に係る時間測定装置（時間間隔測定装置）のブロック図である。図１の時間測定装置は、符号１０、２０、３０、４０、５１及び５２によって参照される各部位を備える。

時間測定装置で取り扱われる任意の矩形波の信号（クロック信号のようなデジタル信号を含む）は、電圧信号であって、ローレベル又はローレベルよりも高いハイレベルの信号レベルを択一的にとる。矩形波の信号（クロック信号のようなデジタル信号を含む）において、信号レベルのローレベルからハイレベルへの遷移をアップエッジと表現し、その遷移のタイミングをアップエッジタイミングと表現する。

時間測定装置には、開始トリガ信号trig_str及び停止トリガ信号trig_stpが入力されると共に、所定のクロック周波数及びクロック周期Ｔ_ＲＦを有するクロック信号clkが入力される。開始トリガ信号trig_str及び停止トリガ信号trig_stpの夫々は、パルス状の矩形波信号である。クロック信号clkを発生するクロック発生器（不図示）が時間測定装置に内包されていても良い。停止トリガ信号trig_stpは、開始トリガ信号trig_strよりも後に時間測定装置に入力される。本実施形態において、クロック信号clkのクロック周波数は５．７ＧＨｚ（ギガヘルツ）であるとする。従って、クロック周期Ｔ_ＲＦは約１７５ピコ秒である。

開始トリガ信号trig_strは、信号分配器５１を介して開始側位相検出ユニット１０に入力され、停止トリガ信号trig_stpは、信号分配器５２を介して停止側位相検出ユニット２０に入力される。信号分配器５１は、開始トリガ信号trig_strの信号強度を低減させた信号、即ち、信号強度が低減された開始トリガ信号trig_str’をカウンタ部３０に供給する。信号分配器５２は、停止トリガ信号trig_stpの信号強度を低減させた信号、即ち、信号強度が低減された停止トリガ信号trig_stp’をカウンタ部３０に供給する。信号分配器５１及び５２は信号の分配に使用される。後述のバンドパスフィルタの出力信号強度が低い場合には、入力信号（trig_str、trig_stp）の信号強度を大きくすることで信号対雑音比を向上することが可能である。このときには、信号分配器５１及び５２に論理信号用の減衰器を設けると良い。或いは、カウンタ部３０の内部にて開始トリガ信号及び停止トリガ信号の信号強度を低減させても良い（この場合、信号分配器５１及び５２における信号強度の低減機能は削除され得る）。

開始側位相検出ユニット１０は、クロック信号clkを基準とした開始トリガ信号trig_strの位相φstr（換言すれば、開始トリガ信号trig_strが時間測定装置に入力されたタイミングにおけるクロック信号clkの位相φstr）を検出及び出力する。停止側位相検出ユニット２０は、クロック信号clkを基準とした停止トリガ信号trig_stpの位相φstp（換言すれば、停止トリガ信号trig_stpが時間測定装置に入力されたタイミングにおけるクロック信号clkの位相φstp）を検出及び出力する。本実施形態では、位相φstr及びφstpの単位を度にて表す。つまり、位相φstr及びφstpの夫々は、０°から３６０°までの何れかの値をとる。クロック信号clkを含む任意のクロック信号の位相も０°から３６０°までの何れかの値をとる。任意のクロック信号に関し、当該クロック信号のアップエッジタイミングにおいて当該クロック信号の位相が０°であると考える。

図２に、時間測定装置内の各部の信号波形を示す。位相φstrは、信号trig_strのアップエッジタイミングｔ_Ａと、信号trig_strのアップエッジタイミングｔ_Ａから見たクロック信号clkの直前のアップエッジタイミングｔ_Ａ’との時間差Ｔ_ＤＩＦＡに対し、“３６０／Ｔ_ＲＦ”を乗じたものであり、“φstr＝３６０×Ｔ_ＤＩＦＡ／Ｔ_ＲＦ”にて表される。但し、信号trig_strのアップエッジタイミングｔ_Ａと、クロック信号clkの或るアップエッジタイミングとが完全に一致している場合、位相φstrは０°である。 尚、本実施形態では、開始トリガ信号trig_strのパルス幅（信号trig_strがハイレベルとなる区間）は、クロック周期Ｔ_ＲＦの３倍であると仮定している（停止トリガ信号についても同様）。

位相φstpは、信号trig_stpのアップエッジタイミングｔ_Ｂと、信号trig_stpのアップエッジタイミングｔ_Ｂから見たクロック信号clkの直前のアップエッジタイミングｔ_Ｂ’との時間差Ｔ_ＤＩＦＢに対し、“３６０／Ｔ_ＲＦ”を乗じたものであり、“φstp＝３６０×Ｔ_ＤＩＦＢ／Ｔ_ＲＦ”にて表される。但し、信号trig_stpのアップエッジタイミングｔ_Ｂと、クロック信号clkにおける或るアップエッジタイミングとが完全に一致している場合、位相φstpは０°である。

時間測定装置は、時間測定装置に対する開始トリガ信号trig_str及び停止トリガ信号trig_stpの入力タイミングの時間間隔Ｔ_ＩＮＴを求めることができる。 時間測定装置に対する開始トリガ信号trig_str及び停止トリガ信号trig_stpの入力タイミングは、夫々、タイミングｔ_Ａ及びｔ_Ｂである。つまり、時間間隔Ｔ_ＩＮＴはタイミングｔ_Ａ及びｔ_Ｂ間の時間差を表す。

カウンタ部３０は、信号trig_str’及びtrig_stp’とクロック信号clkとを用いて、開始トリガ信号及び停止トリガ信号の入力タイミング間におけるクロック信号clkのクロック数Ｎを計数する。より具体的には、カウンタ部３０は、タイミングｔ_Ａより後であって且つタイミングｔ_Ｂより前に、クロック信号clkのアップエッジが幾つ存在するかをカウントし、カウントした値をクロック数Ｎとして検出する。つまり、カウンタ部３０は、クロック周期Ｔ_ＲＦを単位（最小単位）として時間間隔Ｔ_ＩＮＴを検出し、カウンタ部３０にて検出される時間間隔Ｔ_ＩＮＴは（Ｔ_ＲＦ×Ｎ）となる。図２の例において“Ｎ＝８”である。図２の信号Ｓ_Ｎはカウンタ部３０の内部信号であり、信号Ｓ_Ｎ中のクロック数にて値Ｎが決定される。

カウンタ部３０に用いられるクロック信号の周波数として５．７ＧＨｚという高い周波数を用いることにより、カウンタ部３０における時間分解能を高めることができる。図２０に対応する従来構成では、１００ＭＨｚ（メガヘルツ）程度のクロック信号が用いられており、即ち、本実施形態で使用するクロック周波数よりも１／５７程度の低い周波数が用いられており、結果、時間分解能が高くない。本実施形態におけるカウンタ部３０は、例えば、高い周波数でも動作可能なフリップフロップをカスケード接続した回路にて実現される。

位相検出ユニット１０及び２０は、クロック周期より小さな時間分解能を達成するために、ＢＰＦ（バンドパスフィルタ）１１及び２１を用いて開始トリガ信号trig_str及び停止トリガ信号trig_stpからクロック周波数（５．７ＧＨｚ）の信号成分を抽出し、各抽出信号とクロック信号との位相差を検出する。ユニット１０及び２０の構成及び動作について詳説する。

開始側位相検出ユニット１０は、ＢＰＦ（バンドパスフィルタ）１１、リミッタ１２、位相検出部１３及びサンプリング部１４を備える。停止側位相検出ユニット２０は、ＢＰＦ（バンドパスフィルタ）２１、リミッタ２２、位相検出部２３及びサンプリング部２４を備える。ユニット１０及び２０は、入力信号が互いに異なるだけで、互いに同じ構成を有する。

ＢＰＦ１１は、開始トリガ信号trig_strに含まれる、所定の通過帯域内の信号成分を抽出して出力するバンドパスフィルタであり、ＢＰＦ２１は、停止トリガ信号trig_stpに含まれる、所定の通過帯域内の信号成分を抽出して出力するバンドパスフィルタである。上記通過帯域は、ＢＰＦ１１及び１２間で共通であり、クロック信号clkのクロック周波数を内包する。上記通過帯域がクロック周波数を内包しつつ、なるだけ狭い帯域となるようにＢＰＦ１１及び２１は形成される。例えば、空洞型ＢＰＦにてＢＰＦ１１及び２１を形成することができる。以下では、説明の具体化及び便宜上、特に記述無き限り、ＢＰＦ１１及び２１の出力信号がクロック周波数の信号成分（即ち、クロック信号の周波数成分）のみを有していると考える。

図２において、信号Ｓ_{ＢＰＦＡ１}はＢＰＦ１１の出力信号（抽出信号）である。つまり、信号Ｓ_{ＢＰＦＡ１}は、ＢＰＦ１１によって開始トリガ信号trig_strから抽出されたクロック周波数成分の信号である。信号Ｓ_{ＢＰＦＢ１}はＢＰＦ２１の出力信号（抽出信号）である。つまり、信号Ｓ_{ＢＰＦＢ１}は、ＢＰＦ２１によって停止トリガ信号trig_stpから抽出されたクロック周波数成分の信号である。信号Ｓ_{ＢＰＦＡ１}及びＳ_{ＢＰＦＢ１}の夫々は時間経過と共に振幅が変化する正弦波状の信号であり、その正弦波の周波数はクロック周波数と一致する。

開始トリガ信号trig_str及び停止トリガ信号trig_stpはパルス信号であるため、様々な周波数成分を含んでいる。従って、ＢＰＦ１１及び２１によって開始トリガ信号trig_str及び停止トリガ信号trig_stpからクロック信号の周波数成分を抽出すれば、クロック周波数を持つ正弦波状信号Ｓ_{ＢＰＦＡ１}及びＳ_{ＢＰＦＢ１}を得ることができる。図２では、開始トリガ信号trig_strのアップエッジタイミングを起点として、正弦波状信号Ｓ_{ＢＰＦＡ１}の振幅が徐々に増大した後に徐々に減少しているが、開始トリガ信号trig_strのアップエッジタイミングを起点とした正弦波状信号Ｓ_{ＢＰＦＡ１}の振幅変化の詳細は、ＢＰＦ１１のフィルタ特性に依存する。正弦波状信号Ｓ_{ＢＰＦＢ１}についても同様である。

正弦波状信号Ｓ_{ＢＰＦＡ１}及びＳ_{ＢＰＦＢ１}の夫々の信号レベルは、ゼロを基準にして正及び負間を振動する。タイミングｔ_Ａにおいて信号Ｓ_{ＢＰＦＡ１}の正弦波としての位相は０°であり、タイミングｔ_Ｂにおいて信号Ｓ_{ＢＰＦＢ１}の正弦波としての位相は０°である。図２において、信号Ｓ_{ＢＰＦＡ２}は、正弦波状信号Ｓ_{ＢＰＦＡ１}の信号レベルが０又は正であるときにハイレベルとなる一方で正弦波状信号Ｓ_{ＢＰＦＡ１}の信号レベルが負であるときにローレベルとなる矩形波状信号であり、信号Ｓ_{ＢＰＦＢ２}は、正弦波状信号Ｓ_{ＢＰＦＢ１}の信号レベルが０又は正であるときにハイレベルとなる一方で正弦波状信号Ｓ_{ＢＰＦＢ１}の信号レベルが負であるときにローレベルとなる矩形波状信号である。ユニット１０においてコンパレータ（不図示）を用いて正弦波状信号Ｓ_{ＢＰＦＡ１}から矩形波状信号Ｓ_{ＢＰＦＡ２}を生成することができ、ユニット２０においてコンパレータ（不図示）を用いて正弦波状信号Ｓ_{ＢＰＦＢ１}から矩形波状信号Ｓ_{ＢＰＦＢ２}を生成することができる。図２においては、正弦波状信号Ｓ_{ＢＰＦＡ１}の振幅の増減に伴って矩形波状信号Ｓ_{ＢＰＦＡ２}の振幅も増減しているが、実際の矩形波状信号Ｓ_{ＢＰＦＡ２}の振幅は一定でありうる（矩形波状信号Ｓ_{ＢＰＦＢ２}についても同様）。

リミッタ１２は、ＢＰＦ１１の出力信号の振幅を一定にする（ＢＰＦ１１の出力信号の振幅を一定値以下に制限する）リミット処理を実行し、リミッタ２２は、ＢＰＦ２１の出力信号の振幅を一定にする（ＢＰＦ２１の出力信号の振幅を一定値以下に制限する）リミット処理を実行する。リミッタ１２におけるリミット処理はＢＰＦ１１の出力信号の増幅機能を含んでいても良く、リミッタ２２におけるリミット処理はＢＰＦ２１の出力信号の増幅機能を含んでいても良い。リミッタ１２のリミット処理を経た後のＢＰＦ１１の出力信号が、第１比較信号として位相検出部１３に供給される。リミッタ２２のリミット処理を経た後のＢＰＦ２１の出力信号が、第１比較信号として位相検出部２３に供給される。位相検出部（１３、２３）の位相検出結果は、比較信号の電力に依存することがあるが、リミット処理により、位相検出部の電力依存性の影響が除去される。

位相検出部１３及び２３の夫々には、第２比較信号（基準信号）として、クロック信号clkが供給される。位相検出部１３及び２３の夫々に入力される第１比較信号は、第２比較信号としてのクロック信号clkと同じ周波数を有しているため、第１及び第２比較信号間で位相差を定義できる。

位相検出部１３及び２３の夫々は、第１及び第２比較信号の位相を比較して第１及び第２比較信号間の位相差を検出し、検出位相差に応じた電圧値を有する電圧信号を出力する（後述の他の位相検出部についても同様）。検出される第１及び第２比較信号間の位相差とは、第２比較信号の位相から見た第１比較信号の位相（換言すれば、第２比較信号を基準とした第１比較信号の位相）である。位相検出部１３にて検出される位相差が位相φstrに相当し、位相検出部２３にて検出される位相差が位相φstpに相当する。

位相検出部１３、２３における第１比較信号は、夫々、矩形波状信号Ｓ_{ＢＰＦＡ２}、Ｓ_{ＢＰＦＢ２}であって良い。この場合、位相検出部１３、２３内にて、又は、位相検出部１３、２３の前段回路（例えばリミッタ１２、２２）にて、正弦波状信号Ｓ_{ＢＰＦＡ１}、Ｓ_{ＢＰＦＢ１}から矩形波状信号Ｓ_{ＢＰＦＡ２}、Ｓ_{ＢＰＦＢ２}を生成すれば良い。この場合、位相検出部（１３、２３）はデジタル位相検出部と呼べる。デジタル位相検出部を用いることにより、高い直線性の実現、製品ごとのばらつきの抑制、及び、検出されるべき位相の温度特性の向上を目指す。

尚、位相検出部１３は、矩形波状信号Ｓ_{ＢＰＦＡ２}の位相とクロック信号clkの位相を比較する際、それらの信号に対し所定のローカル周波数（例えば４．７ＧＨｚの周波数）を有するローカル信号を乗算することで（ミキシングすることで）、矩形波状信号Ｓ_{ＢＰＦＡ２}及びクロック信号clkの周波数を中間帯域の周波数（例えば１ＧＨｚの周波数）にまで落とし、その後に、両信号を比較するようにしても良い。位相検出部２３についても同様である。

また、位相検出部１３は、正弦波状信号Ｓ_{ＢＰＦＡ１}そのものを第１比較信号として用いて、第１及び第２比較信号の位相を比較するようにしても良い。この場合、位相検出部１３は、正弦波状信号Ｓ_{ＢＰＦＡ１}とクロック信号clkをアナログ乗算器にて乗算し、乗算結果から位相φstrとしての位相差を検出すれば良い。位相検出部２３及び第２実施形態にて述べる位相検出部についても同様である。

サンプリング部１４は、位相検出部１３の出力電圧信号をサンプリングすることで位相φstrの値を読み取り、読み取った位相φstrの値（サンプリング値）を演算部４０に出力する。サンプリング部２４は、位相検出部２３の出力電圧信号をサンプリングすることで位相φstpの値を読み取り、読み取った位相φstpの値（サンプリング値）を演算部４０に出力する。

サンプリング部１４及び２４におけるサンプリングタイミングは、カウンタ部３０により指定される。具体的には、カウンタ部３０は、自身に入力される開始トリガ信号trig_str’及びクロック信号clkに基づき、開始トリガ信号のアップエッジタイミングｔ_Ａの直後におけるクロック信号clkのアップエッジタイミングから所定の遅延時間（例えば、（３×Ｔ_ＲＦ）分の時間）が経過したタイミングにおいてサンプリング指示信号SMPstr（図２参照）をサンプリング部１４に出力する。同様に、カウンタ部３０は、自身に入力される停止トリガ信号trig_stp’及びクロック信号clkに基づき、停止始トリガ信号のアップエッジタイミングｔ_Ｂの直後におけるクロック信号clkのアップエッジタイミングから所定の遅延時間（例えば、（３×Ｔ_ＲＦ）分の時間）が経過したタイミングにおいてサンプリング指示信号SMPstp（図２参照）をサンプリング部２４に出力する。サンプリング部１４は、サンプリング指示信号SMPstrを受けたタイミングにて位相検出部１３の出力電圧信号をサンプリングし、サンプリング部２４は、サンプリング指示信号SMPstpを受けたタイミングにて位相検出部２３の出力電圧信号をサンプリングする。

開始トリガ信号のアップエッジタイミングの直後におけるＢＰＦ１１の出力信号は、開始トリガ信号の入力毎にばらつくことも多い。つまり例えば、“或る開始トリガ信号をＢＰＦ１１に入力したときの、開始トリガ信号のアップエッジタイミングの直後におけるＢＰＦ１１の出力信号”と、“他の開始トリガ信号をＢＰＦ１１に入力したときの、開始トリガ信号のアップエッジタイミングの直後におけるＢＰＦ１１の出力信号”とが互いに大きく異なることがある。ＢＰＦ２１についても同様である。そこで、開始又は停止トリガ信号のアップエッジタイミングから上記遅延時間を経た後にサンプリングを行うようにする。但し、遅延時間が大きすぎると、ＢＰＦ（１１、２１）の出力信号におけるクロック周波数の信号成分が減衰しすぎるため、ＢＰＦ（１１、２１）のフィルタ特性を考慮しつつ遅延時間を適切に設定しておくと良い。

演算部４０は、マイクロコンピュータ等の演算装置から成り、ユニット１０及び２０にて検出された位相φstr及びφstp（即ち、サンプリング部１４及び２４から与えられた位相φstr及びφstpの値）並びにカウンタ部３０にて検出されたカウント数Ｎに基づき、クロック周期Ｔ_ＲＦよりも小さな分解能で時間間隔Ｔ_ＩＮＴを求める。具体的には、演算部４０は、下記式（１）に従って時間間隔Ｔ_ＩＮＴを求める。図２の例では、クロック周期Ｔ_ＲＦが１７５ピコ秒であるとすると、クロック数Ｎは８であり且つ位相φstr及びφstpは夫々９０°及び２７０°であるため、演算部４０にて求められる時間間隔Ｔ_ＩＮＴは、“Ｔ_ＩＮＴ＝１７５×８＋１７５×（２７０−９０）／３６０＝１４８７．５”より、１４８７．５ピコ秒となる。
Ｔ_ＩＮＴ＝Ｔ_ＲＦ×Ｎ＋Ｔ_ＲＦ×（φstp−φstr）／３６０ ・・・（１）

本実施形態によれば、図２０の従来構成では実現困難であった、高時間分解能によるトリガ信号間の時間間隔測定が可能となる。

尚、開始トリガ信号がクロック信号と同期していることが予め決まっている場合、即ち例えば、開始トリガ信号trig_strのアップエッジタイミングｔ_Ａがクロック信号clkのアップエッジタイミングと一致していることが予め決まっている場合、開始側位相検出ユニット１０を時間測定装置から省略することができる。この場合、演算部４０は、式（１ａ）に従って時間間隔Ｔ_ＩＮＴを求めれば良い。この際、カウンタ部３０は、タイミングｔ_Ａにおけるクロック信号のアップエッジをカウントしないものとする。
Ｔ_ＩＮＴ＝Ｔ_ＲＦ×Ｎ＋Ｔ_ＲＦ×φstp／３６０ ・・・（１ａ）

これに類似して、停止トリガ信号がクロック信号と同期していることが予め決まっている場合、即ち例えば、停止トリガ信号trig_stpのアップエッジタイミングｔ_Ｂがクロック信号clkのアップエッジタイミングと一致していることが予め決まっている場合、停止側位相検出ユニット２０を時間測定装置から省略することができる。この場合、演算部４０は、式（１ｂ）に従って時間間隔Ｔ_ＩＮＴを求めれば良い。この際、カウンタ部３０は、タイミングｔ_Ｂにおけるクロック信号のアップエッジをカウントしないものとする。
Ｔ_ＩＮＴ＝Ｔ_ＲＦ×Ｎ＋Ｔ_ＲＦ×（３６０−φstr）／３６０ ・・・（１ｂ）

＜＜第２実施形態＞＞
本発明の第２実施形態を説明する。第２実施形態は第１実施形態を基礎とする実施形態であり、第２実施形態において特に述べない事項に関しては、矛盾の無い限り、第１実施形態の記載が第２実施形態にも適用される。

図３は、位相検出部１３又は２３のような位相検出部の出力特性を表している。図３の出力特性を有する位相検出部は、第１及び第２比較信号間の位相差が０°から３６０°に向けて増大するにつれて、自身の出力信号の電圧値を所定の下限電圧値（例えば０ボルト）から所定の上限電圧値（例えば５ボルト）に増大させてゆく。但し、原理上、位相差の検出範囲は０°から３６０°までの範囲に限られ、検出範囲の限界点にて１クロック分の不連続が生じる。つまり、図３に示す如く、第１及び第２比較信号間の位相差が０°である場合と３６０°である場合とで位相検出部の出力信号の電圧値は同じとなるため（位相差が３６０°未満から３６０°に達した時点で位相検出部の出力信号の電圧値は上限電圧値付近から下限電圧値へと変化するため）、第１及び第２比較信号間の位相差が０°付近又は３６０°付近となる場合には、導出される時間間隔Ｔ_ＩＮＴに１クロック分のジッタが発生しうる。

例えば、第１及び第２比較信号間の位相差が実際には０．１°であるのに対し、検出誤差の影響により、その位相差が３５９．９°であると検出したならば、導出される時間間隔Ｔ_ＩＮＴが、真の時間間隔Ｔ_ＩＮＴから１クロック近く乖離する。また、回路構成上、第１及び第２比較信号間の位相差が０°付近又は３６０°付近にあるとき、位相検出部の出力信号（出力電圧）の位相に対する直線性が悪化する。図３において、破線楕円部分９１及び９２は、当該直線性が良好でない部分に対応する。

第２実施形態では、これらを考慮した時間測定装置の構成を説明する。図４を参照し、本実施形態では、クロック信号clkを０°のクロック信号と呼ぶ。クロック信号clkは、第２実施形態の時間測定装置内で位相が変化せしめられる。クロック信号clkを反転させた信号、即ち、クロック信号clkの位相を１８０°だけ進めることで形成されるクロック信号を１８０°のクロック信号と呼ぶ。また、クロック信号clkの位相を９０°だけ進めることで形成されるクロック信号を９０°のクロック信号と呼ぶ。１８０°のクロック信号の位相を更に９０°だけ進めることで形成されるクロック信号を２７０°のクロック信号と呼ぶ。

第２実施形態では、開始トリガ信号の入力タイミングに基づく第１比較信号（例えば図２の信号Ｓ_{ＢＰＦＡ２}）が、０°のクロック信号から見て９０°から２７０°までの位相を有している場合には、０°のクロック信号を第２比較信号（基準信号）として用いて位相φstrを検出し、そうでない場合には、１８０°のクロック信号を第２比較信号（基準信号）として用いて位相φstrを検出するようにする。停止トリガ信号についても同様とされる。このようにすることで、位相検出部の出力信号は、常に図４の矢印付き線分の範囲内に限定されるようになる。このため、第１及び第２比較信号間の位相差が０°付近となることによる１クロック分のジッタの発生が抑制されると共に、上記直線性が良好な部分において位相φstr及びφstpを検出することが可能となる。結果、時間測定装置による時間間隔Ｔ_ＩＮＴの測定精度向上が図られる。

図５は、第２実施形態に係る時間測定装置のブロック図である。図５の時間測定装置は、符号１００、２００、３００、４００、５１０、５２０、６００及び７００によって参照される各部位を備える。

開始トリガ信号trig_strは、信号分配器５１０を介して開始側位相検出ユニット１００に入力され、停止トリガ信号trig_stpは、信号分配器５２０を介して停止側位相検出ユニット２００に入力される。信号分配器５１０は、開始トリガ信号trig_strの信号強度を低減させた信号、即ち、信号強度が低減された開始トリガ信号trig_str’を開始側トリガ検出部６００に供給する。信号分配器５２０は、停止トリガ信号trig_stpの信号強度を低減させた信号、即ち、信号強度が低減された停止トリガ信号trig_stp’を停止側トリガ検出部７００に供給する。信号分配器５１０及び５２０は信号の分配に使用される。後述のバンドパスフィルタ（ＢＰＦ）の出力信号強度が低い場合には、入力信号（trig_str、trig_stp）の信号強度を大きくすることで信号対雑音比を向上することが可能である。このときには、信号分配器５１０及び５２０に論理信号用の減衰器を設けると良い。或いは、開始側トリガ検出部６００及び停止側トリガ検出部７００の内部にて開始トリガ信号及び停止トリガ信号の信号強度を低減させても良い（この場合、信号分配器５１０及び５２０における信号強度の低減機能は削除され得る）。

図６は、開始側トリガ検出部６００の内部構成図である。開始側トリガ検出部６００は、符号６０１〜６０７によって参照される各部位を備える。位相変換部６０１は、クロック信号clkの供給を受け、クロック信号clkそのものである０°のクロック信号をクロック信号６２１として出力すると共に、クロック信号clkの位相を９０°だけ進めた９０°のクロック信号をクロック信号６２２として生成及び出力する。位相変換部６０２は、クロック信号６２１の供給を受け、クロック信号６２１そのものである０°のクロック信号をクロック信号６２３として出力すると共に、クロック信号６２１の位相を１８０°だけ進めた（即ち、クロック信号６２１を反転させた）１８０°のクロック信号をクロック信号６２４として生成及び出力する。

フリップフロップ６０３及び６０４は、Ｄ型フリップフロップ（以下、ＤＦＦと表記する）である。ＤＦＦは、クロック端子、Ｄ端子、Ｑ端子及びリセット端子を備える。周知の如く、ＤＦＦは、クロック端子に供給される信号のアップエッジタイミングにてＤ端子に入力されている信号のレベル（論理値）を保持し、保持した信号レベル（論理値）を有する信号をＱ端子から出力する。ＤＦＦのリセット端子にハイレベルのリセット信号ＲＥＳＥＴが供給されたときに当該保持は解消され、ＤＦＦのＱ端子の出力信号はローレベルとなる。演算部４００（図５参照）は、任意のタイミングにおいて、ハイレベルのリセット信号ＲＥＳＥＴを時間測定装置内の各部位に供給できる。本実施形態では、特に記述無き限り、演算部４００からハイレベルのリセット信号ＲＥＳＥＴが時間測定装置内の各部位に対して供給されていないものとする。

ＤＦＦ６０３のＤ端子及びクロック端子には、夫々、開始トリガ信号trig_str’及びクロック信号６２２が入力される。ＤＦＦ６０３のＱ端子からの出力信号は、クロック信号６２２に同期してラッチされた開始トリガ信号L_trig_strとして、検出部６００の外部へと出力される。ＤＦＦ６０４のＤ端子及びクロック端子には、夫々、クロック信号６２２及び開始トリガ信号trig_str’が入力される。

論理回路６０５及び６０６は、ＡＮＤ回路（論理積回路）である。ＡＮＤ回路６０５及び６０６の夫々は、２入力のＡＮＤ回路であり、従って第１及び第２入力端子並びに出力端子を有する（後述の他のＡＮＤ回路も同様）。ＡＮＤ回路６０６の第１入力端子にはＤＦＦ６０４のＱ端子の出力信号がそのまま入力される一方、ＡＮＤ回路６０５の第１入力端子にはＤＦＦ６０４のＱ端子の出力信号の反転信号が入力される。ＡＮＤ回路６０５及び６０６の第２入力端子には、夫々、クロック信号６２４及び６２３が入力される。

論理回路６０７は、ＯＲ回路（論理和回路）である。ＯＲ回路６０７は、２入力のＯＲ回路であり、従って第１及び第２入力端子並びに出力端子を有する（後述の他のＯＲ回路も同様）。ＯＲ回路６０７の第１入力端子にはＡＮＤ回路６０５の出力信号（即ち、ＤＦＦ６０４のＱ端子の出力信号の反転信号とクロック信号６２４との論理積信号）が入力され、ＯＲ回路６０７の第２入力端子にはＡＮＤ回路６０６の出力信号（即ち、ＤＦＦ６０４のＱ端子の出力信号とクロック信号６２３との論理積信号）が入力される。

結果、ＤＦＦ６０４のＱ端子の出力信号のレベルに応じ、クロック信号６２３及び６２４のどちらかがＯＲ回路６０７の出力端子より出力されることになる。ＯＲ回路６０７の出力端子より出力されるクロック信号をクロック信号clk_strと呼ぶ。

開始側トリガ検出部６００は、クロック選択部（６０１、６０２、６０４〜６０７）を有していると言える。当該クロック選択部は、開始トリガ信号trig_str’とクロック信号clkとのタイミング関係に基づき（詳細には、開始トリガ信号trig_str’のアップエッジタイミングとクロック信号clkのアップエッジタイミングとの関係に基づき）、クロック信号clkと同一の位相を有するクロック信号６２３又はクロック信号clkと異なる位相を有するクロック信号６２４を選択的に出力する。

図７は、開始側位相検出ユニット１００の内部構成図である。開始側位相検出ユニット１００は、符号１０１〜１０４によって参照される各部位を備え、開始トリガ信号trig_strの位相φstrを検出及び出力する。但し、ユニット１００にて検出される位相φstrは、クロック信号clk_strを基準とした開始トリガ信号trig_strの位相（換言すれば、開始トリガ信号trig_strが時間測定装置に入力されたタイミングにおけるクロック信号clk_strの位相）である。つまり（図８（ａ）参照）、ユニット１００にて検出される位相φstrは、信号trig_strのアップエッジタイミングｔ_Ａと、信号trig_strのアップエッジタイミングｔ_Ａから見たクロック信号clk_strの直前のアップエッジタイミングｔ_Ａ２’との時間差Ｔ_{ＤＩＦＡ２}に対し、“３６０／Ｔ_ＲＦ”を乗じたものであり、 “φstr＝３６０×Ｔ_{ＤＩＦＡ２}／Ｔ_ＲＦ”にて表される。但し、信号trig_strのアップエッジタイミングｔ_Ａと、クロック信号clk_strの或るアップエッジタイミングとが完全に一致している場合、位相φstrは０°である。

ＢＰＦ１０１は、第１実施形態のＢＰＦ１１（図１参照）と同じものである。従って、ＢＰＦ１０１は、開始トリガ信号trig_strに含まれるクロック周波数の信号成分を抽出することで正弦波状信号Ｓ_{ＢＰＦＡ１}（図２参照）を生成及び出力する。第１実施形態と同様、ユニット１００において、コンパレータ（不図示）を用いて正弦波状信号Ｓ_{ＢＰＦＡ１}から矩形波状信号Ｓ_{ＢＰＦＡ２}（図２参照）を生成することができる。

アンプ１０２は、図１のリミッタ１２の機能を内包する増幅器であり、ＢＰＦ１０１の出力信号の振幅を一定にする。ＢＰＦ１０１の出力信号は、アンプ１０２を介し、第１比較信号として位相検出部１０３に入力される。位相検出部１０３には、第２比較信号としてクロック信号clk_strも入力される。位相検出部１０３に入力される第１比較信号は、第２比較信号としてのクロック信号clk_strと同じ周波数を有しているため、第１及び第２比較信号間で位相差を定義できる。

位相検出部１０３は、第１実施形態の位相検出部１３と同じものである。但し、上述したように、位相検出部１０３にとっての第２比較信号はクロック信号clk_strである。故に、位相検出部１０３は、開始トリガ信号trig_strのクロック周波数成分を示す矩形波状信号Ｓ_{ＢＰＦＡ２}（図２参照）とクロック信号clk_strとの位相を比較して両信号間の位相差を検出し、検出位相差に応じた電圧値を有する電圧信号を出力する。位相検出部１０３内にて又は位相検出部１０３の前段回路にて、正弦波状信号Ｓ_{ＢＰＦＡ１}から矩形波状信号Ｓ_{ＢＰＦＡ２}を生成すれば良い。位相検出部１０３にて検出される位相差が位相φstrに相当する。

サンプリング部１０４は、位相検出部１０３の出力電圧信号をサンプリングすることで位相φstrの値を読み取り、読み取った位相φstrの値（サンプリング値）を演算部４００に出力する。サンプリング部１０４におけるサンプリングタイミングは、時間測定装置内のサンプリングタイミング指定部（不図示）により指定される。サンプリングタイミング指定部は、例えば、開始トリガ信号（trig_str、trig_str’）のアップエッジタイミングの直後におけるクロック信号clkのアップエッジタイミングから所定の遅延時間（例えば、（３×Ｔ_ＲＦ）分の時間）が経過したタイミングにおいて位相検出部１０３の出力電圧信号がサンプリングされるよう、サンプリング部１０４を制御する。尚、演算部４００からハイレベルのリセット信号ＲＥＳＥＴがユニット１００に供給されたとき、サンプリング部１０４の出力信号は所定の初期値を示すようになる。

図９〜図１２を参照して、開始側トリガ検出部６００の入出力信号及び内部信号の状態を説明する。図９〜図１２は、夫々、ケースＡ１〜Ａ４における開始側トリガ検出部６００の入出力信号及び内部信号の状態を表している。演算部４００からハイレベルのリセット信号ＲＥＳＥＴが検出部６００に入力されることでＤＦＦ６０３及び６０４の出力信号レベルがローレベルとされた後、リセット信号ＲＥＳＥＴがローレベルとされる。この段階を起点としてケースＡ１〜Ａ４を想定する。

ケースＡ１〜Ａ４は、夫々、開始トリガ信号trig_str’のアップエッジタイミングが区間Ｐ１〜Ｐ４に属するケースである。区間Ｐ１、Ｐ２、Ｐ３、Ｐ４は、クロック信号clk（即ち０°のクロック信号）の位相φclkについて、夫々、不等式“０≦φclk＜９０”、“９０≦φclk＜１８０”、“１８０≦φclk＜２７０”、“２７０≦φclk＜３６０”が成立する区間である（各不等式の単位は度）。つまり、クロック信号clkにおける連続する２つのアップエッジトリガタイミング間の区間を４等分したときに４つの区間が形成されるが、その４つの区間の内、時間の早い方から順に、区間Ｐ１、Ｐ２、Ｐ３、Ｐ４が訪れる。図６の回路構成から理解されるように、ケースＡ１〜Ａ４の何れにおいても、信号L_trig_strの信号レベルは、開始トリガ信号trig_str’のアップエッジタイミングの後、クロック信号６２２（９０°のクロック信号）の信号レベルが最初にローレベルからハイレベルに遷移したタイミングにおいて、ローレベルからハイレベルに切り替わる。

クロック信号clk_strは、開始トリガ信号trig_str’のアップエッジタイミング前において１８０°のクロック信号と一致するが、開始トリガ信号trig_str’のアップエッジタイミング後には、０°のクロック信号と１８０°のクロック信号の何れかとなる。具体的には、開始トリガ信号trig_str’のアップエッジタイミング後におけるクロック信号clk_strは、ケースＡ２及びＡ３において０°のクロック信号となり、ケースＡ１及びＡ４において１８０°のクロック信号となる。結果、開始側位相検出ユニット１００は、ケースＡ２及びケースＡ３においては、０°のクロック信号を第２比較信号（基準信号）として用いて位相φstrを検出し、ケースＡ１及びケースＡ４においては、１８０°のクロック信号を第２比較信号（基準信号）として用いて位相φstrを検出することになる。このため、上記ジッタの発生を回避しつつ直線性の良好な部分で位相φstrを検出できるようになる。

図１３は、停止側トリガ検出部７００の内部構成図である。停止側トリガ検出部７００は、符号７０１〜７０７によって参照される各部位を備える。位相変換部７０１は、クロック信号clk_strの供給を受け、クロック信号clk_strそのものをクロック信号７２１として出力すると共に、クロック信号clk_strの位相を９０°だけ進めたクロック信号をクロック信号７２２として生成及び出力する。クロック信号clk_strは０°又は１８０°のクロック信号であるため、クロック信号７２２は、９０°又は２７０°のクロック信号となる。位相変換部７０２は、クロック信号７２１の供給を受け、クロック信号７２１そのものをクロック信号７２３として出力すると共に、クロック信号７２１の位相を１８０°だけ進めた（即ち、クロック信号７２１を反転させた）クロック信号をクロック信号７２４として生成及び出力する。

ＤＦＦ７０３のＤ端子及びクロック端子には、夫々、停止トリガ信号trig_stp’及びクロック信号７２２が入力される。ＤＦＦ７０３のＱ端子からの出力信号は、クロック信号７２２に同期してラッチされた停止トリガ信号L_trig_stpとして、検出部７００の外部へと出力される。ＤＦＦ７０４のＤ端子及びクロック端子には、夫々、クロック信号７２２及び停止トリガ信号trig_stp’が入力される。

論理回路７０５及び７０６は、ＡＮＤ回路（論理積回路）である。ＡＮＤ回路７０６の第１入力端子にはＤＦＦ７０４のＱ端子の出力信号がそのまま入力される一方、ＡＮＤ回路７０５の第１入力端子にはＤＦＦ７０４のＱ端子の出力信号の反転信号が入力される。ＡＮＤ回路７０５及び７０６の第２入力端子には、夫々、クロック信号７２４及び７２３が入力される。

論理回路７０７は、ＯＲ回路（論理和回路）である。ＯＲ回路７０７の第１入力端子にはＡＮＤ回路７０５の出力信号（即ち、ＤＦＦ７０４のＱ端子の出力信号の反転信号とクロック信号７２４との論理積信号）が入力され、ＯＲ回路７０７の第２入力端子にはＡＮＤ回路７０６の出力信号（即ち、ＤＦＦ７０４のＱ端子の出力信号とクロック信号７２３との論理積信号）が入力される。

結果、ＤＦＦ７０４のＱ端子からの出力信号のレベルに応じ、クロック信号７２３及び７２４のどちらかがＯＲ回路７０７の出力端子より出力されることになる。ＯＲ回路７０７の出力端子より出力されるクロック信号をクロック信号clk_stpと呼ぶ。また、ＤＦＦ７０４のＱ端子からの出力信号は、ラッチ状態信号L_statとして検出部７００の外部へと出力される。

停止側トリガ検出部７００は、クロック選択部（７０１、７０２、７０４〜７０７）を有していると言える。当該クロック選択部は、停止トリガ信号trig_stp’とクロック信号clk_strとのタイミング関係に基づき（詳細には、停止トリガ信号trig_stp’のアップエッジタイミングとクロック信号clk_strのアップエッジタイミングとの関係に基づき）、クロック信号clk_strと同一の位相を有するクロック信号７２３又はクロック信号clk_strと異なる位相を有するクロック信号７２４を選択的に出力する。

図１４は、停止側位相検出ユニット２００の内部構成図である。停止側位相検出ユニット２００は、符号２０１〜２０４によって参照される各部位を備え、停止トリガ信号trig_stpの位相φstpを検出及び出力する。但し、ユニット２００にて検出される位相φstpは、クロック信号clk_stpを基準とした停止トリガ信号trig_stpの位相（換言すれば、停止トリガ信号trig_stpが時間測定装置に入力されたタイミングにおけるクロック信号clk_stpの位相）である。つまり（図８（ｂ）参照）、ユニット２００にて検出される位相φstpは、信号trig_stpのアップエッジタイミングｔ_Ｂと、信号trig_stpのアップエッジタイミングｔ_Ｂから見たクロック信号clk_stpの直前のアップエッジタイミングｔ_Ｂ２’との時間差Ｔ_{ＤＩＦＢ２}に対し、“３６０／Ｔ_ＲＦ”を乗じたものであり、“φstp＝３６０×Ｔ_{ＤＩＦＢ２}／Ｔ_ＲＦ”にて表される。但し、信号trig_stpのアップエッジタイミングｔ_Ｂと、クロック信号clk_stpの或るアップエッジタイミングとが完全に一致している場合、位相φstpは０°である。

ＢＰＦ２０１は、第１実施形態のＢＰＦ２１（図１参照）と同じものである。従って、ＢＰＦ２０１は、停止トリガ信号trig_stpに含まれるクロック周波数の信号成分を抽出することで正弦波状信号Ｓ_{ＢＰＦＢ１}（図２参照）を生成及び出力する。第１実施形態と同様、ユニット２００において、コンパレータ（不図示）を用いて正弦波状信号Ｓ_{ＢＰＦＢ１}から矩形波状信号Ｓ_{ＢＰＦＢ２}（図２参照）を生成することができる。

アンプ２０２は、図１のリミッタ２２の機能を内包する増幅器であり、ＢＰＦ２０１の出力信号の振幅を一定にする。ＢＰＦ２０１の出力信号は、アンプ２０２を介し、第１比較信号として位相検出部２０３に入力される。位相検出部２０３には、第２比較信号としてクロック信号clk_stpも入力される。位相検出部２０３に入力される第１比較信号は、第２比較信号としてのクロック信号clk_stpと同じ周波数を有しているため、第１及び第２比較信号間で位相差を定義できる。

位相検出部２０３は、第１実施形態の位相検出部２３と同じものである。但し、上述したように、位相検出部２０３にとっての第２比較信号はクロック信号clk_stpである。故に、位相検出部２０３は、停止トリガ信号trig_stpのクロック周波数成分を示す矩形波状信号Ｓ_{ＢＰＦＢ２}（図２参照）とクロック信号clk_stpとの位相を比較して両信号間の位相差を検出し、検出位相差に応じた電圧値を有する電圧信号を出力する。位相検出部２０３内にて又は位相検出部２０３の前段回路にて、正弦波状信号Ｓ_{ＢＰＦＢ１}から矩形波状信号Ｓ_{ＢＰＦＢ２}を生成すれば良い。位相検出部２０３にて検出される位相差が位相φstpに相当する。

サンプリング部２０４は、位相検出部２０３の出力電圧信号をサンプリングすることで位相φstpの値を読み取り、読み取った位相φstpの値（サンプリング値）を演算部４００に出力する。サンプリング部２０４におけるサンプリングタイミングは、時間測定装置内のサンプリングタイミング指定部（不図示）により指定される。サンプリングタイミング指定部は、例えば、停止トリガ信号（trig_stp、trig_stp’）のアップエッジタイミングの直後におけるクロック信号clkのアップエッジタイミングから所定の遅延時間（例えば、（３×Ｔ_ＲＦ）分の時間）が経過したタイミングにおいて位相検出部２０３の出力電圧信号がサンプリングされるよう、サンプリング部２０４を制御する。尚、演算部４００からハイレベルのリセット信号ＲＥＳＥＴがユニット２００に供給されたとき、サンプリング部２０４の出力信号は所定の初期値を示すようになる。

図１５〜図１８を参照して、停止側トリガ検出部７００の入出力信号及び内部信号の状態を説明する。図１５〜図１８は、夫々、ケースＢ１〜Ｂ４における停止側トリガ検出部７００の入出力信号及び内部信号の状態を表している。演算部４００からハイレベルのリセット信号ＲＥＳＥＴが検出部７００に入力されることでＤＦＦ７０３及び７０４の出力信号レベルがローレベルとされた後、リセット信号ＲＥＳＥＴがローレベルとされる。この段階を起点としてケースＢ１〜Ｂ４を想定する。

ケースＢ１〜Ｂ４は、夫々、停止トリガ信号trig_stp’のアップエッジタイミングが区間Ｑ１〜Ｑ４に属するケースである。区間Ｑ１、Ｑ２、Ｑ３、Ｑ４は、クロック信号clk_strの位相φclk_strについて、夫々、不等式“０≦φclk_str＜９０”、“９０≦φclk_str＜１８０”、“１８０≦φclk_str＜２７０”、“２７０≦φclk_str＜３６０”が成立する区間である（各不等式の単位は度）。つまり、クロック信号clk_strにおける連続する２つのアップエッジトリガタイミング間の区間を４等分したときに４つの区間が形成されるが、その４つの区間の内、時間の早い方から順に、区間Ｑ１、Ｑ２、Ｑ３、Ｑ４が訪れる。図１３の回路構成から理解されるように、ケースＢ１〜Ｂ４の何れにおいても、信号L_trig_stpの信号レベルは、停止トリガ信号trig_stp’のアップエッジタイミングの後、クロック信号７２２の信号レベルが最初にローレベルからハイレベルに遷移したタイミングにおいて、ローレベルからハイレベルに切り替わる。

クロック信号clk_stpは、停止トリガ信号trig_stp’のアップエッジタイミング前においてクロック信号clk_strの反転信号と一致するが、停止トリガ信号trig_stp’のアップエッジタイミング後には、クロック信号clk_strとクロック信号clk_strの反転信号の何れかとなる。具体的には、停止トリガ信号trig_stp’のアップエッジタイミング後におけるクロック信号clk_stpは、ケースＢ２及びＢ３においてクロック信号clk_strと一致し、ケースＢ１及びＢ４においてクロック信号clk_strの反転信号と一致する。結果、停止側位相検出ユニット２００は、ケースＢ２及びケースＢ３においては、クロック信号clk_strを第２比較信号（基準信号）として用いて位相φstpを検出し、ケースＢ１及びケースＢ４においては、クロック信号clk_strの反転信号（即ちクロック信号７２４）を第２比較信号として用いて位相φstpを検出することになる。このため、上記ジッタの発生を回避しつつ直線性の良好な部分で位相φstpを検出できるようになる。

図１９は、カウンタ部３００の内部構成図である。カウンタ部３００は、第１実施形態のカウンタ部３０と同様、クロック周期Ｔ_ＲＦを単位（最小単位）として時間間隔Ｔ_ＩＮＴを検出する。カウンタ部３００は、符号３０１〜３０４によって参照される各部位を備える。カウンタ部３００は、開始側トリガ検出部６００からのクロック信号clk_str及びラッチされた開始トリガ信号L_trig_strと、停止側トリガ検出部７００からのラッチされた停止トリガ信号L_trig_stpとを用いて、開始トリガ信号L_trig_str及び停止トリガ信号L_trig_stpの入力タイミング間におけるクロック信号のクロック数Ｎを計数する。但し、カウンタ部３００にて計数されるクロック数Ｎは、クロック信号clk_strのクロック数である。より具体的には、カウンタ部３００は、開始トリガ信号L_trig_strのアップエッジタイミングより後であって且つ停止トリガ信号L_trig_stpのアップエッジタイミングより前に、クロック信号clk_strのアップエッジが幾つ存在するかをカウントし、カウントした値をクロック数Ｎとして検出する。

カウンタ部３００の内部構成を詳細に説明する。フリップフロップ３０１は、ＲＳ型フリップフロップ（以下ＲＳＦＦと表記する）である。ＲＳＦＦは、セット端子、リセット端子及びＱ端子を有する。周知の如く、ＲＳＦＦにおいて、セット端子及びリセット端子への入力信号が夫々ハイレベル、ローレベルのとき、Ｑ端子からの出力信号はハイレベルで維持され、セット端子及びリセット端子への入力信号が夫々ローレベル、ハイレベルのとき、Ｑ端子からの出力信号はローレベルで維持され、セット端子及びリセット端子への入力信号が共にローレベルのとき、Ｑ端子の出力信号レベルは変化しない。尚、リセット端子にハイレベルの信号が入力されているときには、セット端子への入力信号レベルに依存せず、Ｑ端子の出力信号レベルがローレベルとなるようにＲＳＦＦ３０１が形成されているものとする。

ＯＲ回路３０２は、演算部４００からのリセット信号ＲＥＳＥＴとラッチされた停止トリガ信号L_trig_stpとの論理和信号をＲＳＦＦ３０１のリセット端子に入力する。ＲＳＦＦ３０１のセット端子にはラッチされた開始トリガ信号L_trig_strが入力される。ＡＮＤ回路３０３は、ＲＳＦＦ３０１のＱ端子からの出力信号とクロック信号clk_strとの論理積信号をカウンタ３０４に入力する。故に、信号L_trig_str及びL_trig_stpのアップエッジタイミング間において、ＡＮＤ回路３０３からカウンタ３０４に対し、クロック信号clk_strが入力されることになる。カウンタ３０４は、ＡＮＤ回路３０３から入力される信号中のアップエッジの個数をカウントし、カウントした値をクロック数Ｎとして出力する。結果、信号L_trig_str及びL_trig_stpのアップエッジタイミング間におけるクロック信号clk_strのアップエッジの個数がカウント数Ｎとして検出される。

尚、時間測定装置に開始トリガ信号trig_strが入力される前に、演算部４００はハイレベルのリセット信号ＲＥＳＥＴをカウンタ部３００に供給することで、ＲＳＦＦ３０１が保持して出力する信号をローレベルにすると共にカウンタ３０４を初期状態にする（カウンタ３０４の計数値Ｎをゼロに初期化する）。その後、演算部４００がリセット信号ＲＥＳＥＴをローレベルにした状態で、時間測定装置に開始トリガ信号trig_str及び停止トリガ信号trig_stpが順次入力されるものとする。

演算部４００は、マイクロコンピュータ等の演算装置から成り、ユニット１００及び２００にて検出された位相φstr及びφstp（即ち、サンプリング部１０４及び２０４から与えられた位相φstr及びφstpの値）並びにカウンタ部３００にて検出されたカウント数Ｎに基づき、クロック周期Ｔ_ＲＦよりも小さな分解能で時間間隔Ｔ_ＩＮＴを求める。時間間隔Ｔ_ＩＮＴに定義は第１実施形態で述べた通りである。即ち、時間間隔Ｔ_ＩＮＴは、開始トリガ信号trig_strのアップエッジタイミングｔ_Ａと停止トリガ信号trig_stpのアップエッジタイミングｔ_Ｂとの時間差である（図２参照）。具体的には、演算部４００は、下記式（２）に従って時間間隔Ｔ_ＩＮＴを求める。
Ｔ_ＩＮＴ＝Ｔ_ＲＦ×（Ｎ＋INVL_stat／２）＋Ｔ_ＲＦ×（φstp−φstr）／３６０
・・・（２）

式（２）の右辺は、第１実施形態で述べた式（１）の右辺に対し、“Ｔ_ＲＦ×INVL_stat／２”を加算したものである。式（２）における“INVL_stat”は、ラッチ状態信号L_statの論理値の反転値を持つ（後述の式（２ａ）においても同様）。但し“INVL_stat”の値を定めるラッチ状態信号L_statは、図１３のＤＦＦ７０４が停止トリガ信号trig_stp’のアップエッジタイミングにてＤ端子の入力信号をラッチした後に、Ｑ端子から出力されるラッチ状態信号L_statである。当該ラッチ状態信号L_statがハイレベルのとき、開始側位相検出ユニット１００で利用されるクロック信号clk_strと同じ位相を有したクロック信号clk_stp（クロック信号７２３；図１３参照）が停止側位相検出ユニット２００で利用されるため、“INVL_stat＝０”とされる。一方、当該ラッチ状態信号L_statがローレベルのとき、開始側位相検出ユニット１００で利用されるクロック信号clk_strに対し１８０°だけ位相の進んだクロック信号clk_stp（クロック信号７２４；図１３参照）が停止側位相検出ユニット２００で利用されるため、位相の進み分を演算部４００にて考慮するべく、“INVL_stat＝１”とされる。

第２実施形態によれば、第１実施形態と同様、図２０の従来構成では実現困難であった、高時間分解能によるトリガ信号間の時間間隔測定が可能となる。また、開始トリガ信号trig_str及び停止トリガ信号trig_stpの入力タイミングに依存せず、１クロック分のジッタの発生を確実に回避することができると共に直線性の良好な部分で位相φstr及びφstpを検出できるため、高精度の時間間隔測定が担保される。

尚、開始トリガ信号trig_strが１８０°のクロック信号と同期していることが予め決まっている場合、即ち、開始トリガ信号trig_strのアップエッジタイミングｔ_Ａが１８０°のクロック信号のアップエッジタイミングと一致していることが予め決まっている場合、開始側位相検出ユニット１００及び開始側トリガ検出部６００を時間測定装置から省略することができる。この場合、信号clk及びtrig_str’そのものが夫々信号clk_str及びL_trig_strとして取り扱われてカウンタ部３００及び停止側トリガ検出部７００に供給され、演算部４００は、式（２ａ）に従って時間間隔Ｔ_ＩＮＴを求める。
Ｔ_ＩＮＴ＝Ｔ_ＲＦ×（Ｎ＋INVL_stat／２）＋Ｔ_ＲＦ×φstp／３６０ ・・・（２ａ）

これに類似して、停止トリガ信号trig_stpが１８０°のクロック信号と同期していることが予め決まっている場合、即ち、停止トリガ信号trig_stpのアップエッジタイミングｔ_Ｂが１８０°のクロック信号のアップエッジタイミングと一致していることが予め決まっている場合、停止側位相検出ユニット２００及び停止側トリガ検出部７００を時間測定装置から省略することができる。この場合、図５の構成を基準として、カウンタ部３００に対しクロック信号clk_strの代わりにクロック信号clkが入力されると共に信号L_trig_stpの代わりに信号trig_stp（又はtrig_stp’）が入力される。開始側位相検出ユニット１００には、位相読み取り範囲が９０°から２７０°となるようにクロック信号clk_strが供給される。その上で、演算部４００は、式（２ｂ）に従って時間間隔Ｔ_ＩＮＴを求めればよい。この際、カウンタ部３００（カウンタ３０４）は、タイミングｔ_Ｂにおけるクロック信号clk_strのアップエッジをカウントするものとする。尚、式（２ｂ）におけるINVL_statは、図６のＤＦＦ６０４が開始トリガ信号trig_str’のアップエッジタイミングにてＤ端子の入力信号６２２をラッチした後に、ＤＦＦ６０４のＱ端子から出力される信号の論理値の反転値を持つ（従って当該信号がハイレベルのとき式（２ｂ）のINVL_statはゼロの値を持ち、当該信号がローレベルのとき式（２ｂ）のINVL_statは１の値を持つ）。
Ｔ_ＩＮＴ＝Ｔ_ＲＦ×（Ｎ−INVL_stat／２）−Ｔ_ＲＦ×（３６０−φstr）／３６０
・・・（２ｂ）

＜＜本発明の考察＞＞
第１及び第２実施形態にて具体化された、本発明に係る技術について考察する。

本発明の一側面に係る構成Ｊ_１の時間測定装置は、各々がパルス状の第１対象信号及び第２対象信号の入力タイミング（ｔ_Ａ、ｔ_Ｂ）の時間間隔（Ｔ_ＩＮＴ）を測定する時間測定装置であって、所定のクロック周波数及びクロック周期のクロック信号を用い、前記クロック周期を単位として前記時間間隔を検出する周期数検出部（３０、３００）と、前記第１及び第２対象信号の内の少なくとも一方をフィルタ対象信号として受けて前記フィルタ対象信号から前記クロック周波数の信号成分を抽出するバンドパスフィルタを有し、その抽出信号と前記クロック信号との位相差を検出する位相検出ユニットと、前記周期数検出部の検出結果（Ｎ）と前記位相検出ユニットによる検出位相差（φstr、φstp）を用い、前記クロック周期よりも小さな分解能にて前記時間間隔を求める演算部（４０、４００）と、を備えている。

パルス状のフィルタ対象信号はクロック周波数を含む様々な周波数の信号成分を内包しているため、バンドパスフィルタを用いることで、フィルタ対象信号からクロック周波数の信号成分を抽出することが可能である。この抽出信号とクロック信号との位相差は、前記時間間隔の内の、前記クロック周期よりも小さな時間成分を表しているため、前記周期数検出部の検出結果と前記位相検出ユニットによる検出位相差を用いれば、前記クロック周期よりも小さな分解能にて前記時間間隔を求めることが可能である。前記時間間隔の内の、前記クロック周期よりも小さな時間成分を測定するに際し、スイッチＳＷ（図２０）のような部品に頼る必要がないため、当該時間間隔を高精度で測定することが可能となる。

尚、第１及び第２実施形態における第１及び第２対象信号は、開始トリガ信号及び停止トリガ信号であると考えることができる。この際、開始トリガ信号trig_strも信号強度低減が成された開始トリガ信号trig_str’も第１対象信号に属し、且つ、停止トリガ信号trig_stpも信号強度低減が成された停止トリガ信号trig_stp’も第２対象信号に属する。

第１実施形態において、開始トリガ信号及び停止トリガ信号がクロック信号と同期しているかどうかが不明であるときには、上記式（１）が用いられ、第１及び第２対象信号としての開始トリガ信号及び停止トリガ信号の夫々がフィルタ対象信号となる。

つまり例えば、第１実施形態に関し、構成Ｊ_１に属する構成Ｊ_９の時間測定装置において、前記位相検出ユニットは、前記第１対象信号（trig_str）から前記クロック周波数の信号成分を第１抽出信号として抽出する第１バンドパスフィルタ（１１）を有し、その第１抽出信号と前記クロック信号との位相差（φstr）を検出する第１位相検出ユニット（１０）と、前記第２対象信号（trig_stp）から前記クロック周波数の信号成分を第２抽出信号として抽出する第２バンドパスフィルタ（２１）を有し、その第２抽出信号と前記クロック信号との位相差（φstp）を検出する第２位相検出ユニット（２０）と、を備え、前記演算部（４０）は、前記周期数検出部（３０）の検出結果（Ｎ）と前記第１及び第２位相検出ユニットによる検出位相差（φstr、φstp）とを用いて、前記クロック周期よりも小さな分解能にて前記時間間隔（Ｔ_ＩＮＴ）を求めることができる。

第１実施形態において、開始トリガ信号又は停止トリガ信号がクロック信号と同期していることが決まっている場合には上記式（１ａ）又は（１ｂ）を用いることができ、開始トリガ信号及び停止トリガ信号の何れか一方をフィルタ対象信号としてバンドパスフィルタ（１１又は２１）に入力すれば足る。

第２実施形態において、開始トリガ信号及び停止トリガ信号がクロック信号と同期しているかどうかが不明であるときには、上記式（２）が用いられ、第１及び第２対象信号としての開始トリガ信号及び停止トリガ信号の夫々がフィルタ対象信号となる。

つまり例えば、第２実施形態に関し、構成Ｊ_１に属する構成Ｊ_５の時間測定装置は、前記第１対象信号と前記クロック周波数を有する原クロック信号（clk）とのタイミング関係に基づき、前記原クロック信号と同一又は異なる位相を有するクロック信号（６２３又は６２４；clk_str）を選択的に出力する第１クロック選択部（６０１、６０２、６０４〜６０７；図６参照）と、前記第２対象信号と前記第１クロック選択部の出力クロック信号（clk_str）とのタイミング関係に基づき、前記第１クロック選択部の出力クロック信号（clk_str）と同一又は異なる位相を有するクロック信号（７２３又は７２４；clk_stp）を選択的に出力する第２クロック選択部（７０１、７０２、７０４〜７０７；図１３参照）と、を更に備え、前記位相検出ユニットは、前記第１対象信号から前記クロック周波数の信号成分を抽出する第１バンドパスフィルタ（１０１）を有し、前記第１バンドパスフィルタの抽出信号と前記第１クロック選択部の出力クロック信号（clk_str）との位相差（φstr）を検出する第１位相検出ユニット（１００）と、前記第２対象信号から前記クロック周波数の信号成分を抽出する第２バンドパスフィルタ（２０１）を有し、前記第２バンドパスフィルタの抽出信号と前記第２クロック選択部の出力クロック信号（clk_stp）との位相差を検出する第２位相検出ユニット（２００）と、から成り、前記演算部（４００）は、前記周期数検出部（３００）の検出結果（Ｎ）と前記第１及び第２位相検出ユニットによる検出位相差（φstr、φstp）とを用いて、前記クロック周期よりも小さな分解能にて前記時間間隔（Ｔ_ＩＮＴ）を求めることができる。

第１及び第２クロック選択部を設けて上記の如く第１及び第２位相検出ユニットを構成することにより、位相差の検出に適した位相を有するクロック信号を選択的に用いることが可能となる。結果、１クロック分のジッタの発生を回避可能となると共に直線性の良好な部分で位相差（φstr、φstp）を検出できるようになるため、高精度の時間間隔測定が担保される。

より具体的には例えば、第２実施形態に関し、構成Ｊ_５に属する構成Ｊ_６の時間測定装置において、前記第１クロック選択部（６０１、６０２、６０４〜６０７；図６参照）は、前記第１対象信号と前記原クロック信号(clk)とのタイミング関係に基づき、前記原クロック信号と同一の位相を有する又は前記原クロック信号の位相を反転させたクロック信号（６２３又は６２４；clk_str）を選択的に出力し、前記第２クロック選択部（７０１、７０２、７０４〜７０７；図１３参照）は、前記第２対象信号と前記第１クロック選択部の出力クロック信号（clk_str）とのタイミング関係に基づき、前記第１クロック選択部の出力クロック信号と同一の位相を有する又は前記第１クロック選択部の出力クロック信号の位相を反転させたクロック信号（７２３又は７２４；clk_stp）を選択的に出力することができる。

更に具体的には例えば、第２実施形態に関し、構成Ｊ_６に属する構成Ｊ_７の時間測定装置において、測定される前記時間間隔（Ｔ_ＩＮＴ）は、前記第１対象信号の信号レベルが所定の第１レベルから所定の第２レベルに遷移したタイミング（Ｔ_Ａ）と、前記第２対象信号の信号レベルが前記第１レベルから前記第２レベルに遷移したタイミング（Ｔ_Ｂ）との間の時間長さであり、前記第１クロック選択部（６０１、６０２、６０４〜６０７；図６参照）は、前記第１対象信号の信号レベルが前記第１レベルから前記第２レベルに遷移したタイミング（図９〜図１２におけるtrig_str’のアップエッジタイミング）が、前記原クロック信号(clk)の位相における９０°から２７０°の範囲（Ｐ２又はＰ３；図１０及び図１１参照）に属するとき（ケースＡ２及びＡ３；図１０及び図１１参照）、前記原クロック信号と同一の位相を有するクロック信号（０°のクロック信号）を出力する一方、そうでないとき（ケースＡ１及びＡ４；図９及び図１２参照）、前記原クロック信号の位相を反転させたクロック信号（１８０°のクロック信号）を出力し、前記第２クロック選択部（７０１、７０２、７０４〜７０７；図１３参照）は、前記第２対象信号の信号レベルが前記第１レベルから前記第２レベルに遷移したタイミング（図１５〜図１８におけるtrig_stp’のアップエッジタイミング）が、前記第１クロック選択部の出力クロック信号(clk_str)の位相における９０°から２７０°の範囲（Ｑ２又はＱ３；図１６及び図１７参照）に属するとき（ケースＢ２及びＢ３；図１６及び図１７参照）、前記第１クロック選択部の出力クロック信号(clk_str)と同一の位相を有するクロック信号を出力する一方、そうでないとき（ケースＢ１及びＢ４；図１５及び図１８参照）、前記第１クロック選択部の出力クロック信号の位相を反転させたクロック信号(clk_strの反転信号)を出力すると良い。

これにより、前記第１対象信号の信号レベルが前記第１レベルから前記第２レベルに遷移したタイミングが、前記原クロック信号(clk)の位相における９０°から２７０°の範囲に属するとき（ケースＡ２及びＡ３；図１０及び図１１参照）、第１クロック選択部より、前記原クロック信号と同一の位相を有するクロック信号（０°のクロック信号）が出力されることになるが、この際、第１位相検出ユニットにより検出される位相差（φstr）は、９０°から２７０°の範囲に属することになる。第１位相検出ユニットは、第１クロック選択部の出力クロック信号（０°のクロック信号、即ちclk）を用いて位相差（φstr）を検出するからである。

一方、前記第１対象信号の信号レベルが前記第１レベルから前記第２レベルに遷移したタイミングが、前記原クロック信号(clk)の位相における９０°から２７０°の範囲に属さないとき（ケースＡ１及びＡ４；図９及び図１２参照）、第１クロック選択部より、前記原クロック信号の位相を反転させたクロック信号（１８０°のクロック信号）が出力されることになるが、この際も、第１位相検出ユニットにより検出される位相差（φstr）は、９０°から２７０°の範囲に属することになる。第１位相検出ユニットは、第１クロック選択部の出力クロック信号（１８０°のクロック信号、即ちclkの反転信号）を用いて位相差（φstr）を検出するからである。

同様の理由により、上記構成Ｊ_７によれば、第２位相検出ユニットにより検出される位相差（φstp）も９０°から２７０°の範囲に属することになる。検出される位相差が９０°から２７０°の範囲に属するように、位相差検出用のクロック信号の位相を調整することにより、１クロック分のジッタの発生を確実に回避することができると共に直線性の良好な部分で位相差（φstr、φstp）を検出できるようになるため、高精度の時間間隔測定が担保される。

尚、第２実施形態では、第１及び第２レベルが夫々ハイレベル及びローレベルとなっているが、それらの関係は逆であっても構わない。第１実施形態についても同様のことが言える。

また例えば、第２実施形態に関し、構成Ｊ_５〜Ｊ_７に属する構成Ｊ_８の時間測定装置において、前記周期数検出部（３００）は、前記第１対象信号及び前記原クロック信号(clk)に基づく信号（L_trig_str）と、前記第２対象信号及び前記第１クロック選択部の出力クロック信号（clk_str）に基づく信号（L_trig_stp）を用いて、前記クロック周期を単位として前記時間間隔を検出すると良い。

第２実施形態において、開始トリガ信号又は停止トリガ信号がクロック信号clkと同期していることが決まっている状況を想定した場合、上記式（２ａ）又は（２ｂ）を用いることができ、開始トリガ信号及び停止トリガ信号の何れか一方をフィルタ対象信号としてバンドパスフィルタ（１０１又は２０１）に入力すれば足る。

上記状況を考慮すれば、第２実施形態に関し、構成Ｊ_１に属する構成Ｊ_２の時間測定装置は、前記フィルタ対象信号（開始トリガ信号又は停止トリガ信号）と前記クロック周波数を有する基準クロック信号(clk又はclk_str)とのタイミング関係に基づき、前記基準クロック信号と同一又は異なる位相を有するクロック信号を選択的に出力するクロック選択部（図６の６０１、６０２及び６０４〜６０７、又は、図１３の７０１、７０２及び７０４〜７０７）を更に備え、前記位相検出ユニット（１００又は２００）は、前記バンドパスフィルタ（１０１又は２０１）の抽出信号と前記クロック選択部の出力クロック信号（clk_str又はclk_stp）との位相差（φstr又はφstp）を検出すると良い。

クロック選択部を設けて上記の如く位相検出ユニットを構成することにより、位相差の検出に適した位相を有するクロック信号を選択的に用いることが可能となる。結果、１クロック分のジッタの発生を回避可能となると共に直線性の良好な部分で位相差（φstr又はφstp）を検出できるようになるため、高精度の時間間隔測定が担保される。

より具体的には例えば、第２実施形態に関し、構成Ｊ_２に属する構成Ｊ_３の時間測定装置において（図６又は図１３参照）、前記クロック選択部は、前記タイミング関係に基づき、前記基準クロック信号(clk又はclk_str)と同一の位相を有するクロック信号 (６２３又は７２３)又は前記基準クロック信号の位相を反転させたクロック信号(６２４又は７２４)を選択的に出力すると良い。

更に具体的には例えば、第２実施形態に関し、構成Ｊ_３に属する構成Ｊ_４の時間測定装置において、測定される前記時間間隔（Ｔ_ＩＮＴ）は、前記第１対象信号の信号レベルが所定の第１レベルから所定の第２レベルに遷移したタイミング（ｔ_Ａ）と、前記第２対象信号の信号レベルが前記第１レベルから前記第２レベルに遷移したタイミング（ｔ_Ｂ）との間の時間長さであり、前記クロック選択部は、前記フィルタ対象信号（開始トリガ信号又は停止トリガ信号）の信号レベルが前記第１レベルから前記第２レベルに遷移したタイミングが、前記基準クロック信号(clk又はclk_str)の位相における９０°から２７０°の範囲に属するとき（ケースＡ２及びＡ３、又は、ケースＢ２及びＢ３）、前記基準クロック信号と同一の位相を有するクロック信号を出力する一方、そうでないとき（ケースＡ１及びＡ４、又は、ケースＢ１及びＢ４）、前記基準クロック信号の位相を反転させたクロック信号を出力すると良い。

構成Ｊ_４によれば、構成Ｊ_７の説明で述べたのと同様、１クロック分のジッタの発生を確実に回避することができると共に直線性の良好な部分で位相差（φstr又はφstp）を検出できるようになるため、高精度の時間間隔測定が担保される。

＜＜変形等＞＞
本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。

本発明の時間測定装置は、Ｘ線自由電子レーザ加速器においてパルス動作するビームチョッパの動作間隔測定及び制御や、ポンプ・プローブ法におけるポンプ光とプローブ光の時間間隔測定及び制御に利用できる。この他、任意の２つのパルス信号間の時間間隔測定に本発明の時間測定装置を適用できる。

１０、１００ 開始側位相検出ユニット
１１、１０１ バンドパスフィルタ
１３、１０３ 位相検出部
２０ ２００ 停止側位相検出ユニット
２１、２０１ バンドパスフィルタ
２３、２０３ 位相検出部
３０、３００ カウンタ部（周期数検出部）
４０、４００ 演算部
６００ 開始側トリガ検出部
７００ 停止側トリガ検出部

Claims (9)

1. 各々がパルス状の第１対象信号及び第２対象信号の入力タイミングの時間間隔を測定する時間測定装置であって、
   所定のクロック周波数及びクロック周期のクロック信号を用い、前記クロック周期を単位として前記時間間隔を検出する周期数検出部と、
   前記第１及び第２対象信号の内の少なくとも一方をフィルタ対象信号として受けて前記フィルタ対象信号から前記クロック周波数の信号成分を抽出するバンドパスフィルタを有し、その抽出信号と前記クロック信号との位相差を検出する位相検出ユニットと、
   前記周期数検出部の検出結果と前記位相検出ユニットによる検出位相差を用い、前記クロック周期よりも小さな分解能にて前記時間間隔を求める演算部と、を備えた
   ことを特徴とする時間測定装置。
2. 前記フィルタ対象信号と前記クロック周波数を有する基準クロック信号とのタイミング関係に基づき、前記基準クロック信号と同一又は異なる位相を有するクロック信号を選択的に出力するクロック選択部を更に備え、
   前記位相検出ユニットは、前記バンドパスフィルタの抽出信号と前記クロック選択部の出力クロック信号との位相差を検出する
   ことを特徴とする請求項１に記載の時間測定装置。
3. 前記クロック選択部は、前記タイミング関係に基づき、前記基準クロック信号と同一の位相を有する又は前記基準クロック信号の位相を反転させたクロック信号を選択的に出力する
   ことを特徴とする請求項２に記載の時間測定装置。
4. 測定される前記時間間隔は、前記第１対象信号の信号レベルが所定の第１レベルから所定の第２レベルに遷移したタイミングと、前記第２対象信号の信号レベルが前記第１レベルから前記第２レベルに遷移したタイミングとの間の時間長さであり、
   前記クロック選択部は、前記フィルタ対象信号の信号レベルが前記第１レベルから前記第２レベルに遷移したタイミングが、前記基準クロック信号の位相における９０°から２７０°の範囲に属するとき、前記基準クロック信号と同一の位相を有するクロック信号を出力する一方、そうでないとき、前記基準クロック信号の位相を反転させたクロック信号を出力する
   ことを特徴とする請求項３に記載の時間測定装置。
5. 前記第１対象信号と前記クロック周波数を有する原クロック信号とのタイミング関係に基づき、前記原クロック信号と同一又は異なる位相を有するクロック信号を選択的に出力する第１クロック選択部と、
   前記第２対象信号と前記第１クロック選択部の出力クロック信号とのタイミング関係に基づき、前記第１クロック選択部の出力クロック信号と同一又は異なる位相を有するクロック信号を選択的に出力する第２クロック選択部と、を更に備え、
   前記位相検出ユニットは、
   前記第１対象信号から前記クロック周波数の信号成分を抽出する第１バンドパスフィルタを有し、前記第１バンドパスフィルタの抽出信号と前記第１クロック選択部の出力クロック信号との位相差を検出する第１位相検出ユニットと、
   前記第２対象信号から前記クロック周波数の信号成分を抽出する第２バンドパスフィルタを有し、前記第２バンドパスフィルタの抽出信号と前記第２クロック選択部の出力クロック信号との位相差を検出する第２位相検出ユニットと、から成り、
   前記演算部は、前記周期数検出部の検出結果と前記第１及び第２位相検出ユニットによる検出位相差とを用いて、前記クロック周期よりも小さな分解能にて前記時間間隔を求める
   ことを特徴とする請求項１に記載の時間測定装置。
6. 前記第１クロック選択部は、前記第１対象信号と前記原クロック信号とのタイミング関係に基づき、前記原クロック信号と同一の位相を有する又は前記原クロック信号の位相を反転させたクロック信号を選択的に出力し、
   前記第２クロック選択部は、前記第２対象信号と前記第１クロック選択部の出力クロック信号とのタイミング関係に基づき、前記第１クロック選択部の出力クロック信号と同一の位相を有する又は前記第１クロック選択部の出力クロック信号の位相を反転させたクロック信号を選択的に出力する
   ことを特徴とする請求項５に記載の時間測定装置。
7. 測定される前記時間間隔は、前記第１対象信号の信号レベルが所定の第１レベルから所定の第２レベルに遷移したタイミングと、前記第２対象信号の信号レベルが前記第１レベルから前記第２レベルに遷移したタイミングとの間の時間長さであり、
   前記第１クロック選択部は、前記第１対象信号の信号レベルが前記第１レベルから前記第２レベルに遷移したタイミングが、前記原クロック信号の位相における９０°から２７０°の範囲に属するとき、前記原クロック信号と同一の位相を有するクロック信号を出力する一方、そうでないとき、前記原クロック信号の位相を反転させたクロック信号を出力し、
   前記第２クロック選択部は、前記第２対象信号の信号レベルが前記第１レベルから前記第２レベルに遷移したタイミングが、前記第１クロック選択部の出力クロック信号の位相における９０°から２７０°の範囲に属するとき、前記第１クロック選択部の出力クロック信号と同一の位相を有するクロック信号を出力する一方、そうでないとき、前記第１クロック選択部の出力クロック信号の位相を反転させたクロック信号を出力する
   ことを特徴とする請求項６に記載の時間測定装置。
8. 前記周期数検出部は、前記第１対象信号及び前記原クロック信号に基づく信号と、前記第２対象信号及び前記第１クロック選択部の出力クロック信号に基づく信号を用いて、前記クロック周期を単位として前記時間間隔を検出する
   ことを特徴とする請求項５〜７の何れかに記載の時間測定装置。
9. 前記位相検出ユニットは、
   前記第１対象信号から前記クロック周波数の信号成分を第１抽出信号として抽出する第１バンドパスフィルタを有し、その第１抽出信号と前記クロック信号との位相差を検出する第１位相検出ユニットと、
   前記第２対象信号から前記クロック周波数の信号成分を第２抽出信号として抽出する第２バンドパスフィルタを有し、その第２抽出信号と前記クロック信号との位相差を検出する第２位相検出ユニットと、を備え、
   前記演算部は、前記周期数検出部の検出結果と前記第１及び第２位相検出ユニットによる検出位相差とを用いて、前記クロック周期よりも小さな分解能にて前記時間間隔を求める
   ことを特徴とする請求項１に記載の時間測定装置。

Images