JP3332074B2 - クロック位相検出器及びクロック位相検出方法 - Google Patents

クロック位相検出器及びクロック位相検出方法

Info

Publication number
JP3332074B2
JP3332074B2 JP17145398A JP17145398A JP3332074B2 JP 3332074 B2 JP3332074 B2 JP 3332074B2 JP 17145398 A JP17145398 A JP 17145398A JP 17145398 A JP17145398 A JP 17145398A JP 3332074 B2 JP3332074 B2 JP 3332074B2
Authority
JP
Japan
Prior art keywords
signals
value
signal
output
detected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17145398A
Other languages
English (en)
Other versions
JP2000013457A (ja
Inventor
收 稲川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP17145398A priority Critical patent/JP3332074B2/ja
Publication of JP2000013457A publication Critical patent/JP2000013457A/ja
Application granted granted Critical
Publication of JP3332074B2 publication Critical patent/JP3332074B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、クロック位相検出
器及びクロック位相検出方法に関し、特に、位相偏移変
調された信号のクロック位相を検出するクロック位相検
出器及びクロック位相検出方法に関する。
【0002】
【従来の技術】従来より、デジタルデータの転送におい
ては、それぞれのデータの位相をそのデータの値に基づ
いて変位させて転送を行う位相偏移変調(Phase Shift
Keying:PSK)方式がある。
【0003】位相偏移変調方式においては、転送される
データが、その値に応じて所定の位相を持った値として
I軸及びQ軸を有する複素平面の座標上にマッピングさ
れ、Ich及びQchのデータとして直交変調され、転
送される。
【0004】転送されたデータはIch及びQchのデ
ータに直交復調され、その値に基づいてデジタルデータ
として認識される。
【0005】ここで、データの転送先においては、正確
なタイミングでデータを認識しなければ誤った位相のデ
ータとして認識されてしまう。
【0006】そのため、データの転送先においては、直
交復調されたIch及びQchのデータが“0”となる
点(以下、ゼロクロス点を称する)を修正することによ
り、位相誤差が修正され、正確なタイミングでデータを
認識できるようになっており、位相誤差情報となるゼロ
クロス点のずれ量を検出するためにクロック位相検出器
が設けられている。
【0007】図2は、従来のクロック位相検出器の一構
成例を示すブロック図である。
【0008】本従来例は図2に示すように、直交復調さ
れたIchまたはQch信号が入力され、それらを変調
速度の2倍以上でサンプリングするサンプル回路1と、
サンプル回路1にてサンプリングされた信号の符号を検
出する信号点サンプル符号検出部3と、信号点サンプル
符号検出部3にて検出された符号のうち連続する2つの
信号の符号を比較し、比較結果を出力する前後サンプル
符号比較部4と、前後サンプル符号比較部4にて符号が
比較される2つの信号の中央のサンプリングタイミング
における信号値を検出するゼロクロス点サンプル検出部
2と、前後サンプル符号比較部4における比較結果とゼ
ロクロスサンプル検出部2にて検出された値を乗算して
出力する乗算器5とから構成されている。
【0009】以下に、上記のように構成されたクロック
位相検出器の動作について説明する。
【0010】サンプル回路1にてIchまたはQch信
号がサンプリングされると、信号点サンプル符号検出部
3において、サンプル回路1にてサンプリングされた信
号の符号が検出される。
【0011】次に、前後サンプル符号比較部4におい
て、信号点サンプル符号検出部3にて検出された符号の
うち、連続する2つの信号の符号が比較され、2つの符
号が同一の場合は“0”、前の信号の符号が正で後の信
号の符号が負の場合は“−1”、前の信号の符号が負で
後の信号の符号が正の場合は“1”がそれぞれ比較結果
として出力される。
【0012】また、ゼロクロスサンプル検出部2におい
て、前後サンプル符号比較部4にて符号が比較される2
つの信号の中央のサンプリングタイミングにおける信号
値が検出される。
【0013】その後、乗算器5において、前後サンプル
符号比較部4における比較結果とゼロクロスサンプル検
出部2にて検出された値とが乗算され、乗算結果が位相
誤差情報として出力される。
【0014】ここで、前後サンプル符号比較部4にて比
較される2つの信号の符号が互いに異なる場合は、ゼロ
クロスサンプル検出部2にて検出された値がそのままあ
るいは符号が反転して位相誤差情報として出力される
が、前後サンプル符号比較部4にて比較される2つの信
号の符号が同一の場合は、前後サンプル符号比較部4か
ら“0”が比較結果として出力されるため、ゼロクロス
サンプル検出部2にて検出された値は位相誤差情報とし
て意味をなさないものとしている。
【0015】クロック位相検出器から位相誤差情報が出
力されると、出力された位相誤差情報に基づいてゼロク
ロス点の修正が行われる。
【0016】上述した一連の動作により、データ転送先
において正確なタイミングでデータが認識されるように
なる。
【0017】
【発明が解決しようとする課題】一般的に、直交復調さ
れた信号においては、ノイズ等の影響により多少の変動
が生じている。
【0018】そのため、前後サンプル符号比較部にて符
号が比較される2つの信号のうち少なくとも1つの信号
が軸上の点であるにもかかわらず正や負に変動している
場合や、各々の信号点における信号が軸上に近い場合
は、信号点間の軸上中点を通る信号ではないので位相検
出をすべきではない。
【0019】しかし、この場合、前信号点における信号
の符号と、後信号点における信号の符号とが互いに異な
る場合、上述したような従来のクロック位相検出器にお
いては、それらの信号の中央のサンプリングタイミング
における信号値がゼロクロス点の信号値と判断されてし
まい、該信号値が位相誤差情報として出力されてしま
い、正しい位相誤差を検出することができないという問
題点がある。
【0020】図3は、図2に示したクロック位相検出器
における問題点を説明するための図であり、直交変調さ
れた信号のアイパターンを示している。
【0021】図3においてC点の信号が正の側に変動し
た場合、C点からd点あるいはe点への遷移においてそ
の中央の値がゼロクロス点と判断されてしまう。
【0022】同様にC点の信号が負の側に変動した場合
はC点からa点あるいはb点への遷移、c点が正の側に
変動した場合はD点あるいはE点からc点への遷移、c
点が負の側に変動した場合はA点あるいはB点からc点
への遷移においてそれらの中央のサンプリングタイミン
グにおける信号値がそれぞれゼロクロス点における信号
点と判断されてしまう。
【0023】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、ノイズ等に
より軸上の点が変動した場合においても正しい位相誤差
を検出することができるクロック位相検出器及びクロッ
ク位相検出方法を提供することを目的とする。
【0024】
【課題を解決するための手段】上記目的を達成するため
に本発明は、直交復調された信号をサンプリングするサ
ンプル手段と、該サンプル手段にてサンプリングされた
信号のうち連続する2つの信号を検出する信号点検出手
段と、該信号点検出手段にて検出された2つの信号の符
号を比較する符号比較手段と、前記信号点検出手段にて
検出される2つの信号の中央のサンプリングタイミング
における信号値を検出するゼロクロス点検出手段と、前
記符号比較手段における比較結果にて前記2つの信号の
符号が互いに異なる場合のみ前記ゼロクロス点検出手段
にて検出された中央のサンプリングタイミングにおける
信号値を出力する第1の出力制御手段とを有し、直交復
調された信号のクロック位相の誤差情報を出力するクロ
ック位相検出器において、前記信号点検出手段にて検出
された2つの信号の絶対値を検出する絶対値検出手段
と、該絶対値検出手段にて検出された絶対値と予め決め
られた基準値とを比較する絶対値判定手段と、前記絶対
値検出手段にて検出された絶対値が前記基準値よりも大
きな場合のみ前記第1の出力制御手段から出力された値
を出力する第2の出力制御手段とを有することを特徴と
する。
【0025】また、前記信号点検出手段、符号比較手
段、ゼロクロス点検出手段、第1の出力制御手段、絶対
値検出手段、絶対値判定手段及び第2の出力制御手段を
それぞれIチャンネル、Qチャンネル毎に有し、さら
に、前記Iチャンネルの第2の出力制御手段から出力さ
れた値と前記Qチャンネルの第2の出力制御手段から出
力された値とを加算して出力する加算手段を有すること
を特徴とする。
【0026】また、Iチャンネル及びQチャンネルの両
方の前記符号比較手段における比較結果にて前記2つの
信号の符号が互いに異なる場合のみ前記加算手段にて加
算された信号を出力する第3の出力制御手段とを有する
ことを特徴とする。
【0027】また、前記第2の出力制御手段は、一方の
入力端子に前記第1の出力制御手段から出力された値が
入力され、他方の入力端子に前記絶対値判定手段におけ
る比較結果が入力され、前記第1の出力制御手段から出
力された値と前記絶対値判定手段における比較結果との
論理積を算出する論理積ゲートであることを特徴とす
る。
【0028】また、直交復調された信号をサンプリング
し、サンプリングされた信号のうち連続する2つの信号
及び該2つの信号の中央の値を検出し、前記2つの信号
の符号が互いに異なる場合のみ前記中央の値を位相誤差
情報として出力するクロック位相検出方法において、前
記2つの信号の絶対値を検出し、検出された絶対値が予
め決められた基準値よりも大きな場合のみ前記位相誤差
情報を出力することを特徴とする。
【0029】また、Iチャンネル、Qチャンネルのそれ
ぞれにて、直交復調された信号をサンプリングし、サン
プリングされた信号のうち連続する2つの信号及び該2
つの信号の中央のサンプリングタイミングにおける信号
値を検出し、前記2つの信号の絶対値を検出し、前記2
つの信号の符号が互いに異なり、かつ、検出された絶対
値が予め決められた基準値よりも大きな場合のみ前記位
相誤差情報を出力することを特徴とする。
【0030】また、Iチャンネル及びQチャンネルのそ
れぞれから出力された位相誤差情報を加算して出力する
ことを特徴とする。
【0031】また、Iチャンネル及びQチャンネルの両
方にて前記2つの信号の符号が互いに異なる場合のみ、
加算された位相誤差情報を出力することを特徴とする。
【0032】(作用)上記のように構成された本発明に
おいては、サンプルとして検出された信号の絶対値が予
め決められた基準値よりも大きな場合のみ、信号値が異
なる符号を有する2つの信号の中央のサンプリングタイ
ミングにおける信号値が位相誤差情報として出力される
ので、ノイズ等により軸上の点が変動した場合において
も、その点はゼロクロス点の検出に用いられることはな
く、正しい位相誤差が検出される。
【0033】また、Iチャンネル,Qチャンネルの両方
でゼロクロス点の検出が行われることにより、検出点が
増加し、より精細な検出が行われる。
【0034】また、Iチャンネル,Qチャンネルの両方
において、連続する2つの信号の符号が互いに異なる場
合、すなわちゼロクロス点が検出された場合のみ、位相
誤差情報が出力されるので、より正確に位相誤差が検出
される。
【0035】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。
【0036】図1は、本発明のクロック位相検出器の実
施の一形態を示すブロック図である。
【0037】本形態は図1に示すように、直交復調され
たIch信号が入力され、それらを変調速度の2倍以上
にサンプリングするサンプル回路1aと、サンプル回路
1aにてサンプリングされた信号のうち連続する2つの
信号を検出する信号点サンプル検出部3aと、信号点サ
ンプル検出部3aにて検出された2つの信号の符号を比
較し、比較結果を出力する前後サンプル符号比較部4a
と、信号点サンプル検出部3aにて検出される2つの信
号の中央のサンプリングタイミングにおける信号値を検
出するゼロクロス点サンプル検出部2aと、前後サンプ
ル符号比較部4aにおける比較結果とゼロクロスサンプ
ル検出部2aにて検出された値を乗算して出力する第1
の出力制御手段である乗算器5aと、信号点サンプル検
出部3aにて検出された信号の絶対値を検出する絶対値
検出部6aと、絶対値検出部6aにて検出された絶対値
と予め決められた基準値とを比較し、比較結果を出力す
る絶対値判定部7aと、乗算器5aにおける乗算結果と
絶対値判定部7aにおける比較結果との論理積を算出す
る第2の出力制御手段であるANDゲート8aと、直交
復調されたQch信号が入力され、それらを変調速度の
2倍以上にサンプリングするサンプル回路1bと、サン
プル回路1bにてサンプリングされた信号のうち連続す
る2つの信号を検出する信号点サンプル検出部3bと、
信号点サンプル検出部3bにて検出された2つの信号の
符号を比較し、比較結果を出力する前後サンプル符号比
較部4bと、信号点サンプル検出部3bにて検出される
2つの信号の中央のサンプリングタイミングにおける信
号値を検出するゼロクロス点サンプル検出部2bと、前
後サンプル符号比較部4bにおける比較結果とゼロクロ
スサンプル検出部2bにて検出された値を乗算して出力
する第1の出力制御手段である乗算器5bと、信号点サ
ンプル検出部3bにて検出された信号の絶対値を検出す
る絶対値検出部6bと、絶対値検出部6bにて検出され
た絶対値と予め決められた基準値とを比較し、比較結果
を出力する絶対値判定部7bと、乗算器5bにおける乗
算結果と絶対値判定部7bにおける比較結果との論理積
を算出する第2の出力制御手段であるANDゲート8b
と、前後サンプル符号比較部4aにおける比較結果と前
後サンプル符号比較部4bにおける比較結果との論理積
を算出する第3の出力制御手段であるANDゲート9
と、ANDゲート8aにて算出された論理積とANDゲ
ート8bにて算出された論理積とを加算して出力する加
算器10と、ANDゲート9にて算出された論理積と加
算器10における加算結果との論理積を算出して出力す
る第3の出力制御手段であるANDゲート11とから構
成されている。
【0038】以下に、上記のように構成されたクロック
位相検出回路の動作について説明する。
【0039】サンプル回路1aにてIch信号がサンプ
リングされると、信号点サンプル検出部3aにおいて、
サンプル回路1aにてサンプリングされた信号のうち連
続する2つの信号が検出される。
【0040】次に、前後サンプル符号比較部4aにおい
て、信号点サンプル検出部3aにて検出された2つの信
号の符号が比較され、2つの符号が同一の場合は
“0”、前の信号の符号が正で後の信号の符号が負の場
合は“−1”、前の信号の符号が負で後の信号の符号が
正の場合は“1”がそれぞれ比較結果として出力され
る。
【0041】また、ゼロクロスサンプル検出部2aにお
いて、信号点サンプル検出部3aにて検出された2つの
信号の中央のサンプリングタイミングにおける信号値が
検出される。
【0042】次に、乗算器5aにおいて、前後サンプル
符号比較部4aにおける比較結果とゼロクロスサンプル
検出部2aにて検出された値とが乗算され、乗算結果が
ANDゲート8aに入力される。
【0043】ここで、信号点サンプル検出部3aにて検
出された2つの信号の符号が互いに異なる場合は、ゼロ
クロスサンプル検出部2aにて検出された値がそのまま
あるいは符号が反転してANDゲート8aに入力される
が、信号点サンプル検出部3aにて検出された2つの信
号の符号が同一の場合は、前後サンプル符号比較部4a
から“0”が比較結果として出力されるため、ゼロクロ
スサンプル検出部2aにて検出された値はANDゲート
8aから出力されない。
【0044】また、絶対値検出部6aにおいて、信号点
サンプル検出部3aにて検出された信号の絶対値が検出
される。
【0045】絶対値検出部6aにて絶対値が検出される
と、絶対値判定部7aにおいて、予め決められた基準値
と絶対値検出部6aにて検出された絶対値とが比較さ
れ、絶対値検出部6aにて検出された絶対値が基準値よ
りも大きな場合は“1”が、また、絶対値検出部6aに
て検出された絶対値が基準値以下の場合は“0”がそれ
ぞれ比較結果として出力される。
【0046】その後、ANDゲート8aにおいて、乗算
器5aにおける乗算結果と絶対値判定部7aにおける比
較結果との論理積が算出され、算出結果が加算器10に
入力される。
【0047】ここで、ANDゲート8aにおいては、絶
対値判定部7aにおける比較結果において、絶対値検出
部6aにて検出された絶対値が基準値よりも大きな場合
は乗算器5aにおける乗算結果が出力されるが、絶対値
検出部6aにて検出された絶対値が基準値以下である場
合は、絶対値判定部7aから“0”が判定結果として出
力されているのでは乗算器5aにおける乗算結果は出力
されない。
【0048】これによって、信号点における信号が軸上
付近にある場合は、その信号を位相誤差検出に用いない
ようにしている。
【0049】一方、サンプル回路1bにてQch信号が
サンプリングされると、信号点サンプル検出部3bにお
いて、サンプル回路1bにてサンプリングされた信号の
うち連続する2つの信号が検出される。
【0050】次に、前後サンプル符号比較部4bにおい
て、信号点サンプル検出部3bにて検出された2つの信
号の符号が比較され、2つの符号が同一の場合は
“0”、前の信号の符号が正で後の信号の符号が負の場
合は“−1”、前の信号の符号が負で後の信号の符号が
正の場合は“1”がそれぞれ比較結果として出力され
る。
【0051】また、ゼロクロスサンプル検出部2bにお
いて、信号点サンプル検出部3bにて検出された2つの
信号の中央の値が検出される。
【0052】次に、乗算器5bにおいて、前後サンプル
符号比較部4bにおける比較結果とゼロクロスサンプル
検出部2bにて検出された値とが乗算され、乗算結果が
ANDゲート8bに入力される。
【0053】ここで、信号点サンプル検出部3bにて検
出された2つの信号の符号が互いに異なる場合は、ゼロ
クロスサンプル検出部2bにて検出された値がそのまま
あるいは符号が反転してANDゲート8bに入力される
が、信号点サンプル検出部3bにて検出された2つの信
号の符号が同一の場合は、前後サンプル符号比較部4b
から“0”が比較結果として出力されるため、ゼロクロ
スサンプル検出部2bにて検出された値はANDゲート
8bから出力されない。
【0054】また、絶対値検出部6bにおいて、信号点
サンプル検出部3bにて検出された信号の絶対値が検出
される。
【0055】絶対値検出部6bにて絶対値が検出される
と、絶対値判定部7bにおいて、予め決められた基準値
と絶対値検出部6bにて検出された絶対値とが比較さ
れ、絶対値検出部6bにて検出された絶対値が基準値よ
りも大きな場合は“1”が、また、絶対値検出部6bに
て検出された絶対値が基準値以下の場合は“0”がそれ
ぞれ比較結果として出力される。
【0056】その後、ANDゲート8bにおいて、乗算
器5bにおける乗算結果と絶対値判定部7bにおける比
較結果との論理積が算出され、算出結果が加算器10に
入力される。
【0057】ここで、ANDゲート8bにおいては、絶
対値判定部7bにおける比較結果において、絶対値検出
部6bにて検出された絶対値が基準値よりも大きな場合
は乗算器5bにおける乗算結果が出力されるが、絶対値
検出部6bにて検出された絶対値が基準値以下である場
合は、絶対値判定部7bから“0”が判定結果として出
力されているので乗算器5bにおける乗算結果は出力さ
れない。
【0058】前後サンプル符号比較部4a,4bにおけ
る比較結果は、乗算器5a,5bに入力されるととも
に、ANDゲート9にも入力され、ANDゲート9にお
いて、乗算器5aにおける比較結果と乗算器5bにおけ
る比較結果との論理積が算出される。
【0059】すなわち、ANDゲート9からは、信号点
サンプル検出部3aにて検出された2つのIch信号の
符号が互いに異なり、かつ、信号点サンプル検出部3b
にて検出された2つのQch信号の符号が互いに異なる
場合のみ“1”が出力され、その他の場合は“0”が出
力される。
【0060】また、ANDゲート8aにて算出された論
理積とANDゲート8bにて算出された論理積とが加算
器10に入力され、加算器10において、ANDゲート
8aにて算出された論理積とANDゲート8bにて算出
された論理積とが加算される。
【0061】その後、ANDゲート9にて算出された論
理積と加算器10における加算結果とがANDゲート1
1に入力され、ANDゲート11において、ANDゲー
ト9にて算出された論理積と加算器10における加算結
果との論理積が算出され、算出結果が位相誤差情報とし
て出力される。
【0062】クロック位相検出器から位相誤差情報が出
力されると、出力された位相誤差情報に基づいてゼロク
ロス点の修正が行われる。
【0063】上述したように本形態においては、Ic
h,Qchのそれぞれにおいて、サンプルとして検出さ
れた信号の絶対値が予め決められた基準値よりも大きな
場合のみ、異なる符号を有する2つの信号の中央の値が
出力されるので、ノイズ等により軸上の点が変動した場
合においても、その点はゼロクロス点の検出に用いられ
ない。
【0064】また、Ich,Qchの両方でゼロクロス
点の検出が行われることにより、検出点が増加し、より
精細な検出が行われる。
【0065】さらに、Ich,Qchの両方においてゼ
ロクロス点が検出された場合のみ、位相誤差情報が出力
されるので、より正確に位相誤差が検出される。
【0066】上述した一連の動作により、データ転送先
において正確なタイミングでデータが認識されるように
なる。
【0067】
【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載するような効果を奏する。
【0068】請求項1及び請求項5に記載のものは、サ
ンプルとして検出された信号の絶対値が予め決められた
基準値よりも大きな場合のみ、異なる符号を有する2つ
の信号の中央の値が位相誤差情報として出力されるた
め、ノイズ等により軸上の点が変動した場合において
も、その点はゼロクロス点の検出に用いられることはな
く、正しい位相誤差を検出することができる。
【0069】請求項2、請求項6及び請求項7に記載の
ものは、Iチャンネル,Qチャンネルの両方でゼロクロ
ス点の検出が行われ、各誤差を加算しているため、誤差
のゲインを上げることができる。
【0070】請求項3及び請求項8に記載のものは、I
チャンネル,Qチャンネルの両方において、連続する2
つの信号の符号が互いに異なる場合、すなわちゼロクロ
ス点が検出された場合のみ、位相誤差情報が出力される
ため、より正確に位相誤差を検出することができる。
【図面の簡単な説明】
【図1】本発明のクロック位相検出器の実施の一形態を
示すブロック図である。
【図2】従来のクロック位相検出器の一構成例を示すブ
ロック図である。
【図3】図2に示したクロック位相検出器における問題
点を説明するための図である。
【符号の説明】
1a,1b サンプル回路 2a,2b ゼロクロス点サンプル検出部 3a,3b 信号点サンプル検出部 4a,4b 前後サンプル符号比較部 5a,5b 乗算器 6a,6b 絶対値検出部 7a,7b 絶対値判定部 8a,8b,9,11 ANDゲート 10 加算器

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 直交復調された信号をサンプリングする
    サンプル手段と、該サンプル手段にてサンプリングされ
    た信号のうち連続する2つの信号を検出する信号点検出
    手段と、該信号点検出手段にて検出された2つの信号の
    符号を比較する符号比較手段と、前記信号点検出手段に
    て検出される2つの信号の中央のサンプリングタイミン
    グにおける信号値を検出するゼロクロス点検出手段と、
    前記符号比較手段における比較結果にて前記2つの信号
    の符号が互いに異なる場合のみ前記ゼロクロス点検出手
    段にて検出された中央のサンプリングタイミングにおけ
    る信号値を出力する第1の出力制御手段とを有し、直交
    復調された信号のクロック位相の誤差情報を出力するク
    ロック位相検出器において、 前記信号点検出手段にて検出された2つの信号の絶対値
    を検出する絶対値検出手段と、 該絶対値検出手段にて検出された絶対値と予め決められ
    た基準値とを比較する絶対値判定手段と、 前記絶対値検出手段にて検出された絶対値が前記基準値
    よりも大きな場合のみ前記第1の出力制御手段から出力
    された値を出力する第2の出力制御手段とを有すること
    を特徴とするクロック位相検出器。
  2. 【請求項2】 請求項1に記載のクロック位相検出器に
    おいて、 前記信号点検出手段、符号比較手段、ゼロクロス点検出
    手段、第1の出力制御手段、絶対値検出手段、絶対値判
    定手段及び第2の出力制御手段をそれぞれIチャンネ
    ル、Qチャンネル毎に有し、 さらに、前記Iチャンネルの第2の出力制御手段から出
    力された値と前記Qチャンネルの第2の出力制御手段か
    ら出力された値とを加算して出力する加算手段を有する
    ことを特徴とするクロック位相検出器。
  3. 【請求項3】 請求項2に記載のクロック位相検出器に
    おいて、 Iチャンネル及びQチャンネルの両方の前記符号比較手
    段における比較結果にて前記2つの信号の符号が互いに
    異なる場合のみ前記加算手段にて加算された信号を出力
    する第3の出力制御手段とを有することを特徴とするク
    ロック位相検出器。
  4. 【請求項4】 請求項1乃至3のいずれか1項に記載の
    クロック位相検出器において、 前記第2の出力制御手段は、一方の入力端子に前記第1
    の出力制御手段から出力された値が入力され、他方の入
    力端子に前記絶対値判定手段における比較結果が入力さ
    れ、前記第1の出力制御手段から出力された値と前記絶
    対値判定手段における比較結果との論理積を算出する論
    理積ゲートであることを特徴とするクロック位相検出
    器。
  5. 【請求項5】 直交復調された信号をサンプリングし、
    サンプリングされた信号のうち連続する2つの信号及び
    該2つの信号の中央の値を検出し、前記2つの信号の符
    号が互いに異なる場合のみ前記中央のサンプリングタイ
    ミングにおける信号値を位相誤差情報として出力するク
    ロック位相検出方法において、 前記2つの信号の絶対値を検出し、検出された絶対値が
    予め決められた基準値よりも大きな場合のみ前記位相誤
    差情報を出力することを特徴とするクロック位相検出方
    法。
  6. 【請求項6】 請求項5に記載のクロック位相検出方法
    において、 Iチャンネル、Qチャンネルのそれぞれにて、直交復調
    された信号をサンプリングし、サンプリングされた信号
    のうち連続する2つの信号及び該2つの信号の中央のサ
    ンプリングタイミングにおける信号値を検出し、前記2
    つの信号の絶対値を検出し、前記2つの信号の符号が互
    いに異なり、かつ、検出された絶対値が予め決められた
    基準値よりも大きな場合のみ前記位相誤差情報を出力す
    ることを特徴とするクロック位相検出方法。
  7. 【請求項7】 請求項6に記載のクロック位相検出方法
    において、 Iチャンネル及びQチャンネルのそれぞれから出力され
    た位相誤差情報を加算して出力することを特徴とするク
    ロック位相検出方法。
  8. 【請求項8】 請求項7に記載のクロック位相検出方法
    において、 Iチャンネル及びQチャンネルの両方にて前記2つの信
    号の符号が互いに異なる場合のみ、加算された位相誤差
    情報を出力することを特徴とするクロック位相検出方
    法。
JP17145398A 1998-06-18 1998-06-18 クロック位相検出器及びクロック位相検出方法 Expired - Fee Related JP3332074B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17145398A JP3332074B2 (ja) 1998-06-18 1998-06-18 クロック位相検出器及びクロック位相検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17145398A JP3332074B2 (ja) 1998-06-18 1998-06-18 クロック位相検出器及びクロック位相検出方法

Publications (2)

Publication Number Publication Date
JP2000013457A JP2000013457A (ja) 2000-01-14
JP3332074B2 true JP3332074B2 (ja) 2002-10-07

Family

ID=15923395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17145398A Expired - Fee Related JP3332074B2 (ja) 1998-06-18 1998-06-18 クロック位相検出器及びクロック位相検出方法

Country Status (1)

Country Link
JP (1) JP3332074B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641328B1 (ko) * 2004-12-24 2006-11-01 삼성전자주식회사 타이밍 복원 방법 및 타이밍 복원 장치
JP2013126224A (ja) * 2011-12-16 2013-06-24 Nec Engineering Ltd クロックリカバリ回路、これを含むデジタル復調回路、クロックリカバリ方法及びこれを含むデジタル復調方法

Also Published As

Publication number Publication date
JP2000013457A (ja) 2000-01-14

Similar Documents

Publication Publication Date Title
JPH08317005A (ja) 位相変調信号復調方式
JPH03274844A (ja) Psk変調信号の遅延検波回路
JPH06268696A (ja) Afc回路
EP0866580B1 (en) Error rate estimator for PSK signals
US5694440A (en) Data synchronizer lock detector and method of operation thereof
JPH06205062A (ja) 遅延検波回路
US20040184564A1 (en) Timing synchronization for M-DPSK channels
JP2773562B2 (ja) 信号系列検出方法
JP3332074B2 (ja) クロック位相検出器及びクロック位相検出方法
JPH11220507A (ja) 位相角検出器及びそれを利用した周波数弁別器
JPH09149089A (ja) 回線品質監視回路
US5528634A (en) Trajectory directed timing recovery
JP3498600B2 (ja) キャリア位相推定装置とキャリア位相推定装置を用いた復調器
JPH09246917A (ja) 周波数誤差推定装置
JPS62196921A (ja) 位相検出回路
JPH06232930A (ja) クロック再生回路
JPH02146844A (ja) 直交位相誤差検出回路
JP2990044B2 (ja) 遅延検波器
JP3088892B2 (ja) データ受信装置
JP3262069B2 (ja) 周波数誤差検出回路
JP3088894B2 (ja) データ受信装置
JP2000069102A (ja) 位相同期ループ回路付き信号推定器、及び受信信号の位相ずれ補正方法
CA2084860A1 (en) Digital data detector
JP2000201190A (ja) クロック位相誤差検出回路およびクロック位相誤差検出方法
JPH0621985A (ja) 信頼度情報生成方法及びその装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070726

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080726

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100726

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100726

Year of fee payment: 8

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100726

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110726

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120726

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120726

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130726

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees