JPH09149089A - 回線品質監視回路 - Google Patents
回線品質監視回路Info
- Publication number
- JPH09149089A JPH09149089A JP7304316A JP30431695A JPH09149089A JP H09149089 A JPH09149089 A JP H09149089A JP 7304316 A JP7304316 A JP 7304316A JP 30431695 A JP30431695 A JP 30431695A JP H09149089 A JPH09149089 A JP H09149089A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase
- fading pitch
- bit error
- error rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/30—Monitoring; Testing of propagation channels
- H04B17/309—Measuring or estimating channel quality parameters
- H04B17/318—Received signal strength
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【課題】 フェージングによる伝搬環境の変化に際して
も、より正確なビット誤り率を算出できる回線品質監視
回路を提供することである。 【解決手段】 入力するＰＳＫ差動符号化変調波を位相
検波して位相尤度データを出力する位相検波回路１と、
この位相尤度データを一定時間累積加算して累積値を出
力する累積演算回路２と、入力するＰＳＫ差動符号化変
調波から受信電界強度信号ＲＳＳＩを生成して出力する
ＲＳＳＩ回路５と、この受信電界強度信号ＲＳＳＩから
フェージングピッチデータを検出して出力するフェージ
ングピッチ検出回路６と、このフェージングピッチデー
タに基づいて位相尤度データの累積値からビット誤り率
を算出して出力するＢＥＲ算出回路３と、このビット誤
り率に基づいて所定の演算式により回線品質を算出する
回線品質判定回路４とを備えている。
も、より正確なビット誤り率を算出できる回線品質監視
回路を提供することである。 【解決手段】 入力するＰＳＫ差動符号化変調波を位相
検波して位相尤度データを出力する位相検波回路１と、
この位相尤度データを一定時間累積加算して累積値を出
力する累積演算回路２と、入力するＰＳＫ差動符号化変
調波から受信電界強度信号ＲＳＳＩを生成して出力する
ＲＳＳＩ回路５と、この受信電界強度信号ＲＳＳＩから
フェージングピッチデータを検出して出力するフェージ
ングピッチ検出回路６と、このフェージングピッチデー
タに基づいて位相尤度データの累積値からビット誤り率
を算出して出力するＢＥＲ算出回路３と、このビット誤
り率に基づいて所定の演算式により回線品質を算出する
回線品質判定回路４とを備えている。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、入力するＰＳＫ
（phase shift keying：位相偏位変調）差動符号化変調
波を位相検波して求めた位相尤度データを一定時間累積
加算した累積値に基づいて算出するビット誤り率（ＢＥ
Ｒ：Bit Error Ratio ）から回線品質を判定する回線品
質監視回路に関し、特に、携帯用情報通信端末等の移動
通信に使用されるディジタル式無線通信装置において、
フェージングによる伝搬環境の変化に際しても、より正
確なビット誤り率を算出できる回線品質監視回路に関す
る。
（phase shift keying：位相偏位変調）差動符号化変調
波を位相検波して求めた位相尤度データを一定時間累積
加算した累積値に基づいて算出するビット誤り率（ＢＥ
Ｒ：Bit Error Ratio ）から回線品質を判定する回線品
質監視回路に関し、特に、携帯用情報通信端末等の移動
通信に使用されるディジタル式無線通信装置において、
フェージングによる伝搬環境の変化に際しても、より正
確なビット誤り率を算出できる回線品質監視回路に関す
る。
【０００２】
【従来の技術】従来、この種の回線品質監視回路では、
図７に示されるように、位相検波回路１、累積演算回路
２、ＢＥＲ算出回路３９、および回線品質判定回路４が
備えられている。
図７に示されるように、位相検波回路１、累積演算回路
２、ＢＥＲ算出回路３９、および回線品質判定回路４が
備えられている。
【０００３】位相検波回路１は、入力するＰＳＫ差動符
号化変調波を位相検波して規定位相差と実際に検波した
位相差データとの差を位相尤度データとして出力してい
る。この位相検波回路１としては、例えば、特開平３−
２０５９４号公報に適応キャリア同期検波回路（ＡＣＴ
型：Adaptive Carrier Tracking 型）が開示されてお
り、また、1990年の電子情報通信学会、秋季全国大会、
論文番号Ｂ−２９９ではディジタル遅延検波回路が報告
され、実現されている。
号化変調波を位相検波して規定位相差と実際に検波した
位相差データとの差を位相尤度データとして出力してい
る。この位相検波回路１としては、例えば、特開平３−
２０５９４号公報に適応キャリア同期検波回路（ＡＣＴ
型：Adaptive Carrier Tracking 型）が開示されてお
り、また、1990年の電子情報通信学会、秋季全国大会、
論文番号Ｂ−２９９ではディジタル遅延検波回路が報告
され、実現されている。
【０００４】累積演算回路２はシンボルデータ毎の位相
尤度データを一定時間累積加算して累積値を出力してお
り、また、ＢＥＲ算出回路３９が累積演算回路２から出
力される位相尤度データの累積値からビット誤り率を算
出して出力し、次いで、回線品質判定回路４がＢＥＲ算
出回路３９から出力されるビット誤り率に基づいて所定
の演算式により回線品質を算出している。
尤度データを一定時間累積加算して累積値を出力してお
り、また、ＢＥＲ算出回路３９が累積演算回路２から出
力される位相尤度データの累積値からビット誤り率を算
出して出力し、次いで、回線品質判定回路４がＢＥＲ算
出回路３９から出力されるビット誤り率に基づいて所定
の演算式により回線品質を算出している。
【０００５】次に、図８を参照して位相尤度およびビッ
ト誤り率について説明する。図８は、日本国内のディジ
タル携帯電話装置で用いられているπ／４ＱＰＳＫ（ Q
uadrature ＰＳＫ）変調の位相尤度を説明する説明図で
ある。図８では、直交する基準直線Ｉ（In phase）およ
び直交直線Ｑ（ Quadrature phase ）において、基準直
線Ｉ方向の位相Ｐ０に対して直交直線Ｑ方向側に角度π
／４だけ回転移動した方向を位相Ｐ１とし、この方向に
角度π／２ずつ回転移動して進む位相Ｐ２、Ｐ３、Ｐ４
が示されている。
ト誤り率について説明する。図８は、日本国内のディジ
タル携帯電話装置で用いられているπ／４ＱＰＳＫ（ Q
uadrature ＰＳＫ）変調の位相尤度を説明する説明図で
ある。図８では、直交する基準直線Ｉ（In phase）およ
び直交直線Ｑ（ Quadrature phase ）において、基準直
線Ｉ方向の位相Ｐ０に対して直交直線Ｑ方向側に角度π
／４だけ回転移動した方向を位相Ｐ１とし、この方向に
角度π／２ずつ回転移動して進む位相Ｐ２、Ｐ３、Ｐ４
が示されている。
【０００６】位相検波回路１は、本来、ある時点の位相
に対して“±π／４”または“±３π／４”のいずれか
の位相差を検出すべきである。従って、位相Ｐ０の時点
の次ぎのシンボルでの位相点は位相Ｐ１〜Ｐ４のいずれ
かである。例えば、位相変化が“＋π／４”の場合、位
相点Ｐ０の次ぎは位相点Ｐ１になるが、フェージング、
または、回路の熱雑音により位相誤差Δφを生じ、位相
差（π／４＋Δφ）を有する位相点Ｓ１が検出される。
この本来あるべき位置からの「ズレ」を表す“Δφ”が
位相尤度である。
に対して“±π／４”または“±３π／４”のいずれか
の位相差を検出すべきである。従って、位相Ｐ０の時点
の次ぎのシンボルでの位相点は位相Ｐ１〜Ｐ４のいずれ
かである。例えば、位相変化が“＋π／４”の場合、位
相点Ｐ０の次ぎは位相点Ｐ１になるが、フェージング、
または、回路の熱雑音により位相誤差Δφを生じ、位相
差（π／４＋Δφ）を有する位相点Ｓ１が検出される。
この本来あるべき位置からの「ズレ」を表す“Δφ”が
位相尤度である。
【０００７】ＰＳＫ方式では、検波位相情報の位相尤度
データはビット誤り率と密接に関係し、受信環境が悪い
ほど位相尤度が大きく、ビット誤り率は高くなるので、
検波位相尤度を測定することによりビット誤り率を推定
できる。このため、種々な伝搬環境下において、位相尤
度データの累積値とビット誤り率との関係を予め測定
し、この結果を用いてＢＥＲ算出回路がビット誤り率を
算出していた。
データはビット誤り率と密接に関係し、受信環境が悪い
ほど位相尤度が大きく、ビット誤り率は高くなるので、
検波位相尤度を測定することによりビット誤り率を推定
できる。このため、種々な伝搬環境下において、位相尤
度データの累積値とビット誤り率との関係を予め測定
し、この結果を用いてＢＥＲ算出回路がビット誤り率を
算出していた。
【０００８】
【発明が解決しようとする課題】上述した従来の回線品
質監視回路は、入力するＰＳＫ差動符号化変調波を位相
検波して求めた位相尤度データを、一定時間累積加算し
て求めた累積値からビット誤り率を算出し、このビット
誤り率に基づいて所定の演算式により回線品質を算出し
ている。この構成では、同じ伝搬環境の下で正確な回線
品質を推定できるが、伝搬環境が変化してフェージング
ピッチが変化した際、位相尤度データの累積値に対する
ビット誤り率が変化するので、正確な値が求められない
という問題点がある。
質監視回路は、入力するＰＳＫ差動符号化変調波を位相
検波して求めた位相尤度データを、一定時間累積加算し
て求めた累積値からビット誤り率を算出し、このビット
誤り率に基づいて所定の演算式により回線品質を算出し
ている。この構成では、同じ伝搬環境の下で正確な回線
品質を推定できるが、伝搬環境が変化してフェージング
ピッチが変化した際、位相尤度データの累積値に対する
ビット誤り率が変化するので、正確な値が求められない
という問題点がある。
【０００９】本発明の課題は、フェージングによる伝搬
環境の変化に際しても、より正確なビット誤り率を算出
できる回線品質監視回路を提供することである。
環境の変化に際しても、より正確なビット誤り率を算出
できる回線品質監視回路を提供することである。
【００１０】
【課題を解決するための手段】本発明による回線品質監
視回路は、入力するＰＳＫ差動符号化変調波を位相検波
して求めた位相尤度データを一定時間累積加算した累積
値に基づいて算出するビット誤り率（ＢＥＲ）から回線
品質を判定する回線品質監視回路において、入力する前
記ＰＳＫ差動符号化変調波から受信電界強度信号ＲＳＳ
Ｉを生成し、生成した受信電界強度信号ＲＳＳＩから検
出するフェージングピッチデータに基づいて前記位相尤
度データの累積値からビット誤り率を算出している。
視回路は、入力するＰＳＫ差動符号化変調波を位相検波
して求めた位相尤度データを一定時間累積加算した累積
値に基づいて算出するビット誤り率（ＢＥＲ）から回線
品質を判定する回線品質監視回路において、入力する前
記ＰＳＫ差動符号化変調波から受信電界強度信号ＲＳＳ
Ｉを生成し、生成した受信電界強度信号ＲＳＳＩから検
出するフェージングピッチデータに基づいて前記位相尤
度データの累積値からビット誤り率を算出している。
【００１１】また、本発明による回線品質監視回路の具
体的な手段の一つは、入力するＰＳＫ差動符号化変調波
を位相検波して位相尤度データを出力する位相検波回路
と、該位相尤度データを一定時間累積加算して累積値を
出力する累積演算回路と、入力する前記ＰＳＫ差動符号
化変調波から受信電界強度信号ＲＳＳＩを生成して出力
するＲＳＳＩ回路と、該受信電界強度信号ＲＳＳＩから
フェージングピッチデータを検出して出力するフェージ
ングピッチ検出回路と、該フェージングピッチデータに
基づいて前記位相尤度データの累積値からビット誤り率
を算出して出力するＢＥＲ算出回路と、該ビット誤り率
に基づいて所定の演算式により回線品質を算出する回線
品質判定回路とを備えている。
体的な手段の一つは、入力するＰＳＫ差動符号化変調波
を位相検波して位相尤度データを出力する位相検波回路
と、該位相尤度データを一定時間累積加算して累積値を
出力する累積演算回路と、入力する前記ＰＳＫ差動符号
化変調波から受信電界強度信号ＲＳＳＩを生成して出力
するＲＳＳＩ回路と、該受信電界強度信号ＲＳＳＩから
フェージングピッチデータを検出して出力するフェージ
ングピッチ検出回路と、該フェージングピッチデータに
基づいて前記位相尤度データの累積値からビット誤り率
を算出して出力するＢＥＲ算出回路と、該ビット誤り率
に基づいて所定の演算式により回線品質を算出する回線
品質判定回路とを備えている。
【００１２】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１３】図１は本発明の実施の一形態を示す機能ブ
ロック図である。図１に示された回線品質監視回路で
は、位相検波回路１、累積演算回路２、ＢＥＲ算出回路
３、回線品質判定回路４、ＲＳＳＩ回路５、およびフェ
ージングピッチ検出回路６が備えられている。また、回
線品質監視回路は、従来例の図７と比較すれば、ＲＳＳ
Ｉ回路５およびフェージングピッチ検出回路６が追加さ
れ、ＢＥＲ算出回路３がフェージングピッチデータを取
り込んで演算している。
ロック図である。図１に示された回線品質監視回路で
は、位相検波回路１、累積演算回路２、ＢＥＲ算出回路
３、回線品質判定回路４、ＲＳＳＩ回路５、およびフェ
ージングピッチ検出回路６が備えられている。また、回
線品質監視回路は、従来例の図７と比較すれば、ＲＳＳ
Ｉ回路５およびフェージングピッチ検出回路６が追加さ
れ、ＢＥＲ算出回路３がフェージングピッチデータを取
り込んで演算している。
【００１４】位相検波回路１は、従来同様、入力するＰ
ＳＫ差動符号化変調波を位相検波して規定位相差と実際
に検波した位相差データとの差を位相尤度データとして
出力している。累積演算回路２も、従来同様、シンボル
データ毎の位相尤度データを一定時間累積加算して累積
値を出力している。
ＳＫ差動符号化変調波を位相検波して規定位相差と実際
に検波した位相差データとの差を位相尤度データとして
出力している。累積演算回路２も、従来同様、シンボル
データ毎の位相尤度データを一定時間累積加算して累積
値を出力している。
【００１５】ＢＥＲ算出回路３は、従来と異なり、フェ
ージングピッチ検出回路６から出力されるフェージング
ピッチデータに基づいて累積演算回路２からフェージン
グピッチ毎に出力される位相尤度データの累積値からフ
ェージングピッチ毎のビット誤り率を算出して出力して
おり、次いで、回線品質判定回路４が、ＢＥＲ算出回路
３から出力されるビット誤り率に基づいて所定の演算式
により回線品質を算出している。
ージングピッチ検出回路６から出力されるフェージング
ピッチデータに基づいて累積演算回路２からフェージン
グピッチ毎に出力される位相尤度データの累積値からフ
ェージングピッチ毎のビット誤り率を算出して出力して
おり、次いで、回線品質判定回路４が、ＢＥＲ算出回路
３から出力されるビット誤り率に基づいて所定の演算式
により回線品質を算出している。
【００１６】また、ＲＳＳＩ回路５は入力するＰＳＫ差
動符号化変調波から受信電界強度信号ＲＳＳＩを生成し
て出力しており、フェージングピッチ検出回路６は、Ｒ
ＳＳＩ回路５から出力される受信電界強度信号ＲＳＳＩ
からフェージングピッチデータを検出して出力してい
る。
動符号化変調波から受信電界強度信号ＲＳＳＩを生成し
て出力しており、フェージングピッチ検出回路６は、Ｒ
ＳＳＩ回路５から出力される受信電界強度信号ＲＳＳＩ
からフェージングピッチデータを検出して出力してい
る。
【００１７】次に、図１に図２を併せ参照して、ＢＥＲ
算出回路３の機能について説明する。ＢＥＲ算出回路３
が算出するビット誤り率ＢＥＲは、図２に示されるよう
に１つの位相尤度データの累積値に対して、フェージン
グがない靜特性と比較してより高い周波数ｆD のフェー
ジングが存在するほど大きい。すなわち、より高いフェ
ージング周波数ｆD が存在するほど回線品質は劣化して
いる。
算出回路３の機能について説明する。ＢＥＲ算出回路３
が算出するビット誤り率ＢＥＲは、図２に示されるよう
に１つの位相尤度データの累積値に対して、フェージン
グがない靜特性と比較してより高い周波数ｆD のフェー
ジングが存在するほど大きい。すなわち、より高いフェ
ージング周波数ｆD が存在するほど回線品質は劣化して
いる。
【００１８】このため、ＢＥＲ算出回路３は、フェージ
ングピッチ検出回路６が出力するフェージングピッチデ
ータから得たフェージング周波数ｆD に対するビット誤
り率ＢＥＲ（ｆD ）を、図２に示されるような、フェー
ジング周波数ｆD における位相尤度データの累積値ΣΔ
φの関数ＦD （ΣΔφ）により算出している。
ングピッチ検出回路６が出力するフェージングピッチデ
ータから得たフェージング周波数ｆD に対するビット誤
り率ＢＥＲ（ｆD ）を、図２に示されるような、フェー
ジング周波数ｆD における位相尤度データの累積値ΣΔ
φの関数ＦD （ΣΔφ）により算出している。
【００１９】
【実施例】次に、図１に示されるＢＥＲ算出回路３の具
体化された実施例について、図３に機能ブロック図を示
し、図２を併せ参照して説明する。
体化された実施例について、図３に機能ブロック図を示
し、図２を併せ参照して説明する。
【００２０】図３に示されるＢＥＲ算出回路はスイッチ
３０とＮ個のフェージング周波数ｆ1 〜ｆN それぞれに
対応するＮ個のＢＥＲ演算部３１〜３Ｎとを備えてい
る。
３０とＮ個のフェージング周波数ｆ1 〜ｆN それぞれに
対応するＮ個のＢＥＲ演算部３１〜３Ｎとを備えてい
る。
【００２１】ＢＥＲ演算部３１〜３Ｎそれぞれは、ビッ
ト誤り率ＢＥＲおよび位相尤度データの累積値ΣΔφの
関係を様々な環境下のフェージング周波数ｆ1 〜ｆN そ
れぞれにおいて予め測定した、図２に示されるような下
記のデータを有している。
ト誤り率ＢＥＲおよび位相尤度データの累積値ΣΔφの
関係を様々な環境下のフェージング周波数ｆ1 〜ｆN そ
れぞれにおいて予め測定した、図２に示されるような下
記のデータを有している。
【００２２】 ＢＥＲ（ｆD ）＝ＦD （ΣΔφ）、ただし、D ＝1 〜N スイッチ３０は、累積演算回路２から出力されるフェー
ジングピッチ毎の位相尤度データの累積値を入力し、同
時に入力するフェージングピッチ検出回路６から出力さ
れるフェージングピッチデータから得たフェージング周
波数ｆD に対応するＢＥＲ演算部３１〜３Ｎの１つに出
力すると共に、この演算結果に基づくビット誤り率ＢＥ
Ｒを出力する。
ジングピッチ毎の位相尤度データの累積値を入力し、同
時に入力するフェージングピッチ検出回路６から出力さ
れるフェージングピッチデータから得たフェージング周
波数ｆD に対応するＢＥＲ演算部３１〜３Ｎの１つに出
力すると共に、この演算結果に基づくビット誤り率ＢＥ
Ｒを出力する。
【００２３】次に、図１に示されるフェージングピッチ
検出回路６の具体化された第１の実施例について、図４
を参照して説明する。
検出回路６の具体化された第１の実施例について、図４
を参照して説明する。
【００２４】図４に示されるフェージングピッチ検出回
路は、低域通過フィルタ（ＬＰＦ）６１、微分回路６
２、コンパレータ６３、およびタイマー回路６４を備え
ている。低域通過フィルタ６１は、入力した受信電界強
度信号ＲＳＳＩからフェージング周波数成分以上の変調
周波数成分および中間周波数成分などを除去する。
路は、低域通過フィルタ（ＬＰＦ）６１、微分回路６
２、コンパレータ６３、およびタイマー回路６４を備え
ている。低域通過フィルタ６１は、入力した受信電界強
度信号ＲＳＳＩからフェージング周波数成分以上の変調
周波数成分および中間周波数成分などを除去する。
【００２５】微分回路６２では、キャパシタＣに並列接
続された抵抗器Ｒおよび演算増幅器が直列接続されてお
り、入力側が低域通過フィルタ６１の出力に接続され、
また出力側がコンパレータ６３に接続されている。微分
回路６２の出力は、コンパレータ６３に入力して論理値
変換され、次いで、タイマー回路６４に入力する。タイ
マー回路６４は、コンパレータ６３から出力されるクロ
ックの周期を計数し、フェージングピッチデータとして
出力する。
続された抵抗器Ｒおよび演算増幅器が直列接続されてお
り、入力側が低域通過フィルタ６１の出力に接続され、
また出力側がコンパレータ６３に接続されている。微分
回路６２の出力は、コンパレータ６３に入力して論理値
変換され、次いで、タイマー回路６４に入力する。タイ
マー回路６４は、コンパレータ６３から出力されるクロ
ックの周期を計数し、フェージングピッチデータとして
出力する。
【００２６】次に、図４に図５を併せ参照してフェージ
ングピッチ検出回路の機能について説明する。
ングピッチ検出回路の機能について説明する。
【００２７】受信電界強度信号ＲＳＳＩは、通常、変調
周波数成分および中間周波数成分などが含まれており、
フェージング周波数成分に比べて十分に高い周波数を有
している。図５（Ａ）は、低域通過フィルタ６１を通過
した後の受信電界強度信号ＲＳＳＩの波形を示してい
る。この受信電界強度信号ＲＳＳＩの波形は、フェージ
ングピッチ間隔で電圧が落ち込んでいる。この波形の信
号は、微分回路６２を通されることにより、フェージン
グ周期毎に急激に立ち上がる、図５（Ｂ）に示される波
形の信号に変化する。
周波数成分および中間周波数成分などが含まれており、
フェージング周波数成分に比べて十分に高い周波数を有
している。図５（Ａ）は、低域通過フィルタ６１を通過
した後の受信電界強度信号ＲＳＳＩの波形を示してい
る。この受信電界強度信号ＲＳＳＩの波形は、フェージ
ングピッチ間隔で電圧が落ち込んでいる。この波形の信
号は、微分回路６２を通されることにより、フェージン
グ周期毎に急激に立ち上がる、図５（Ｂ）に示される波
形の信号に変化する。
【００２８】図５（Ｂ）に示される波形の信号は、コン
パレータにより、図５（Ｃ）に示されるようなフェージ
ング周期毎の論理信号になる。この場合、論理信号の立
ち下がり時期がフェージング周期に同期している。した
がって、論理信号の立ち下がり間隔をタイマー回路６４
で計数することによりフェージングピッチを算出するこ
とができる。
パレータにより、図５（Ｃ）に示されるようなフェージ
ング周期毎の論理信号になる。この場合、論理信号の立
ち下がり時期がフェージング周期に同期している。した
がって、論理信号の立ち下がり間隔をタイマー回路６４
で計数することによりフェージングピッチを算出するこ
とができる。
【００２９】次に、図１に示されるフェージングピッチ
検出回路６の具体化された第２の実施例について、図６
を参照して説明する。
検出回路６の具体化された第２の実施例について、図６
を参照して説明する。
【００３０】図６に示されるフェージングピッチ検出回
路は、低域通過フィルタ６１に、Ａ／Ｄ（アナログ・デ
ィジタル）コンバータ６５およびディジタル信号処理部
６６を備えている。低域通過フィルタ６１については上
述と同様であり、説明は省略される。Ａ／Ｄコンバータ
６５は、低域通過フィルタ６１の出力を入力してＡ／Ｄ
変換し、ディジタル信号処理部６６に出力している。デ
ィジタル信号処理部６６は入力するディジタル信号を処
理してフェージングピッチを算出する。
路は、低域通過フィルタ６１に、Ａ／Ｄ（アナログ・デ
ィジタル）コンバータ６５およびディジタル信号処理部
６６を備えている。低域通過フィルタ６１については上
述と同様であり、説明は省略される。Ａ／Ｄコンバータ
６５は、低域通過フィルタ６１の出力を入力してＡ／Ｄ
変換し、ディジタル信号処理部６６に出力している。デ
ィジタル信号処理部６６は入力するディジタル信号を処
理してフェージングピッチを算出する。
【００３１】上記説明では、機能ブロックを具体的に図
示し説明したが、機能の併合分離等、機能の分配は上記
機能を満たす限り自由であり、上記説明が本発明を限定
するものではない。
示し説明したが、機能の併合分離等、機能の分配は上記
機能を満たす限り自由であり、上記説明が本発明を限定
するものではない。
【００３２】
【発明の効果】以上説明したように本発明によれば、入
力するＰＳＫ差動符号化変調波を位相検波して求めた位
相尤度データを一定時間累積加算した累積値に基づいて
算出するビット誤り率ＢＥＲから回線品質を判定する
際、入力するＰＳＫ差動符号化変調波から受信電界強度
信号ＲＳＳＩを生成し、生成した受信電界強度信号ＲＳ
ＳＩから検出するフェージングピッチデータに基づいて
位相尤度データの累積値からビット誤り率を算出する回
線品質監視回路が得られる。この構成によって、フェー
ジングによる伝搬環境の変化に際しても、より正確なビ
ット誤り率を算出できる回線品質監視回路を得ることが
できる。
力するＰＳＫ差動符号化変調波を位相検波して求めた位
相尤度データを一定時間累積加算した累積値に基づいて
算出するビット誤り率ＢＥＲから回線品質を判定する
際、入力するＰＳＫ差動符号化変調波から受信電界強度
信号ＲＳＳＩを生成し、生成した受信電界強度信号ＲＳ
ＳＩから検出するフェージングピッチデータに基づいて
位相尤度データの累積値からビット誤り率を算出する回
線品質監視回路が得られる。この構成によって、フェー
ジングによる伝搬環境の変化に際しても、より正確なビ
ット誤り率を算出できる回線品質監視回路を得ることが
できる。
【図１】本発明の実施の一形態を示す機能ブロック図で
ある。
ある。
【図２】フェージング周波数に対応するビット誤り率Ｂ
ＥＲと位相尤度データの累積値との関係の一例を示す特
性図である。
ＥＲと位相尤度データの累積値との関係の一例を示す特
性図である。
【図３】図１のＢＥＲ算出回路具体化の一実施例を示す
機能ブロック図である。
機能ブロック図である。
【図４】図１のフェージングピッチ検出回路具体化の第
１の実施例を示す機能ブロック図である。
１の実施例を示す機能ブロック図である。
【図５】図４の主要部での信号の一形態を示す波形図で
ある。
ある。
【図６】図１のフェージングピッチ検出回路具体化の第
２の実施例を示す機能ブロック図である。
２の実施例を示す機能ブロック図である。
【図７】従来の一例を示す機能ブロック図である。
【図８】平面図上で位相尤度の一例を示す説明図であ
る。
る。
１ 位相検波回路 ２ 累積演算回路 ３ ＢＥＲ算出回路 ４ 回線品質判定回路 ５ ＲＳＳＩ回路 ６ フェージングピッチ検出回路
Claims (5)
- 【請求項１】 入力するＰＳＫ（phase shift keying：
位相偏位変調）差動符号化変調波を位相検波して求めた
位相尤度データを一定時間累積加算した累積値に基づい
て算出するビット誤り率（ＢＥＲ：Bit Error Ratio ）
から回線品質を判定する回線品質監視回路において、入
力する前記ＰＳＫ差動符号化変調波から受信電界強度信
号ＲＳＳＩ（Received Signal Strength Indicater）を
生成し、生成した受信電界強度信号ＲＳＳＩから検出す
るフェージングピッチデータに基づいて前記位相尤度デ
ータの累積値からビット誤り率を算出することを特徴と
する回線品質監視回路。 - 【請求項２】 入力するＰＳＫ差動符号化変調波を位相
検波して位相尤度データを出力する位相検波回路と、該
位相尤度データを一定時間累積加算して累積値を出力す
る累積演算回路と、入力する前記ＰＳＫ差動符号化変調
波から受信電界強度信号ＲＳＳＩを生成して出力するＲ
ＳＳＩ回路と、該受信電界強度信号ＲＳＳＩからフェー
ジングピッチデータを検出して出力するフェージングピ
ッチ検出回路と、該フェージングピッチデータに基づい
て前記位相尤度データの累積値からビット誤り率を算出
して出力するＢＥＲ算出回路と、該ビット誤り率に基づ
いて所定の演算式により回線品質を算出する回線品質判
定回路とを備えることを特徴とする回線品質監視回路。 - 【請求項３】 請求項２において、前記ＢＥＲ算出回路
は、複数のフェージングピッチそれぞれに対応する位相
尤度データの累積値からビット誤り率を算出する複数個
のＢＥＲ演算部と、位相尤度データの累積値が得られた
際のフェージングピッチに対応する前記ＢＥＲ演算部を
前記フェージングピッチデータに基づいて選択するスイ
ッチとを備えることを特徴とする回線品質監視回路。 - 【請求項４】 請求項２において、前記フェージングピ
ッチ検出回路は、前記ＲＳＳＩから少なくとも変調周波
数成分および中間周波数成分を除去して出力する低域通
過フィルタと、該低域通過フィルタの出力を微分演算し
て出力する微分回路と、該微分回路の出力を論理値演算
して出力するコンパレータと、該コンパレータの出力の
クロック周期を計数し、フェージングピッチデータとし
て出力するタイマー回路とを備えることを特徴とする回
線品質監視回路。 - 【請求項５】 請求項２において、前記フェージングピ
ッチ検出回路は、前記ＲＳＳＩから少なくとも変調周波
数成分および中間周波数成分を除去して出力する低域通
過フィルタと、該低域通過フィルタの出力をＡ／Ｄ（ア
ナログ・ディジタル）変換して出力するＡ／Ｄコンバー
タと、該Ａ／Ｄコンバータの出力をディジタル信号処理
してフェージングピッチを算出し出力するディジタル信
号処理回路とを備えることを特徴とする回線品質監視回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7304316A JP2848440B2 (ja) | 1995-11-22 | 1995-11-22 | 回線品質監視回路 |
| US08/752,144 US5751767A (en) | 1995-11-22 | 1996-11-19 | Channel quality monitoring by detecting, based on a fading pitch detected in an RSSI, a BER in an accumulated phase likelihood datum |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7304316A JP2848440B2 (ja) | 1995-11-22 | 1995-11-22 | 回線品質監視回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09149089A true JPH09149089A (ja) | 1997-06-06 |
| JP2848440B2 JP2848440B2 (ja) | 1999-01-20 |
Family
ID=17931566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7304316A Expired - Fee Related JP2848440B2 (ja) | 1995-11-22 | 1995-11-22 | 回線品質監視回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5751767A (ja) |
| JP (1) | JP2848440B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI944345A (fi) * | 1994-09-19 | 1996-03-20 | Nokia Telecommunications Oy | Menetelmä virheellisten puhekehysten tunnistamiseksi puhetta välittävän tietoliikennejärjestelmän vastaanottimessa, sekä tietoliikennejärjestelmän vastaanotin |
| JPH09312620A (ja) * | 1996-05-23 | 1997-12-02 | Nec Corp | 音声データ補間処理装置 |
| US6404755B1 (en) * | 1996-11-07 | 2002-06-11 | Harris Broadband Wireless Access, Inc. | Multi-level information mapping system and method |
| US5898730A (en) * | 1996-12-20 | 1999-04-27 | Motorola, Inc. | Method for determining signal quality of a communication channel |
| US6236855B1 (en) * | 1997-05-01 | 2001-05-22 | Bellsouth Intellectual Property Management Corporation | Method for voice quality improvement in a wireless transmission system |
| EP0994597B1 (en) * | 1998-10-13 | 2003-01-02 | Lucent Technologies Inc. | Method for adaptively estimating reception quality |
| SE512607C2 (sv) * | 1998-12-18 | 2000-04-10 | Ericsson Telefon Ab L M | Förfarande och anordning vid radiokommunikation |
| JP2001223671A (ja) * | 2000-02-14 | 2001-08-17 | Mitsubishi Electric Corp | フェージングピッチ検出装置およびこれを用いた携帯情報端末 |
| US6944460B2 (en) * | 2001-06-07 | 2005-09-13 | Telefonaktiebolaget L M Ericsson (Publ) | System and method for link adaptation in communication systems |
| CA2413218C (en) * | 2002-11-29 | 2015-01-27 | Measurement Microsystems A-Z Inc. | Flash optical performance monitor |
| US7085561B1 (en) | 2004-05-03 | 2006-08-01 | Itt Manufacturing Enterprises, Inc. | Embedded channel analysis for RF data modem |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03205940A (ja) * | 1989-10-23 | 1991-09-09 | Nippon Telegr & Teleph Corp <Ntt> | ディジタル復調器 |
-
1995
- 1995-11-22 JP JP7304316A patent/JP2848440B2/ja not_active Expired - Fee Related
-
1996
- 1996-11-19 US US08/752,144 patent/US5751767A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2848440B2 (ja) | 1999-01-20 |
| US5751767A (en) | 1998-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0464814B1 (en) | Demodulator circuit for demodulating PSK modulated signals | |
| US4566100A (en) | Bit error rate measuring system | |
| EP0434355A2 (en) | Differential phase demodulator for PSK-modulated signals | |
| JPH08317005A (ja) | 位相変調信号復調方式 | |
| JP2848440B2 (ja) | 回線品質監視回路 | |
| JPH06268696A (ja) | Ａｆｃ回路 | |
| US5511097A (en) | Delay detection circuit | |
| US6377634B1 (en) | Circuit for reproducing bit timing and method of reproducing bit timing | |
| EP0259867B1 (en) | Demodulator for psk-modulated signals | |
| KR960015387B1 (ko) | 복조기 및 복조 방법 | |
| US5450032A (en) | FSK data demodulator using mixing of quadrature baseband signals | |
| JP3178217B2 (ja) | 直接変換受信機 | |
| US7088790B2 (en) | Circuit for detecting a center level of a FSK demodulated signal to correct same | |
| US20080205554A1 (en) | Demodulation method utilizing delayed-sampling technique | |
| JP3595478B2 (ja) | 周波数偏差検出器および周波数偏差検出方法 | |
| JP2716475B2 (ja) | デジタル遅延検波装置 | |
| US6969984B2 (en) | Direct phase and frequency demodulation | |
| US6697437B1 (en) | Receiving apparatus | |
| US7336731B2 (en) | Demodulator with phase-adjusting function | |
| JP2000514261A (ja) | 位相変調信号に使用する方法及び装置 | |
| JP2001518750A (ja) | パイロットトーンをサーチする方法 | |
| JP3232919B2 (ja) | タイムダイバーシチ受信装置 | |
| JPH08186606A (ja) | 受信装置 | |
| JP2744541B2 (ja) | 二重差動符号化通信装置 | |
| JP2744542B2 (ja) | デジタル信号受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981007 |
|
| LAPS | Cancellation because of no payment of annual fees |