JP3232919B2 - タイムダイバーシチ受信装置 - Google Patents

タイムダイバーシチ受信装置

Info

Publication number
JP3232919B2
JP3232919B2 JP27644394A JP27644394A JP3232919B2 JP 3232919 B2 JP3232919 B2 JP 3232919B2 JP 27644394 A JP27644394 A JP 27644394A JP 27644394 A JP27644394 A JP 27644394A JP 3232919 B2 JP3232919 B2 JP 3232919B2
Authority
JP
Japan
Prior art keywords
signal
bit
data
counting
count result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27644394A
Other languages
English (en)
Other versions
JPH08139707A (ja
Inventor
高明 岸上
政博 三村
誠 長谷川
敏行 津村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP27644394A priority Critical patent/JP3232919B2/ja
Priority to US08/548,373 priority patent/US5781588A/en
Priority to CN95119678A priority patent/CN1125552C/zh
Publication of JPH08139707A publication Critical patent/JPH08139707A/ja
Priority to US08/988,209 priority patent/US5987075A/en
Application granted granted Critical
Publication of JP3232919B2 publication Critical patent/JP3232919B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Radio Transmission System (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、主として、移動通信に
おけるタイムダイバーシチを利用するデータ受信するタ
イムダイバーシチ受信装置に関するものである。
【0002】
【従来の技術】移動通信におけるフェージングの影響を
軽減し、高品質のディジタルデータ伝送を行うためのダ
イバーシチ方式の一つとして、同一ブロックデータを、
繰り返し送信するタイムダイバーシチ方式が実用化され
ている。
【0003】図13は、従来のタイムダイバーシチ受信
装置の構成を示すものである。図13において、132
は入力データ信号131を復調する復調手段、133は
その復調信号を受信ブロックデータの1符号(1ビッ
ト)単位に標本化・量子化するA/D変換器、134は
A/D変換器133の出力に対して後述する一定の処理
を施すダイバーシチ処理手段、135は記憶手段、13
6は符号判定処理を行って受信ブロックデータの再生を
行う符号判定手段、137はデータ出力信号である。
【0004】以上のように構成されたタイムダイバーシ
チ受信装置について、以下その動作について説明する。
【0005】まず、入力データ信号131は、復調手段
132により復調され、復調信号を出力する。復調信号
はA/D変換器133により、受信ブロックデータの1
符号(1ビット)単位に、標本化され、量子化されたデ
ィジタル信号として、ダイバーシチ処理手段134に供
給される。
【0006】ダイバーシチ処理手段134は、タイムダ
イバーシチにより再送されたNビットからなるブロック
データのk+1回目の受信ブロックデータを、k回まで
のブロックデータの受信結果である記憶手段135の記
憶内容(Yk1,Yk2,…,Y kN)に対し、各ビット毎に
加算処理し、その加算結果を符号判定手段136に供給
すると共に、記憶手段135の記憶内容を更新する。符
号判定手段136は、各ビットの加算結果毎に、2値デ
ータ(0、1)への符号判定処理を行い、受信ブロック
データの再生を行う。以上の動作を、タイムダイバーシ
チにおける同一ブロックデータの送信回数と同じ回数だ
け繰り返し行うことにより、データの誤り率を減少さ
せ、受信装置のフェージング対応特性を改善することが
できる。
【0007】
【発明が解決しようとする課題】しかしながら、上記従
来のタイムダイバーシチ受信装置では、復調信号を標本
化し、量子化されたディジタル信号とするために、A/
D変換器133が必要となる。携帯用移動端末として、
小型化・低消費電力化が要求される受信装置の場合、こ
のようなA/D変換器133を実装することは、システ
ム構成上の大きな制約となり、また、低消費電力化を図
るための障害となるという問題点がある。
【0008】本発明は、上記従来の課題を解決するもの
で、A/D変換器133と同等な機能を、より簡単な構
成で、かつ、低消費電力で実現することにより、実装上
の制約及び低消費電力化の障害を取り除くことで、小型
・低消費電力のタイムダイバーシチ受信装置を提供する
ことを目的とするものである。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、本発明のタイムダイバーシチ受信装置は、復調信号
が所定の基準レベルを上回る回数を、入力データ信号の
ビットレート以上のタイミングで計数してビット毎に計
数結果を出力し、ビットの両端部の所定時間幅に対応す
る前記復調手段の出力信号に対し、ビット内信号幅の計
数を停止するビット内信号幅計数手段と、タイムダイバ
ーシチにより再送されたブロックデータの受信データ
と、前回までに受信されたブロックデータとの間で、送
出時に同一データとして対応するビット毎に、ビット内
信号幅計数手段の計数結果を加算するダイバーシチ処理
手段と、ダイバーシチ処理手段の加算結果をブロックデ
ータのビット毎に記憶する記憶手段と、ダイバーシチ処
理手段の加算結果を2値データに符号判定する符号判定
手段とを備えたものである。
【0010】
【作用】本発明は、上記構成におけるビット内信号幅計
数手段によって、復調信号に対し、ビット当たりに複数
回の基準レベルとの比較を行うことにより、ビット毎の
復調信号の確からしさを検出することができ、この確か
らしさで、重み付けられた信号を、タイムダイバーシチ
で受信されるデータ毎に加算していくことで、A/D変
換器を用いた場合のタイムダイバーシチ受信装置と同等
なフェージング対応特性が得られる。
【0011】
【実施例】
(実施例1)以下、本発明の第1の実施例について、図
1を参照しながら説明する。図1は本発明の第1の実施
例におけるタイムダイバーシチ受信装置の構成ブロック
図である。
【0012】図1において、11は受信された高周波信
号である入力データ信号、12は入力データ信号を復調
する復調手段、13は復調信号、14は送信ディジタル
信号のビットレート以上のタイミングで、復調信号が所
定の基準レベルを上回るかどうかを判定し、各ビット毎
に上回る回数を計数し出力するビット内信号幅計数手
段、15はビット内信号幅計数手段による計数結果であ
る計数信号、16はタイムダイバーシチ処理を行うダイ
バーシチ処理手段、17はダイバーシチ処理結果を記憶
する記憶手段、18はダイバーシチ処理結果を2値
(0、1)データに符号判定する符号判定手段、19は
データ出力信号である。
【0013】以上のように構成されたタイムダイバーシ
チ受信装置について、以下その動作を説明する。
【0014】高周波信号である入力データ信号11は、
復調手段12によって、復調され、NRZ(Non Return
to Zero)の復調信号13を出力する。ビット内信号幅
計数手段14は、送信ディジタル信号のビットレートの
M倍のサンプリングクロック信号により、1ビット当た
りM回のタイミングで、復調信号13が基準レベルを上
回るかどうかの判定を行い、各ビット毎にその上回る回
数を計数する。ここで、基準レベルは、復調信号13に
対する符号判定レベルに設定する。
【0015】ダイバーシチ処理手段16は、タイムダイ
バーシチにより再送されたNビットからなるブロックデ
ータのk+1回目(k≧0)の受信ブロックデータの計
数信号X(k+1)iを、k回までのブロックデータの受信結
果の記憶手段17の記憶内容(Yk1,Yk2,…,YkN
に対し、各ビット毎に加算処理し、その加算結果Y(k
+1)i=Yki+X(k+1)iを符号判定手段18に供給すると
共に、記憶手段17の記憶内容を更新する。
【0016】符号判定手段18は、各ビットの加算結果
(k+1)i毎に、式1のような2値データ(0、1)への
符号判定処理を行い、データ出力信号Z(k+1)iを求め、
受信ブロックデータの再生を行う。
【0017】 Z(k+1)i = 1 (Y(k+1)i≧M(k+1)/2) …(式1) Z(k+1)i = 0 (Y(k+1)i<M(k+1)/2) ダイバーシチ処理手段16は、以上の動作を、タイムダ
イバーシチにおける同一ブロックデータの再送回数だけ
繰り返し、新たに異なるデータブロックが、送信された
場合は、記憶手段17の記憶内容をクリアする。
【0018】図2は、異なる受信電界強度での送信NR
Zビットデータに対する復調信号13の波形を示してい
る。
【0019】なお、ここでは、データフィルタ通過後の
復調信号とし、復調信号13の出力波形を正弦波と仮定
して、模式的に表している。ここで、A/D変換器を用
いて、各ビットの中央で標本化したときの量子化レベル
Hiと、振幅0を基準レベルとしたとき、基準レベルを
上回るビット当たりの時間長(ビット内信号幅)Liの
関係について考える。
【0020】図2(a)(b)のように、弱電界から中
電界にかけて、量子化レベルHiとビット内信号幅Li
には、式2で示されるように、量子化レベルは、ビット
内信号幅の増加と共に、増加する関係がある。ここで、
CHはビット振幅長、CLはビット時間長とする。
【0021】 Hi=CH・sin(π(Li−CL/2)/CL) (Li<CL)…(式2) また、図2(c)のように、強電界となり、ビット内信
号幅Liが、Li≧CLとなった場合、量子化レベルHi
は、Hi=CHとなり、一定値となる。
【0022】以上のような関係から、ビット内信号幅を
求めることにより、量子化レベルを概算することが可能
となる。なお、ここでは復調信号13の出力波形を正弦
波と仮定して、数式化している。従って、ビット内信号
幅計数手段14によって、量子化レベルを概算すること
で、A/D変換器を用いた受信装置と同様なフェージン
グ対応特性を得ることが可能となる。式2のようなビッ
ト内信号幅と量子化レベルの関係を満たすような計数信
号15の重み付けは、図3に示すタイムダイバーシチ受
信装置の構成で実現できる。
【0023】図3において、31は式2の関係を満たす
ようROM(Read Only Memory)等で実現した重み付け
手段であり、計数信号15を重み付けた信号を出力す
る。
【0024】回路構成を簡単化するために、近似的に、
式3のように、ビット内信号幅と量子化レベルを等号関
係として、概算しても、ほぼ同等な効果が得られる。
【0025】 Hi=Li (Li<CL)…(式3) 以上のように、本実施例によれば、ビット内信号幅計数
手段14で、ビット内信号幅を求めることにより、A/
D変換器による量子化レベルを概算することができ、A
/D変換器を用いたタイムダイバーシチ受信装置と同等
なフェージング対応特性を得ることができる。また、ビ
ット内信号幅計数手段14は、ビット毎の2値の量子化
結果を計数するだけでよいため、A/D変換器を用いる
場合に比べ、システム構成の小型化と低消費電力化を図
ることが可能となる。
【0026】なお、本実施例においては、ビット内信号
幅は、基準電圧を上回る回数としているが、下回る回数
を計数しても良い。
【0027】(実施例2)次に、本発明の第2の実施例
について図4を参照しながら説明する。図4はビット内
信号幅計数手段14の具体的な回路構成を示している。
【0028】図4において、41はサンプルホールド回
路、42は電圧比較器、43は基準電圧、44は第1の
アンド回路、45は送信データビットレートのM倍の周
波数をもつサンプリングクロック信号、46はビット内
信号幅を計数するカウンタ回路、47はビット内信号幅
計数結果をラッチするためのラッチ回路、48は送信デ
ータのビットに同期したビット同期信号、49はデータ
をラッチするタイミング信号であるデータラッチ信号で
ある。
【0029】以上のように構成されたビット内信号幅計
数手段14について、以下その動作を説明する。
【0030】まず、復調信号13はサンプリングクロッ
ク信号45によって、サンプルホールドされ、ホールド
された復調信号13は、電圧比較器42によって、基準
電圧43と比較される。ホールドされた復調信号電圧が
基準電圧43を越える場合、電圧比較器42の出力はハ
イレベルとなる。電圧比較器42の出力は、第1のアン
ド回路44において、サンプリングクロック信号45に
よりゲートされ、カウンタ回路46のクロック入力とな
る。
【0031】カウンタ回路46は、ビット同期信号48
により、ビット内信号幅計数をクリアされる。ビット毎
のサンプリングが終了した時点で、データラッチ信号4
9をハイレベルにし、ビット内信号幅計数結果をラッチ
し、計数信号15とする。
【0032】以上のように、ビット内信号幅計数手段1
4は、ビット毎に、送信データのビットレート以上のタ
イミングで、2値の量子化を行い、その一方の値の計数
をするだけでよいため、本実施例で示したようなC−M
OSによる簡単な論理回路による構成が可能となり、A
/D変換器を用いる場合に比べ、システム構成の小型化
と低消費電力化を図ることが可能となる。
【0033】(実施例3)次に、本発明の第3の実施例
について図5を参照しながら説明する。図5は本発明の
第3の実施例におけるタイムダイバーシチ受信装置の構
成ブロック図である。
【0034】図5において、51はビット内信号幅の計
数を禁止する計数マスク信号で、図1の構成と異なるの
はビット内信号幅計数手段14に計数マスク信号51が
入力されている点である。
【0035】以下、図1の構成と異なる点の動作説明の
みを行う。計数マスク信号51は、図6(a)に示すよ
うにビット同期信号の両エッジ部で立ち上がる所定幅M
Lのパルス信号である。図6(b)に示すこの計数マス
ク信号51がハイレベルのとき、ビット内信号幅計数手
段14におけるビット内信号幅の計数を禁止する。
【0036】図7にビット内信号幅計数手段14の具体
的な回路構成を示す。図7において、71は計数マスク
信号51によって、サンプリングクロック信号45をゲ
ートする第2のアンド回路である。この構成では、第2
のアンド回路71において、計数マスク信号51を用い
て、サンプリングクロック信号45をゲートすることに
より、ビットのエッジ部のビット内信号幅の計数を禁止
している。
【0037】ビット内信号幅を計数する場合、復調信号
13のビットのエッジ部に対応する部分は、ジッタを含
むため、データの符号変化時のエッジ部の計数結果の信
頼性が低い。そのため、本実施例によれば、図5に示す
ように、計数マスク信号51により、復調信号13のビ
ットのエッジ部に対応する部分では、ビット内信号幅の
計数を禁止するための時間幅ML/2の窓を設けて、計数
を行わないことにより、計数結果のバラツキを小さく
し、A/D変換器を用いた場合の量子化レベルの概算値
の信頼性を高めることができる。これにより、実施例1
に比べて、より誤り率を減少させることができ、受信装
置のフェージング対応特性をさらに改善することが可能
となる。
【0038】(実施例4)次に、本発明の第4の実施例
について図8を参照しながら説明する。図8は、本発明
の第4の実施例におけるタイムダイバーシチ受信装置の
構成ブロック図である。
【0039】図8において、81は入力データ信号を可
変な利得で増幅する利得可変増幅手段、82、83は第
1、第2のビット内信号幅計数手段、84、85は第
1、第2の計数信号、86は計数信号を基に利得可変増
幅手段の利得を制御する利得制御手段である。図1の構
成と異なる点は、計数時の基準レベルが異なる2つのビ
ット内信号幅計数手段82、83を設け、その計数結果
から、利得可変増幅器81の利得制御を行う点である。
【0040】以下、図1の構成と異なる点の動作説明の
みを行う。第1のビット内信号幅計数手段82は、復調
信号13に対する符号判定レベルの基準レベルL1をも
ち、第1の計数信号84をダイバーシチ処理手段16と
利得制御手段86に出力する。第2のビット内信号幅計
数手段83は、第1のビット内信号幅計数手段82の基
準レベルL1と所定レベルだけ異なる基準レベルL2を
用いて、送信データのビットレート以上のタイミングで
復調信号13が、基準レベルL2を上回るかを判定し、
そのビット当たりの回数を計数する。基準レベルL2を
基準レベルL1より高く(低く)した場合を示す。
【0041】まず、第1、第2のビット内信号幅計数手
段82、83は、復調信号13がビット内で基準レベル
を越える回数を計数する。第1のビット内信号幅計数手
段82による計数結果である第1の計数信号84が、ビ
ット当たりのサンプリング回数Mの半数を上回る(下回
る)場合のみ、利得制御手段86は以下の制御を行う。
第2のビット内信号幅計数手段83の計数結果である第
2の計数信号85と第1の計数信号との差を求める。こ
の差の絶対値が大きいほど、受信時の電界が低いとみな
せるので、可変利得増幅手段81の利得を上げるよう制
御する。この場合、差の絶対値に比例するように、利得
を変化させても、閾値を設けて段階的に制御しても良
い。
【0042】以上のように、本実施例によれば、基準レ
ベルの異なる2つのビット内信号幅計数手段82、83
を設けることにより、送信データの一方の符号を受信し
たときの受信電界を判定し、入力データ信号11に対す
る利得可変増幅手段81の利得を制御することができ
る。
【0043】なお、本実施例では、利得制御手段86に
おいて、送信データの一方の符号を用いて、利得制御を
しているが、基準レベルL1に対し、基準レベルL2と
反対側に基準レベルをもつ第3のビット内信号幅計数手
段を設けることにより、正負の符号を用いて、可変利得
増幅手段81の利得の制御を行うことができる。
【0044】(実施例5)次に、本発明の第5の実施例
について図9を参照しながら説明する。図9は本発明の
第5の実施例におけるタイムダイバーシチ受信装置の構
成ブロック図である。
【0045】図1の構成と異なる点は、図1の復調手段
12に対して、2値FSK信号受信のための直接変換の
復調構成12としており、かつ、局部発振器と搬送波周
波数の誤差を検出するための周波数誤差検出手段912
を設けている点である。
【0046】図9において、901、902は入力デー
タ信号11と局部発振器903の出力をミキシングする
第1、第2のミキサ、904は局部発振器903の出力
を90度移相する90度移相器、905、906は第
1、第2のローパスフィルタ、907は同相(In Phase)
の低周波出力信号(I信号)、908は直交位相(Quadr
ature Phase)の低周波出力信号(Q信号)、909、9
10は第1、第2の制限増幅器、911はI信号、Q信
号から復調を行う復調回路、912は周波数誤差検出手
段である。
【0047】以上のような構成において、以下その動作
を説明する。まず、送信2値FSK信号の搬送波周波数
をfc、変調周波数偏移をσとした場合、アンテナから
の入力データ信号11は、周波数fc±σの高周波信号
であり、第1ミキサ901、第2ミキサ902に供給さ
れる。搬送波周波数fcで作動する局部発振器903の
出力は、一方が直接に第1のミキサ901に供給され、
もう一方は局部発信周波数帯において位相を90度偏移
させる移相器904を通して、第2のミキサ902に供
給される。第1のミキサ901の出力は第1のローパス
フィルタ905を通過し、同相のI信号907となり、
第2のミキサ902の出力は第2のローパスフィルタ9
06を通過して直交位相のQ信号908となる。ここ
で、搬送波と局部発振器の周波数誤差をΔfとした場
合、入力データ信号11のfc+σ、fc−σに応じ
て、I信号907とQ信号908はそれぞれ次式のよう
に表せる。
【0048】I信号= cos[2π(σ±Δf)t]…(式4) Q信号=±sin[2π(σ±Δf)t] I信号907は変調周波数の正負による位相反転のない
信号であり、Q信号908は変調周波数の正負つまり送
信データに対応する位相情報を保有した信号で、I信号
907とQ信号908の位相関係は互いに直交してい
る。I信号907は第1の制限増幅器909、Q信号9
08は第2の制限増幅器910によって、2値化され
る。復調回路911は、これらの2値化されたI、Q信
号907、908の位相関係からデータ復調を行う。ビ
ット内信号幅計数手段14は復調信号13のビット内信
号幅を計数し、その計数結果である計数信号15を、ダ
イバーシチ処理手段16と周波数誤差検出手段912に
供給する。
【0049】周波数誤差検出手段912では、以下のよ
うにして求められる符号幅差Dcを検出する。
【0050】送信データブロック信号において、既知周
期で送信される2値データの"0"と"1"の繰り返し信号
を、所定の偶数ビット個sを受信したときの復調信号1
3に対し、各ビットに対応するビット内信号幅計数手段
14による計数結果を加算し、所定の基準値Lsとの差
を出力する。基準値Lsは、ビット内信号幅計数時の1
ビット当たりのサンプリング数Mに、計数結果を加算す
るビット数sを用いたとき、Ls=M・s/2で表せ
る。従って符号幅差Dcは次式で表せる。
【0051】 Dc=mg[(符号"1"に対するビット内信号幅) s/2 +(符号"0"に対するビット内信号幅)]-M・s/2 符号判定手段18は、タイムダイバーシチによって、再
送されたk+1回目のブロックデータに対し、周波数誤
差検出手段912によって検出された符号幅差Dcに基
づき、式5で示すような、オフセットαDcを用いて、
符号判定を行う。(α:正定数) Z(k+1)i=1 [Y(k+1)i≧M(k+1)/2+αDc]…(式5) Z(k+1)i=0 [Y(k+1)i<M(k+1)/2+αDc] 搬送波と局部発振器903の周波数誤差Δfが存在する
場合、2値データの一方の符号に対するI,Q信号90
7、908の周波数がσ+Δfに応じて高くなり、もう
一方の符号に対するI,Q信号907、908の周波数
がσ−Δfに応じて低くなり、データの符号によって、
変調指数が異なる。そのため、低い変調指数の符号か
ら、高い変調指数の符号へ符号変化する場合に比べ、そ
の逆の符号変化の場合、復調回路911における符号変
化検出の遅れのため、符号変化点でのジッタ量が多くな
る。
【0052】図10(a)は、一実施例として、周波数
誤差Δfにより、符号"1"のときの変調指数が、"0"に比
べて高いときの、2値の繰り返し信号受信時のI信号9
07、復調信号13の波形図を示している。"0"、"1"の
繰り返し信号受信時の復調信号は、基準レベルを上回る
時間と下回る時間の差が、周波数誤差に比例して増え
る。この差、すなわち符号幅差Dcを検出することによ
り、周波数誤差を検出する。
【0053】図10(b)は、周波数誤差Δfが存在す
るときの復調信号13のビット内信号幅分布の一実施例
を示す。この場合、図10(a)と同様、符号"1"の方
の変調指数が高くなる場合の結果である。低い変調指数
の符号を受信した場合のビット内信号幅分布の広がり
は、高い変調指数の符号に比べ、大きくなり、誤り率劣
化への寄与が大きい。このような周波数誤差が存在する
場合には、ビット内信号幅の中央値で符号判定を行うよ
りも、各符号のビット内信号幅分布の交点に符号判定レ
ベルを設定する方が、より誤り率は小さくなる。
【0054】以上の説明で明らかなように、本実施例に
よれば、送信ブロックデータの2値データの繰り返し信
号を利用することによって、復調信号13の符号幅差D
cを検出する。この符号幅差Dcが、搬送波周波数fc
と局部発振器903との周波数誤差Δfに比例すること
を利用して、周波数誤差Δfを検出する。符号判定手段
18では、周波数誤差検出手段912で検出された周波
数誤差量から、符号のビット内信号幅分布の交点に符号
判定レベルを設定するようオフセットを設けることによ
り、低変調指数となった符号の誤り率の劣化を減少させ
ることができる。また、これらの動作は復調信号13に
対するディジタル信号処理によって実現できるため、集
積化に適しており、回路規模の小型化が可能である。
【0055】なお、本実施例では、周波数誤差検出手段
912において、周波数誤差検出を行う度に、符号判定
の際のオフセット値を更新しているが、複数回の周波数
誤差検出を行った後に、オフセット値を更新しても良
い。
【0056】また、本実施例では、符号判定手段18に
おける符号判定のオフセット値αDcは、符号幅差Dc
に連続的に比例させているが、符号幅差Dcに対し、段
階的に比例させても、変動幅に上限値を設けてもよい。
【0057】なお、本実施例では、周波数誤差検出手段
912の出力信号により、符号判定の際のオフセット値
を変化させているが、復調手段12における局部発振器
903の発振周波数を制御する発振周波数制御手段を設
けて、周波数誤差検出手段912の出力の符号幅信号を
用い、周波数誤差が減少するよう局部発振器903の発
振周波数を制御させても良い。
【0058】(実施例6)次に、本発明の第6の実施例
について図11を参照しながら説明する。図11は、本
発明の第6の実施例におけるタイムダイバーシチ受信装
置の構成ブロック図である。
【0059】図11において、913は搬送波周波数と
局部発振器903の周波数誤差を検出する周波数誤差検
出手段、914は計数信号15からデータの符号変化を
検出する符号変化検出手段、915は符号変化検出手段
出力の符号変化検出信号、916は1ビットデータに対
する計数信号15を一時的に記憶する計数結果記憶手段
である。
【0060】図9の構成と異なる点は、ビット内信号幅
計数手段14の出力に符号変化検出手段914を設けて
いる点であり、主に動作の異なる点について以下説明を
行う。
【0061】図11において、復調手段12によって得
られた復調信号13からビット内信号幅計数手段14で
計数信号15を得るまでの動作は、実施例5と同様であ
る。図12は図11における送信データに対する計数信
号15、符号変化検出信号915の波形を示したもので
ある。1ビット当たりのビット内信号幅計数時のサンプ
リング数がMであるとき、符号変化検出手段914は、
得られた計数信号Liと、計数結果記憶手段916で記
憶された一つ前のビットに対する計数信号Li-1に対
し、A=Li-M/2、B=Li-1-M/2の演算を行う。AとB
の符号が異なる場合、データの符号が変化したものと
し、符号変化検出信号915をハイレベルにする。A、
Bの符号に変化が無い場合は、符号変化検出信号915
はローレベルのままにする。
【0062】周波数誤差検出手段913は、所定のビッ
ト数Nbのデータ受信期間中に、符号変化検出信号91
5がハイレベルとなったときの計数信号15を加算し、
加算回数をカウントする。そして、所定のビット数Nb
のデータ受信が終了した時点での、ビット内信号幅加算
値Sbと、加算回数SNから、次式で表せる符号幅差D
cを符号判定手段18に出力する。
【0063】Dc=Sb−SN・M/2 符号判定手段18は、得られた符号幅差Dcを用いて、
式4で示すようなオフセット値を加えた符号判定レベル
で符号判定を行う。
【0064】実施例5では、送信データ信号の既知周期
で送信される"0"、"1"の繰り返し信号を用いて、周波数
誤差を検出するが、本実施例では、任意の送信データに
対し、周波数誤差検出を行うことができ、データ長を増
やすことにより、周波数誤差検出の精度を向上すること
ができる。
【0065】例えば、検出期間を1ブロックデータ長と
することにより、周波数誤差検出精度を向上させ、か
つ、タイムダイバーシチで送信される同一ブロックの各
ブロック毎に、オフセット値を更新することになり、周
波数誤差による誤り率劣化の影響を再送の回数毎に、徐
々に減少くすることができ、その結果、タイムダイバー
シチの効果を更に高めることができる。
【0066】なお、本実施例では、周波数誤差検出手段
913において、符号変化時にビット内信号幅の加算演
算を行っているが、周波数誤差により変調指数が高くな
る符号のビット内信号幅分布は、変調指数が低くなるビ
ット内信号幅の分布に比べ、0またはMの近辺に集中す
ることになる。そのため、符号幅差Dcを次式で示すよ
うにしても、同様な効果が得られる。(β:定数、β>
0) Dc=(Li≧M−βである回数)−(Li≦βである回
数) この場合、加算回路をカウンタ回路に置き換えることが
できるため、回路構成の簡略化がより図れる。
【0067】また、本実施例では、所定データビット長
に対して、符号変化検出を行っているが、符号変化検出
数が所定回数検出されるまで、検出を続けるようにして
も良い。また、1つ前の計数信号15を記憶するために
計数結果記憶手段916を設ける代わりに、符号変化検
出手段914での計数信号15の符号変化判定処理後の
データを記憶する手段を設けても同様な効果が得られ
る。また、符号判定手段18におけるオフセット値の変
化を、符号幅差に対し、段階的にしても、変動幅に上限
値を設けても良い。
【0068】なお、本実施例では、周波数誤差検出手段
の出力信号により、符号判定の際のオフセット値を変化
させているが、復調手段12における局部発振器903
の発振周波数を制御する発振周波数制御手段を設けて、
周波数誤差検出手段912の出力の符号幅信号を用い、
周波数誤差が減少するよう局部発振器903の発振周波
数を制御させても良い。
【0069】
【発明の効果】以上のように、本発明は、送信データの
ビットレート以上のサンプリング信号により、復調信号
が基準レベルを越える1ビット当たりの回数を求めるこ
とによりA/D変換器による量子化レベルを概算するこ
とができ、A/D変換器を用いずに、タイムダイバーシ
チ受信装置を構成でき、かつ、A/D変換器を用いたタ
イムダイバーシチ受信装置と同等なフェージング対応特
性を得ることができる。また、ビット内信号幅計数手段
は、ビット毎の2値の量子化を計数するだけでよいた
め、A/D変換器を用いる場合に比べ、システム構成の
小型化と低消費電力化を図ることが可能となる。
【0070】また、復調手段が、2値FSK受信のため
の直接変換方式である場合、送信ブロックデータの2値
データの繰り返し信号、あるいは符号変化点でのビット
内信号幅を利用することによって、搬送波周波数と局部
発振器との周波数誤差に比例する量を検出できる。
【0071】これにより、符号判定手段では、周波数誤
差量から、符号のビット内信号幅分布の交点に符号判定
レベルを設定するようオフセットを設けることにより、
低変調指数となった符号の誤り率の劣化を減少させるこ
とができる。また、これらの動作は復調信号に対するデ
ィジタル信号処理によって比較的容易に実現できるた
め、集積化に適しており、回路規模の小型化が可能であ
る。
【図面の簡単な説明】
【図1】本発明の第1の実施例におけるタイムダイバー
シチ受信装置の構成を示すブロック結線図
【図2】同第1の実施例における量子化レベルとビット
内信号幅の関係を示す波形図
【図3】同第1の実施例におけるタイムダイバーシチ受
信装置の別な構成を示すブロック結線図
【図4】本発明の第2の実施例におけるタイムダイバー
シチ受信装置のビット内信号幅計数手段の構成を示すブ
ロック結線図
【図5】本発明の第3の実施例におけるタイムダイバー
シチ受信装置の構成を示すブロック結線図
【図6】同第3の実施例におけるビット同期信号と計数
マスク信号関係を示す波形図
【図7】同第3の実施例におけるビット内信号幅計数手
段の構成を示すブロック結線図
【図8】本発明の第4の実施例におけるタイムダイバー
シチ受信装置の構成を示すブロック結線図
【図9】本発明の第5の実施例におけるタイムダイバー
シチ受信装置の構成を示すブロック結線図
【図10】同第5の実施例における送信データと復調信
号の関係を示す波形図と符号によるビット内信号幅の分
布図
【図11】本発明の第6の実施例におけるタイムダイバ
ーシチ受信装置の構成を示すブロック結線図
【図12】同第6の実施例における送信データと計数信
号、符号変化検出信号の関係を示す波形図
【図13】従来のタイムダイバーシチ受信装置の構成を
示すブロック結線図
【符号の説明】
11 入力データ信号 12 復調手段 13 復調信号 14 ビット内信号幅計数手段 15 計数信号 16 ダイバーシチ処理手段 17 記憶手段 18 符号判定手段 19 データ出力信号 31 重み付け手段 41 サンプルホールド回路 42 電圧比較器 43 基準電圧 44 第1のアンド回路 45 サンプリングクロック信号 46 カウンタ回路 47 ラッチ回路 48 ビット同期信号 49 データラッチ信号 51 計数マスク信号 71 第2のアンド回路 81 利得可変増幅手段、 82 第1のビット内信号幅計数手段 83 第2のビット内信号幅計数手段 84 第1の計数信号 85 第2の計数信号 86 利得制御手段 131 入力データ信号 132 復調手段 133 A/D変換器 134 ダイバーシチ処理手段 135 記憶手段 136 符号判定手段 137 データ出力信号 901 第1のミキサ 902 第2のミキサ 903 局部発振器 904 90度移相器 905 第1のローパスフィルタ 906 第2のローパスフィルタ 907 I信号 908 Q信号 909 第1の制限増幅器 910 第2の制限増幅器 911 復調回路 912 周波数誤差検出手段 913 周波数誤差検出手段 914 符号変化検出手段 915 符号変化検出信号 916 計数結果記憶手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 津村 敏行 神奈川県横浜市港北区綱島四丁目3番1 号 松下通信工業株式会社内 (56)参考文献 特開 昭63−28146(JP,A) 特開 平6−334572(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04B 7/02 - 7/12 H04L 1/00 - 1/24

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項1】 入力データ信号を復調する復調手段と、
    前記復調手段の出力信号が所定の基準レベルを上回る回
    数を、前記入力データ信号のビットレート以上のタイミ
    ングで計数してビット毎に計数結果を出力し、ビットの
    両端部の所定時間幅に対応する前記復調手段の出力信号
    に対し、ビット内信号幅の計数を停止する第1のビット
    内信号幅計数手段と、タイムダイバーシチにより再送さ
    れたブロックデータの受信データと、前回までに受信さ
    れたブロックデータとの間で、送出時に同一データとし
    て対応するビット毎に、前記第1のビット内信号幅計数
    手段の計数結果を加算するダイバーシチ処理手段と、前
    記ダイバーシチ処理手段の加算結果をブロックデータの
    ビット毎に記憶する記憶手段と、前記ダイバーシチ処理
    手段の加算結果を2値データに符号判定する符号判定手
    段とを有することを特徴とするタイムダイバーシチ受信
    装置。
  2. 【請求項2】 入力データ信号を復調する復調手段と、
    前記復調手段の出力信号が所定の基準レベルを上回る回
    数を、前記入力データ信号のビットレート以上のタイミ
    ングで計数し、ビット毎に計数結果を出力する第1のビ
    ット内信号幅計数手段と、前記第1のビット内信号幅計
    数手段の計数結果に対し重み付けを行う重み付け手段
    と、タイムダイバーシチにより再送されたブロックデー
    タの受信データと、前回までに受信されたブロックデー
    タとの間で、送出時に同一データとして対応するビット
    毎に、前記重み付け手段によって重みづけられた計数結
    果を加算するダイバーシチ処理手段と、前記ダイバーシ
    チ処理手段の加算結果をブロックデータのビット毎に記
    憶する記憶手段と、前記ダイバーシチ処理手段の加算結
    果を2値データに符号判定する符号判定手段とを有する
    ことを特徴とするタイムダイバーシチ受信装置。
  3. 【請求項3】 入力データ信号を復調する復調手段と、
    前記復調手段の出力信号が所定の基準レベルを上回る回
    数を、前記入力データ信号のビットレート以上のタイミ
    ングで計数してビット毎に計数結果を出力し、ビットの
    両端部の所定時間幅に対応する前記復調手段の出力信号
    に対し、ビット内信号幅の計数を停止する第1のビット
    内信号幅計数手段と、前記第1のビット内信号幅計数手
    段の計数結果に対し重み付けを行う重み付け手段と、タ
    イムダイバーシチにより再送され たブロックデータの受
    信データと、前回までに受信されたブロックデータとの
    間で、送出時に同一データとして対応するビット毎に、
    前記重み付け手段によって重みづけられた計数結果を加
    算するダイバーシチ処理手段と、前記ダイバーシチ処理
    手段の加算結果をブロックデータのビット毎に記憶する
    記憶手段と、前記ダイバーシチ処理手段の加算結果を2
    値データに符号判定する符号判定手段とを有することを
    特徴とするタイムダイバーシチ受信装置。
  4. 【請求項4】 第1のビット内信号幅計数手段は、入力
    データ信号のビットレート以上のサンプリングクロック
    信号によって、復調手段の出力信号をサンプル・ホール
    ドする第1のサンプル・ホールド手段と、前記第1のサ
    ンプル・ホールド手段の出力電圧と第1の基準電圧とを
    比較する第1の電圧比較器と、前記サンプリングクロッ
    ク信号により、前記第1の電圧比較器の出力信号をゲー
    トする第1のアンド回路と、前記第1のアンド回路の出
    力パルス信号を計数し、ビット同期信号によって計数値
    をクリアする第1のカウンタ回路と、データラッチ信号
    により前記第1のカウンタ回路の出力をラッチする第1
    のラッチ回路を有することを特徴とする請求項記載の
    タイムダイバーシチ受信装置。
  5. 【請求項5】 第1のビット内信号幅計数手段は、ビッ
    トの両端部に対応して所定時間幅のパルス信号を出力す
    る計数マスク信号により、サンプリングクロック信号を
    ゲートする第2のアンド回路と、前記第2のアンド回路
    の出力信号により復調手段の出力信号をサンプル・ホー
    ルドする第2のサンプル・ホールド手段と、前記第2の
    サンプル・ホールド手段の出力電圧と第2の基準電圧と
    を比較する第2の電圧比較器と、前記第2のアンド回路
    の出力信号により、前記第2の電圧比較器の出力信号を
    ゲートする第3のアンド回路と、前記第3のアンド回路
    の出力パルス信号を計数し、ビット同期信号によって計
    数値をクリアする第2のカウンタ回路と、データラッチ
    信号により前記第2のカウンタ回路の出力をラッチする
    第2のラッチ回路を有することを特徴とする請求項1又
    は3記載のタイムダイバーシチ受信装置。
  6. 【請求項6】 入力データ信号を可変な利得で増幅する
    利得可変増幅手段と、前記利得可変増幅手段で増幅され
    た信号を復調し、第1のビット内信号幅計数手段の基準
    レベルと所定レベル異なる基準レベルをもつ第2のビッ
    ト内信号幅計数手段と、前記復調手段の出力信号に対す
    る前記第1、第2のビット内信号幅計数手段の計数結果
    から、前記利得可変増幅手段の利得を可変させる利得制
    御手段とを付加したことを特徴とする請求項1、2又は
    記載のタイムダイバーシチ受信装置。
  7. 【請求項7】 復調手段は、局部発振信号を出力する局
    部発振器と、入力データ信号と局部発振信号とを混合し
    てお互いに直交位相関係にある第1の低周波出力信号と
    第2の低周波出力信号とを生じさせる第1、第2のミキ
    サと、前記第1、第2の低周波出力信号をそれぞれ2値
    化する第1、第2の制限増幅器と、前記第1、第2の制
    限増幅器の出力信号とを用いてデータ復調を行う復調回
    路を有することを特徴とする請求項1、2又は3記載の
    タイムダイバーシチ受信装置。
  8. 【請求項8】 送信データブロック信号における既知周
    期で送信される2値データの繰り返し信号を、所定の偶
    数ビット個受信したときの復調信号に対し、各ビットに
    対応する第1のビット内信号幅計数手段による計数結果
    を加算し、所定の基準値との差を出力する周波数誤差検
    出手段を付加し、前記周波数誤差の出力信号によりデー
    タの符号判定レベルを符号判定手段で変化させることを
    特徴とする請求項7記載のタイムダイバーシチ受信装
    置。
  9. 【請求項9】 1ビットの第1のビット内信号幅計数手
    段の計数結果を一時的に記憶する計数結果記憶手段と、
    前記計数結果記憶手段で記憶された計数結果に続く前記
    第1のビット内信号幅計数手段の計数結果と、前記計数
    結果記憶手段で記憶された計数結果とを比較しデータの
    符号変化を検出する符号変化検出手段と、前記符号変化
    検出手段により符号変化を検出したときのみ、前記第1
    のビット内信号幅計数手段の計数結果を加算し、所定ビ
    ット長データ受信後毎に、所定基準値との差を出力する
    周波数誤差検出手段とを付加し、前記周波数誤差検出手
    段の出力信号によりデータの符号判定レベルを符号判定
    手段で変化させることを特徴とする請求項7記載のタイ
    ムダイバーシチ受信装置。
  10. 【請求項10】 1ビットの第1のビット内信号幅計数
    手段の計数結果を一時的に記憶する計数結果記憶手段
    と、前記計数結果記憶手段で記憶された計数結果に続く
    前記第1のビット内信号幅計数手段の計数結果と、前記
    計数結果記憶手段で記憶された計数結果とを比較しデー
    タの符号変化を検出する符号変化検出手段と、前記符号
    変化検出手段により符号変化を検出したときのみ、前記
    第1のビット内信号幅計数手段の計数結果が、所定範囲
    である場合の回数を計数し、所定ビット長のデータ受信
    後毎に、所定基準値との差を出力する周波数誤差検出手
    段とを付加し、前記周波数誤差検出手段の出力信号によ
    りデータの符号判定レベルを符号判定手段で変化させる
    ことを特徴とする請求項7記載のタイムダイバーシチ受
    信装置。
  11. 【請求項11】 送信データブロック信号における既知
    周期で送信される2値データの繰り返し信号を、所定の
    偶数ビット個受信したときの復調信号に対し、各ビット
    に対応する第1のビット内信号幅計数手段による計数結
    果を加算し、所定の基準値との差を出力する周波数誤差
    検出手段と、前記周波数誤差検出手段の出力信号により
    局部発振器の発振周波数を変化させる発振周波数制御手
    段とを付加したことを特徴とする請求項7記載のタイム
    ダイバーシチ受信装置。
  12. 【請求項12】 1ビットの第1のビット内信号幅計数
    手段の計数結果を一時的に記憶する計数結果記憶手段
    と、前記計数結果記憶手段で記憶された計数結果に続く
    前記第1のビット内信号幅計数手段の計数結果と、前記
    計数結果記憶手段で記憶された計数結果とを比較しデー
    タの符号変化を検出する符号変化検出手段と、前記符号
    変化検出手段により符号変化を検出したときのみ、前記
    第1のビット内信号幅計数手段の計数結果を加算し、所
    定ビット長データ受信後毎に、所定基準値との差を出力
    する周波数誤差検出手段と、前記周波数誤差検出手段の
    出力信号により局部発振器の発振周波数を変化させる発
    振周波数制御手段とを付加したことを特徴とする請求項
    7記載のタイムダイバーシチ受信装置。
  13. 【請求項13】 1ビットの第1のビット内信号幅計数
    手段の計数結果を一時的に記憶する計数結果記憶手段
    と、前記計数結果記憶手段で記憶された計数結果に続く
    前記第1のビット内信号幅計数手段の計数結果と、前記
    計数結果記憶手段で記憶された計数結果とを比較しデー
    タの符号変化を検出する符号変化検出手段と、前記符号
    変化検出手段により符号変化を検出したときのみ、前記
    第1のビット内信号幅計数手段の計数結果が、所定範囲
    である場合の回数を計数し、所定ビット長のデータ受信
    後毎に、所定基準値との差を出力する周波数誤差検出手
    段と、前記周波数誤差検出手段の出力信号により局部発
    振器の発振周波数を変化させる発信周波数制御手段とを
    付加したことを特徴とする請求項7記載のタイムダイバ
    ーシチ受信装置。
JP27644394A 1994-11-10 1994-11-10 タイムダイバーシチ受信装置 Expired - Fee Related JP3232919B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP27644394A JP3232919B2 (ja) 1994-11-10 1994-11-10 タイムダイバーシチ受信装置
US08/548,373 US5781588A (en) 1994-11-10 1995-11-01 FSK signal receiver
CN95119678A CN1125552C (zh) 1994-11-10 1995-11-10 频移键控信号接收机
US08/988,209 US5987075A (en) 1994-11-10 1997-12-10 FSK signal receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27644394A JP3232919B2 (ja) 1994-11-10 1994-11-10 タイムダイバーシチ受信装置

Publications (2)

Publication Number Publication Date
JPH08139707A JPH08139707A (ja) 1996-05-31
JP3232919B2 true JP3232919B2 (ja) 2001-11-26

Family

ID=17569503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27644394A Expired - Fee Related JP3232919B2 (ja) 1994-11-10 1994-11-10 タイムダイバーシチ受信装置

Country Status (1)

Country Link
JP (1) JP3232919B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7296686B1 (ja) * 2022-03-24 2023-06-23 Kskb株式会社 通信装置、通信方法、通信プログラム及び通信システム

Also Published As

Publication number Publication date
JPH08139707A (ja) 1996-05-31

Similar Documents

Publication Publication Date Title
CA2194695C (en) A direct conversion receiver
US6434194B1 (en) Combined OOK-FSK/PPM modulation and communication protocol scheme providing low cost, low power consumption short range radio link
JPH08107429A (ja) 可変マルチスレショルド検出回路、および可変マルチスレショルドを用いてサンプリングされたベースバンド信号の複数個のビットを検出する方法
US5461643A (en) Direct phase digitizing apparatus and method
US5640427A (en) Demodulator
JP3087459B2 (ja) Fskデータ復調器
US6823026B2 (en) Apparatus and method for baseband detection
JP3232919B2 (ja) タイムダイバーシチ受信装置
EP0259867B1 (en) Demodulator for psk-modulated signals
JP3178278B2 (ja) Fsk受信機
US5450032A (en) FSK data demodulator using mixing of quadrature baseband signals
EP1220504B1 (en) FSK demodulation
US20040136473A1 (en) Digital receiver
US6266521B1 (en) Receiver and method for demodulating reception signals
WO1998008331A1 (en) M-ary fsk receiver
JP3169755B2 (ja) デジタル位相変調信号を復調する方法及び装置
US20040034451A1 (en) Frequency shift key demodulator employing a teager operator and a method of operation thereof
JP3178276B2 (ja) 直接変換受信機
JP2744542B2 (ja) デジタル信号受信装置
KR100368013B1 (ko) 직접변환수신기
JPH07107127A (ja) Fsk復調器
JPH05304542A (ja) 復調方法及び復調器
JP2000514261A (ja) 位相変調信号に使用する方法及び装置
JP3658768B2 (ja) Fm受信装置
JPH0697971A (ja) 遅延検波復調器

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees