JP3178278B2 - Ｆｓｋ受信機 - Google Patents
Ｆｓｋ受信機Info
- Publication number
- JP3178278B2 JP3178278B2 JP27644294A JP27644294A JP3178278B2 JP 3178278 B2 JP3178278 B2 JP 3178278B2 JP 27644294 A JP27644294 A JP 27644294A JP 27644294 A JP27644294 A JP 27644294A JP 3178278 B2 JP3178278 B2 JP 3178278B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bit
- frequency
- output
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＦＳＫ（ＦＳＫ：Ｆｒ
ｅｑｕｅｎｃｙ Ｓｈｉｆｔ Ｋｅｙｉｎｇ；フリケン
シー・シフト・キーイング）受信機に関し、とりわけＦ
ＳＫ受信機の自動利得制御と自動周波数制御に関するも
のである。
ｅｑｕｅｎｃｙ Ｓｈｉｆｔ Ｋｅｙｉｎｇ；フリケン
シー・シフト・キーイング）受信機に関し、とりわけＦ
ＳＫ受信機の自動利得制御と自動周波数制御に関するも
のである。
【０００２】
【従来の技術】受信機の感度を向上する目的で、受信レ
ベルの変動に対応して増幅器の利得を制御する自動利得
制御装置や、電圧制御発振器の変動量を検出して電圧制
御発振器の発振周波数を制御する自動周波数制御装置が
用いられている。これらの構成としては、例えば、特開
昭６１−１４１２２８号公報に記載されている構成が知
られている。
ベルの変動に対応して増幅器の利得を制御する自動利得
制御装置や、電圧制御発振器の変動量を検出して電圧制
御発振器の発振周波数を制御する自動周波数制御装置が
用いられている。これらの構成としては、例えば、特開
昭６１−１４１２２８号公報に記載されている構成が知
られている。
【０００３】以下に、図８を参照して、従来のＦＳＫ受
信機における自動利得制御装置と自動周波数制御装置に
ついて簡単に説明する。
信機における自動利得制御装置と自動周波数制御装置に
ついて簡単に説明する。
【０００４】図８において、アンテナ８０２により受信
されたＦＳＫ信号８０１は、利得可変増幅器８０３にお
いて、制御信号に応じた利得で増幅され、周波数変換手
段８０５において、電圧制御発振器８０４の出力信号に
より、ＦＳＫ信号の８０１の搬送波周波数よりも低い周
波数帯に変換され、復調回路８０６において復調が行わ
る。ここで、周波数変換手段８０５は、例えばＦＳＫ信
号をＩＦ周波数帯にダウンコンバートし、復調回路８０
６は、例えば周波数弁別器のような、受信信号の周波数
変化に比例した電圧出力を復調出力として出力する構成
であるとする。復調回路８０６による復調出力信号は、
ビット判定手段８０７においてビットデータの判定が行
われ、データ処理手段８０８においてビットデータの処
理が行われ、表示部へ出力するデータがインタフェース
８０９へ供給される。受信レベル判定回路８１０は、復
調回路８０６において受信レベルを測定し、受信レベル
が低い場合には利得可変増幅器８０３の利得を上げる制
御信号を出力し、受信レベルが高い場合には、利得可変
増幅器８０３の利得を下げる制御信号を出力する。
されたＦＳＫ信号８０１は、利得可変増幅器８０３にお
いて、制御信号に応じた利得で増幅され、周波数変換手
段８０５において、電圧制御発振器８０４の出力信号に
より、ＦＳＫ信号の８０１の搬送波周波数よりも低い周
波数帯に変換され、復調回路８０６において復調が行わ
る。ここで、周波数変換手段８０５は、例えばＦＳＫ信
号をＩＦ周波数帯にダウンコンバートし、復調回路８０
６は、例えば周波数弁別器のような、受信信号の周波数
変化に比例した電圧出力を復調出力として出力する構成
であるとする。復調回路８０６による復調出力信号は、
ビット判定手段８０７においてビットデータの判定が行
われ、データ処理手段８０８においてビットデータの処
理が行われ、表示部へ出力するデータがインタフェース
８０９へ供給される。受信レベル判定回路８１０は、復
調回路８０６において受信レベルを測定し、受信レベル
が低い場合には利得可変増幅器８０３の利得を上げる制
御信号を出力し、受信レベルが高い場合には、利得可変
増幅器８０３の利得を下げる制御信号を出力する。
【０００５】また、遮断周波数の低い低域通過フィルタ
８１１により、復調回路８０６の出力信号の平均直流電
圧が得られる。この平均直流電圧は、電圧制御発振器８
０４の発振周波数が所望の発振周波数から変動した場
合、これに応じて変動する。したがって、電圧制御発振
器８０４の発振周波数が、所望の発振周波数と一致して
いる場合に得られる平均直流電圧に相当する基準電圧を
出力する基準電圧源８１２と、低域通過フィルタ８１１
により得られた平均直流電圧との差分を差分増幅器８１
３により出力すれば、電圧制御発振器８０４の発振周波
数と所望の発振周波数との間の誤差に比例した電圧が得
られる。この電圧を電圧制御発振器８０４の制御電圧と
して用いることにより、自動周波数制御を可能としてい
る。
８１１により、復調回路８０６の出力信号の平均直流電
圧が得られる。この平均直流電圧は、電圧制御発振器８
０４の発振周波数が所望の発振周波数から変動した場
合、これに応じて変動する。したがって、電圧制御発振
器８０４の発振周波数が、所望の発振周波数と一致して
いる場合に得られる平均直流電圧に相当する基準電圧を
出力する基準電圧源８１２と、低域通過フィルタ８１１
により得られた平均直流電圧との差分を差分増幅器８１
３により出力すれば、電圧制御発振器８０４の発振周波
数と所望の発振周波数との間の誤差に比例した電圧が得
られる。この電圧を電圧制御発振器８０４の制御電圧と
して用いることにより、自動周波数制御を可能としてい
る。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
従来の自動利得制御装置では、復調回路８０６から受信
レベルを測定するため、復調をディジタルで行うシステ
ムの場合には、ディジタル信号に変換する前段で受信レ
ベルの測定を行わなくてはならない。また、受信レベル
判定手段として、ＲＦ帯、もしくはＩＦ帯のアナログ信
号の信号レベルを測定するための回路を必要とする、と
いう問題を有していた。
従来の自動利得制御装置では、復調回路８０６から受信
レベルを測定するため、復調をディジタルで行うシステ
ムの場合には、ディジタル信号に変換する前段で受信レ
ベルの測定を行わなくてはならない。また、受信レベル
判定手段として、ＲＦ帯、もしくはＩＦ帯のアナログ信
号の信号レベルを測定するための回路を必要とする、と
いう問題を有していた。
【０００７】一般に、ＦＳＫ信号における復調回路の復
調出力は、ＦＳＫ信号の瞬時的な周波数偏移に対応する
出力が得られるが、受信するＦＳＫ信号の電界強度が弱
くなると、雑音による影響が相対的に大きくなり、この
影響が復調出力にもひずみとなって現れる。ひずみが大
きくなると、本来の符号の変化点以外においてもデータ
の判定しきい値と交差する回数が多くなるという傾向が
見られる。この傾向は、受信信号を２値化し、復調を論
理演算により行う復調回路においても見られ、この場
合、データの変化点以外においても局所的に符号が変化
する、という傾向が見られる。
調出力は、ＦＳＫ信号の瞬時的な周波数偏移に対応する
出力が得られるが、受信するＦＳＫ信号の電界強度が弱
くなると、雑音による影響が相対的に大きくなり、この
影響が復調出力にもひずみとなって現れる。ひずみが大
きくなると、本来の符号の変化点以外においてもデータ
の判定しきい値と交差する回数が多くなるという傾向が
見られる。この傾向は、受信信号を２値化し、復調を論
理演算により行う復調回路においても見られ、この場
合、データの変化点以外においても局所的に符号が変化
する、という傾向が見られる。
【０００８】また、上記の従来の自動周波数制御装置で
は、低域通過フィルタ８１１により、復調回路８０６の
復調出力信号の平均直流電圧を求めているため、低域通
過フィルタ８１１の時定数より長い時間にわたって同じ
ビットデータが送られた場合、そのビットデータに相当
する復調出力電圧が平均直流電圧となってしまうので、
電圧制御発振器８０４へ適切な制御電圧を供給できな
い、という問題を有していた。
は、低域通過フィルタ８１１により、復調回路８０６の
復調出力信号の平均直流電圧を求めているため、低域通
過フィルタ８１１の時定数より長い時間にわたって同じ
ビットデータが送られた場合、そのビットデータに相当
する復調出力電圧が平均直流電圧となってしまうので、
電圧制御発振器８０４へ適切な制御電圧を供給できな
い、という問題を有していた。
【０００９】一般に、ＦＳＫ信号を復調する復調回路で
は、ＦＳＫ信号の搬送波周波数と局部発振器の発振周波
数との間の誤差が大きくなると、マークもしくはスペー
スのどちらか一方のビットに対応する周波数偏移は見か
け上小さくなり、他方のビットに対応する周波数偏移は
大きくなる。周波数偏移が小さくなると、それに対応し
た復調出力も小さくなり、雑音による影響を受けやすく
なり、そのビットの誤り率が劣化する。これに対し、周
波数偏移が大きくなると、それに対応した復調出力も大
きくなり、雑音による影響を受けにくくなるので、その
ビットの誤り率は向上する。よって、マークのビット誤
り率とスペースのビット誤り率に格差が生じることにな
る。
は、ＦＳＫ信号の搬送波周波数と局部発振器の発振周波
数との間の誤差が大きくなると、マークもしくはスペー
スのどちらか一方のビットに対応する周波数偏移は見か
け上小さくなり、他方のビットに対応する周波数偏移は
大きくなる。周波数偏移が小さくなると、それに対応し
た復調出力も小さくなり、雑音による影響を受けやすく
なり、そのビットの誤り率が劣化する。これに対し、周
波数偏移が大きくなると、それに対応した復調出力も大
きくなり、雑音による影響を受けにくくなるので、その
ビットの誤り率は向上する。よって、マークのビット誤
り率とスペースのビット誤り率に格差が生じることにな
る。
【００１０】本発明は、上記特徴を用いて従来の問題点
を解決するものであり、自動利得制御装置については、
受信レベルを用いる代わりに、ＦＳＫ信号の復調回路の
出力信号を用いて自動利得制御を行うことを目的とし、
自動周波数制御については、復調したビットデータの誤
り情報を用いて自動周波数制御を行うことを目的とす
る。
を解決するものであり、自動利得制御装置については、
受信レベルを用いる代わりに、ＦＳＫ信号の復調回路の
出力信号を用いて自動利得制御を行うことを目的とし、
自動周波数制御については、復調したビットデータの誤
り情報を用いて自動周波数制御を行うことを目的とす
る。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明のＦＳＫ受信機の自動利得制御装置は、受信
した前記周波数偏移変調信号を可変に増幅する可変利得
増幅器と、増幅された前記周波数偏移変調信号を搬送波
周波数より低い周波数帯に変換する周波数変換手段と、
周波数変換された前記周波数偏移変調信号の復調を行う
手段と、ビット判定しきい値を用いて、復調された前記
周波数偏移変調信号のビット判定を行うビット判定手段
と、復調された前記周波数偏移変調信号が前記ビット判
定しきい値と交差する回数を算出するしきい値交差回数
算出手段と、前記交差する回数が所定の値より大きい場
合、前記可変利得増幅器の利得をあげるように制御する
第１の自動利得制御手段とを有する。
め、本発明のＦＳＫ受信機の自動利得制御装置は、受信
した前記周波数偏移変調信号を可変に増幅する可変利得
増幅器と、増幅された前記周波数偏移変調信号を搬送波
周波数より低い周波数帯に変換する周波数変換手段と、
周波数変換された前記周波数偏移変調信号の復調を行う
手段と、ビット判定しきい値を用いて、復調された前記
周波数偏移変調信号のビット判定を行うビット判定手段
と、復調された前記周波数偏移変調信号が前記ビット判
定しきい値と交差する回数を算出するしきい値交差回数
算出手段と、前記交差する回数が所定の値より大きい場
合、前記可変利得増幅器の利得をあげるように制御する
第１の自動利得制御手段とを有する。
【００１２】
【作用】本発明は上記の構成により、アンテナで受信し
たＦＳＫ信号を利得可変増幅器で増幅し、周波数変換手
段にて局部発振器の出力信号を用いてＦＳＫ信号の搬送
波周波数よりも低い周波数帯に変換し、復調回路におい
て復調し、復調出力をビット判定手段に供給する。ビッ
ト判定手段では、ビット判定しきい値によりビットデー
タの判定を行う。以上の動作によりＦＳＫ信号の受信が
行われる。また、しきい値交差回数交差回数算出手段に
て算出されたビット判定しきい値交差回数が少ない場合
には、受信したＦＳＫ信号の電界強度が強いと判断し、
利得可変増幅器の利得を下げるように制御信号を出力す
る。以上の制御信号により利得可変増幅器の利得を制御
することにより、自動利得制御を可能とする。
たＦＳＫ信号を利得可変増幅器で増幅し、周波数変換手
段にて局部発振器の出力信号を用いてＦＳＫ信号の搬送
波周波数よりも低い周波数帯に変換し、復調回路におい
て復調し、復調出力をビット判定手段に供給する。ビッ
ト判定手段では、ビット判定しきい値によりビットデー
タの判定を行う。以上の動作によりＦＳＫ信号の受信が
行われる。また、しきい値交差回数交差回数算出手段に
て算出されたビット判定しきい値交差回数が少ない場合
には、受信したＦＳＫ信号の電界強度が強いと判断し、
利得可変増幅器の利得を下げるように制御信号を出力す
る。以上の制御信号により利得可変増幅器の利得を制御
することにより、自動利得制御を可能とする。
【００１３】本発明はまた、上記の構成により、あらか
じめ誤り訂正符号により符号化されたビットデータをＦ
ＳＫ変調したＦＳＫ信号を受信し、ビット判定手段で判
定したビットデータを誤り訂正回路に供給して誤り訂正
を行い、訂正後のビットデータの出力と訂正したビット
データのみの出力を用いて、ある一定時間内における、
マークとスペースのＢＥＲの比を算出し、ＡＦＣ手段に
供給する。ＡＦＣ手段では、マークとスペースのＢＥＲ
の比が１より大きくなる、もしくは小さくなると、受信
したＦＳＫ信号の搬送波周波数と、電圧制御発振器の発
振周波数との間に誤差が生じ、等価的に片方のビットの
周波数偏移が小さくなり、ＢＥＲが上昇したと判断し、
そのビットの周波数偏移が大きくなる方向へ電圧制御発
振器の発振周波数を制御する信号を出力することによ
り、自動周波数制御を可能とする。
じめ誤り訂正符号により符号化されたビットデータをＦ
ＳＫ変調したＦＳＫ信号を受信し、ビット判定手段で判
定したビットデータを誤り訂正回路に供給して誤り訂正
を行い、訂正後のビットデータの出力と訂正したビット
データのみの出力を用いて、ある一定時間内における、
マークとスペースのＢＥＲの比を算出し、ＡＦＣ手段に
供給する。ＡＦＣ手段では、マークとスペースのＢＥＲ
の比が１より大きくなる、もしくは小さくなると、受信
したＦＳＫ信号の搬送波周波数と、電圧制御発振器の発
振周波数との間に誤差が生じ、等価的に片方のビットの
周波数偏移が小さくなり、ＢＥＲが上昇したと判断し、
そのビットの周波数偏移が大きくなる方向へ電圧制御発
振器の発振周波数を制御する信号を出力することによ
り、自動周波数制御を可能とする。
【００１４】
（実施例１）以下、本発明の第１の実施例について、図
面を参照しながら説明する。図１は本発明の第１の実施
例におけるＦＳＫ受信機の要部ブロック結線図である。
面を参照しながら説明する。図１は本発明の第１の実施
例におけるＦＳＫ受信機の要部ブロック結線図である。
【００１５】図１において、１０１はＦＳＫ信号、１０
２はアンテナ、１０３は制御信号に応じて可変な利得で
入力信号を増幅する利得可変増幅器、１０４は局部発振
器、１０５は高周波信号を局部発振器の出力信号を用い
て高周波信号よりも低い周波数帯に変換して出力する周
波数変換手段、１０６は復調を行う復調回路、１０７は
復調出力信号からビット判定しきい値を用いてビットデ
ータの判定を行うビット判定手段、１０８はビットデー
タを処理して、表示部へ供給するデータを出力するデー
タ処理手段、１０９はデータを例えばディスプレイや鳴
音装置等の表示部へ出力するインタフェース、１１０は
ある一定時間内に復調出力がビット判定手段１０７にお
けるビット判定しきい値と交差する回数を算出して出力
するしきい値交差回数算出手段、１１１は算出されたし
きい値交差回数に応じて利得制御信号を出力するＡＧＣ
手段である。
２はアンテナ、１０３は制御信号に応じて可変な利得で
入力信号を増幅する利得可変増幅器、１０４は局部発振
器、１０５は高周波信号を局部発振器の出力信号を用い
て高周波信号よりも低い周波数帯に変換して出力する周
波数変換手段、１０６は復調を行う復調回路、１０７は
復調出力信号からビット判定しきい値を用いてビットデ
ータの判定を行うビット判定手段、１０８はビットデー
タを処理して、表示部へ供給するデータを出力するデー
タ処理手段、１０９はデータを例えばディスプレイや鳴
音装置等の表示部へ出力するインタフェース、１１０は
ある一定時間内に復調出力がビット判定手段１０７にお
けるビット判定しきい値と交差する回数を算出して出力
するしきい値交差回数算出手段、１１１は算出されたし
きい値交差回数に応じて利得制御信号を出力するＡＧＣ
手段である。
【００１６】なお、ＡＧＣ手段１１１は、例えばあらか
じめ定められたしきい値と入力された交差回数とを比較
し、しきい値よりも大きい場合は利得を上げる制御信号
を出力し、小さい場合は利得を下げる制御信号を出力す
るしきい値比較手段であるとする。
じめ定められたしきい値と入力された交差回数とを比較
し、しきい値よりも大きい場合は利得を上げる制御信号
を出力し、小さい場合は利得を下げる制御信号を出力す
るしきい値比較手段であるとする。
【００１７】以上のように構成されたＦＳＫ受信機の自
動利得制御装置の動作について以下で説明する。
動利得制御装置の動作について以下で説明する。
【００１８】アンテナ１０２により受信されたＦＳＫ信
号１０１は、利得可変増幅器１０３において増幅され、
周波数変換手段１０５において、局部発振器１０４の出
力信号を用いて、ＦＳＫ信号１０１の搬送波周波数より
も低い周波数帯に変換され、復調回路１０６において復
調され、復調結果が出力される。ビット判定手段１０７
では、ビット判定しきい値を基準に、復調回路１０６の
復調出力信号のビット判定を行い、判定したビットデー
タをデータ処理手段１０８へ供給する。データ処理手段
１０８は、入力されたビットデータを処理して、表示部
へ供給するデータをインタフェース１０９へ出力する。
号１０１は、利得可変増幅器１０３において増幅され、
周波数変換手段１０５において、局部発振器１０４の出
力信号を用いて、ＦＳＫ信号１０１の搬送波周波数より
も低い周波数帯に変換され、復調回路１０６において復
調され、復調結果が出力される。ビット判定手段１０７
では、ビット判定しきい値を基準に、復調回路１０６の
復調出力信号のビット判定を行い、判定したビットデー
タをデータ処理手段１０８へ供給する。データ処理手段
１０８は、入力されたビットデータを処理して、表示部
へ供給するデータをインタフェース１０９へ出力する。
【００１９】また、しきい値交差回数算出手段１１０で
は、ある一定時間内に、ビット判定手段１０７におい
て、復調回路１０６の復調出力信号がビット判定しきい
値と交差した回数を算出し、しきい値比較手段１１２へ
供給する。ここでは、ビット判定しきい値との交差回数
の算出を行う時間を、例えばビット同期信号が送られて
くる時間Ｔとする。仮に、受信したＦＳＫ信号の電界強
度が十分強い場合、復調出力は雑音による影響をほとん
ど受けないため、ビット判定しきい値との交差回数は、
ビットデータの変化の回数とほぼ等しくなるはずであ
る。従って、ビット判定しきい値との交差回数がビット
データの変化の回数よりも多くなると、受信したＦＳＫ
信号の電界強度が弱くなり、復調出力にひずみが生じた
と判断できる。しきい値比較手段１１２では、ビットデ
ータが時間Ｔ内に、変化する回数よりも多いしきい値を
あらかじめ設定しておき、ビット判定しきい値との交差
回数の算出結果がこのしきい値を越えた場合、利得可変
増幅器１０３へ、利得を上げるような制御信号を出力す
る。
は、ある一定時間内に、ビット判定手段１０７におい
て、復調回路１０６の復調出力信号がビット判定しきい
値と交差した回数を算出し、しきい値比較手段１１２へ
供給する。ここでは、ビット判定しきい値との交差回数
の算出を行う時間を、例えばビット同期信号が送られて
くる時間Ｔとする。仮に、受信したＦＳＫ信号の電界強
度が十分強い場合、復調出力は雑音による影響をほとん
ど受けないため、ビット判定しきい値との交差回数は、
ビットデータの変化の回数とほぼ等しくなるはずであ
る。従って、ビット判定しきい値との交差回数がビット
データの変化の回数よりも多くなると、受信したＦＳＫ
信号の電界強度が弱くなり、復調出力にひずみが生じた
と判断できる。しきい値比較手段１１２では、ビットデ
ータが時間Ｔ内に、変化する回数よりも多いしきい値を
あらかじめ設定しておき、ビット判定しきい値との交差
回数の算出結果がこのしきい値を越えた場合、利得可変
増幅器１０３へ、利得を上げるような制御信号を出力す
る。
【００２０】逆に、ビット判定しきい値との交差回数が
このしきい値を越えない場合は、利得可変増幅器１０３
へ、利得を下げるような制御信号を出力する。
このしきい値を越えない場合は、利得可変増幅器１０３
へ、利得を下げるような制御信号を出力する。
【００２１】以上のように、本実施例によれば、復調出
力をビット判定する時に、復調出力信号がビット判定し
きい値と交差する回数を算出し、交差回数が多い場合に
は、ＦＳＫ信号の受信電界が弱いと判断して利得可変増
幅器の利得を上げ、交差回数が少ない場合には、ＦＳＫ
信号の受信電界は十分あると判断し、利得可変増幅器の
利得を下げることにより、復調出力をもとに自動利得制
御を行うことを可能とする。
力をビット判定する時に、復調出力信号がビット判定し
きい値と交差する回数を算出し、交差回数が多い場合に
は、ＦＳＫ信号の受信電界が弱いと判断して利得可変増
幅器の利得を上げ、交差回数が少ない場合には、ＦＳＫ
信号の受信電界は十分あると判断し、利得可変増幅器の
利得を下げることにより、復調出力をもとに自動利得制
御を行うことを可能とする。
【００２２】なお、本実施例では、ＡＧＣ手段１１１と
して、一つのしきい値と比較するしきい値比較手段１１
２としたが、この限りではなく、例えば多段しきい値比
較手段１１３とし、複数のしきい値との比較を行い、し
きい値の段階に応じて、利得の制御信号も段階的に変化
させる構成としてもよいし、他の構成としてもよい。
して、一つのしきい値と比較するしきい値比較手段１１
２としたが、この限りではなく、例えば多段しきい値比
較手段１１３とし、複数のしきい値との比較を行い、し
きい値の段階に応じて、利得の制御信号も段階的に変化
させる構成としてもよいし、他の構成としてもよい。
【００２３】（実施例２）以下、本発明の第２の実施例
について、図面を参照しながら説明する。図２は本発明
の第２の実施例におけるＦＳＫ受信機の要部ブロック結
線図である。
について、図面を参照しながら説明する。図２は本発明
の第２の実施例におけるＦＳＫ受信機の要部ブロック結
線図である。
【００２４】図２の構成は、図１のＦＳＫ受信機の周波
数変換手段１０５の構成として、２つの入力信号を混合
して出力する混合器２０１、２０２と、入力信号を分配
して、互いに移相が９０度異なるように移相し、相対的
に位相の進んだ信号（同相信号）と遅れた信号（直交信
号）とを出力する９０度移相分配器２０３と、低域通過
フィルタ２０４、２０５と、入力信号を振幅制限増幅す
る振幅制限増幅器２０６、２０７とを設け、復調回路１
０６の構成として、２値化されたベースバンド帯のＩ信
号、Ｑ信号を用いて、その移相遅延関係を判定して出力
する直交復調器２０８と、直交復調器の出力信号の高調
波成分を除去する低域通過フィルタ２０９とを設け、局
部発振器１０４は、ＦＳＫ信号１０１の搬送波周波数と
ほぼ等しい周波数を生成することとしたものである。
数変換手段１０５の構成として、２つの入力信号を混合
して出力する混合器２０１、２０２と、入力信号を分配
して、互いに移相が９０度異なるように移相し、相対的
に位相の進んだ信号（同相信号）と遅れた信号（直交信
号）とを出力する９０度移相分配器２０３と、低域通過
フィルタ２０４、２０５と、入力信号を振幅制限増幅す
る振幅制限増幅器２０６、２０７とを設け、復調回路１
０６の構成として、２値化されたベースバンド帯のＩ信
号、Ｑ信号を用いて、その移相遅延関係を判定して出力
する直交復調器２０８と、直交復調器の出力信号の高調
波成分を除去する低域通過フィルタ２０９とを設け、局
部発振器１０４は、ＦＳＫ信号１０１の搬送波周波数と
ほぼ等しい周波数を生成することとしたものである。
【００２５】以上のように構成されたＦＳＫ受信機の周
波数変換手段と復調回路の動作と、その復調出力を用い
た自動周波数制御の動作について以下で説明する。
波数変換手段と復調回路の動作と、その復調出力を用い
た自動周波数制御の動作について以下で説明する。
【００２６】まず、アンテナ１０２により受信され、利
得可変増幅器１０３で増幅されたＦＳＫ信号１０１は、
混合器２０１、２０２に供給される。また、ＦＳＫ信号
１０１の搬送波周波数とほぼ等しい周波数を生成する局
部発振器１０４の出力信号は９０度移相分配器２０３に
より移相され、互いに位相が９０度異なる２信号に分配
され、それぞれ混合器２０１、２０２に供給される。こ
の例では、混合器２０１へ供給する信号の位相が混合器
２０２へ供給する信号の位相よりも９０度進んでいると
する。混合器２０１の出力信号は、低域通過フィルタ２
０４により帯域制限され、同相ベースバンド信号（Ｉ信
号）が得られる。
得可変増幅器１０３で増幅されたＦＳＫ信号１０１は、
混合器２０１、２０２に供給される。また、ＦＳＫ信号
１０１の搬送波周波数とほぼ等しい周波数を生成する局
部発振器１０４の出力信号は９０度移相分配器２０３に
より移相され、互いに位相が９０度異なる２信号に分配
され、それぞれ混合器２０１、２０２に供給される。こ
の例では、混合器２０１へ供給する信号の位相が混合器
２０２へ供給する信号の位相よりも９０度進んでいると
する。混合器２０１の出力信号は、低域通過フィルタ２
０４により帯域制限され、同相ベースバンド信号（Ｉ信
号）が得られる。
【００２７】また、混合器２０２の出力信号は、低域通
過フィルタ２０５により帯域制限され、直交ベースバン
ド信号（Ｑ信号）が得られる。
過フィルタ２０５により帯域制限され、直交ベースバン
ド信号（Ｑ信号）が得られる。
【００２８】Ｉ信号とＱ信号は、互いに直交位相で、か
つＦＳＫ信号１０１の周波数偏移の上下により互いに位
相の遅延関係が反転する関係にある。ここでは、Ｉ信号
に対してＱ信号の位相が進んでいる場合のビットデータ
をＨｉｇｈ、遅れている場合のビットデータをＬｏｗと
する。Ｉ信号、Ｑ信号はそれぞれ振幅制限増幅器２０
６、２０７により振幅制限増幅されて２値化され、直交
復調器２０８に供給される。直交復調器２０８では、入
力された２値化されたＩ信号、Ｑ信号の位相遅延関係を
判定し、Ｉ信号に対してＱ信号の位相が進んでいる場合
にはＨｉｇｈ、遅れている場合にはＬｏｗを出力する。
そして、低域通過フィルタ２０９により、高調波成分が
除去され、復調出力としてビット判定手段に出力する。
つＦＳＫ信号１０１の周波数偏移の上下により互いに位
相の遅延関係が反転する関係にある。ここでは、Ｉ信号
に対してＱ信号の位相が進んでいる場合のビットデータ
をＨｉｇｈ、遅れている場合のビットデータをＬｏｗと
する。Ｉ信号、Ｑ信号はそれぞれ振幅制限増幅器２０
６、２０７により振幅制限増幅されて２値化され、直交
復調器２０８に供給される。直交復調器２０８では、入
力された２値化されたＩ信号、Ｑ信号の位相遅延関係を
判定し、Ｉ信号に対してＱ信号の位相が進んでいる場合
にはＨｉｇｈ、遅れている場合にはＬｏｗを出力する。
そして、低域通過フィルタ２０９により、高調波成分が
除去され、復調出力としてビット判定手段に出力する。
【００２９】ここで、直交復調器２０８の出力信号は、
受信したＦＳＫ信号の電界強度が弱い場合、雑音の影響
により、ビットデータの変化点以外においても、局所的
な符号の変化が生じる。この局所的な符号の変化は、低
域通過フィルタ２０９によりある程度除去されるもの
の、除去されない場合は、ビット判定手段１０７におい
ても、局所的にビット判定しきい値と交差する箇所が生
じることになる。従って、しきい値交差回数算出手段１
１０により、ある一定時間内に復調出力とビット判定し
きい値とが交差する回数を算出すると、受信したＦＳＫ
信号の電界強度が弱いときには、この交差回数が増える
ことになる。よって、この交差回数をもとにして、実施
例１と同様にして、ＡＧＣ手段１１１により、利得可変
増幅器１０３の利得を制御する制御信号を出力すること
により、自動利得制御が可能となる。
受信したＦＳＫ信号の電界強度が弱い場合、雑音の影響
により、ビットデータの変化点以外においても、局所的
な符号の変化が生じる。この局所的な符号の変化は、低
域通過フィルタ２０９によりある程度除去されるもの
の、除去されない場合は、ビット判定手段１０７におい
ても、局所的にビット判定しきい値と交差する箇所が生
じることになる。従って、しきい値交差回数算出手段１
１０により、ある一定時間内に復調出力とビット判定し
きい値とが交差する回数を算出すると、受信したＦＳＫ
信号の電界強度が弱いときには、この交差回数が増える
ことになる。よって、この交差回数をもとにして、実施
例１と同様にして、ＡＧＣ手段１１１により、利得可変
増幅器１０３の利得を制御する制御信号を出力すること
により、自動利得制御が可能となる。
【００３０】以上のように、本実施例によれば、受信信
号を２値化し、論理演算により復調出力を得るＦＳＫ受
信機においても、復調出力のしきい値交差回数をもとに
して利得可変増幅器の利得を制御することにより、自動
周波数制御を行うことを可能とする。
号を２値化し、論理演算により復調出力を得るＦＳＫ受
信機においても、復調出力のしきい値交差回数をもとに
して利得可変増幅器の利得を制御することにより、自動
周波数制御を行うことを可能とする。
【００３１】なお、本実施例では、しきい値交差回数算
出手段１１０により、復調出力とビット判定しきい値と
の交差回数を算出してＡＧＣ手段１１１に供給している
が、この限りではなく、例えば図３のように、しきい値
交差回数判定回路１１０の代わりに、直交復調回路２０
８の出力信号のＨｉｇｈとＬｏｗとの符号の変化の回数
を算出する、符号変化回数算出手段３０１を設け、算出
結果をＡＧＣ手段１１１に供給する構成としてもよい。
この構成にすることにより、低域通過フィルタ２０９の
出力を用いるよりも、雑音による局所的な符号変化を直
接的に見ることができ、より正確な制御を行うことが可
能となる。
出手段１１０により、復調出力とビット判定しきい値と
の交差回数を算出してＡＧＣ手段１１１に供給している
が、この限りではなく、例えば図３のように、しきい値
交差回数判定回路１１０の代わりに、直交復調回路２０
８の出力信号のＨｉｇｈとＬｏｗとの符号の変化の回数
を算出する、符号変化回数算出手段３０１を設け、算出
結果をＡＧＣ手段１１１に供給する構成としてもよい。
この構成にすることにより、低域通過フィルタ２０９の
出力を用いるよりも、雑音による局所的な符号変化を直
接的に見ることができ、より正確な制御を行うことが可
能となる。
【００３２】（実施例３）以下、本発明の第３の実施例
について、図面を参照しながら説明する。図４は本発明
の第３の実施例におけるＦＳＫ受信機の要部ブロック結
線図である。
について、図面を参照しながら説明する。図４は本発明
の第３の実施例におけるＦＳＫ受信機の要部ブロック結
線図である。
【００３３】図４において、図１の構成と異なっている
点は、ＦＳＫ信号１０１をあらかじめ誤り訂正符号とし
て符号化されたビットデータをＦＳＫ変調したＦＳＫ信
号４０１とし、入力されたビットデータを、誤り訂正符
号の誤り訂正処理方法に基づいて誤り訂正し、訂正後の
ビットデータを出力し、同時に訂正したビットデータの
みを別に出力する誤り訂正回路４０２と、ある一定時間
内に誤り訂正を行ったビット数をもとにＡＧＣ手段１１
１での利得制御を停止させる制御手段４０３とを設けた
点であり、他の構成については図１と同様である。
点は、ＦＳＫ信号１０１をあらかじめ誤り訂正符号とし
て符号化されたビットデータをＦＳＫ変調したＦＳＫ信
号４０１とし、入力されたビットデータを、誤り訂正符
号の誤り訂正処理方法に基づいて誤り訂正し、訂正後の
ビットデータを出力し、同時に訂正したビットデータの
みを別に出力する誤り訂正回路４０２と、ある一定時間
内に誤り訂正を行ったビット数をもとにＡＧＣ手段１１
１での利得制御を停止させる制御手段４０３とを設けた
点であり、他の構成については図１と同様である。
【００３４】以上のように構成されたＦＳＫ受信機の自
動利得制御装置において、図１と異なる動作をするとこ
ろについて以下で説明する。
動利得制御装置において、図１と異なる動作をするとこ
ろについて以下で説明する。
【００３５】まず、ビット判定手段１０７により判定さ
れたビットデータは、誤り訂正回路４０２により、誤り
訂正符号の誤り訂正処理方法に基づいて誤り訂正が行わ
れ、訂正後のビットデータをデータ処理手段１０８へ供
給する。また、同時に訂正したビットデータのみを制御
手段４０３へ出力する。制御手段４０３では、しきい値
交差回数算出手段１１０において交差回数を算出する時
間と同じ時間内に、誤り訂正回路４０２において訂正さ
れたビット数を算出し、訂正されたビット数が、ある一
定のしきい値よりも少ない場合には、受信されたＦＳＫ
信号のビットデータの品質はそれほど劣化していないと
判断し、ＡＧＣ手段１１１で利得制御を行わないように
する制御信号を出力し、不要な利得制御を抑制する。
れたビットデータは、誤り訂正回路４０２により、誤り
訂正符号の誤り訂正処理方法に基づいて誤り訂正が行わ
れ、訂正後のビットデータをデータ処理手段１０８へ供
給する。また、同時に訂正したビットデータのみを制御
手段４０３へ出力する。制御手段４０３では、しきい値
交差回数算出手段１１０において交差回数を算出する時
間と同じ時間内に、誤り訂正回路４０２において訂正さ
れたビット数を算出し、訂正されたビット数が、ある一
定のしきい値よりも少ない場合には、受信されたＦＳＫ
信号のビットデータの品質はそれほど劣化していないと
判断し、ＡＧＣ手段１１１で利得制御を行わないように
する制御信号を出力し、不要な利得制御を抑制する。
【００３６】以上のように、本実施例によれば、受信し
たビットデータの誤りの発生数が少なければ、受信した
ＦＳＫ信号の品質はそれほど劣化していないと判断し、
ＡＧＣ手段１１１において不要な制御が行われることを
防ぐことが可能となる。
たビットデータの誤りの発生数が少なければ、受信した
ＦＳＫ信号の品質はそれほど劣化していないと判断し、
ＡＧＣ手段１１１において不要な制御が行われることを
防ぐことが可能となる。
【００３７】（実施例４）以下、本発明の第４の実施例
について、図面を参照しながら説明する。図５は本発明
の第４の実施例におけるＦＳＫ受信機の要部ブロック結
線図である。
について、図面を参照しながら説明する。図５は本発明
の第４の実施例におけるＦＳＫ受信機の要部ブロック結
線図である。
【００３８】図５において、１０１から１０６と１０９
は、図１の構成と同じであり、５０１は入力信号をディ
ジタル値としてサンプリングするＡ／Ｄ変換回路、５０
２はＣＰＵ、５０３はディジタル信号をアナログ信号に
変換するＤ／Ａ変換回路である。
は、図１の構成と同じであり、５０１は入力信号をディ
ジタル値としてサンプリングするＡ／Ｄ変換回路、５０
２はＣＰＵ、５０３はディジタル信号をアナログ信号に
変換するＤ／Ａ変換回路である。
【００３９】以上のように構成されたＦＳＫ受信器の自
動利得制御装置において、受信したＦＳＫ信号１０１を
受信して復調する動作については、実施例１と同様であ
る。得られた復調出力から自動利得制御を行う動作につ
いて、以下で説明する。
動利得制御装置において、受信したＦＳＫ信号１０１を
受信して復調する動作については、実施例１と同様であ
る。得られた復調出力から自動利得制御を行う動作につ
いて、以下で説明する。
【００４０】復調回路１０６により復調された出力信号
は、Ａ／Ｄ変換回路５０１により、データレートよりも
高速にサンプリングしてディジタル信号に変換され、Ｃ
ＰＵ５０２に供給される。ＣＰＵ５０２では、ディジタ
ル化された復調出力を用いて、実施例１におけるビット
判定手段１０７、データ処理手段１０８、しきい値交差
回数算出手段１１０、ＡＧＣ手段１１１と同様の処理を
行う。すなわち、一方ではディジタル化された復調出力
信号からビットデータの判定およびビットデータの処理
を行い、表示部へ出力するデータをインタフェースへ供
給し、またもう一方では、ある一定時間内に、ビットデ
ータの判定に伴いビット判定しきい値と復調出力信号が
交差する回数を算出し、その回数に応じて利得可変増幅
器１０３の利得を制御する制御信号をディジタル信号と
して出力する。このディジタル信号をＤ／Ａ変換回路５
０３によりアナログ信号に変換し、利得可変増幅器１０
３へ供給する。
は、Ａ／Ｄ変換回路５０１により、データレートよりも
高速にサンプリングしてディジタル信号に変換され、Ｃ
ＰＵ５０２に供給される。ＣＰＵ５０２では、ディジタ
ル化された復調出力を用いて、実施例１におけるビット
判定手段１０７、データ処理手段１０８、しきい値交差
回数算出手段１１０、ＡＧＣ手段１１１と同様の処理を
行う。すなわち、一方ではディジタル化された復調出力
信号からビットデータの判定およびビットデータの処理
を行い、表示部へ出力するデータをインタフェースへ供
給し、またもう一方では、ある一定時間内に、ビットデ
ータの判定に伴いビット判定しきい値と復調出力信号が
交差する回数を算出し、その回数に応じて利得可変増幅
器１０３の利得を制御する制御信号をディジタル信号と
して出力する。このディジタル信号をＤ／Ａ変換回路５
０３によりアナログ信号に変換し、利得可変増幅器１０
３へ供給する。
【００４１】以上のように、本実施例によれば、復調出
力をディジタル信号に変換し、実施例１のビット判定手
段、データ処理手段、しきい値交差回数算出手段、ＡＧ
Ｃ手段で行う処理を、ＣＰＵにおいて行うことにより、
自動利得制御を可能とし、さらに構成部品を大幅に低減
することが可能となる。
力をディジタル信号に変換し、実施例１のビット判定手
段、データ処理手段、しきい値交差回数算出手段、ＡＧ
Ｃ手段で行う処理を、ＣＰＵにおいて行うことにより、
自動利得制御を可能とし、さらに構成部品を大幅に低減
することが可能となる。
【００４２】なお、本実施例では、ＣＰＵ５０２におい
て、実施例１のビット判定手段１０６、データ処理手段
１０７、しきい値交差回数算出手段１０９、ＡＧＣ手段
１１０と同様の処理を行うこととしたが、この限りでは
なく、例えばＣＰＵ５０２において、前記処理の他に、
実施例３の誤り訂正回路４０２、制御手段４０３にて行
う処理も行い、実施例３と同様の自動利得制御を行うこ
ととしてもよい。
て、実施例１のビット判定手段１０６、データ処理手段
１０７、しきい値交差回数算出手段１０９、ＡＧＣ手段
１１０と同様の処理を行うこととしたが、この限りでは
なく、例えばＣＰＵ５０２において、前記処理の他に、
実施例３の誤り訂正回路４０２、制御手段４０３にて行
う処理も行い、実施例３と同様の自動利得制御を行うこ
ととしてもよい。
【００４３】また、本実施例では、ＣＰＵ５０２から出
力されたディジタルの制御信号をＤ／Ａ変換回路５０３
においてアナログ信号に変換してから利得可変増幅器１
０３へ供給して利得の制御を行うこととしたが、この限
りではなく、例えば、利得可変増幅器１０３の代わり
に、離散的に利得の切り替えが可能な離散利得切り換え
増幅器を設け、ＣＰＵ５０２から出力されたディジタル
の制御信号をそのまま離散利得切り換え増幅器に供給し
て利得を離散的に制御し、Ｄ／Ａ変換回路５０３を用い
ない構成としてもよい。
力されたディジタルの制御信号をＤ／Ａ変換回路５０３
においてアナログ信号に変換してから利得可変増幅器１
０３へ供給して利得の制御を行うこととしたが、この限
りではなく、例えば、利得可変増幅器１０３の代わり
に、離散的に利得の切り替えが可能な離散利得切り換え
増幅器を設け、ＣＰＵ５０２から出力されたディジタル
の制御信号をそのまま離散利得切り換え増幅器に供給し
て利得を離散的に制御し、Ｄ／Ａ変換回路５０３を用い
ない構成としてもよい。
【００４４】（実施例５）以下、本発明の第５の実施例
について、図面を参照しながら説明する。図６は本発明
の第５の実施例におけるＦＳＫ受信機の要部ブロック結
線図である。
について、図面を参照しながら説明する。図６は本発明
の第５の実施例におけるＦＳＫ受信機の要部ブロック結
線図である。
【００４５】図６において、１０２、１０３、１０５、
１０６、１０７、１０８、１０９はそれぞれ図１と同様
のアンテナ、利得可変増幅器、周波数変換手段、復調回
路、ビット判定手段、データ処理手段、インタフェース
であり、４０１は図４と同様の、あらかじめ誤り訂正符
号として符号化されたビットデータをＦＳＫ変調したＦ
ＳＫ信号であり、４０２はビットデータを誤り訂正符号
の誤り訂正処理方法に基づいて誤り訂正し、訂正後のビ
ットデータを出力し、同時に訂正したビットデータのみ
を別に出力する図４と同様の誤り訂正回路であり、６０
１は制御電圧により発振周波数の制御が可能な電圧制御
発振器、６０２は誤り訂正後のビットデータの出力と誤
り訂正を行ったビットデータのみの出力を用いて、ある
一定時間内におけるマークのビット誤り率（ＢＥＲ）と
スペースのＢＥＲとの比を算出するＢＥＲ比算出手段、
６０３は復調出力のマークとスペースのＢＥＲ比に応じ
て、電圧制御発振器６０１の発振周波数と所望の発振周
波数との間の誤差を推定し、この誤差を修正する制御電
圧を出力するＡＦＣ手段である。
１０６、１０７、１０８、１０９はそれぞれ図１と同様
のアンテナ、利得可変増幅器、周波数変換手段、復調回
路、ビット判定手段、データ処理手段、インタフェース
であり、４０１は図４と同様の、あらかじめ誤り訂正符
号として符号化されたビットデータをＦＳＫ変調したＦ
ＳＫ信号であり、４０２はビットデータを誤り訂正符号
の誤り訂正処理方法に基づいて誤り訂正し、訂正後のビ
ットデータを出力し、同時に訂正したビットデータのみ
を別に出力する図４と同様の誤り訂正回路であり、６０
１は制御電圧により発振周波数の制御が可能な電圧制御
発振器、６０２は誤り訂正後のビットデータの出力と誤
り訂正を行ったビットデータのみの出力を用いて、ある
一定時間内におけるマークのビット誤り率（ＢＥＲ）と
スペースのＢＥＲとの比を算出するＢＥＲ比算出手段、
６０３は復調出力のマークとスペースのＢＥＲ比に応じ
て、電圧制御発振器６０１の発振周波数と所望の発振周
波数との間の誤差を推定し、この誤差を修正する制御電
圧を出力するＡＦＣ手段である。
【００４６】以上のように構成されたＦＳＫ受信機にお
いて、ＦＳＫ信号４０１を受信、復調して、インタフェ
ース１０９にデータを供給する動作については図４と同
様である。以下では、自動周波数制御を行う動作につい
て説明する。
いて、ＦＳＫ信号４０１を受信、復調して、インタフェ
ース１０９にデータを供給する動作については図４と同
様である。以下では、自動周波数制御を行う動作につい
て説明する。
【００４７】ＢＥＲ比算出手段６０２では、誤り訂正回
路４０２から出力された、誤り訂正後のビットデータの
出力と訂正されたビットデータのみの出力を用いて、あ
る一定時間内におけるマークのＢＥＲとスペースのＢＥ
Ｒの比が算出される。一般に、電圧制御発振器６０１の
発振周波数が、所望の発振周波数から変動し誤差が生じ
ると、マークとスペースのうちの一方の周波数偏移は見
かけ上小さくなり、他方の周波数偏移は大きくなる。周
波数偏移が小さくなると、雑音による影響を受けやすく
なり、そのビットの誤り率が劣化する。逆に、周波数偏
移が大きくなると、雑音による影響を受けにくくなり、
そのビットの誤り率は向上する。よって、マークのＢＥ
ＲとスペースのＢＥＲとの間に格差が生じることにな
る。したがって、ＢＥＲ比算出手段６０２にて算出され
たＢＥＲの比が１より大きいか小さいかにより、電圧制
御発振器６０１の発振周波数と所望の発振周波数との間
の誤差の方向が推定でき、その比の大きさにより、誤差
の量を推定することが可能となる。よって、これをもと
に、ＡＦＣ手段６０３において、電圧制御発振器６０１
を制御する制御電圧を出力し、自動周波数制御を行う。
路４０２から出力された、誤り訂正後のビットデータの
出力と訂正されたビットデータのみの出力を用いて、あ
る一定時間内におけるマークのＢＥＲとスペースのＢＥ
Ｒの比が算出される。一般に、電圧制御発振器６０１の
発振周波数が、所望の発振周波数から変動し誤差が生じ
ると、マークとスペースのうちの一方の周波数偏移は見
かけ上小さくなり、他方の周波数偏移は大きくなる。周
波数偏移が小さくなると、雑音による影響を受けやすく
なり、そのビットの誤り率が劣化する。逆に、周波数偏
移が大きくなると、雑音による影響を受けにくくなり、
そのビットの誤り率は向上する。よって、マークのＢＥ
ＲとスペースのＢＥＲとの間に格差が生じることにな
る。したがって、ＢＥＲ比算出手段６０２にて算出され
たＢＥＲの比が１より大きいか小さいかにより、電圧制
御発振器６０１の発振周波数と所望の発振周波数との間
の誤差の方向が推定でき、その比の大きさにより、誤差
の量を推定することが可能となる。よって、これをもと
に、ＡＦＣ手段６０３において、電圧制御発振器６０１
を制御する制御電圧を出力し、自動周波数制御を行う。
【００４８】以上のように、本実施例によれば、誤り訂
正回路にて訂正したビットデータを用いて、マークのＢ
ＥＲとスペースのＢＥＲとの比を算出し、この値をもと
に電圧制御発振器６０１の発振周波数を制御することに
より、自動周波数制御を可能とする。なお、本実施例で
は、ビット判定手段１０７と誤り訂正回路４０２とデー
タ処理手段１０８とＢＥＲ比算出手段６０２とＡＦＣ手
段６０３とを用いる構成としたが、この限りではなく、
例えば代わりに、Ａ／Ｄ変換回路とＣＰＵとＤ／Ａ変換
回路とを設け、復調回路１０６の出力をＡ／Ｄ変換回路
にてディジタル信号としてサンプリングした後、ＣＰＵ
にて前記構成と同様の処理、すなわち、一方でビット判
定および誤り訂正を行った後にデータ処理を行い、イン
タフェースへデータを出力し、もう一方では誤り訂正結
果よりマークとスペースそれぞれのＢＥＲの比を算出
し、算出された比をもとに、電圧制御発振器の発振周波
数を制御するためのディジタルの制御信号を出力する処
理を行い、得られたディジタル制御信号をＤ／Ａ変換回
路によりアナログ信号に変換して、電圧制御発振器６０
１を制御する構成としてもよい。また、電圧制御発振器
６０１の代わりに、離散的に発振周波数の切り換えが可
能な離散制御発振器を設け、ＣＰＵから出力されたディ
ジタルの制御信号をそのまま離散制御発振器に供給し、
発振周波数の制御を離散的に行い、Ｄ／Ａ変換回路を用
いない構成としてもよい。
正回路にて訂正したビットデータを用いて、マークのＢ
ＥＲとスペースのＢＥＲとの比を算出し、この値をもと
に電圧制御発振器６０１の発振周波数を制御することに
より、自動周波数制御を可能とする。なお、本実施例で
は、ビット判定手段１０７と誤り訂正回路４０２とデー
タ処理手段１０８とＢＥＲ比算出手段６０２とＡＦＣ手
段６０３とを用いる構成としたが、この限りではなく、
例えば代わりに、Ａ／Ｄ変換回路とＣＰＵとＤ／Ａ変換
回路とを設け、復調回路１０６の出力をＡ／Ｄ変換回路
にてディジタル信号としてサンプリングした後、ＣＰＵ
にて前記構成と同様の処理、すなわち、一方でビット判
定および誤り訂正を行った後にデータ処理を行い、イン
タフェースへデータを出力し、もう一方では誤り訂正結
果よりマークとスペースそれぞれのＢＥＲの比を算出
し、算出された比をもとに、電圧制御発振器の発振周波
数を制御するためのディジタルの制御信号を出力する処
理を行い、得られたディジタル制御信号をＤ／Ａ変換回
路によりアナログ信号に変換して、電圧制御発振器６０
１を制御する構成としてもよい。また、電圧制御発振器
６０１の代わりに、離散的に発振周波数の切り換えが可
能な離散制御発振器を設け、ＣＰＵから出力されたディ
ジタルの制御信号をそのまま離散制御発振器に供給し、
発振周波数の制御を離散的に行い、Ｄ／Ａ変換回路を用
いない構成としてもよい。
【００４９】また、例えば、誤り訂正回路４０２による
訂正後のビットデータ出力が、マークあるいはスペース
のどちらか一方に偏っている場合には、ＢＥＲ比算出手
段６０２におけるＢＥＲ比の算出を行わず、その直前に
算出したＢＥＲ比をＡＦＣ手段６０３へ出力させる制御
手段を設けた構成としてもよい。
訂正後のビットデータ出力が、マークあるいはスペース
のどちらか一方に偏っている場合には、ＢＥＲ比算出手
段６０２におけるＢＥＲ比の算出を行わず、その直前に
算出したＢＥＲ比をＡＦＣ手段６０３へ出力させる制御
手段を設けた構成としてもよい。
【００５０】（実施例６）以下、本発明の第６の実施例
について、図面を参照しながら説明する。図７は本発明
の第６の実施例におけるＦＳＫ受信機の要部ブロック結
線図である。図７において、図６の構成と異なる点は、
ビットデータを誤り訂正符号としたＦＳＫ信号４０１に
代えて、マークとスペースが交互に繰り返される偶数個
の既知データが一定周期ごとに挿入されているＦＳＫ信
号７０１とし、ＢＥＲ比算出手段６０２に代えて、ＦＳ
Ｋ信号７０１における前記既知データ列が送信されるタ
イミング信号を出力する制御手段７０２と、タイミング
信号に応じて、入力されたビットデータのマークとスペ
ースの数をそれぞれカウントして、その比を算出するビ
ットカウンタ７０３とを設け、誤り訂正回路４０２を取
り除き、ビット判定手段１０７の出力をデータ処理手段
１０８に供給する構成とした点である。
について、図面を参照しながら説明する。図７は本発明
の第６の実施例におけるＦＳＫ受信機の要部ブロック結
線図である。図７において、図６の構成と異なる点は、
ビットデータを誤り訂正符号としたＦＳＫ信号４０１に
代えて、マークとスペースが交互に繰り返される偶数個
の既知データが一定周期ごとに挿入されているＦＳＫ信
号７０１とし、ＢＥＲ比算出手段６０２に代えて、ＦＳ
Ｋ信号７０１における前記既知データ列が送信されるタ
イミング信号を出力する制御手段７０２と、タイミング
信号に応じて、入力されたビットデータのマークとスペ
ースの数をそれぞれカウントして、その比を算出するビ
ットカウンタ７０３とを設け、誤り訂正回路４０２を取
り除き、ビット判定手段１０７の出力をデータ処理手段
１０８に供給する構成とした点である。
【００５１】以上のように構成されたＦＳＫ受信機にお
いて、ＦＳＫ信号７０１を受信、復調して、インタフェ
ース１０９にデータを供給する動作については、誤り訂
正を行わない点を除いては、図６と同様である。以下で
は、自動周波数制御を行う動作について説明する。
いて、ＦＳＫ信号７０１を受信、復調して、インタフェ
ース１０９にデータを供給する動作については、誤り訂
正を行わない点を除いては、図６と同様である。以下で
は、自動周波数制御を行う動作について説明する。
【００５２】制御手段７０２は、例えばビット同期信号
のような、マークとスペースが交互に繰り返される偶数
個の既知データが送信される周期ごとに、そのタイミン
グ信号をビットカウンタ７０３とＡＦＣ手段６０３に出
力する。ビットカウンタ７０３では、制御手段７０２か
ら出力されたタイミング信号のタイミングに応じて、ビ
ット判定手段１０７において判定されたビットデータの
マークとスペースの数をそれぞれカウントし、その比を
算出する。実施例５で説明したように、一般にＦＳＫ信
号の受信機では、電圧制御発振器の発振周波数が所望の
発振周波数から変動し、誤差が生じると、マークあるい
はスペースのうち一方の誤り率が劣化する傾向にあり、
前記既知データのビットカウント数は、マークとスペー
スのうちどちらか一方に偏りやすくなる。したがって、
マークとスペースの数の比が１より大きいか小さいかに
より、ＦＳＫ信号７０１の搬送波周波数と電圧制御発振
器６０１の発振周波数との間の誤差の方向が判定でき、
その比の大きさにより、誤差の量を推定することが可能
となる。よって、このマークとスペースの数の比の算出
結果をもとに、ＡＦＣ手段６０３により電圧制御発振器
６０１を制御する制御電圧を出力し、自動周波数制御を
行う。
のような、マークとスペースが交互に繰り返される偶数
個の既知データが送信される周期ごとに、そのタイミン
グ信号をビットカウンタ７０３とＡＦＣ手段６０３に出
力する。ビットカウンタ７０３では、制御手段７０２か
ら出力されたタイミング信号のタイミングに応じて、ビ
ット判定手段１０７において判定されたビットデータの
マークとスペースの数をそれぞれカウントし、その比を
算出する。実施例５で説明したように、一般にＦＳＫ信
号の受信機では、電圧制御発振器の発振周波数が所望の
発振周波数から変動し、誤差が生じると、マークあるい
はスペースのうち一方の誤り率が劣化する傾向にあり、
前記既知データのビットカウント数は、マークとスペー
スのうちどちらか一方に偏りやすくなる。したがって、
マークとスペースの数の比が１より大きいか小さいかに
より、ＦＳＫ信号７０１の搬送波周波数と電圧制御発振
器６０１の発振周波数との間の誤差の方向が判定でき、
その比の大きさにより、誤差の量を推定することが可能
となる。よって、このマークとスペースの数の比の算出
結果をもとに、ＡＦＣ手段６０３により電圧制御発振器
６０１を制御する制御電圧を出力し、自動周波数制御を
行う。
【００５３】以上のように、本実施例によれば、例えば
ビット同期信号のような、マークとスペースが交互に繰
り返される偶数個の既知データが送信されるＦＳＫ信号
において、前記既知データのビット判定結果を用いるこ
とにより、誤り訂正回路を用いることなしに自動周波数
制御を可能とする。
ビット同期信号のような、マークとスペースが交互に繰
り返される偶数個の既知データが送信されるＦＳＫ信号
において、前記既知データのビット判定結果を用いるこ
とにより、誤り訂正回路を用いることなしに自動周波数
制御を可能とする。
【００５４】なお、本実施例では、ビット判定手段１０
６とデータ処理手段１０７と制御手段７０２とビットカ
ウンタ７０３とＡＦＣ手段６０３とを用いる構成とした
が、この限りではなく、例えば代わりに、Ａ／Ｄ変換回
路とＣＰＵとＤ／Ａ変換回路とを設け、復調回路１０５
の出力をＡ／Ｄ変換回路にてディジタル信号としてサン
プリングした後、ＣＰＵにて前記構成と同様の処理、す
なわち、一方ではビット判定を行った後にデータ処理を
行い、インタフェースへデータを出力し、もう一方では
マークとスペースが交互に繰り返される偶数個の既知デ
ータが送信される周期ごとに、ビット判定されたマーク
とスペースの数の比を算出し、算出された比をもとに、
電圧制御発振器６０１の発振周波数を制御するためのデ
ィジタルの制御信号を出力する処理を行い、このディジ
タルの制御信号をＤ／Ａ変換回路によりアナログ信号に
変換して、電圧制御発振器６０１を制御する構成として
もよい。また、電圧制御発振器６０１の代わりに、離散
的に発振周波数の切り換えが可能な離散制御発振器を設
け、ＣＰＵから出力されたディジタルの制御信号をその
まま離散制御発振器に供給し、発振周波数の制御を離散
的に行い、Ｄ／Ａ変換回路を用いない構成としてもよ
い。
６とデータ処理手段１０７と制御手段７０２とビットカ
ウンタ７０３とＡＦＣ手段６０３とを用いる構成とした
が、この限りではなく、例えば代わりに、Ａ／Ｄ変換回
路とＣＰＵとＤ／Ａ変換回路とを設け、復調回路１０５
の出力をＡ／Ｄ変換回路にてディジタル信号としてサン
プリングした後、ＣＰＵにて前記構成と同様の処理、す
なわち、一方ではビット判定を行った後にデータ処理を
行い、インタフェースへデータを出力し、もう一方では
マークとスペースが交互に繰り返される偶数個の既知デ
ータが送信される周期ごとに、ビット判定されたマーク
とスペースの数の比を算出し、算出された比をもとに、
電圧制御発振器６０１の発振周波数を制御するためのデ
ィジタルの制御信号を出力する処理を行い、このディジ
タルの制御信号をＤ／Ａ変換回路によりアナログ信号に
変換して、電圧制御発振器６０１を制御する構成として
もよい。また、電圧制御発振器６０１の代わりに、離散
的に発振周波数の切り換えが可能な離散制御発振器を設
け、ＣＰＵから出力されたディジタルの制御信号をその
まま離散制御発振器に供給し、発振周波数の制御を離散
的に行い、Ｄ／Ａ変換回路を用いない構成としてもよ
い。
【００５５】
【発明の効果】以上のように本発明によれば、復調回路
の復調出力をビット判定する時に、復調出力信号がビッ
ト判定しきい値と交差する回数を算出し、これをもとに
受信したＦＳＫ信号の電界強度を推定して、利得可変増
幅器の利得を制御して自動利得制御を行うことにより、
復調出力を用いて自動利得制御を行うことを可能として
いる。
の復調出力をビット判定する時に、復調出力信号がビッ
ト判定しきい値と交差する回数を算出し、これをもとに
受信したＦＳＫ信号の電界強度を推定して、利得可変増
幅器の利得を制御して自動利得制御を行うことにより、
復調出力を用いて自動利得制御を行うことを可能として
いる。
【００５６】本発明はまた、復調したビットデータを誤
り訂正する時に、マークとスペースのそれぞれのＢＥＲ
の比を算出し、これをもとに電圧制御発振器の発振周波
数の所望の発振周波数からの変動の方向と量を推定し
て、電圧制御発振器を制御することにより、復調出力の
ビット誤り情報を用いて自動周波数制御を行うことを可
能としている。
り訂正する時に、マークとスペースのそれぞれのＢＥＲ
の比を算出し、これをもとに電圧制御発振器の発振周波
数の所望の発振周波数からの変動の方向と量を推定し
て、電圧制御発振器を制御することにより、復調出力の
ビット誤り情報を用いて自動周波数制御を行うことを可
能としている。
【図１】本発明の第１の実施例におけるＦＳＫ受信機の
要部であるブロック結線図
要部であるブロック結線図
【図２】本発明の第２の実施例におけるＦＳＫ受信機の
要部であるブロック結線図
要部であるブロック結線図
【図３】同実施例の応用例の回路系統図
【図４】本発明の第３の実施例におけるＦＳＫ受信機の
要部であるブロック結線図
要部であるブロック結線図
【図５】本発明の第４の実施例におけるＦＳＫ受信機の
要部であるブロック結線図
要部であるブロック結線図
【図６】本発明の第５の実施例におけるＦＳＫ受信機の
要部であるブロック結線図
要部であるブロック結線図
【図７】本発明の第６の実施例におけるＦＳＫ受信機の
要部であるブロック結線図
要部であるブロック結線図
【図８】従来のＦＳＫ受信機の自動利得制御装置と自動
周波数制御装置の回路系統図
周波数制御装置の回路系統図
１０１、４０１、８０１ ＦＳＫ信号 １０２、８０２ アンテナ １０３、８０３ 利得可変増幅器 １０４ 局部発振器 １０５、８０５ 周波数変換手段 １０６、８０６ 復調回路 １０７、８０７ ビット判定手段 １０８、８０８ データ処理手段 １０９、８０９ 外部インタフェース １１０ しきい値交差回数算出手段 １１１ ＡＧＣ手段 １１２ しきい値比較手段 １１３ 多段しきい値比較手段 ２０１、２０２ 混合器 ２０３ ９０度移相分配器 ２０４、２０５、２０９ 低域通過フィルタ ２０６、２０７ 振幅制限増幅器 ２０８ 直交復調器 ３０１ 符号変化回数算出手段 ４０２ 誤り訂正回路 ４０３ 制御手段 ５０１ Ａ／Ｄ変換回路 ５０２ ＣＰＵ ５０３ Ｄ／Ａ変換回路 ６０１ 電圧制御発振器 ６０２ ＢＥＲ比算出回路 ６０３ ＡＦＣ手段 ７０２ 制御手段 ７０３ ビットカウンタ ８０９ 受信レベル判定手段 ８１１ 低域通過フィルタ ８１２ 基準電圧源 ８１３ 差分増幅器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 八巻 陽一 神奈川県横浜市港北区綱島四丁目３番１ 号 松下通信工業株式会社内 (56)参考文献 特開 平８−32468（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/00 - 27/38
Claims (19)
- 【請求項１】 周波数偏移変調された周波数偏移変調信
号を受信するＦＳＫ受信機であって、受信した前記周波
数偏移変調信号を可変に増幅する可変利得増幅器と、増
幅された前記周波数偏移変調信号を搬送波周波数より低
い周波数帯に変換する周波数変換手段と、周波数変換さ
れた前記周波数偏移変調信号の復調を行う手段と、ビッ
ト判定しきい値を用いて、復調された前記周波数偏移変
調信号のビット判定を行うビット判定手段と、復調され
た前記周波数偏移変調信号が前記ビット判定しきい値と
交差する回数を算出するしきい値交差回数算出手段と、
前記交差する回数が所定の値より大きい場合、前記可変
利得増幅器の利得をあげるように制御する第１の自動利
得制御手段とを有するＦＳＫ受信機。 - 【請求項２】 第１の自動利得制御手段の代わりに、し
きい値交差回数算出手段において算出されたビット判定
しきい値交差回数をもとに、前記ビット判定しきい値交
差回数が少ない場合には、利得可変増幅器へ利得を下げ
るように制御する信号を出力する第２の自動利得制御手
段を設けたことを特徴とする請求項１記載のＦＳＫ受信
機。 - 【請求項３】 第１の自動利得制御手段の代わりに、し
きい値交差回数算出手段で算出されたビット判定しきい
値交差回数をある一定のしきい値と比較し、前記ビット
判定しきい値交差回数が前記しきい値を越えた場合に
は、利得可変増幅器へ利得を上げるように制御する信号
を出力し、前記ビット判定しきい値交差回数が前記しき
い値を越えない場合には、前記利得可変増幅器へ利得を
下げるように制御する信号を出力するしきい値比較手段
を設けたことを特徴とする請求項１記載のＦＳＫ受信
機。 - 【請求項４】 第１の自動利得制御手段の代わりに、し
きい値交差回数算出手段で算出されたビット判定しきい
値交差回数を２個以上のしきい値により比較し、前記２
個以上のしきい値のそれぞれのレベルに対応して、段階
的に利得が変化するような利得制御信号を利得可変増幅
器へ出力する多段しきい値比較手段を設けたことを特徴
とする請求項１記載のＦＳＫ受信機。 - 【請求項５】 周波数変換手段として、局部発振器の出
力信号を分配して互いに位相が９０度異なるように移相
し、相対的に位相の進んだ信号である同相信号と遅れた
信号である直交信号とを出力する９０度位相分配器と、
利得可変増幅器で増幅された周波数偏移変調信号と前記
同相信号とを混合する第１の混合器と、前記第１の混合
器の出力信号を帯域制限し、同相バースバンド信号成分
を通過させる第１の低域通過フィルタと、前記同相バー
スバンド信号を振幅制限増幅してディジタル信号として
出力する第１の振幅制限増幅器と、前記利得可変増幅器
で増幅された前記周波数偏移変調信号と前記直交信号と
を混合する第２の混合器と、前記第２の混合器の出力信
号を帯域制限し、直交ベースバンド信号成分を通過させ
る第２の低域通過フィルタと、前記直交ベースバンド信
号を振幅制限増幅してディジタル信号として出力する第
２の振幅制限増幅器とを有し、復調回路として、前記第
１の振幅制限増幅器の出力であるディジタル化された同
相バースバンド信号と前記第２の振幅制限増幅器の出力
であるディジタル化された直交ベースバンド信号との位
相遅延関係を用いて直交復調を行う直交復調器と、前記
直交復調器の出力の高調波成分を取り除くための第３の
低域通過フィルタとを有し、前記第３の低域通過フィル
タの出力をビット判定手段へ供給することを特徴とする
請求項１記載のＦＳＫ受信機。 - 【請求項６】 しきい値交差回数算出手段の代わりに、
一定時間内に直交復調器の出力信号の符号が変化する回
数を算出する符号変化回数算出手段を設け、算出結果を
第１の自動利得制御手段に供給することを特徴とする請
求項５記載のＦＳＫ受信機。 - 【請求項７】 ビット判定手段で判定したビットデータ
の誤り訂正をおこなう第１の訂正回路と、前記第１の訂
正回路で誤り訂正をおこなったビット数に応じて第１の
利得制御手段に対して利得の制御の可否をおこなう第１
の制御手段とを有することを特徴とする請求項１記載の
ＦＳＫ受信機。 - 【請求項８】 ビット判定手段とデータ処理手段としき
い値交差回数算出手段と第１の自動利得制御手段の代わ
りに、復調回路の復調出力をディジタル値としてサンプ
リングする第１のＡ／Ｄ変換回路と、第１のＣＰＵから
出力されたディジタル制御信号をアナログ値に変換する
第１のＤ／Ａ変換回路とを設け、前記第１のＣＰＵは、
前記第１のＡ／Ｄ変換回路によりサンプリングした前記
復調回路の出力を用いてビット判定しきい値によるビッ
トデータの判定を行い、前記判定されたビットデータを
処理して表示部へ供給するデータをインタフェースへ供
給し、また前記ビットデータの判定において、前記復調
出力と前記ビット判定しきい値がある一定時間内に交差
する回数を算出し、前記算出された交差回数をもとに、
利得可変増幅器の利得を制御する制御信号のディジタル
値を前記第１のＤ／Ａ変換回路に供給し、前記第１のＤ
／Ａ変換回路においてアナログ値に変換して前記利得可
変増幅器へ供給することを特徴とする請求項１記載のＦ
ＳＫ受信機。 - 【請求項９】 第１のＤ／Ａ変換回路を設けず、利得可
変増幅器の代わりに、第１のＣＰＵから出力された利得
制御信号のディジタル値を用いて、離散的に利得を切り
換える第１の離散利得切り換え増幅器を設けたことを特
徴とする請求項８記載のＦＳＫ受信機。 - 【請求項１０】 ビット判定手段とデータ処理手段とし
きい値交差回数算出手段と第１の自動利得制御手段と第
１の誤り訂正回路と第１の制御手段の代わりに、復調回
路の復調出力をディジタル値としてサンプリングする第
２のＡ／Ｄ変換回路と、第２のＣＰＵから出力されたデ
ィジタル制御信号をアナログ値に変換する第２のＤ／Ａ
変換回路とを設け、前記第２のＣＰＵは、前記第２のＡ
／Ｄ変換回路によりサンプリングした前記復調回路の出
力を用いて、ビット判定しきい値によるビットデータの
判定を行い、前記判定されたビットデータの誤り訂正を
行い、訂正後のビットデータを処理して表示部へ供給す
るデータをインタフェースへ供給し、また前記ビットデ
ータの判定において、前記復調出力と前記ビット判定し
きい値が、一定時間内に交差する回数を算出し、前記誤
り訂正において、訂正したビットデータ数が多い場合に
は、前記算出された交差回数をもとに、利得可変増幅器
の利得を制御する制御信号のディジタル値を前記第２の
Ｄ／Ａ変換回路に供給し、前記訂正したビットデータ数
が少ない場合には、前記利得可変増幅器の利得を変更し
ないように制御する制御信号のディジタル値を前記第２
のＤ／Ａ変換回路に供給し、前記第２のＤ／Ａ変換回路
においてアナログ値に変換して前記利得可変増幅器へ供
給することを特徴とする請求項７記載のＦＳＫ受信機。 - 【請求項１１】 第２のＤ／Ａ変換回路を設けず、利得
可変増幅器の代わりに、第２のＣＰＵから出力された利
得制御信号のディジタル値を用いて、離散的に利得を切
り換える第２の離散利得切り換え増幅器を設けたことを
特徴とする請求項１０記載のＦＳＫ受信機。 - 【請求項１２】 周波数偏移変調信号はあらかじめ誤り
訂正符号として符号化されたデータにおいて、局部発振
器として、制御電圧により発振周波数の制御が可能な電
圧制御発振器を設け、ビット判定手段にて判定したビッ
トデータを、前記誤り訂正符号の誤り訂正処理方法に基
づいて誤り訂正し、訂正後のビットデータを出力し、同
時に訂正したビットデータのみを別に出力する第２の誤
り訂正回路と、前記第２の誤り訂正回路による訂正後の
ビットデータの出力と訂正したビットデータのみの出力
を用いて、一定時間内のマークのビット誤り率とスペー
スのビット誤り率との比を算出するビット誤り率比算出
手段と、前記ビット誤り率比算出手段にて算出されたマ
ークとスペースのビット誤り率の比に応じて前記電圧制
御発振器の発振周波数を制御する制御電圧を前記電圧制
御発振器へ出力する第１の自動周波数制御手段とを設け
たことを特徴とする請求項１記載のＦＳＫ受信機。 - 【請求項１３】 第２の誤り訂正回路から出力された訂
正後のビットデータが、マークあるいはスペースのどち
らか一方に偏っている場合には、ビット誤り率比算出手
段におけるビット誤り率比の算出を行わず、その直前に
算出したビット誤り率比を第１のＡＦＣ手段へ出力させ
る第２の制御手段を設けたことを特徴とする請求項１２
記載のＦＳＫ受信機。 - 【請求項１４】 周波数変換手段と復調回路は、請求項
５記載の周波数変換手段と復調回路で構成される請求項
１２記載のＦＳＫ受信機。 - 【請求項１５】 ビット判定手段と第２の誤り訂正回路
とビット誤り率比算出手段と第１の自動周波数制御手段
の代わりに、復調回路の復調出力をディジタル値として
サンプリングする第３のＡ／Ｄ変換回路と、第３のＣＰ
Ｕから出力されたディジタル制御信号をアナログ値に変
換する第３のＤ／Ａ変換回路とを設け、前記第３のＣＰ
Ｕは前記第３のＡ／Ｄ変換回路によりサンプリングした
前記復調回路の出力を用いて、ビット判定しきい値によ
るビットデータの判定を行い、また前記誤り訂正の結果
をもとに、一定時間内のマークのビット誤り率とスペー
スのビット誤り率との比を算出し、前記算出されたビッ
ト誤り率の比に応じて電圧制御発振器の発振周波数を制
御する制御信号のディジタル値を前記第３のＤ／Ａ変換
回路に供給し、前記第３のＤ／Ａ変換回路においてアナ
ログ値に変換して前記電圧制御発振器へ供給することを
特徴とする請求項１２記載のＦＳＫ受信機。 - 【請求項１６】 第３のＤ／Ａ変換回路を設けず、電圧
制御発振器の代わりに、第３のＣＰＵから出力された制
御信号のディジタル値を用いて、離散的に発振周波数を
切り換える第１の離散制御発振器を設けたことを特徴と
する請求項１５記載のＦＳＫ受信機。 - 【請求項１７】 周波数偏移変調信号は、マークとスペ
ースが交互に繰り返される偶数個の既知データ列が一定
周期ごとに挿入されているビットデータを周波数偏移変
調した信号であり、前記既知データ列が挿入されている
タイミング信号を出力する第３の制御手段を設け、ビッ
ト誤り率比算出手段と第２の誤り訂正回路の代わりに、
前記第３の制御手段からタイミング信号が出力された時
に、ビット判定手段で判定されたビットデータのマーク
とスペースの数のカウントを行い、マークとスペースの
数の比を算出して出力するビットカウンタを設け、第１
の自動周波数制御手段の代わりに、前記ビットカウンタ
にて算出された比をもとに、電圧制御発振器の発振周波
数の制御を行う制御信号を前記電圧制御発振器へ出力す
る第２の自動周波数制御手段を設けたことを特徴とする
請求項１２記載のＦＳＫ受信機。 - 【請求項１８】 ビット判定手段とデータ処理手段とビ
ットカウンタと第２の制御手段と第２の自動周波数制御
手段の代わりに、復調回路の復調出力をディジタル値と
してサンプリングする第４のＡ／Ｄ変換回路と、第４の
ＣＰＵと、前記第４のＣＰＵから出力されたディジタル
制御信号をアナログ値に変換する第４のＤ／Ａ変換回路
とを設け、前記第４のＣＰＵは、前記第４のＡ／Ｄ変換
回路によりサンプリングした前記復調回路の出力を用い
て、ビット判定しきい値によるビットデータの判定を行
い、前記判定されたビットデータを処理して、表示部へ
供給するデータをインタフェースへ供給し、またマーク
とスペースが交互に繰り返される偶数個の既知データが
送信される時に、前記判定されたビットデータのマーク
とスペースの数のカウントを行い、マークとスペースの
数の比を算出し、前記算出された比をもとに電圧制御発
振器の発振周波数の制御を行う制御信号のディジタル値
を前記第４のＤ／Ａ変換回路に供給し、前記第４のＤ／
Ａ変換回路においてアナログ値に変換して前記電圧制御
発振器へ供給することを特徴とする請求項１７記載のＦ
ＳＫ受信機。 - 【請求項１９】 第４のＤ／Ａ変換回路を設けず、電圧
制御発振器の代わりに、第４のＣＰＵから出力された制
御信号のディジタル値を用いて、離散的に発振周波数を
切り換える第２の離散制御発振器を設けたことを特徴と
する請求項１８記載のＦＳＫ受信機。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27644294A JP3178278B2 (ja) | 1994-11-10 | 1994-11-10 | Ｆｓｋ受信機 |
| US08/548,373 US5781588A (en) | 1994-11-10 | 1995-11-01 | FSK signal receiver |
| CN95119678A CN1125552C (zh) | 1994-11-10 | 1995-11-10 | 频移键控信号接收机 |
| US08/988,209 US5987075A (en) | 1994-11-10 | 1997-12-10 | FSK signal receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27644294A JP3178278B2 (ja) | 1994-11-10 | 1994-11-10 | Ｆｓｋ受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08139771A JPH08139771A (ja) | 1996-05-31 |
| JP3178278B2 true JP3178278B2 (ja) | 2001-06-18 |
Family
ID=17569488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27644294A Expired - Fee Related JP3178278B2 (ja) | 1994-11-10 | 1994-11-10 | Ｆｓｋ受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3178278B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8776125B2 (en) | 1996-05-03 | 2014-07-08 | Starsight Telecast Inc. | Method and system for displaying advertisements in an electronic program guide |
| US9544526B2 (en) | 2006-07-31 | 2017-01-10 | Rovi Guides, Inc. | Systems and methods for providing custom media content flipping |
| US9635406B2 (en) | 1998-05-15 | 2017-04-25 | Rovi Guides, Inc. | Interactive television program guide system for determining user values for demographic categories |
| US9736524B2 (en) | 2011-01-06 | 2017-08-15 | Veveo, Inc. | Methods of and systems for content search based on environment sampling |
| US9749693B2 (en) | 2006-03-24 | 2017-08-29 | Rovi Guides, Inc. | Interactive media guidance application with intelligent navigation and display features |
| US10694256B2 (en) | 2007-03-09 | 2020-06-23 | Rovi Technologies Corporation | Media content search results ranked by popularity |
| US10984037B2 (en) | 2006-03-06 | 2021-04-20 | Veveo, Inc. | Methods and systems for selecting and presenting content on a first system based on user preferences learned on a second system |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008009574A1 (en) * | 2006-07-20 | 2008-01-24 | Telefonaktiebolaget L M Ericsson (Publ) | Radio receiver |
-
1994
- 1994-11-10 JP JP27644294A patent/JP3178278B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8776125B2 (en) | 1996-05-03 | 2014-07-08 | Starsight Telecast Inc. | Method and system for displaying advertisements in an electronic program guide |
| US9635406B2 (en) | 1998-05-15 | 2017-04-25 | Rovi Guides, Inc. | Interactive television program guide system for determining user values for demographic categories |
| US10984037B2 (en) | 2006-03-06 | 2021-04-20 | Veveo, Inc. | Methods and systems for selecting and presenting content on a first system based on user preferences learned on a second system |
| US9749693B2 (en) | 2006-03-24 | 2017-08-29 | Rovi Guides, Inc. | Interactive media guidance application with intelligent navigation and display features |
| US9544526B2 (en) | 2006-07-31 | 2017-01-10 | Rovi Guides, Inc. | Systems and methods for providing custom media content flipping |
| US10694256B2 (en) | 2007-03-09 | 2020-06-23 | Rovi Technologies Corporation | Media content search results ranked by popularity |
| US9736524B2 (en) | 2011-01-06 | 2017-08-15 | Veveo, Inc. | Methods of and systems for content search based on environment sampling |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08139771A (ja) | 1996-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7545885B2 (en) | Compensation for the carrier frequency offset in a receiving apparatus, which is designed for a plurality of modulation types, in a mobile communications system | |
| US5319679A (en) | Method and apparatus for recovering data from a radio signal | |
| US7477707B2 (en) | Computationally efficient demodulation for differential phase shift keying | |
| US7542527B2 (en) | Frequency offset correction circuit device | |
| JP4402789B2 (ja) | 直接変換受信機用のｄｃオフセット訂正方法及び装置 | |
| JP3178278B2 (ja) | Ｆｓｋ受信機 | |
| US7180964B2 (en) | Constellation manipulation for frequency/phase error correction | |
| US6947495B2 (en) | Method for estimating and removing a time-varying DC-offset | |
| US7110477B2 (en) | Gaussian frequency shift keying digital demodulator | |
| EP0709008B1 (en) | A method for demodulating a digitally modulated signal and a demodulator | |
| US8175192B2 (en) | Method and system for determining and removing DC offset in communication signals | |
| US8185079B2 (en) | Frequency estimation immune to FM clicks | |
| US6914946B1 (en) | Digitally-implemented demodulator | |
| US7231004B2 (en) | System and method of low power demodulation of continuous phase modulated waveforms | |
| US7664186B2 (en) | Channel decoding for multicarrier signal transmission by means of DC-offset and carrier-frequency offset-dependent weighting of reliability information | |
| JPH10164151A (ja) | Ｆｓｋ復調方法とその装置、並びにデータ受信方法 | |
| US6389089B1 (en) | Method of searching for pilot signals | |
| JP3850887B2 (ja) | 位相変調信号に使用する方法及び装置 | |
| JP3502817B2 (ja) | Ｐｓｋ受信機 | |
| JP4198484B2 (ja) | 復調器および方法、受信装置 | |
| US10673664B1 (en) | Receiver and method for calibrating frequency offset | |
| JP2007189654A (ja) | Ａｆｃ回路 | |
| US8155240B2 (en) | Receiver circuit, application of a first and a second proportional element of a digital PLL structure, and method for receiving a frequency-shift keyed signal | |
| JPH10257109A (ja) | Ｆｓｋ受信機の自動周波数制御装置 | |
| KR0157012B1 (ko) | 디지탈 이동통신의 주파수 정정 버스트 검출 장치 및 그 검출방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080413 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |