JPH06204861A - 発振器の周波数と位相の制御方法およびその装置 - Google Patents

発振器の周波数と位相の制御方法およびその装置

Info

Publication number
JPH06204861A
JPH06204861A JP5138556A JP13855693A JPH06204861A JP H06204861 A JPH06204861 A JP H06204861A JP 5138556 A JP5138556 A JP 5138556A JP 13855693 A JP13855693 A JP 13855693A JP H06204861 A JPH06204861 A JP H06204861A
Authority
JP
Japan
Prior art keywords
oscillator
phase
frequency
signal
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5138556A
Other languages
English (en)
Inventor
Guy Gerot
ジェロ ギュイ
Pascal Blouin
ブルイン パスカル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SGS THOMSON MICROELECTRONICS
STMicroelectronics SA
Original Assignee
SGS THOMSON MICROELECTRONICS
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS THOMSON MICROELECTRONICS, SGS Thomson Microelectronics SA filed Critical SGS THOMSON MICROELECTRONICS
Publication of JPH06204861A publication Critical patent/JPH06204861A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

(57)【要約】 【目的】 発振器の周波数と位相の制御方法およびその
装置に関し、水晶振動子の周波数と位相が物理的制御量
により制御され、基準信号に対する水晶振動子の周波数
と位相を制御する方法と装置の提供を目的とする。 【構成】 処理方法において、基準信号Sは、発振器1
のクロック信号Hによりサンプリングされ、次にデジタ
ル変換される。次に位相誤差en の代表値がそのサンプ
リングされデジタル変換された信号から減算される。次
に修正値が発振器制御電圧を代表するデジタル値を修正
するために、前記位相誤差から減算される各段階から構
成する。本発明の装置は上記処理を実行可能とする。本
発明はさらに本発明の装置と一体となる電圧制御式水晶
振動子を含む。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は発振器、特に電圧制御式
水晶振動子による発振器の周波数と位相の制御方法およ
びその装置に関し、特に周期的な破裂状の信号で送られ
る外部信号に対して水晶振動子の動作を制御可能ならし
める方法およびその装置に関する。
【0002】
【従来の技術】電圧制御式水晶振動子はよく知られてき
た。注目すべきことは、仏国特許発明FR第1.47
3.273号は、動作周波数が例えば電圧レベルのよう
な電気制御信号により制御される水晶振動子に関し提案
している。また、その電圧レベルはその発振器の動作周
波数においてほとんどリニアに変化する。この種の水晶
振動子の回路は仏国特許出願FR第2.569.505
号であり欧州特許出願EP第466.388号に前記特
許発明より最近になって再び記載されている。
【0003】水晶制御式振動子の周波数と位相を基準信
号に対して制御する装置もまたよく知られてきた。例え
ば、THOMSON-CSF の名で出願された仏国特許出願FR第
2.620.878号は、動作周波数が熱的に制御され
水晶振動子を提案している。測定した周波数と位相差に
関し、水晶の温度を変更し、それゆえその動作周波数を
変更する特に水晶を熱する手段が提供される。他の温度
制御式水晶振動子もまた欧州特許出願EP第401.9
19号に記載されている。
【0004】長期間安定発振器に対して短期間安定発振
器に固定する特別な制御ループもまた、仏国特許出願F
R第2.626.686号とFR第2.614.116
号によりよく知られており、例えば動作周波数を原子周
波数標準にマッチさせる電気通信分野において使用され
てきた。
【0005】欧州特許出願第EP0.230.900号
はリズム回復装置に関し記載している。その実現の1つ
において、信号はサンプリングされ、デジタル変換され
る。信号の合図は見積もられた誤差の1つとして、次に
決定され、シーケンスロジックに導かれる。このロジッ
クは類似のロジック・インターフェースを介してサンプ
ラ(見本を取り出す装置)に対する共通信号を発生す
る。この装置において、見積もり誤差に対する単一の合
図が考慮される。
【0006】
【発明が解決しようとする課題】本発明は新形かつ主な
利点が水晶振動子の制御ループを主にデジタル方式で処
理可能な発振器、特に電圧制御式水晶振動子の周波数と
位相を制御する方法と装置を提案する。
【0007】本発明の目的はそれゆえ、水晶振動子の周
波数と位相が物理的制御量により制御され、基準信号に
対する水晶振動子の周波数と位相を制御する方法を提供
することにある。
【0008】
【課題を解決するための手段】前記目的を達成する本発
明の発振器の周波数と位相の制御方法は、物理的制御量
により水晶振動子〔発振器〕の周波数と位相を制御し、
前記水晶振動子の周波数と位相を基準信号に対して制御
する方法であって、前記基準信号は周波数と位相が与え
られた複数レベルを有するランダム信号であり、前記基
準信号はシーケンス化され、前記発振器と前記基準信号
間の位相の誤差は、少なくとも1つの基準信号シーケン
スに対して決定され、補正信号が前記位相誤差に従う前
記物理的制御量を補正するように発生される前記水晶振
動子の周波数と位相を制御する方法において、前記基準
信号は前記発振器により送られるクロック信号によりサ
ンプリングされ、前記サンプリングにより得られた前記
サンプリング信号はデジタル変換され、前記基準信号に
相関する前記発振器により合成された信号の前記位相誤
差の代表値は、次に前記デジタル変換された信号の1つ
のシーケンスに対し減算され、補正値は次に前記位相誤
差の前記デジタル代表値から減算され、前記物理的制御
量を代表するデジタル値を修正するよう使用され、前記
物理的制御量を代表する前記デジタル値は、次に前記物
理的制御量に変換され、そして前記物理的制御量は前記
発振器の周波数と位相を制御するよう前記発振器に加え
られる各段階を備えることを特徴とする。
【0009】本発明の発振器の周波数と位相の制御方法
は下記の単独または組み合わせによる各特徴により有利
な制御方法を提供する。 (i)前記物理的制御量を代表する前記デジタル値を補
正するために使用される前記補正値は、前記位相誤差の
大きさと前記位相誤差の1つの信号シーケンスから他の
信号シーケンスへの変移に従って計算される。
【0010】(ii)前記発振器を制御する前記物理的制
御量は、電圧である。
【0011】(iii)前記位相誤差の代表値を計算するた
め、サンプル信号値は、前記サンプリングされた信号に
対する異なる閾間の変移に対応して決定され、前記決定
されたサンプル値の平均が次に計算される。
【0012】(iv)前記位相誤差の代表値を計算するた
め、増加変移に対応する平均サンプル値と減少変移に対
応する平均サンプル値間の差が計算される。
【0013】(v)前記基準信号のシーケンス周波数
が、増加変移と減少変移の等しい数がシーケンス上で検
出され、平均となるように選択される。
【0014】(vi)前記補正値を計算するため、得られ
た前記位相誤差の最後の2つの代表値が比較され、前記
位相誤差が増加し正であると判別されたとき、正の補正
値が位相誤差の前記代表値間の差に比例して発生され、
前記位相誤差が増加し負であると判別されたとき、補正
値は位相誤差の前記代表値間の差に比例して発生され、
前記位相誤差が一定で厳密に正であると判別されたと
き、初期の正の補正値が発生され、前記位相誤差が一定
で厳密に負であると判別されたとき、初期の負の補正値
が発生される。
【0015】(vii)前記制御ループが作動されない前記
位相誤差の代表値に対応するようにデッドゾーンが予め
決定される。
【0016】本発明の他の目的は、基準信号に対して水
晶振動子の周波数と位相を制御し、物理的制御量により
前記水晶振動子の周波数と位相を制御する発振器の周波
数と位相の制御装置を提供することにあり、その制御装
置において、前記発振器のクロックにより発生されるサ
ンプリング信号によって前記基準信号をサンプリング
し、デジタル変換して信号を得るためのアナログ・デジ
タル変換器と、前記位相誤差の代表値をデジタル処理し
て計算する手段と、前記発振器を制御する前記物理的制
御量の代表値に関する位相誤差を代表する異なる計算値
に従って補正値を計算する手段と、前記補正値を前記物
理的制御量に変換し、前記物理的制御量を前記発振器の
入力部へ加えるデジタル・アナログ積分器と、を主とし
て備えることを特徴とする。
【0017】本発明の発振器の周波数と位相の制御装置
の他の特徴は、サンプリングされデジタル変換された信
号が送られ、レベルと変移を検出する手段と、前記サン
プリング値のメモリレジスタを形成する手段と、を備
え、前記レベルと変移を検出する手段は、サンプリング
されデジタル変換された信号に対する変移に対応するサ
ンプルに対するレジスタを形成する前記手段に選択命令
を送信し、前記選択され、サンプリングされた値の平均
が次に前記位相誤差の代表値を提供するように計算され
る位相誤差の代表値を計算する。
【0018】また、本発明の発振器の周波数と位相の制
御装置において前記変移検出器を形成する手段は、第1
に増加変移検出器を形成する手段と、第2に減少変移検
出器を形成する手段と、を備え、前記平均値決定手段
は、前記増加変移の平均値と前記減少変移の平均値、お
よび減算によりこれらの2つの平均値間の差を提供す
る。
【0019】さらに、本発明の発振器の周波数と位相の
制御装置は、電圧制御式水晶振動子が備えられる。
【0020】
【実施例】以下添付図面を参照しつつ本発明の実施例を
説明するが、本発明は以下の実施例に限定されるもので
はない。図1は本発明の発振器制御方法と装置のブロッ
ク構成図である。図1に示すように電圧が制御された水
晶振動子(発振器)1を制御する装置は、基本的にアナ
ログ・デジタル変換器3を備え、アナログ・デジタル変
換器3は第1に発振器1のクロックHにより送られるサ
ンプリング信号を受信し、第2に電源または受信器Sに
より送信される基準信号を受信する。この基準信号は、
本明細書中を通して信号Sと称され、数個のレベル、例
えば2つの二進のランダム信号である。アナログ・デジ
タル変換器3の出力における信号はサンプリングされデ
ジタル変換され信号Eとなる。
【0021】アナログ・デジタル変換器3の出力におけ
るデジタル信号は、所定の特別な応用において、作動す
るバンドパスを選択するナイキスト(NYQUIST )フィル
タ4へ送られる。次にデジタル信号は、第1にレベル検
出器5へ、第2に2つのサンプル・メモリ・レジスタ6
と7へ送られる。レベル検出器5は平均値Moy、最大値
Mmax 、最小値Mmin でパラメータ化された閾検出器で
ある。レベル検出器5は変移検出器8と結合し、変移検
出器8はサンプルレジスタ6に対しては増加変移に対す
る選択命令を、サンプルレジスタ7に対しては減少変移
に対する選択命令を、それぞれ送る。
【0022】本発明の装置は、D2HAC正規化から導
き出されるようなテレビ信号処理に特に適する。基準シ
ーケンスを囲むこれらの信号が黒レベルと呼ばれる最小
レベルと白レベルと呼ばれる最大レベル間で変化できる
値を測定可能ならしめることはよく知られている。本発
明の処理に含まれる上記最大値と最小値は、この場合こ
れらの黒と白のレベルに相当する。
【0023】レジスタ6と7の出力において、増加変移
と減少変移にそれぞれ対応して検出されたサンプルは平
均化ブロック9へ送られる。この平均化ブロック9は、
最初に選択されたシーケンス周波数に関し、分析された
信号シーケンスの位相誤差を代表する平均値に対応する
値を提供する。
【0024】n番目の信号シーケンスの平均位相誤差値
en は、次にアルゴリズムブロック10へ送られ、アル
ゴリズムブロック10はこの値en とデレイブロック
(デレイライン)12のレベルで記憶される(n−1)
番目の信号シーケンスの値e(n−1)に関する補正値εn
を計算する。この補正値εn は次に公知の加算器11に
より、先の信号シーケンスにより得られたデレイブロッ
ク13のループの出力値と加算される。
【0025】このように得られた加算値は、電圧S0 に
変換するデジタル・アナログ積分器14に入力され、そ
の出力は位相と周波数を制御するために発振器1に加え
られる。以下に本発明による装置の動作をより詳細に説
明する。
【0026】図2は本発明の発振器制御装置における各
部信号のタイムチャートであり、図2の(a)は発振器
の制御の実行を可能とする基準信号、図2の(b)は発
振器のクロックにより供給されるサンプリング信号、図
2の(c)は発振器と基準信号間の位相誤差信号が計算
される過程をそれぞれ示すタイムチャートである。
【0027】図2の(a)に示す信号Sは、基準信号と
して作用し、この例のため正弦波が選択される。信号S
は、図2の(b)に示すクロック信号Hにより、アナロ
グ・デジタル変換器3のレベルでサンプリングされる。
図2の(c)に示す矢に相当するこのようにサンプルさ
れ、デジタル変換された信号Eは、次に検出器5と8へ
送られ、そこで信号レベルは最初は検出され、次に変移
(過度状態)が識別される。図2の(c)は、例とし
て、2つの検出器レベルAとBを示し、変移はサンプル
された値がこのようなレベルを上から下へまたは下から
上へ通過する毎に検出される。例えば、図2の(c)に
示す頭を黒く塗り潰した矢は、検出された減少変移に相
当した例であり、それゆえレジスタ7へ送られる値に相
当する。
【0028】平均ブロック9は、与えられたシーケンス
に対して、増加変移の加算と減少変移の加算を計算し、
次にこれらの2つの加算値を減算し、このシーケンス内
で検出された変移の数で除算する。シーケンス周波数F
1は、初期に原理上、1つのシーケンスが8つの増加変
移と8つの減少変移の平均を含むように選択される。こ
の周波数F1は、デレイブロック12と13へ加えられ
る。このように得られたこの平均位相誤差値en は、基
準信号の平均値であり、位相誤差に関し重要であり、閾
検出器5のレベルにおける平均値の位置上でなされ得た
であろう如何なる誤差に対し免除され、すなわち正弦波
信号の場合において0である。
【0029】この位相誤差en は、次にアルゴリズムブ
ロック10において現在のライン(または信号シーケン
ス)の前の誤差e(n−1)と比較され、 (i)位相誤差が1つのラインから次のラインへ正に変
化して増加するとき、水晶振動子1により合成された信
号の周波数は基準信号の周波数または名目上の周波数よ
り低い。2つのライン間で測定された位相差に比例する
正の補正値εn が発生される。 (ii)位相誤差が1つのラインから次のラインへ負に変
化して減少するとき、水晶振動子1により合成された信
号の周波数は名目上の周波数より高い。2つのライン間
で測定された位相差に比例する負の補正値εn が発生さ
れる。 (iii)位相誤差が一定かつ1つのラインから次のライン
まで厳密に正のとき、水晶振動子1によって再発生され
る信号の周波数は、基準信号の周波数に等しいが、その
位相は異なる。正の補正値εn が、周波数を上昇するた
めに初期のシフトに対応して発生され、位相の補正を回
復する。 (iv)位相誤差が一定かつ1つのラインから次のライン
まで厳密に負のとき、水晶振動子1によって再発生され
る信号の周波数は、基準信号の周波数に等しいが、その
位相は正しくない。負の補正値εn が、合成信号の周波
数を上昇するために初期のシフトに等しく発生され、正
しい位相を回復する。
【0030】水晶振動子によって送られる合成信号が基
準信号に正しくロックされると見なされるデッドゾーン
は、例えば−0.8と+0.8との間の位相誤差の代表
値en に相当するよう選択される。単に例として取り上
げるこれらの値は、ユーザの必要に応じてケースバイケ
ースで決定される。ここに与えられる例においては、8
から9ビットにコード化された制御ループは以下のよう
に動作する。 (i)位相誤差が0から−1へまたは+1から0へ通過
するや否や、この場合における位相は正しいが周波数は
非常に高く、負の誤差信号εn はその周波数を低めるよ
うに発生される初期のシフトに等しい。 (ii)あるいは、位相誤差が−1から0へまたは0から
+1へ通過するや否や、この場合における位相は正しい
が周波数は非常に低く、正の誤差信号εn はその周波数
を高めるように発生される初期のシフトに等しい。
【0031】デッドゾーンに対し制限として選ばれた値
と共に、コード化された9ビットに対し、有効なデッド
ゾーンはインターバル(−05,+05)に相当する。
8ビットコード化に対しては、デッドゾーンは値0にの
み相当する。
【0032】クレームに記述した技術的特質の後に挿入
し、参照記号はクレームの理解を補助するためのみに働
き、クレームの範囲を限定しない。
【0033】
【発明の効果】以上説明したように、本発明の発振器の
周波数と位相の制御方法およびその装置によれば、水晶
振動子の周波数と位相が物理的制御量により制御され、
基準信号に対する水晶振動子の周波数と位相を制御する
方法と装置が提供される。
【図面の簡単な説明】
【図1】本発明の発振器制御方法と装置のブロック構成
図である。
【図2】本発明の発振器制御装置における各部信号のタ
イムチャートであり、(a)は発振器の制御の実行を可
能とする基準信号、(b)は発振器のクロックにより供
給されるサンプリング信号、(c)は発振器と基準信号
間の位相誤差が計算される過程をそれぞれ示すタイムチ
ャートである。
【符号の説明】 1…水晶振動子 3…アナログ・デジタル変換器 4…ナイキスト・フィルタ 5…レベル変換器 6、7…サンプル・メモリ・レジスタ 8…変移検出器 9…平均化ブロック 10…アナログブロック 11…加算器 12、13…デレイブロック 14…デジタル・アナログ積分器

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 物理的制御量(S0 )により水晶振動子
    〔発振器〕(1)の周波数と位相を制御し、前記水晶振
    動子の周波数と位相を基準信号に対して制御する方法で
    あって、 前記基準信号は周波数と位相が与えられた複数レベルを
    有するランダム信号であり、 前記基準信号はシーケンス化され、 前記発振器(1)と前記基準信号(S)間の位相の誤差
    (en )は、少なくとも1つの基準信号シーケンス
    (S)に対して決定され、 補正信号(εn )が前記位相誤差に従う前記物理的制御
    量(S0 )を補正するように発生される前記水晶振動子
    (1)の周波数と位相を制御する方法において、 前記基準信号(S)は前記発振器(1)により送られる
    クロック信号(H)によりサンプリングされ、 前記サンプリングにより得られた前記サンプリング信号
    はデジタル変換(E)され、 前記基準信号(S)に相関する前記発振器(1)により
    合成された信号の前記位相誤差(en )の代表値は、次
    に前記デジタル変換された信号の1つのシーケンスに対
    し減算され、 補正値(εn )は次に前記位相誤差の前記デジタル代表
    値(en )から減算され、前記物理的制御量(S0 )を
    代表するデジタル値を修正するよう使用され、 前記物理的制御量を代表する前記デジタル値は、次に前
    記物理的制御量(S0)に変換され、そして前記物理的
    制御量(S0 )は前記発振器(1)の周波数と位相を制
    御するよう前記発振器(1)に加えられる各段階を備え
    ることを特徴とする発振器の周波数と位相の制御方法。
  2. 【請求項2】 前記物理的制御量(S0 )を代表する前
    記デジタル値を補正するために使用される前記補正値
    (εn )は、前記位相誤差(en )の大きさと前記位相
    誤差(en )の1つの信号シーケンスから他の信号シー
    ケンスへの変移に従って計算される請求項1に記載の発
    振器の周波数と位相の制御方法。
  3. 【請求項3】 前記発振器(1)を制御する前記物理的
    制御量(S0 )は、電圧である請求項1または2の何れ
    か1項に記載の発振器の周波数と位相の制御方法。
  4. 【請求項4】 前記位相誤差(en )の代表値を計算す
    るため、サンプル信号値(E)は、前記サンプリングさ
    れた信号(E)に対する異なる閾(A、B)間の変移に
    対応して決定され、前記決定されたサンプル値の平均が
    次に計算される請求項1乃至3の何れか1項に記載の発
    振器の周波数と位相の制御方法。
  5. 【請求項5】 前記位相誤差の代表値(en )を計算す
    るため、増加変移に対応する平均サンプル値と減少変移
    に対応する平均サンプル値間の差が計算される請求項4
    に記載の発振器の周波数と位相の制御方法。
  6. 【請求項6】 前記基準信号(S)のシーケンス周波数
    が、増加変移と減少変移の同数がシーケンス上で検出さ
    れ、平均となるように選択される請求項4に記載の発振
    器の周波数と位相の制御方法。
  7. 【請求項7】 前記補正値(εn )を計算するため、得
    られた前記位相誤差(en )の最後の2つの代表値が比
    較され、 前記位相誤差(en )が増加し正であると判別されたと
    き、正の補正値(εn)が位相誤差の前記代表値間の差
    に比例して発生され、 前記位相誤差(en )が増加し負であると判別されたと
    き、補正値(εn )は位相誤差の前記代表値間の差に比
    例して発生され、 前記位相誤差(en )が一定で厳密に正であると判別さ
    れたとき、初期の正の補正値(εn )が発生され、 前記位相誤差(en )が一定で厳密に負であると判別さ
    れたとき、初期の負の補正値(εn )が発生される請求
    項1乃至6の何れか1項に記載の発振器の周波数と位相
    の制御方法。
  8. 【請求項8】 前記制御ループが作動されない前記位相
    誤差(en )の代表値に対応するようにデッドゾーンが
    予め決定される請求項1乃至7の何れか1項に記載の発
    振器の周波数と位相の制御方法。
  9. 【請求項9】 基準信号(S)に対して水晶振動子
    (1)の周波数と位相を制御し、物理的制御量(S0 )
    により前記水晶振動子の周波数と位相を制御する発振器
    の周波数と位相の制御装置において前記発振器(1)の
    クロックにより発生されるサンプリング信号(H)によ
    って前記基準信号(S)をサンプリングし、デジタル変
    換して信号(E)を得るためのアナログ・デジタル変換
    器(3)と、 前記位相誤差(en )の代表値をデジタル処理して計算
    する手段(5、6、7、8、9)と、 前記発振器を制御する前記物理的制御量(S0 )の代表
    値に関する位相誤差(en )を代表する異なる計算値に
    従って補正値(εn )を計算する手段と、 前記補正値を前記物理的制御量に変換し、前記物理的制
    御量を前記発振器(1)の入力部へ加えるデジタル・ア
    ナログ積分器(14)と、 を主として備えることを特徴とする発振器の周波数と位
    相の制御装置。
  10. 【請求項10】 サンプリングされデジタル変換された
    信号(E)が送られ、レベルと変移を検出する手段
    (5、8)と、 前記サンプリング値のメモリレジスタを形成する手段
    (6、7)と、を備え、 前記レベルと変移を検出する手段(5、8)は、サンプ
    リングされデジタル変換された信号(E)に対する変移
    に対応するサンプルに対するレジスタを形成する前記手
    段(6、7)に選択命令を送信し、前記選択され、サン
    プリングされた値の平均が次に前記位相誤差(en )の
    代表値を提供するように計算される位相誤差の代表値を
    計算する請求項9に記載の発振器の周波数と位相の制御
    装置。
  11. 【請求項11】 前記変移検出器を形成する手段(8)
    は、第1に増加変移検出器を形成する手段と、第2に減
    少変移検出器を形成する手段と、を備え、 前記平均値決定手段(9)は、前記増加変移の平均値と
    前記減少変移の平均値、および減算によりこれらの2つ
    の平均値間の差を提供する請求項10に記載の発振器の
    周波数と位相の制御装置。
  12. 【請求項12】 電圧制御式水晶振動子が備えられる請
    求項9乃至11の何れか1項に記載の発振器の周波数と
    位相の制御装置。
JP5138556A 1992-06-11 1993-06-10 発振器の周波数と位相の制御方法およびその装置 Pending JPH06204861A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9207059 1992-06-11
FR9207059A FR2692420A1 (fr) 1992-06-11 1992-06-11 Procédé et dispositif d'asservissement en fréquence et phase d'un oscillateur.

Publications (1)

Publication Number Publication Date
JPH06204861A true JPH06204861A (ja) 1994-07-22

Family

ID=9430635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5138556A Pending JPH06204861A (ja) 1992-06-11 1993-06-10 発振器の周波数と位相の制御方法およびその装置

Country Status (5)

Country Link
US (1) US5373258A (ja)
EP (1) EP0574292B1 (ja)
JP (1) JPH06204861A (ja)
DE (1) DE69318622T2 (ja)
FR (1) FR2692420A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3596827B2 (ja) * 1995-07-06 2004-12-02 パイオニア株式会社 ディジタルpll回路
US5883507A (en) * 1997-05-09 1999-03-16 Stmicroelectronics, Inc. Low power temperature compensated, current source and associated method
US7760835B2 (en) * 2002-10-02 2010-07-20 Battelle Memorial Institute Wireless communications devices, methods of processing a wireless communication signal, wireless communication synchronization methods and a radio frequency identification device communication method
US8775003B2 (en) * 2012-11-28 2014-07-08 GM Global Technology Operations LLC Methods and systems for controlling a proportional integrator
EP3243277B1 (en) * 2015-01-05 2022-07-20 Telefonaktiebolaget LM Ericsson (publ) Method and radio network node for compensation for local oscillator pulling or pushing

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2593341B1 (fr) * 1986-01-20 1988-03-04 Alcatel Thomson Faisceaux Dispositif de recuperation de rythme
CA2045338C (en) * 1990-06-26 1995-07-04 Shousei Yoshida Clock recovery circuit with open-loop phase estimator and wideband phase tracking loop
JP2679889B2 (ja) * 1990-07-19 1997-11-19 株式会社テック 無線通信装置及びその装置の受信制御方式
US5216554A (en) * 1991-07-01 1993-06-01 International Business Machines Corporation Digital phase error estimator

Also Published As

Publication number Publication date
DE69318622T2 (de) 1999-01-07
EP0574292A1 (fr) 1993-12-15
FR2692420B1 (ja) 1997-02-28
FR2692420A1 (fr) 1993-12-17
US5373258A (en) 1994-12-13
EP0574292B1 (fr) 1998-05-20
DE69318622D1 (de) 1998-06-25

Similar Documents

Publication Publication Date Title
US5187481A (en) Combined and simplified multiplexing and dithered analog to digital converter
US7876250B2 (en) Calibration circuit and method for A/D converter
JP3510279B2 (ja) アナログ−ディジタル・コンバータ較正システムおよび方法
AU745088B2 (en) Sampling frequency conversion apparatus and fractional frequency dividing apparatus for sampling frequency conversion
JP3403533B2 (ja) ディジタルタイミング復元回路
AU639839B2 (en) Analog-to-digital converter circuit
US7742884B2 (en) Sampling frequency control method and protective relay
JPH06268516A (ja) クロック従属同期方法
JPH0795055A (ja) ディジタル位相同期装置
JPH06204861A (ja) 発振器の周波数と位相の制御方法およびその装置
NO176740B (no) Fremgangsmåte og anordning for prosessering av et analogt signal
US20010005164A1 (en) Clock recovery circuit
EP1114515B1 (en) Analog to digital conversion
US5673211A (en) Digital data reproducing apparatus
JP2001339303A (ja) A/d変換回路
JP3097346B2 (ja) アナログ−デジタル変換器
US6134064A (en) Playback clock extracting apparatus
US11923857B1 (en) DTC nonlinearity correction
EP1199809B1 (en) Encoding rate detection method and encoding rate detection device
JPH0529939A (ja) アナログ−デイジタル変換装置
KR100474995B1 (ko) Pr4 신호처리 채널의 신호 전처리 영역에서의 adc 클럭 타이밍 에러 복구 회로 및 복구 방법
JPH08114632A (ja) ノイズ除去装置
CN115694476A (zh) 全数字锁相回路及其校正方法
CN118118016A (zh) 多参考频率源无损切换方法和系统
JPH0878956A (ja) 信号発生装置