DE10251313B4

DE10251313B4 - Gemeinsame Benutzung eines Schaltkreises für Frequenz- und Phasenfehlerkorrektur

Info

Publication number: DE10251313B4
Application number: DE10251313A
Authority: DE
Inventors: Eric Sachse; Uwe Eckhardt; Ingo Kuhn
Original assignee: Advanced Micro Devices Inc
Current assignee: Advanced Micro Devices Inc
Priority date: 2002-11-04
Filing date: 2002-11-04
Publication date: 2007-05-03
Anticipated expiration: 2022-11-05
Also published as: US20040086070A1; US7167535B2; DE10251313A1

Abstract

WLAN (drahtloses lokales Netzwerk)-Empfänger (100) mit einer digitalen Synchronisationseinheit (130), die Synchronisationseinheit mit:
einer Frequenzfehlerkorrektureinheit (400), konfiguriert, um einen Frequenzfehlerkorrekturvorgang durchzuführen;
einer Phasenfehlerkorrektureinheit (500), konfiguriert, um einen Phasenfehlerkorrekturvorgang durchzuführen;
einem Filterschaltkreis (310), geeignet, eine von mindestens zwei verschiedenen Filtertransferfunktionen zu verwenden, wobei eine erste der mindestens zwei verschiedenen Filtertransferfunktionen eine Frequenzfehlerkorrektur-Filtertransferfunktion für den Gebrauch in dem Frequenzfehlerkorrekturvorgang ist, und eine zweite der mindestens zwei verschiedenen Filtertransferfunktionen eine Phasenfehlerkorrektur-Filtertransferfunktion für den Gebrauch in dem Phasenfehlerkorrekturvorgang ist;
einem ersten numerisch gesteuerten Oszillatorschaltkreis (340), konfiguriert, um ein erstes Signal von dem Filterschaltkreis umzuwandeln;
einem zweiten numerisch gesteuerten Oszillatorschaltkreis (350), konfiguriert, um ein zweites Signal von dem Filterschaltkreis umzuwandeln; und
einer Steuereinheit (330), verbunden mit dem Filterschaltkreis, um eine der mindestens zwei verschiedenen Filtertransferfunktionen auszuwählen.

Description

Die Erfindung bezieht sich im Allgemeinen auf eine Frequenzfehler- und Phasenfehlerkorrektur und/oder Detektion für die Verwendung in Einheiten oder Untereinheiten von Datenkommunikationssystemen und im Besonderen für die Verwendung in WLAN-(drahtloses lokales Netzwerk)-Receivern.
In einem Kommunikationssystem ist es wichtig, den Empfänger auf den Sender zu synchronisieren, so dass Nachrichten erfolgreich zwischen dem Sender und dem Empfänger ausgetauscht werden können, was von besonderer Wichtigkeit für moderne Datenkommunikationssysteme wie z.B. drahtlose lokale Netzwerke ist.
Ein drahtloses lokales Netzwerk ist ein flexibles Datenkommunikationssystem, das als eine Erweiterung zu oder als Alternative für ein verdrahtetes LAN implementiert ist. WLAN-Systeme übertragen und empfangen Daten über die Luft, wobei sie Funkfrequenz- oder Infrarottechnologien verwenden um die Notwendigkeit für verdrahtete Verbindungen zu minimieren. Daher kombinieren WLAN-Systeme Konnektivität mit Mobilität eines Benutzers.
Die meisten WLAN-Systeme benutzen Spreizspektrumtechnologie (spread spectrum technology), eine Breitbandfunkfrequenztechnik, die entwickelt wurde für die Verwendung in zuverlässigen und sicheren Kommunikationssystemen. Die Spreizspektrumtechnologie ist entwickelt um einen Kompromiss zwischen Bandbreiteneffizienz und Zuverlässigkeit, Integrität und Sicherheit zu schließen. Zwei Typen von gespreizten Spektrumfunksystemen werden häufig verwendet: Frequenz-Hüpf- und direkte Sequenzsysteme.
Der Standard, der drahtlose Netzwerke definiert und regelt, die im 2,4 GHz-Spektrum arbeiten, ist der IEEE 802.11-Standard. Um Übertragungen mit höheren Datenraten zu erlauben, wurde der Standard auf den Standard 802.11 b ausgeweitet, der Datenraten von 5,5 und 11 Mbps in dem 2,4 GHz-Spektrum erlaubt. Diese Erweiterung ist rückwärts kompatibel.
Die Standards für WLAN-Systeme, die direkte Sequenzspreizungsspektrumtechniken verwenden, benutzen eine Trainingseinleitung, um den Empfänger auf den Sender einzustellen. Jede übertragene Datennachricht umfasst eine anfängliche Trainingseinleitung, die von einem Datenfeld gefolgt wird. Die Einleitung umfasst ein Synchronisationsfeld, um sicherzustellen, dass der Empfänger die notwendigen Vorgänge für die Synchronisation durchführen kann. Für die Einleitungslänge sind zwei Möglichkeiten definiert worden, nämliche eine lange und eine kurze Einleitung. Alle 802.11 b entsprechenden Systemen müssen die lange Einleitung unterstützen. Die Option für die kurze Einleitung ist in dem Standard vorgesehen, um die Effizienz des Netzwerkdurchsatzes zu verbessern, wenn spezielle Daten wie Sprache oder Video übertragen werden. Das Synchronisationsfeld einer Einleitung besteht aus 128 Bits für eine lange Einleitung und aus 56 Bits für eine kurze Einleitung.
Ein Empfänger detektiert die Synchronisationszeichen und gleicht die interne Uhr des Empfängers an die Zeichen in dem Synchronisationsfeld an, um einen festen Referenzzeitrahmen aufzustellen, mit dem die Felder in der Übertragungsrahmenstruktur, die der Einleitung folgt, interpretiert werden. Die Einleitung, die das Synchronisationsfeld umfasst, wird am Anfang einer jeden Nachricht (Datenpaket) übertragen.
1 zeigt ein Blockdiagramm eines WLAN-Empfängers 100 des Standes der Technik. Über eine oder mehrere Antennen 110 empfängt der Empfänger einen Datenstrom von einem WLAN-Sender und führt den Antennenausgang einer Funkeingangseinheit 120 zu. In der Funkeingangseinheit werden die empfangenen Datensignale vorverarbeitet und an die Synchronisationseinheit 130 übergeben. Nach der Synchronisierung der empfangenen Datensignale werden die synchronisierten Datensignale an die digitale Signalverarbeitungseinheit 140 für weitere digitale Signalverarbeitung übergeben. Die Antennenauswahl wird durch die Antennenvielfaltsteuereinheit oder die finite Zustandsmaschine durchgeführt.
Ihr Zweck ist, am Anfang der Einleitung zu messen, welche Antenne das stärkste Signal liefert. Diese Antenne wird die Empfangsantenne für den Rahmen. Nach der Auswahl der Antenne wird die Einleitung durch eine Einleitungsdetektionseinheit detektiert, die den eingehenden Datenstrom nach einer Einleitung absucht, während der Empfänger in dem Empfangsmodus ist. Ihr Zweck ist es, eine Einleitung zu detektieren und zu bestimmen, ob eine kurze oder eine lange Einleitung empfangen wird. Sie wird ebenso die Grenzen zwischen aufeinanderfolgenden Barker-Symbolen bestimmen, so dass die folgenden Verarbeitungsblöcke ihren Verarbeitungszeitplan entsprechend einrichten können. Schließlich wird eine anfängliche Frequenzfehlerabschätzung geliefert, die in dem Frequenzfehlerkorrekturmodul für eine anfängliche Frequenzfehlerkorrektur benutzt wird. Darüber hinaus führt eine Synchronisationseinheit eine Phasenfehlerkorrektur für die übrigbleibende Phasendrift nach der Frequenzfehlerkorrektur durch.
In WLAN-Systemen genauso wie anderen Spreizspektrum-Kommunikationssystemen erfährt das Signal eine Vielzahl von Verzerrungen auf seinem Weg von dem Sender zu dem Empfänger, die in Frequenz- und Phasenänderungen des Signals resultieren. Darüber hinaus kann ein Frequenz- oder Phasenfehler von einem Frequenz- oder Phasenoffset des Funkfrequenzoszillators bei dem Sender oder dem Empfänger herrühren. Des Weiteren können die Oszillatoren wegen Herstellungsmängel, unterschiedlichen Temperaturen, usw., die in einer Frequenzdrift weg von dem Basisbandsignal resultiert, unterschiedliche Frequenzen liefern. Deshalb führt die Synchronisationseinheit eine Frequenzfehlerkorrektur und eine Phasenfehlerkorrektur durch.
Konventionelle Frequenzfehlerkorrekturmodule in Empfängern haben immer noch eine Anzahl von Nachteilen. Ein Problem ist, dass Frequenzfehlerkorrekturmodule notwendigerweise eine zeitraubende Anzahl von iterierten Schritten durchführen müssen, um Frequenzsynchronisation zu erreichen.
Ein Frequenzoffsetkorrektor der ersten Stufe bewirkt im Wesentlichen nur Verlaufkompensation (course compensation). Nichtsdestotrotz bleibt ein restlicher Frequenzoffset. Eine Frequenzoffsetverzerrung kann als eine sich konstant ändernde Phasendrift dargestellt werden, die in einer komplexen Ebene mit dem Frequenzoffset rotiert. Diese Phasendrift verursacht einen konstanten Phasenschätzungsfehler in der Phasenfehlerkorrektur. Dieser Fehler hängt in gleicher Weise von dem Frequenzoffsetwert und der Gruppenverzögerung eines Phasenfehlerkorrektur-Tiefpassfilters ab. Dies resultiert in einer Verschlechterung der Leistungsfähigkeit.
Handelsübliche Phasenfehlerkorrektoren sind entwickelt, um einen statischen oder langsam variierenden Phasenoffset zu kompensieren. Um stabil gegen Rauschen und Verzerrungen zu sein, müssen sie immer über eine gewisse Anzahl von Phasenschätzungen mitteln, um die Variationen herauszufiltern. Dieses Tiefpassfilter verwendet eine systemspezifische Verzögerung der Bemittelten Phasenschätzungen gegen das aktuell eingehende Signal, das phasenkorrigiert werden soll. Wenn die Phasenvariationen langsam genug sind, stört dieser Effekt nicht, aber für schnellere Phasenvariationen bleibt ein restlicher Phasenoffset auch nach der Korrektur. In einem folgenden kohärenten Entschlüsselungs-/Demodulierungsteil von einem Empfänger verursacht dieser restliche Offset eine Verschlechterung des Leistungsgrades.
Obwohl verschiedene Schaltkreise und Methoden im Stand der Technik bekannt sind, um die Akquisitionszeit von phasengesperrten Schleifen (phase locked loops) zu beschleunigen und Frequenzoffsets zu reduzieren, sind sie oft unzureichend gewesen für die Kompensation des restlichen Frequenzfehlers und des aktuellen Phasenoffsets. Darüber hinaus können die herkömmlichen Techniken oft keine schnelle Konvergenz und keinen starken Rauschwiderstand liefern.
US-A-4,860,321 beschreibt einen Empfänger für das Empfangen und Verfolgen von Datensignalen in einer stark gestörten Umgebung. Der beschriebene Empfänger weist Funktionen auf, die in einer hybriden Analog-Digital-Struktur implementiert sind und einen Mikroprozessor umfassen. Ein sogenannter Matched-Filter steuert sowohl den sogenannten Phasen- als auch den Frequenz-Lock-Loop. Der Frequenz-Lock-Loop und der Phasen-Lock-Loop sind über ein Analog-Digital-Interface, ein Digital-Analog-Interface und einen numerisch gesteuerten Oszillator zu einer Schleife verbunden.
T. Keller und L. Hanzo, "Orthogonal Frequency Division Multiplex Synchronisation Techniques for Wireless Local Area Networks", IEEE International Symposium on Personal Indoor and Mobile Radio Communications, 15. Oktober 1996, Seiten 963 bis 967 beschreibt Techniken für Frequenzakquisition und Frequenztracking, Symbolsynchronisierung, wie sie in drahtlosen, lokalen 60-GHz-Netzwerken mit 155 Mbit/s verwendet werden können.
Wegen des weiten Bereichs von verschiedenen Aufgaben sind Synchronisationsschaltkreise in den existierenden WLAN-Empfängern sehr komplex. Da die digitalen Signalverarbeitungsfunktionen eine Vielzahl von funktionalen Einheiten benötigen, sind die Schaltkreis hoch kompliziert. Daher sind die Kosten für die Schaltkreisentwicklung und die Herstellung hoch.

Es ist daher die Aufgabe der vorliegenden Erfindung, einen verbesserten Empfänger, integrierten Schaltkreischip sowie ein Verfahren vorzustellen, die eine einfache und weniger komplexe Implementierung erlauben und eine verbesserte Zuverlässigkeit und Genauigkeit für eine Frequenzfehler- und Phasenfehlerkorrektur und/oder -detektion für den Gebrauch in Einheiten oder Untereinheiten von Datenkommunikationssystemen in einem drahtlosen lokalen Netzwerk erreichen.

Diese Aufgabe wird durch den Gegenstand der Ansprüche 1, 19, 20 und 21 gelöst. Bevorzugte Ausführungsformen sind Gegenstand der Unteransprüche.

In einer Ausführungsform ist ein WLAN (drahtloses lokales Netzwerk) Empfänger mit einer Synchronisationseinheit vorgesehen. Die Synchronisationseinheit umfasst eine Frequenzfehlerkorrektureinheit, konfiguriert um einen Frequenzfehlerkorrekturvorgang durchzuführen, und eine Phasenfehlerkorrektureinheit, konfiguriert um einen Phasenfehlerkorrekturvorgang durchzuführen. Darüber hinaus umfasst die Synchronisationseinheit einen Filterschaltkreis, der geeignet ist, eine von mindestens zwei verschiedenen Filtertransfertunktionen zu verwenden, wobei eine erste der mindestens zwei verschiedenen Filtertransfertunktionen eine Frequenzfehlerkorrektur-Filtertransfertunktion für den Gebrauch in dem Frequenzfehlerkorrekturvorgang ist, und eine zweite der mindestens zwei verschiedenen Filtertransfertunktionen eine Phasenfehlerkorrektur-Filtertransfertunktion für den Gebrauch in dem Phasenfehlerkorrekturvorgang ist. Zusätzlich umfasst die Synchronisationseinheit einen ersten numerisch gesteuerten Oszillatorschaltkreis, konfiguriert um ein erstes Signal von dem Filterschaltkreis umzuwandeln, sowie einen zweiten numerisch gesteuerten Oszillatorschaltkreis, konfiguriert um ein zweites Signal von dem Filterschaltkreis umzuwandeln. Außerdem umfasst die Synchronisationseinheit eine Steuereinheit verbunden mit dem Filterschaltkreis, um eine der mindestens zwei verschiedenen Filtertransfertunktionen auszuwählen.

In einer weiteren Ausführungsform ist ein WLAN (drahtloses lokales Netzwerk) Empfänger mit einer Synchronisationseinheit vorgesehen. Die Synchronisationseinheit umfasst eine Frequenzfehlerkorrektureinheit, konfiguriert um einen Frequenzfehlerkorrekturvorgang durchzuführen, sowie eine Phasenfehlerkorrektureinheit, konfiguriert um einen Phasenfehlerkorrekturvorgang durchzuführen. Außerdem umfasst die Synchronisationseinheit einen Winkeldecoderschaltkreis, konfiguriert um einen Winkeldecodervorgang in einem von mindestens zwei Moden durchzuführen, wobei ein erster der mindestens zwei Moden ein Frequenzfehlerkorrekturmodus für den Gebrauch des Winkeldecoderschaltkreis in dem Frequenzfehlerkorrekturvorgang ist, und ein zweiter der mindestens zwei Moden ein Phasenfehlerkorrekturmodus für den Gebrauch des Winkeldecoderschaltkreises in dem Phasenfehlerkorrekturvorgang ist. Zusätzlich umfasst die Synchronisationseinheit einen ersten numerisch gesteuerten Oszillatorschaltkreis, konfiguriert, um ein erstes Signal von dem Filterschaltkreis umzuwandeln, und einen zweiten numerisch gesteuerten Oszillatorschaltkreis, konfiguriert, um ein zweites Signal von dem Filterschaltkreis umzuwandeln. Schließlich umfasst die Synchronisationseinheit eine Steuereinheit, verbunden mit dem Winkeldecoderschaltkreis, um einen der mindestens zwei Moden auszuwählen.

In noch einer weiteren Ausführungsform ist ein integrierter Schaltkreischip für den Gebrauch in einem Datenkommunikationsempfänger vorgesehen, wobei der Chip eine Synchronisationseinheit umfasst. Die Synchronisationseinheit umfasst eine Frequenzfehlerkorrektureinheit, konfiguriert um einen Frequenzfehlerkorrekturvorgang durchzuführen, und eine Phasenfehlerkorrektureinheit, konfiguriert um einen Phasenfehlerkorrekturvorgang durchzuführen. Außerdem umfasst die Synchronisationseinheit einen Filterschaltkreis, der geeignet ist, einen von mindestens zwei verschiedenen Filtertransfertunktionen zu verwenden, wobei eine erste der mindestens zwei verschiedenen Filtertransfertunktionen eine Frequenzfehlerkorrektur-Filtertransferfunktion für den Gebrauch in dem Frequenzfehlerkorrekturvorgang ist, und eine zweite der mindestens zwei verschiedenen Filtertransfertunktionen eine Phasenfehlerkorrektur-Filtertransfertunktion für den Gebrauch in dem Phasenfehlerkorrekturvorgang ist. Darüber hinaus umfasst die Synchronisationseinheit einen ersten numerisch gesteuerten Oszillatorschaltkreis (340), konfiguriert um ein erstes Signal von dem Filterschaltkreis umzuwandeln, sowie einen zweiten numerisch gesteuerten Oszillatorschaltkreis, konfiguriert, um ein zweites Signal von dem Filterschaltkreis umzuwandeln. Schließlich umfasst die Synchronisationseinheit eine Steuereinheit, verbunden mit dem Filterschaltkreis, um eine der mindestens zwei verschiedenen Filtertransferfunktionen auszuwählen.

In einer anderen Ausführungsform ist ein Verfahren des Betreibens einer Synchronisationseinheit in einem Datenkommunikationsempfänger vorgesehen. Das Verfahren umfasst das Durchführen eines Frequenzfehlerkorrekturvorgangs für das Korrigieren von Frequenzfehlern, das Durchführen eines Phasenfehlerkorrekturvorgangs für das Korrigieren von Phasenfehlern, sowie das Durchführen eines Filtervorgangs mit dem Verwenden einer von mindestens zwei verschiedenen Filtertransferfunktionen, wobei eine erste der mindestens zwei verschiedenen Filtertransferfunktionen eine Frequenzfehlerkorrektur-Filtertransferfunktion für den Gebrauch in dem Frequenzfehlerkorrekturvorgang ist, und eine zweite der mindestens zwei verschiedenen Filtertransferfunktionen eine Phasenfehlerkorrektur- Filtertransfertunktion für den Gebrauch in dem Phasenfehlerkorrekturvorgang ist. Außerdem umfasst das Verfahren das Durchführen einer Umwandlung eines ersten Signals, das aus dem Filtervorgang resultiert, mittels eines ersten numerisch gesteuerten Oszillatorschaltkreises, das Durchführen einer Umwandlung eines zweiten Signals, das aus dem Filtervorgang resultiert, mittels eines zweiten numerisch gesteuerten Oszillatorschaltkreises, und das Durchführen eines Steuervorgangs in dem Filtervorgang mit dem Auswählen einer der mindestens zwei verschiedenen Filtertransferfunktionen.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Die beiliegenden Zeichnungen sind eingearbeitet und bilden einen Teil der Beschreibung zu dem Zweck des Erklärens der Grundlagen der Erfindung. Die Zeichnungen- sollen nicht ausgelegt werden, als ob sie die Erfindung begrenzen auf die erklärten und beschriebenen Beispiele, wie die Erfindung gemacht ist und benutzt wird. Weitere Merkmale und Vorteile werden sichtbar von der folgenden und ausführlicheren Beschreibung der Erfindung wie sie in den beiliegenden Zeichnungen veranschaulicht ist, wobei:

1 ein Blockdiagramm zeigt, das einen handelsüblichen WLAN-Empfänger erläutert;

2 ein Blockdiagramm zeigt, das die Komponenten eines WLAN-Empfängers entsprechend einer Ausführungsform erläutert;

3 ein Blockdiagramm zeigt, das die Komponenten der FPEC-Einheit eines WLAN-Empfängers entsprechend einer Ausführungsform erläutert;

4 ein Blockdiagramm zeigt, das die Komponenten der FEC-Einheit einer FPEC-Einheit entsprechend einer Ausführungsform erläutert;

5 ein Blockdiagramm zeigt, das die Komponenten der PEC-Einheit einer FPEC-Einheit entsprechend einer Ausführungsform erläutert;

6 ein Blockdiagramm zeigt, das die Frequenzfehlerkorrektur-Transferfunktion entsprechend einer Ausführungsform erläutert;

7 ein Blockdiagramm zeigt, das die Phasenfehlerkorrektur-Transferfunktion entsprechend einer Ausführungsform erläutert;

8 ein schematisches Diagramm zeigt, das das Schleifenfilter von 6 und 7 entsprechend einer Ausführungsform erläutert;

9 ein Flussdiagramm zeigt, das den Schleifenfilterbetriebsvorgang entsprechend einer Ausführungsform erläutert; und

10 ein Flussdiagramm zeigt, das den Winkeldecoderbetriebsvorgang entsprechend einer Ausführungsform erläutert.

Die erläuternden Ausführungsformen der vorliegenden Erfindung werden mit Bezug auf die Zeichnungen beschrieben werden, wobei gleiche Elemente und Strukturen mit den gleichen Referenznummern bezeichnet werden.
Nun bezugnehmend auf die Zeichnungen und im Besonderen auf 2, die die Komponenten eines WLAN-Empfängers entsprechend der vorliegenden Ausführungsform veranschaulicht. Der Empfänger hat einen Funkfrequenzteil und einen Basisbandteil 200, der mit dem Funkfrequenzteil verbunden ist. Der Radiofrequenzteil ist ein analoger Schaltkreis, der analoge Signale empfängt und ein digitalisiertes Abbild davon an den Basisbandteil 200 liefert. Zu diesem Zweck umfasst der Funkfrequenzteil einen Analog-Digital-Wandler(ADC).
Darüber hinaus führt der Funkfrequenzteil eine automatische Verstärkungssteuerung (AGC) durch, um den Verstärkungsbetrag abhängig von einer empfangenen Signalenergie oder -stärke zu steuern. Die AGC-Einheit befindet sich in dem analogen Funkfrequenzteil und tauscht Steuersignale mit dem digitalen Schaltkreis und dem Basisbandteil 200 aus.
Der Basisbandteil 200 des WLAN-Empfängers der vorliegenden Ausführungsform, gezeigt in 2, hat eine Anzahl von Einheiten, die miteinander verbunden sind, um einen Datenpfad zu formen. Das heißt, dass der Basisbandteil 200 digitalisierte Eingangssignale von dem Funkfrequenzteil empfängt und Ausgabedaten erzeugt, die zu filtern, zu demodulieren, zu decodieren und zu entwürfeln (descrambled) für die weitere Verarbeitung sind.
Wenn das digitalisierte Eingangssignal in dem Basisbandteil 200 empfangen wird, wird eine Energienormalisierung (power normalization, PNO) in Einheit 205 durchgeführt, die die Energie des Eingangssignals normalisiert. Die Energienormalisierung kann unter der Steuerung einer Antennenvielfältigkeitseinheit (DIV) 240 durchgeführt werden, die die Antennenvielfältigkeit kontrolliert und die mit der automatischen Verstärkungssteuerung des Funkfrequenzteils verbunden ist. Um die Vielfältigkeitsauswahl durchzuführen, empfängt Einheit 240 das normalisierte Signal von Einheit 205.
Die Antennenvielfältigkeitseinheit 240 kann weiterhin ein Steuersignal an die Einleitungsdetektionseinheit (PDT) 215 liefern. Die Einleitungsdetektionseinheit 215 empfängt das normalisierte Signal von Einheit 205 und detektiert eine Einleitung in dem Signal.
Wie aus 2 gesehen werden kann, liefert die Einleitungsdetektionseinheit 215 Ausgabesignale an eine Zeiteinstellungsfehlerkorrektureinheit (TEC) 210 und eine Frequenz- und Phasenfehlerkorrektureinheit (FPEC) 220 und die FPEC-Einheit 220 liefert Ausgabesignale an eine nichtkohärente Detektionseinheit 225. Die FPEC-Einheit wird benutzt um Zeiteinstellungsfehler und Frequenz-Phasenfehler jeweils zu detektieren und korrigieren. In der vorliegenden Ausführungsform ist die FPEC-Einheit eine einzelne Einheit, jedoch umfasst sie zwei funktionale Einheiten, die Frequenzfehlerkorrektureinheit und die Phasenfehlerkorrektureinheit, die spezifische Schaltkreise gemeinsam benutzen. Die Frequenzsteuerung/-detektion und die Phasensteuerung/-detektion werden in zwei getrennten Stufen durchgeführt und die Phasenfehlerkorrektur wird ausgeführt basierend auf einem Signal, das vorhergehend in Bezug auf einen Frequenzfehler korrigiert worden ist.
In einer Alternative zu der vorliegenden Ausführungsform der vorliegenden Erfindung liefert die FPEC-Einheit 220 auch eine sequentielle Detektion des Frequenzfehlers und des Phasenfehlers und eine parallele, nachherige Verarbeitung für die Korrektur der Frequenzfehler und der Phasenfehler.
Wie oben erwähnt empfängt die Einleitungsdetektionseinheit 215 das normalisierte Eingangssignal von der Energienormalisationseinheit 205. Zusätzlich empfängt es eine Eingabe von dem Feed-Forward-Filter(DFE-F) 250 eines Decision-Feedback-Equaliziers 245. Das Feed-Forward-Filter 250 empfängt das Ausgabesignal der Zeiteinstellungsfehlerkorrektureinheit 210 und filtert das Signal unter der Steuerung des Decision-Feedback-Equalizationcontroller(DEFE-C) 255. Ein gefiltertes Signal wird der Einleitungsdetektionseinheit 215 zugeführt.
Wie weiterhin von 2 gesehen werden kann, kann der Decision-Feedback-Equalization-Controller 255 abhängig von bestimmten Eingangssignalen arbeiten, die von der Frequenzfehlerkorrektureinheit 220 und/oder der nichtkohärenten Detektionseinheit (NCD) 225 empfangen werden. Die nichtkohärente Detektionseinheit 225 filtert und demoduliert ein Signal, das von der FPEC-Einheit 220 empfangen wird, um eine demodulierte binäre Referenzsequenz zu erhalten. Diese binäre Referenzsequenz wird dem Decision-Feedback-Equalizationcontrollers 255 für eine gemeinsame Verarbeitung mit den Datensignalen, die von der FPEC-Einheit 220 kommen, zugeführt.
Wie aus der Zeichnung ersichtlich liefert die Phasenfehlerkorrektureinheit 235 des Weiteren ein Eingangssignal zu dem Rückkopplungssignal 260 des Decision-Feedback-Equalizer 245. Das Feedback-Filter 260 filtert diese Daten um Ausgabedaten zu liefern und der Decision-Feedback-Equalization-Controller 225 kontrolliert ihn. Des Weiteren kann das Feedback-Filter 260 ein Signal empfangen, das die Datenrate anzeigt.
Darüber hinaus ist eine Paketstartdetektionseinheit(PST) 230 vorgesehen, die den Start-von-einem-Rahmen-Begrenzer-Anteil(start of frame delimiter, SFD) in dem empfangenen Datensignal detektiert, um ein P aketstartsteuersignal zu generieren. Zu diesem Zweck empfängt die Paketstartdetektionseinheit 230 eine Eingabe von der nichtkohärenten Detektionseinheit 225.
Wie aus der vorangegangenen Beschreibung der vorliegenden Ausführungsform ersichtlich, umfasst der Empfänger eine Anzahl von Einheiten, die einen Datenpfad formen. Jede Einheit existiert, um eine vorgegebene Funktion in dem Synchronisationsvorgang (Angleichung und Auffinden) durchzuführen. Da jede Funktion der individuellen Einheiten nur in einer gegebenen Zeitperiode benötigt wird, werden die Einheiten in der vorliegenden Ausführungsform in einer vorbestimmten Reihenfolge aktiviert. Wenn die Funktion einer gegebenen Einheit nicht mehr länger benötigt wird, kann die Einheit deaktiviert werden.
3 zeigt ein Blockdiagramm, das die Komponenten der FPEC-Einheit 220 der vorliegenden Ausführungsform erläutert. Die Frequenzfehlerkorrektureinheit(FEC) und die Phasenfehlerkorrektureinheit(PEC) sind in der FPEC-Einheit integriert, da beide Einheiten spezifische Schaltkreise gemeinsam verwenden. 3 gibt einen schematischen Überblick wie beide funktionale Einheiten in der FPEC-Einheit 220 kombiniert sind.
Im Besonderen verwenden beide Einheiten gemeinsam einen Winkeldecoderschaltkreis und einen Filterschaltkreis, der in der vorliegenden Ausführungsform ein Schleifenfilterschaltkreis ist. Die Eingangssignale entweder für den FEC-Vorgang oder den PEC-Vorgang werden zu dem Winkeldecoderschaltkreis 320 weitergeleitet, der eine Modulation entfernt, die durch Unklarheit von dem vorhandenen Modulationstyp verursacht wird (differential binary phase shift keying oder differential quadrature phase shift keying). Für den FEC-Vorgang und den PEC-Vorgang stellt die Winkeldecodereinheit für jeden mindestens einen Betriebsmodus zur Verfügung. Die Ausgabe der Winkeldecodereinheit ist eine Schätzung für die Phasenabweichung und diese Ausgabe wird an den Schleifenfilter-Schaltkreis 310 weitergeleitet.
In der vorliegenden Ausführungsform liefert der Schleifenfilter-Schaltkreis 310 mindestens zwei verschiedene Filtertransferfunktionen, wobei eine erste der mindestens zwei verschiedenen Filtertransferfunktionen eine Frequenzfehlerkorrektur- Filtertransferfunktion für eine Verwendung in dem FEC-Vorgang, und eine zweite der mindestens zwei verschiedenen Filtertransferfunktionen ist eine Phasenfehlerkorrektur-Filtertransferfunktion für die Verwendung in dem PEC-Vorgang. Die Ausgabe des Schleifenfilter-Schaltkreis 310 wird weitergeleitet an den numerischen Steuerungsoszillatorschaltkreis 340, wenn der FEC-Vorgang den Schleifenfilter-Schaltkreis betreibt. Wenn der Schleifenfilter-Schaltkreis 310 von dem PEC-Vorgang betrieben wird, wird die Ausgabe des Schleifenfilter-Schaltkreises an das Phase-zu-Operator-Modul (phase to phasor module) 350 weitergeleitet. Hierfür stellt der Schleifenfilter-Schaltkreis zwei verschiedene Ausgabekanäle zur Verfügung.
Alternativ liefert der Schleifenfilter-Schaltkreis nur einen Ausgabekanal und das Ausgabesignal des Schleifenfilter-Schaltkreises wird an den NCO-Schaltkreis und das Phase-zu-Operator-Modul über einen Multiplexer weitergeleitet, der von einer Steuereinheit gesteuert wird.
Der numerische Steueroszillator (NCO) wandelt die Phasedrift pro Abtastung (sample) in einen komplexen Zeiger mit einer Amplitude des Werts 1, der mit einer geeigneten Frequenz rotiert. Dieses Signal wird an den FEC-Mischschaltkreis 360 übergeben, der das eingehende Signal mit dem konjugierten Wert multipliziert, um den Frequenzoffset zu kompensieren und so die FEC-Schleife zu schließen.
In dem Phase-zu-Operator-Modul 350 werden die Ergebnisse des Schleifenfiltervorgangs ebenso in einen komplexen Zeiger mit der Größe 1 umgewandelt. Daher ist das Phase-zu-Operator-Modul 350 dem NCO-Schaltkreis 340 ähnlich, jedoch umfasst der NCO-Schaltkreis zusätzlich einen Integrator für das Integrieren der Phasenwerte. Die Ergebnisse des Phase-zu-Operator-Moduls 350 werden an den PEC-Mischschaltkreis 370 weitergeleitet. Der PEC-Mischschaltkreis multipliziert die eingehenden Stücke (Chips) von dem Feed-Forward-Filter (DFE-F) 250 mit dem konjugierten Wert der Ergebnisse des Phase-zu-Operator-Moduls, so dass die PEC-Schleife geschlossen ist und Kohärenz erreicht wird.
Eine Steuereinheit 330 oder eine finite Zustandsmaschine steuert den Winkeldecoderschaltkreis 320, den Schleifenfilter-Schaltkreis 310, das Phase-zu-Operator-Modul 350, den NCO-Schaltkreis 340, den FEC-Mischschaltkreis 360 und den PEC-Mischschaltkreis 370. Darüber hinaus stellt die Steuereinheit 330 Eingangskanäle und Ausgangskanäle zur Verfügung um weitere Kontrollsignale an andere Steuereinheiten oder finite Zustandsmaschinen innerhalb der Synchronisationseinheit zu senden oder davon zu empfangen.
Wie oben erwähnt benutzen der FEC-Vorgang und der PEC-Vorgang gemeinsam nacheinander den Winkeldecoderschaltkreis und die Schleifenfilter-Schaltkreis. Die Steuereinheit 330 wählt den spezifischen Modus zusammen mit spezifischen Funktionen in diesen zwei Schaltkreisen abhängig davon, ob diese Schaltkreise in dem FEC-Vorgang oder dem PEC-Vorgang betrieben werden. Das heißt, dass die Steuereinheit 330 einen der mindestens zwei Moden der Winkeldecodereinheit und eine der mindestens zwei verschiedenen Filtertransferfunktionen in Abhängigkeit des durchzuführenden Fehlerkorrekturvorgangs auswählt.
Alternativ stellen die Schaltkreise in der FPEC-Einheit 220 weitere Eingabe- und/oder Ausgabekanäle zur Verfügung für zusätzliche Synchronisations- oder Uhrsignale, Reset- oder Modusauswahlsignale. Folglich werden Uhr- und Reset-Signale an den Schleifenfilter-Schaltkreis, den NCO-Schaltkreis, das Phase-zu-Operator-Modul, den FEC-Misch-schaltkreis, den PEC-Mischschaltkreis und den Winkeldecoderschaltkreis geliefert. Darüber hinaus empfangen diese Module Aktivierungssignale von der finiten Zustandsmaschine 330 entweder für den FEC-Modus oder den PEC-Modus oder beide. Darüber hinaus stellen der Winkeldecoderschaltkreis, der FEC-Mischschaltkreis und der PEC-Mischschaltkreis alternativ verschiedene Eingabe- und Ausgabekanäle für den Real- und Imaginärteil der Eingangs- und Ausgabesignale bereit.
Alternativ stellt der Schleifenfilter-Schaltkreis Eingabekanäle für Steuersignale zur Verfügung um verschiedene Schleifenfilter-Transferfunktionen auszuwählen, falls der Schleifenfilter-Schaltkreis mit mehr als einer Schleifenfilter-Transferfunktion für den FEC-Modus und den PEC-Modus ausgestattet ist.
In einer weiteren Alternative des NCO-Schaltkreises und des FEC-Mischschaltkreises ist das Ausgabesignal des NCO-Schaltkreises in einen Sinus- und einen Cosinus-Teil getrennt und zu dem FEC-Mischschaltkreis weitergeleitet. Ähnlich werden die Ausgabeergebnisse des Phase-zu-Operator-Moduls alternativ an den PEC-Mischschaltkreis weitergeleitet.
4 zeigt ein Blockdiagramm, das die Komponenten der FEC-Einheit 400 der FPEC-Einheit 220 entsprechend der vorliegenden Ausführungsform detaillierter darstellt. In dem FEC-Modus ist die FPEC-Einheit 220 so konfiguriert, dass der FEC-Mischer 360 auf dem 22 MHz-Datenpfad hinter der Zeiteinstellungsfehlerkorrektureinheit 210 und vor dem Forward-Filter des Decision-Feedback-Equalizer-Controllers 255 bzw. einem Kanal angepassten (chanel matched) Filter angeordnet ist. Die FEC-Schleife umfasst des Weiteren einen Barker-Matched-Filterschaltkreis 410, um einen Barker-Spreizcode zu korrelieren, und einen differentiellen Demodulator 440, der in der vorliegenden Ausführungsform auf die Eingangssignale eine Funktion proportional zu x(k)·conj(x(k – 1))) anwendet.
Um diese FEC-Schleife zu formen ist die Zeiteinstellungsfehlerkorrektureinheit 210 mit dem FEC-Mischer 360 verbunden, um die Signale weiterzuleiten. Darüber hinaus ist der FEC-Mischer mit dem Forward-Filter des Decision-Feedback-Equalization-Controllers 225 bzw. dem allgemein angepassten Filter und mit dem Barker-Matched-Filter verbunden. Entsprechend ist der Barker-matched-Filterschaltkreis mit dem Demodulator und der Demodulator mit dem Winkeldecoder 320 verbunden. So ist die FEC-Schleife geschlossen und kann die Frequenzfehlerkorrekturprozedur in dieser Rückkopplungsschleife wiederholt durchgeführt werden.
Darüber hinaus liefert der Winkeldecoderschaltkreis und der S chleifenfilter-Schaltkreis Eingangskanäle für zusätzliche Kontrollsignale von der Steuereinheit, wie z.B. Start- und Stopp-Steuersignale für das Starten und Stoppen des Winkeldecodervorgangs bzw. des Schleifenfiltervorgangs.
Im Detail kompensiert, wie bereits oben ausgeführt, der FEC-Vorgang einen Frequenzoffset, der durch Oszillatorabweichungen verursacht wird. Es Teil des inneren Empfänger-Synchronisationsvorgangs während einer Einleitungs- oder Kopfstückperiode. Da die innere Empfänger-Kanalabschätzung und Ausgleichsmodule auf Frequenzoffset kompensierte Datenpfadsignale aufbauen, wurde eine Rückkopplungsstruktur gewählt, um einen schnellen und genauen, iterativen Erwerb und Korrektur des Frequenzoffsets zu liefern. Die zeichenbasierende Technik, die Barker-Entspreizung verwendet, garantiert Beständigkeit gegen Rauschen und andere Verzerrungen.
Der Barker-Matched-Filterschaltkreis 410 und der Demodulator 420, der ein differentieller Demodulator ist, übergeben einen komplexen DBPSK- oder DQPSK-modulierten Operator bei einer Rate von 1 MHz an den Winkeldecoderschaltkreis 320, der ein Wert für die aktuelle Phasentrift pro Barker-Zeichendauer ist, moduliert mit der Einleitung bzw. den Kopfteildaten.
De Winkeldecoderschaltkreis entfernt die Modulation, die durch Unsicherheiten entstanden ist, von dem Rückkopplungssignal entsprechend dem vorliegenden Modulationstyp (DBPSK, DQPSK) und berechnet das Argument des komplexen Signals unter Benutzung einer erster Ordnung-arctan-Näherung und Sättigung. Die Ausgabe des Winkeldecoderschaltkreises ist eine Phasenabschätzung proportional zu dem aktuell übrigbleibenden Frequenzoffset. Diese Ausgabe wird weitergeleitet an den Schleifenfilter-Schaltkreis 310.
Der Schleifenfilter-Schaltkreis besteht aus einem 1.-Ordnung-Tiefpassfilter und einem Akkumulator, die durch die Steuereinheit 330 in dem FEC-Vorgang aktiviert wird. Der Schleifenfilter-Schaltkreis stellt eine FEC-Filtertransferfunktion ein, die schnellen und stabilen Frequenzoffseterwerb mit hoher Genauigkeit garantiert, um den übriggebliebenen Frequenzoffset zu minimieren. Die Ausgabe des Schleifenfilter-Schaltkreises ist eine Filterschätzung für den absoluten Frequenzoffset pro Abtastung, das an den NCO-Schaltkreis 340 übergeben wird. Der NCO-Schaltkreis wandelt die Phasendrift pro Abtastung in einen komplexen Zeiger mit Amplitude 1, der mit geeigneter Frequenz rotiert. Der NCO-Schaltkreis gibt die Ergebnisse des Umwandlungsvorgangs an den FEC-Mischer 360 aus, der die eingehenden Signale mit dem konjugierten Wert multipliziert, um den Frequenzoffset zu kompensieren und so die FEC-Schleife zu schließen.
In einer Alternative der vorliegenden Ausführungsform sind der Barker-Matched-Filterschaltkreis 410 und der differentielle Demodulator 420 ein Teil der nichtkohärenten Detektionseinheit 225 und werden gemeinsam mit dieser Einheit benutzt.
5 zeigt ein Blockdiagramm, das die Komponenten der PEC-Einheit 500 der FPEC-Einheit 220 detaillierter veranschaulicht, entsprechend der vorliegenden Ausführungsform. Wie oben beschrieben bewahrt der PEC-Vorgang Kohärenz für den Signaldatenpfad. Das bedeutet, dass die nach dem FEC-Vorgang verbleibende Phasendrift kompensiert wird und das Signal-Konstellationsdiagramm verfolgt und justiert worden ist, um es einer Schlitz- bzw. Quadratkonstellation anzupassen, wie benötigt. Ähnlich zu der FEC-Einheit wird eine zeichenbasierte Rückkopplungsschleife für den PEC-Vorgang benutzt.
Hierfür empfängt der PEC-Mischer 370 die Ausgabesignale der FEC-Einheit und ist mit der Decision-Feedback-Equalizer-Einheit 260 verbunden, die die empfangenen Signale an einen komplementären Codeschlüssel-(CCK)-Decoderschaltkreis 510 bzw. einem Barker-Matched-Filterschaltkreis 520 weiterleitet, je nachdem ob die Zeichenrate der empfangenen Signale 1,375 MHz oder 1 MHz ist. Entsprechend der Zeichenrate der empfangenen Signale wird ein Binary-Phase-Shift-Keying-(BPSK) oder Quadraturephase-Shift-Keying-modulierter(QPSK), komplexer Operator an den Winkeldecoderschaltkreis 320 mittels eines Rückkopplungsmultiplexers 350 weitergeleitet, der ebenso durch die Steuereinheit 330 gesteuert wird und der die Eingangskanäle des Rückkopplungsmultiplexers entsprechend auswählt, je nach dem, ob die Zeichenrate 1,375 MHz oder 1 MHz ist.
In dem von der Steuereinheit 330 selektierten PEC-Modus erhält dieser Winkeldecoderschaltkreis eine Schätzung für die Phasenabweichung relativ zu dem aktuellen Konstellationsdiagramm und leitet dessen Argument an den Schleifenfilter-Schaltkreis 310 weiter.
Für den PEC-Vorgang wählt die Steuereinheit 330 die PEC-Filtertransferfunktion in dem Schleifenfilter-Schaltkreis 310. Diese Filtertransferfunktion mittelt eine Phasenoffsetschätzung für eine weitere Rauschunterdrückung und kompensiert die restlichen Phasenoffsets. Die Ergebnisse dieses Schleifenfiltervorgangs sind eine verlässlichere Schätzung für den aktuellen Phasenoffset pro Abtastung. Dieses Ergebnis wird an das Phase-zu-Operator-Modul 350 weitergeleitet, das die weitergeleiteten Signale in einen komplexen Operator mittels des Phase-zu-Operator- Moduls umwandelt, das ähnlich zu den NCO-Schaltkreis ist, der in der oben erwähnten FEC-Einheit verwendet wird. Das Phase-zu-Operator-Modul 350 führt das umgewandelte Signal zurück zu dem PEC-Mischer 370, wodurch die PEC-Schleife geschlossen wird.
In einer Modifikation der vorliegenden Ausführungsform werden der CCK-Decoderschaltkreis 510, der Barker-Matched-Filterschaltkreis 520 und der Rückkopplungsmultiplexer 350 der PEC-Einheit 500 von einer anderen funktionalen Einheit der Synchronisationseinheit 130 gemeinsam benutzt.
6 zeigt ein Blockdiagramm, das die Frequenzfehlerkorrektur-Filtertransferfunktion entsprechend der vorliegenden Ausführungsform erläutert. Wie oben erwähnt, wählt die Steuereinheit 330 diese Filtertransferfunktion, wenn die FPEC-Einheit in dem Frequenzfehlerkorrekturmodus betrieben wird. Da der Schleifenfilter-Schaltkreis 310 gemeinsam von dem FEC-Vorgang und dem PEC-Vorgang benutzt wird, sieht der Schleifenfilter-Schaltkreis mindestens zwei verschiedene Filtertransferfunktionen vor.
Im Detail veranschaulicht 6 ein Systemmodell für die allgemeine FEC-Schleife. Das Eingangssignal wird einer Schleifendämpfungseinheit 650 mit einer Schleifenfilterkonstante LFC₁ zugeführt. Die Ausgabe der Schleifendämpfungseinheit 650 wird einer Schleifendämpfungseinheit 630 mit einer Schleifenfilterkonstante LFC₂ und einer Verzögerungseinheit 640 zugeführt und mittels eines Addierers zu der Ausgabe der Schleifendämpfungseinheit 650 addiert. Dieses Ergebnis wird an einen Schleifenintegrator, der durch einen Addierer und eine Verzögerungseinheit 620 geformt wird, weitergeleitet. Die Ausgabe des Schleifenintegrators wird verzögert durch die Verzögerungseinheit 610 und zu dem Eingangssignal zurückgeführt.
Eigentlich ist diese Schleife ein Hochpassfilter, der den konstanten Frequenzoffset eines Eingangssignals aufhebt. In der vorliegenden Ausführungsform sind LFC₁ und LFC₂ einstellbare Schleifenfilterkonstanten.
Die Transferfunktion entsprechend der dargestellten FEC-Schleifentransferfunktion kann beschrieben werden als:
wobei α_ω(z) die FEC-Transferfunktion für den Schleifenfilter-Schaltkreis 310 ist. In der vorliegenden Ausführungsform liefert der Schleifenfilter-Schaltkreis eine 1.-Ordnung-Tiefpassfilterfunktion mit unendlicher Impulsantwort (infinite impulse response (IIR) 1^st order low pass filter function) und alternativ eine zweiter Ordnung Tiefpassfilterfunktion, beschrieben als:
Die FEC-Schleifenfilter-Transferfunktion ist konstruiert, um bei einer Abtastrate von 1 MHz zu arbeiten, die äquivalent zur Barker-Zeichenrate ist. So ist die Ausgabe des Schleifenfilterschaltkreises eine gefilterte Abschätzung der Phasendrift pro Barkerzeichen. Da der FEC-Mischschaltkreis 360 direkt in dem 22 MHz-Signaldatenpfad arbeitet, muss die Ausgabe des Schleifenfilter-Schaltkreises durch 22 geteilt werden, um den NCO-Schaltkreis die geeignete Phasendrift pro Abtastung zu liefern.
7 zeigt ein Blockdiagramm, das die Phasenfehlerkorrektur-Filtertransferfunktion entsprechend der vorliegenden Ausführungsform erläutert. Ähnlich zu 6 wird ein Systemmodell für die allgemeine PEC-Schleife gezeigt.
Das Eingangssignal wird einer Verzögerungseinheit 750 und einer Schleifendämpfungseinheit 740 mit einer Schleifenfilterkonstante LFC₁ zugeführt. Die Ausgabe der Schleifendämpfungseinheit 740 wird einer Frequenzoffsetkompensation zugeführt, die aus einer Schleifendämpfungseinheit 730 mit einer Schleifendämpfungskonstante LFC₂ und einer Verzögerungseinheit 720 geformt wird. In der Frequenzoffsetkompensation wird die Ausgabe der Schleifendämpfungseinheit 740 der Schleifendämpfungseinheit 730 zugeführt und dann weiter mit einem Schleifenintegrator verarbeitet, der aus einem Addierer und einer Verzögerungseinheit 720 geformt wird. Die Ergebnisse des Schleifenintegrators werden zu der Ausgabe der Schleifendämpfungseinheit 740 addiert. Die Ergebnisse des Addierers werden durch einen Schleifenintegrator weiter verarbeitet, der durch einen Addierer und eine Verzögerungseinheit 710 gebildet wird. Die Ausgabe des Schleifenintegrators wird dem Eingangssignal zurückgeführt. In der vorliegenden Ausführungsform sind LFC₁ und LFC₂ einstellbare Schleifenfilterkonstanten.
Die Transferfunktion entsprechend der dargestellten PEC-Schleifentransferfunktion wird beschrieben als:
wobei α_φ(z) die PEC-Transferfunktion für den Filterschaltkreis 310 ist. Um den übriggebliebenen Frequenzoffset zu kompensieren, wird die folgende PEC-Schleifenfilter-Transferfunktion für die vorliegende Ausführungsform gewählt:
Die gezeigte PEC-Schleifenfilter-Transferfunktion umfasst eine Frequenzoffsetkompensation, die den übriggebliebenen Frequenzoffset kompensiert. Ein gewöhnlich verwendeter PEC-Schleifenfilter umfasst nur eine Schleifendämpfungseinheit 740 und einen Schleifenintegrator. Die Frequenzoffsetkompensation, die in der vorliegenden Ausführungsform verwendet wird, stellt eine Langzeitmittelung des Phasenfehlers pro Symbol bereit, die kontinuierlich zu dem Schleifenintegrator mit einer einstellbaren Gewichtung von LFC₂ addiert wird. Um Stabilität zu gewährleisten, ist LFC₂ kleiner als LFC₂. So wird ein statischer Phasenfehler eliminiert, wie er in gewöhnlich benutzten PEC-Schleifenfiltern auftritt.
8 zeigt ein schematisches Diagramm, das das Schleifenfilter von 6 und 7 entsprechend einer anderen Ausführungsform veranschaulicht. In einer allgemeinen Weise wird erläutert, wie die Steuereinheit oder finite Zustandsmaschine 330 die verschiedenen Schleifenfilter-Transferfunktionen auswählt. Ein Demultiplexer 810 empfängt ein Filtereingangssignal. Die finite Zustandsmaschine wählt den Betriebsmodus des Demultiplexers entsprechend des Betriebsmodus der FPEC-Einheit 220. Falls die FPEC-Einheit in den FEC-Modus arbeitet, verbindet der Demultiplexer 810 das Filtereingangssignal mit den Komponenten, die die FEC-Filtertransferfunktion entsprechend 6 bereitstellen und liefert die Ergebnisse dieser Filtertransferfunktion über den Multiplexer 820 zu den Komponenten, die in dem Datenpfad folgen. Falls die FPEC-Einheit in dem PEC-Modus betrieben wird, steuert die finite Zustandsmaschine den Demultiplexer 810 und den Multiplexer 820 so, dass das Filtereingangssignal mit den Komponenten des Schleifenfilters verbunden wird, die die Phasenfehlerkorrektur-Filtertransferfunktion entsprechend 7 bereitstellen, und mittels des Multiplexers 810 mit den Komponenten verbunden wird, die in dem Datenpfad folgen.
9 zeigt ein Flussdiagramm, das den Schleifenfilterbetriebsvorgang entsprechend der vorliegenden Ausführungsform erläutert. Wie oben erwähnt, betreiben der FEC-Vorgang und der PEC-Vorgang den Schleifenfilter-Schaltkreis gemeinsam. Da diese Vorgänge nacheinander betrieben werden, wird der Schleifenfilter-Schaltkreis von der finiten Zustandsmaschine 330 in einen ersten Betriebsmodus versetzt, um die Frequenzfehlerkorrektur-Transferfunktion für den FEC-Vorgang (Schritt 910) zu liefern, und versetzt sie in einen zweiten Modus, um die Phasenfehlerkorrektur-Filtertransferfunktion für den PEC-Vorgang (Schritt 920) zu liefern.
10 zeigt ein Flussdiagramm, das den Winkeldecoderbetriebsvorgang entsprechend der vorliegenden Ausführungsform erläutert. Ähnlich dem Schleifenfilter-Schaltkreis 310 benutzen der FEC-Vorgang und der PEC-Vorgang den Winkeldecoderschaltkreis 320 gemeinsam. Wie oben beschrieben, ist der Winkeldecoderschaltkreis 320 angeordnet, um in einem ersten Modus betrieben zu werden, der von der finiten Zustandsmaschine 330 gesetzt wird, wenn die FPEC-Einheit in dem FEC-Modus (Schritt 1010) betrieben wird, und in einem zweiten Modus betrieben wird, wenn die FPEC-Einheit in dem PEC-Modus (Schritt 1020) betrieben wird.
Verschiedene Ausführungsformen, wie oben beschrieben, können vorteilhafterweise eine schnellerer Konvergenz und eine stärkere Rauschwiderstandsfähigkeit bereitstellen. Darüber hinaus kompensieren sie restliche Frequenzoffsets und bilden so genaue BPSK- oder QPSK-Konstellationsdiagramme. Durch die gemeinsame Verwendung von Schaltkreisen in verschiedenen Vorgängen liefert der verbesserte Empfänger und Betriebsmodus eine kleinere Anzahl von Gattern, was in einer kleineren Substratfläche resultiert und darüber hinaus die Herstellungskosten reduziert.
Obwohl sie nicht auf WLAN-Empfänger begrenzt sind, können die Ausführungsformen vorteilhafterweise in IEEE 802.11b entsprechenden Systemen verwendet werden.

Claims

WLAN (drahtloses lokales Netzwerk)-Empfänger (100) mit einer digitalen Synchronisationseinheit (130), die Synchronisationseinheit mit: einer Frequenzfehlerkorrektureinheit (400), konfiguriert, um einen Frequenzfehlerkorrekturvorgang durchzuführen; einer Phasenfehlerkorrektureinheit (500), konfiguriert, um einen Phasenfehlerkorrekturvorgang durchzuführen; einem Filterschaltkreis (310), geeignet, eine von mindestens zwei verschiedenen Filtertransferfunktionen zu verwenden, wobei eine erste der mindestens zwei verschiedenen Filtertransferfunktionen eine Frequenzfehlerkorrektur-Filtertransferfunktion für den Gebrauch in dem Frequenzfehlerkorrekturvorgang ist, und eine zweite der mindestens zwei verschiedenen Filtertransferfunktionen eine Phasenfehlerkorrektur-Filtertransferfunktion für den Gebrauch in dem Phasenfehlerkorrekturvorgang ist; einem ersten numerisch gesteuerten Oszillatorschaltkreis (340), konfiguriert, um ein erstes Signal von dem Filterschaltkreis umzuwandeln; einem zweiten numerisch gesteuerten Oszillatorschaltkreis (350), konfiguriert, um ein zweites Signal von dem Filterschaltkreis umzuwandeln; und einer Steuereinheit (330), verbunden mit dem Filterschaltkreis, um eine der mindestens zwei verschiedenen Filtertransferfunktionen auszuwählen.
WLAN-Empfänger nach Anspruch 1, wobei der Filterschaltkreis ein Schleifenfilter-Schaltkreis ist, wobei die erste Filtertransferfunktion eine 1.-Ordnung-Tiefpassfilterfunktion und eine Akkumulatorfunktion umfasst, und die zweite Filtertransferfunktion eine Frequenzoffsetkompensationsfunktion umfasst.
WLAN-Empfänger nach Anspruch 1, wobei der Filterschaltkreis ein Schleifenfilter-Schaltkreis ist, wobei die erste Filtertransferfunktion eine 2.-Ordnung-Tiefpassfilterfunktion und die zweite Filtertransferfunktion eine Frequenzoffsetkompensationsfunktion umfasst.
WLAN-Empfänger nach einem der Ansprüche 1 bis 3, zusätzlich mit einem Winkeldecoderschaltkreis (320), konfiguriert, um einen Winkeldecodervorgang in einem von mindestens zwei Moden durchzuführen, wobei ein erster von den mindestens zwei Moden ein Frequenzfehlerkorrekturmodus für die Verwendung des Winkeldecoderschaltkreises in dem Frequenzfehlerkorrekturvorgang ist, und ein zweiter der mindestens zwei Moden ein Phasenfehlerkorrekturmodus für den Gebrauch des Winkeldecoderschaltkreises in dem Phasenfehlerkorrekturvorgang ist, und wobei die Steuereinheit mit dem Winkeldecoder verbunden ist, um einen der mindestens zwei Moden auszuwählen.
WLAN-Empfänger nach Anspruch 4, wobei Signale, die von dem Winkeldecoderschaltkreis empfangen werden, komplexe BPSK(binary phase shift keying) oder QPSK-modulierte(quadrature phase shift keying) Eingangssignale sind.
WLAN-Empfänger nach einem der Ansprüche 4 oder 5, wobei der Winkeldecoderschaltkreis zusätzlich konfiguriert ist, ein Winkeldecoderausgangssignal auszugeben, das einer Phasenschätzung proportional zu einem Frequenzoffset der empfangenen Signale entspricht, wenn der erste Modus selektiert ist, und ein Signal ausgibt, das einer Schätzung für einen Phasenoffset relativ zu einem Konstellationsdiagramm der empfangenen Signale entspricht, wenn ein zweiter Modus ausgewählt ist.
WLAN-Empfänger nach Anspruch 6, wobei der Winkeldecoderschaltkreis des Weiteren konfiguriert ist, das Winkeldecoderausgabesignal an den Schleifenfilter-Schaltkreis weiterzuleiten.
WLAN-Empfänger nach einem der Ansprüche 4 bis 7, wobei der Schleifenfilter-Schaltkreis des Weiteren konfiguriert ist, ein Schleifenfilterausgabesignal, das einer gefilterten Schätzung für den Frequenzoffset entspricht, weiterzuleiten, wenn die Frequenzfehlerkorrektur-Filtertransferfunktion ausgewählt ist, und ein Signal auszugeben, das einer gefilterten Schätzung für den Phasenoffset entspricht, wenn die Phasenfehlerkorrektur-Filtertransferfunktion gewählt ist.
WLAN-Empfänger nach einem der Ansprüche 1 bis 8, wobei das erste Signal einer gefilterten Schätzung für den Frequenzoffset entspricht und von dem Filterschaltkreis weitergeleitet wurde; und das zweite Signal einer gefilterten Schätzung für den Phasenoffset entspricht und von dem Filterschaltkreis weitergeleitet worden ist.
WLAN-Empfänger nach einem der Ansprüche 3 bis 9, zusätzlich mit einem Barker-Matched-Filterschaltkreis (410) und einem Demodulatorschaltkreis (420), wobei der Barker-Matched-Filterschaltkreis mit dem Demodulatorschaltkreis verbunden ist und der Demodulatorschaltkreis konfiguriert ist, demodulierte Signale an den Winkeldecoderschaltkreis auszugeben.
WLAN-Empfänger nach einem der Ansprüche 3 bis 10, wobei der Winkeldecoderschaltkreis und der Schleifenfilter-Schaltkreis angeordnet sind, ein Start- und Stopsignal von der Steuereinheit für das Starten und Stoppen des Winkeldecodervorgangs und des Filtervorgangs zu empfangen.
WLAN-Empfänger nach Anspruch 10 oder 11, wobei der Barker-Matched-Filterschaltkreis, der Demodulatorschaltkreis, der Winkeldecoderschaltkreis, der Schleifenfilter-Schaltkreis und der erste numerisch gesteuerte Oszillatorschaltkreis angeordnet sind, eine zeichenbasierte Rückkopplungsschleife zu bilden.
WLAN-Empfänger nach einem der Ansprüche 3 bis 9, zusätzlich mit einem CCK-(complementary code keying)-Decoderschaltkreis (510), einem Barker-Matched-Filterschaltkreis (520) und einem Multiplexer (530), wobei der CCK(complementary code keying) Decoderschaltkreis und der Barker-Matched-Filterschaltkreis über den Multiplexerschaltkreis mit dem Winkeldecoderschaltkreis verbunden sind.
WLAN-Empfänger nach Anspruch 13, wobei der Winkeldecoderschaltkreis und der Schleifenfilter-Schaltkreis angeordnet sind, ein Start- und Stoppsignal von der Steuereinheit für das Starten und Stoppen des Winkeldecodervorgangs und des Filtervorgangs zu empfangen.
WLAN-Empfänger nach Anspruch 14, wobei der CCK-Decoderschaltkreis, der Barker-Matched-Filterschaltkreis, der Multiplexer, der Winkeldecoderschaltkreis, der Schleifenfilter-Schaltkreis und der zweite numerisch gesteuerte Oszillatorschaltkreis angeordnet sind, eine zeichenbasierte Rückkopplungsschleife zu bilden.
WLAN-Empfänger nach einem der Ansprüche 1 bis 15, wobei die Steuereinheit eine finite Zustandsmaschine ist.
WLAN-Empfänger nach einem der Ansprüche 1 bis 16, wobei die Frequenzfehlerkorrektureinheit und die Phasenfehlerkorrektureinheit angeordnet sind, sequenziell zu arbeiten.
WLAN-Empfänger nach einem der Ansprüche 1 bis 17, wobei die Frequenzfehlerkorrektureinheit und die Phasenfehlerkorrektureinheit angeordnet sind, zusätzlich eine parallele Nachverarbeitung des Frequenzfehlerkorrekturvorgangs und/oder des Phasenfehlerkorrekturvorgangs durchzuführen.
WLAN(drahtloses lokales Netzwerk) -Empfänger (100) mit einer digitalen Synchronisationseinheit (130), die Synchronisationseinheit mit: einer Frequenzfehlerkorrektureinheit (400), konfiguriert, um einen Frequenzfehlerkorrekturvorgang durchzuführen; einer Phasenfehlerkorrektureinheit (500), konfiguriert, um einen Phasenfehlerkorrekturvorgang durchzuführen; einem Winkeldecoderschaltkreis (320), konfiguriert, um einen Winkeldecodervorgang in einem von mindestens zwei Moden durchzuführen, wobei ein erster der mindestens zwei Moden ein Frequenzfehlerkorrekturmodus für den Gebrauch des Winkeldecoderschaltkreis in dem Frequenzfehlerkorrekturvorgang ist, und ein zweiter der mindestens zwei Moden ein Phasenfehlerkorrekturmodus für den Gebrauch des Winkeldecoderschaltkreises in dem Phasenfehlerkorrekturvorgang ist; einem ersten numerisch gesteuerten Oszillatorschaltkreis (340), konfiguriert, um ein erstes Signal von dem Filterschaltkreis umzuwandeln; einem zweiten numerisch gesteuerten Oszillatorschaltkreis (350), konfiguriert, um ein zweites Signal von dem Filterschaltkreis umzuwandeln; und einer Steuereinheit (330), verbunden mit dem Winkeldecoderschaltkreis, um einen der mindestens zwei Moden auszuwählen.
Integrierter Schaltkreischip für den Gebrauch in einem Datenkommunikationsempfänger für einen WLAN, der Chip mit einem digitalen Synchronisationsschaltkreis, der Synchronisationsschaltkreis mit: einer Frequenzfehlerkorrektureinheit (400), konfiguriert, um einen Frequenzfehlerkorrekturvorgang durchzuführen; einer Phasenfehlerkorrektureinheit (500), konfiguriert, um einen Phasenfehlerkorrekturvorgang durchzuführen; einem Filterschaltkreis (310), der geeignet ist, einen von mindestens zwei verschiedenen Filtertransferfunktionen zu verwenden, wobei eine erste der mindestens zwei verschiedenen Filtertransferfunktionen eine Frequenzfehlerkorrektur-Filtertransferfunktion für den Gebrauch in dem Frequenzfehlerkorrekturvorgang ist, und eine zweite der mindestens zwei verschiedenen Filtertransferfunktionen eine Phasenfehlerkorrektur-Filtertransferfunktion für den Gebrauch in dem Phasenfehlerkorrekturvorgang ist; einem ersten numerisch gesteuerten Oszillatorschaltkreis (340), konfiguriert, um ein erstes Signal von dem Filterschaltkreis umzuwandeln; einem zweiten numerisch gesteuerten Oszillatorschaltkreis (350), konfiguriert, um ein zweites Signal von dem Filterschaltkreis umzuwandeln; und einer Steuereinheit (330), verbunden mit dem Filterschaltkreis, um eine der mindestens zwei verschiedenen Filtertransferfunktionen auszuwählen.
Verfahren für das Betreiben einer digitalen Synchronisationseinheit in einem Datenkommunikationsempfänger, das Verfahren mit: dem Durchführen eines Frequenzfehlerkorrekturvorgangs für das Korrigieren von Frequenzfehlern; dem Durchführen eines Phasenfehlerkorrekturvorgangs für das Korrigieren von Phasenfehlern; dem Durchführen eines Filtervorgangs mit dem Verwenden einer von mindestens zwei verschiedenen Filtertransferfunktionen, wobei eine erste der mindestens zwei verschiedenen Filtertransferfunktionen eine Frequenzfehlerkorrektur-Filtertransferfunktion für den Gebrauch in dem Frequenzfehlerkorrekturvorgang ist, und eine zweite der mindestens zwei verschiedenen Filtertransfertunktionen eine Phasenfehlerkorrektur-Filtertransferfunktion für den Gebrauch in dem Phasenfehlerkorrekturvorgang ist; dem Durchführen einer Umwandlung eines ersten Signals, das aus dem Filtervorgang resultiert, mittels eines ersten numerisch gesteuerten Oszillatorschaltkreises; dem Durchführen einer Umwandlung eines zweiten Signals, das aus dem Filtervorgang resultiert, mittels eines zweiten numerisch gesteuerten Oszillatorschaltkreises; und dem Durchführen eines Steuervorgangs in dem Filtervorgang mit dem Auswählen einer der mindestens zwei verschiedenen Filtertransferfunktionen.
Verfahren nach Anspruch 21, wobei das erste Signal aus dem Durchführen des Filtervorgangs unter der Verwendung der Frequenzfehlerkorrektur-Filtertransferfunktion resultiert; und das zweite Signal aus dem Durchführen des Filtervorgangs unter der Verwendung der Phasenfehlerkorrektur-Filtertransferfunktion resultiert.
Verfahren nach Anspruch 21 oder 22, wobei der Filtervorgang ein Schleifenfiltervorgang ist und die erste Filtertransferfunktion eine 1.-Ordnung-Tiefpassfilterfunktion und eine Akkumulatorfunktion umfasst und die zweite Filtertransferfunktion eine Frequenzoffsetkompensationsfunktion umfasst.
Verfahren nach Anspruch 21 oder 22, wobei der Filtervorgang ein Schleifenfiltervorgang ist und die erste Filtertransferfunktion eine 2.-Ordnung- Tiefpassfilterfunktion umfasst und die zweite Filtertransferfunktion eine Frequenzoffsetkompensationsfunktion umfasst.
Verfahren nach einem der Ansprüche 21 bis 24, zusätzlich mit dem Durchführen eines Winkeldecodervorgangs in einem von mindestens zwei Moden, wobei ein erster der mindestens zwei Moden ein Frequenzfehlerkorrekturmodus für den Gebrauch des Winkeldecodervorgangs in dem Frequenzfehlerkorrekturvorgang ist, und ein zweiter der mindestens zwei Moden ein Phasenfehlerkorrekturmodus für den Gebrauch des Winkeldecodervorgangs in dem Phasenfehlerkorrekturvorgang ist, und wobei der Steuervorgang des Weiteren das Auswählen von einem der mindestens zwei Moden umfasst.
Verfahren nach Anspruch 25, wobei Signale, die von dem Winkeldecodervorgang empfangen werden, komplexe BPSK-(binary phase shift keying) oder QPSK-(quadrature phase shift keying)-modulierte Eingangssignale sind.
Verfahren nach Anspruch 25 oder 26, wobei der Winkeldecodervorgang des Weiteren ein Signal liefert, das einer Phasenschätzung entspricht, die proportional zu einem Frequenzoffset der empfangenen Signale ist, wenn der Frequenzfehlerkorrekturmodus ausgewählt ist, und ein Signal liefert, das einer Schätzung für einen Phasenoffset entspricht relativ zu einem Konstellationsdiagramm der empfangenen Signale, wenn der Phasenfehlerkorrekturmodus ausgewählt ist.
Verfahren nach einem der Ansprüche 25 bis 27, wobei das Signal, das von dem Winkeldecodervorgang geliefert wird, von dem Schleifenfiltervorgang weiterverarbeitet wird.
Verfahren nach Anspruch 28, wobei der Schleifenfiltervorgang des Weiteren ein Signal liefert, das einer gefilterten Schätzung für den Frequenzoffset entspricht, wenn die Frequenzfehlerkorrektur-Filtertransferfunktion ausgewählt ist, und ein Signal ausgibt, das einer gefilterten Schätzung für den Phasenoffset entspricht, wenn die Phasenfehlerkorrektur-Filtertransferfunktion ausgewählt ist.