-
HINTERGRUND DER ERFINDUNG
-
Gebiet der Erfindung
-
Die
vorliegende Erfindung bezieht sich auf Trägerphasenauswertungsschleifen
oder Carrier-Tracking-Loops (CTLs), insbesondere auf Trägerphasenauswertungsschleifen
zur Anwendung in Direktsequenz-Frequenzspreiz- oder DSSS-Systemen
(DSSS = Direct Sequence Spread Spectrum).
-
Beschreibung der verwandten
Technik
-
Die Übertragung
digitaler Daten von einem Sender zu einem Empfänger erfordert eine Reihe digitaler Signalverarbeitungsverfahren,
damit die Daten von dem Sender übertragen
und erfolgreich von dem Empfänger
rekonstruiert beziehungsweise erfasst werden können. Bei digitalen drahtlosen
Telefonsystemen kommuniziert beispielsweise ein drahtloser (schnurloser)
Handapparat über
digitale Funksignale mit einer Basiseinheit, welche typischerweise über eine
Standardtelefonleitung mit einem externen Fernsprechnetz verbunden ist.
Jeder Handapparat und die Basis umfassen ein Sende-/Empfangsgerät mit einem
Sender und einem Empfänger.
Bei einem derartigen System kann ein Benutzer den drahtlosen Handapparat
verwenden, um ein Telefongespräch
mit einem anderen Benutzer über
die Basiseinheit und das Fernsprechnetz zu führen.
-
Drahtlose
Telefonsysteme mit mehreren Leitungen sind in verschiedenen Situationen
in Gebrauch, beispielsweise in Firmen mit vielen Telefonnutzern.
Bei derartigen Systemen wird eine Basiseinheit eingesetzt, welche
mit bis zu N Handapparaten in Echtzeit kommuniziert, typischerweise über digitale
Kommunikationsverfahren, wie beispielsweise Zeitmultiplex- oder
TDM-Verfahren mit Frequenzspreizung, zum Beispiel das TDMA-Verfahren
(TDMA, Time Division Multiple Access oder Vielfachzugriff im Zeitmultiplex).
Bei einem Frequenzspreizsystem werden nach der so genannten Shannon-Theorie Bandbreiten-Ressourcen
gegen Leistungsgewinne eingetauscht. Zu den Vorteilen eines Frequenzspreizsystems
gehören
niedrigere Leistungsspektraldichte, verbesserte Schmalband-Störunterdrückung, eingebaute
selektive Adressierfähigkeit
(mit Codewahl) und Eigenkanal-Mehrfachzugriffsfähigkeit.
Bei Frequenzspreizsystemen wird eine Reihe von Verfahren eingesetzt,
darunter das Direktsequenz- oder Direct-Sequence-Verfahren (DS-Verfahren),
das Frequenzsprungverfahren (FH-Verfahren), das dynamische Wellenlängenänderungsverfahren
(Chirp-Verfahren) sowie DS-FH-Hybridverfahren.
DS-Frequenzspreizsysteme werden bisweilen auch DSSS-Systeme genannt.
-
In
einem TDMA-System findet ein einzelner HF-Kanal Anwendung, und jeder
Handapparat sendet und empfängt
in dafür
vorgesehenen Zeitscheiben oder Zeitschlitzen innerhalb eines Gesamt-TDMA-Zyklus
oder -Zeitraums Datenpakete mit Audiodaten und Datenpakete ohne
Audiodaten. Andere Kommunikationsverfahren umfassen das Frequenzmultiplexverfahren
(Frequency Division Multiple Access, FDMA), das Codemultiplexverfahren
(Code Division Multiple Access, CDMA) und Kombinationen aus beiden
Verfahren. Verwendung finden verschiedene Modulationsverfahren,
wie beispielsweise trägerlose
Amplituden-/Phasenmodulation (Carrierless Amplitude/Phase Modulation,
CAP) und Quadraturamplitudenmodulation (Quadrature Amplitude Modulation,
QAM).
-
Digitale
Daten werden typischerweise als modulierte Signale über ein Übertragungsmedium,
beispielsweise den HF-Kanal, gesendet. (Zu anderen zur digitalen
Kommunikation häufig
verwendeten Übertragungsmedien
gehören
ADSL-Systeme (Asymmetric Digital Subscriber Loop) oder Kabelmodemsysteme.)
Die digitalen Daten werden in Form eines Stroms binärer Daten
(Bits) zunächst
auf einen Strom von Symbolen abgebildet, die jeweils Mehrfachbits
darstellen können.
Eine Konstellation ist der Satz aller möglichen Symbole für ein gegebenes
Zeichengebungsverfahren. Symbole können aus einem Satz realer
Amplitudenpegel, wie beispielsweise bei der Pulsamplitudenmodulation
(PAM), oder aus einem Satz von Punkten auf einem Kreis in der Gauß'schen Zahlenebene,
wie beispielsweise bei der Quadratur-Phasenumtastung (Quadrature
Phase Shift Keying, QPSK: 4 Punkte auf einem Kreis, um 90 Grad in
der Phase getrennt), oder aus einer Anordnung von Punkten bei verschiedenen
Amplituden und Phasen auf der Gauß'schen Zahlenebene, wie beispielsweise bei
der Quadraturamplitudenmodulation (QAM), bestehen. Bitsätze werden
auf Symbole über
eine Verweistabelle (z. B. ein ROM) abgebildet. Die Anzahl der Symbole
in einer Zeichengebungskonstellation hängt vom Kodierverfahren ab.
Beispielsweise stellt jedes QPSK-Symbol 2 Bits des Eingangsdatenstroms
dar, wobei die 4 Symbole l + j, 1 – j, –1 + j, –1 – j jeweils die Bitmuster 00,
01, 10 beziehungsweise 11 darstellen. Der reale Anteil derartiger
komplexer digitaler Symbole wird als phasenrichtige oder „I"-Daten und der imaginäre Anteil
als Quadratur- oder „Q"-Daten bezeichnet,
mit IQ-Paaren als Ergebnis.
-
Um
einen gegebenen Eingangsdatenwert in ein komplexes Datensystem zu übertragen,
wird der zu übertragende
Eingangsdatenwert auf ein Symbolpaar oder Koordinatenpaar I,Q eines entsprechenden
Konstellationspunktes in einer komplexen Signalkonstellation mit
den realen und imaginären
Achsen I und Q abgebildet. Diese IQ-Symbole, welche den ursprünglichen
Datenwert darstellen, werden dann als Teil der Datenpakete durch
einen modulierten Kanal übertragen.
Ein Empfänger
kann die IQ-Paare rekonstruieren und daraus den Konstellationsort
bestimmen und eine Rückabbildung
durchführen,
um den ursprünglichen
Eingangsdatenwert oder einen bestmöglichen Annäherungswert an diesen zu liefern.
-
Bei
einem Frequenzspreizsystem vom DSSS-Typ wird jedes Symbol durch
eine Kette von „Subsymbolen" oder „Chips" übertragen, welche typischerweise
durch Multiplikation des Symbols (bei dem es sich bei manchen Verfahren
entweder um 1 oder –1
handeln kann) mit einer binären
Zeichenkette mit einer PRN-Nummer und einer bestimmten Länge (Anzahl
der Subsymbole C) abgeleitet wird. Derartige Systeme sind somit durch
eine Chiprate gekennzeichnet, welche von der Symbolrate abhängig ist.
Im Allgemeinen können
Frequenzspreizsysteme auch für
die Übertragung
beliebiger digitaler Daten verwendet werden, egal ob sie in komplexem
Format vorliegen oder nicht und ob es sich um ein TDMA-System handelt
oder nicht.
-
Somit
stellt bei einem DSSS-System ein Signal eine Reihe aufeinanderfolgender
Symbole dar, und zwar mittels einer Reihe aufeinanderfolgender „Chips". Ein empfangenes
Signal wird abgetastet, um Samples zu erhalten. Samples stellen
somit ein Signal dar, welches selbst Chips darstellt, die wiederum
Symbole darstellen.
-
Die
Empfängerseite
eines Sende-/Empfangsgeräts
tastet ein empfangenes Signal mit einem Analog-Digital-Umsetzer
(ADU) ab, welcher das Signal darstellende Samples liefert, wobei
das Signal wiederum Symbole darstellt. Die Senderseite eines Sende-/Empfangsgeräts wandelt
mit einem Digital-Analog-Umsetzer (DAU)
Symbole in analoge Samples um, welche ein Signal darstellen.
-
Wie
oben erwähnt,
werden für
die Übertragung
digitaler Daten eine Reihe von digitalen Signalverarbeitungsverfahren
benötigt,
damit die Daten durch den Sender (z. B. den Sender des Sende-/Empfangsgeräts der Basiseinheit) übertragen
und durch den Empfänger
(z. B. den Empfänger
des Sende-/Empfangsgeräts eines
gegebenen Handapparats) erfolgreich rekonstruiert werden können. Beispielsweise
wird auf der Empfängerseite
der Datenübertragung
bei einem digitalen drahtlosen Telefonsystem mit Frequenzspreizung
eine Vielzahl von Funktionen eingesetzt, um Daten von einem übertragenen
HF-Signal zu rekonstruieren. Zu diesen Funktionen können Taktrekonstruktion
zur Symbolsynchronisierung, Trägerrekonstruktion
(Frequenzdemodulation) und Verstärkung
gehören.
Somit umfasst der Empfänger
unter anderem eine Schleife zur automatischen Verstärkungsregelung
(AVR), eine Trägerphasenauswertungsschleife
(CTL) und eine Taktungsschleife für jede Verknüpfung.
-
Taktrekonstruktion
ist der Vorgang, bei dem die Empfängeruhr (Zeitbasis) mit der
Senderuhr synchronisiert wird. Dadurch kann das empfangene Signal
zum optimalen Zeitpunkt abgetastet werden, um die Möglichkeit
eines Zeitscheibenfehlers zu verringern, der mit einer entscheidungsgeführten Verarbeitung
empfangener Symbolwerte zusammenhängt. Bei einigen Empfängern wird
das empfangene Signal mit einem Vielfachen der Symbol- oder Chiprate
des Senders abgetastet. Beispielsweise tasten manche Empfänger das
empfangene Sig nal mit der doppelten Symbol- oder Chiprate des Senders
ab. In jedem Fall muss der Abtasttakt des Empfängers mit dem Symboltakt des
Senders synchronisiert werden. Trägerrekonstruktion ist der Vorgang,
bei dem ein empfangenes HF-Signal,
nachdem es einer Frequenzverschiebung hin zu einem niedrigeren Zwischendurchlassbereich
unterzogen wurde, eine Frequenzverschiebung hin zum Basisband erfährt, damit
die Informationen über
das Modulationsfrequenzband rekonstruiert werden können. Mit
der AVR wird die Signalstärke
nachgeführt
und die Verstärkung
eingestellt, beispielsweise um dazu beizutragen, die Auswirkungen
von Störungen
des Übertragungskanals
auf das empfangene Signal auszugleichen. Zusammen mit anderen Ausgleichsverfahren
kann die AVR dazu beitragen, durch Übertragungskanalstörungen verursachte
Symbolinterferenzen (Intersymbol Interference, ISI) zu beseitigen.
Symbolinterferenzen bewirken, dass der Wert eines gegebenen Symbols
durch die Werte vorhergehender und folgender Symbole verzerrt wird.
Diese und verwandte Funktionen sowie verwandte Modulationsverfahren
und -systeme sind im Einzelnen in Edward A. Lee&David G. Messerschmitt, Digital Communication,
2. Ausg. (Boston: Kluwer Academic Publishers, 1994) besprochen.
Ein Beispiel eines Mehrweg-CDMA-Empfängers mit
Trägerrekonstruktion
ist außerdem
in
WO99/59259 beschrieben.
-
Bei
einem Burst-Mode- oder TDMA-Kommunikationssystem, wie dem TDMA-basierten
drahtlosen Telefonsystem mit mehreren Leitungen, ist eine schnelle
Erfassung der Trägerschleifen
vonnöten,
um die verfügbare
Bandbreite effektiv zu nutzen. Beispielsweise kann in einem TDMA-basierten
digitalen drahtlosen Telefonsystem mit mehreren Leitungen eine TDMA-Audiopaketstruktur,
wie die in 2 veranschaulichte Struktur 200,
verwendet werden, bei dem eine Basiseinheit mit einem Sende-/Empfangsgerät sequentiell über den
Zeitraum Td mit einer Schutzzeit Tg zwischen den Paketübertragungen
an verschiedene Handapparate sendet und von diesen empfängt. Die
Schutzzeit wird eingerichtet, damit die Sender herunterfahren und
die Empfänger
hochfahren können.
Die Empfänger
müssen
für jedes
Paket synchronisieren. Beim Synchronisieren sind die Daten unsicher,
so dass die Wirksamkeit der Systembandbreite verringert ist, weil
Zeit für
die Synchronisierung des Systems verwendet wird. Daher ist es wichtig,
diese Synchronisierungszeit zu minimieren oder zu reduzieren, d.
h. eine schnellere Erfassung der Trägerschleifen zu ermöglichen.
-
Somit
ist es bei einem drahtlosen DSSS-Telefonsystem mit mehreren Leitungen,
wie es beispielsweise in
WO99/31817A beschrieben
ist, wie bei jedem anderen Frequenzspreizsystem wichtig, dass jedes
Sende-/Empfangsgerät
in dem System in der Lage ist, übertragene
Signale präzise
und schnell zu empfangen und insbesondere eine präzise und
schnelle Trägerphasenauswertung
zu ermöglichen.
Aus diesem Grund besteht ein Bedarf an verbesserten Verfahren zur
Trägerphasenauswertung
in Kommunikationssystemen mit Frequenzspreizung und somit an verbesserten
Trägerphasenauswertungsschleifen
und verbesserten Trägerphasenauswertungsverfahren.
-
ZUSAMMENFASSUNG
-
Die
Erfindung bezieht sich auf einen Empfänger zum Empfangen eines Frequenzspreizsignals,
welches von einem Sender kommende Symboldaten darstellt, wobei es
sich bei dem Frequenzspreizsignal um ein Direktsequenz-Frequenzspreizsignal
(DSSS-Signal) handelt, welches eine Reihe Symbole darstel lender Chips
darstellt, wobei der Empfänger
Folgendes umfasst:
- (a) einen Derotator (403),
welcher das Frequenzspreizsignal gemäß einem gegenläufigen Signal
derotiert, um ein phasenkorrigiertes Signal zu liefern,
- (b) einen Korrelator (404), welcher das phasenkorrigierte
Signal empfängt
und basierend auf dem phasenkorrigierten Signal Ausgangssymboldaten
liefert,
- (c) eine Schätzvorrichtung
(405) für
Phasenfehler der Trägerphasenauswertungsschleife
(Carrier Tracking Loop, CTL), welche die Ausgangssymboldaten empfängt und
ein CTL-Phasenfehlersignal
als Antwort auf eine Drehung des Frequenzspreizsignals erzeugt,
und
- (d) eine Trägerphasenauswertungsschleife
(430), welche basierend auf dem CTL-Phasenfehlersignal
das gegenläufige
Signal erzeugt.
-
In
diesem Fall umfasst die Trägerphasenauswertungsschleife
(430) eine mit einem ganzzahligen Vielfachen einer Symbolrate
arbeitende Fehleraktualisierungsschaltung (431), einen
mit einem ganzzahligen Vielfachen einer Chiprate arbeitenden Schleifenfilter
(432) und einen mit einem ganzzahligen Vielfachen der Chiprate
arbeitenden numerisch gesteuerten Oszillator (NGO) (433),
wobei der durch die CTL-Phasenfehlerschätzvorrichtung
erzeugte CTL-Phasenfehler mit dem ganzzahligen Vielfachen der Symbolrate
berechnet und in der Trägerphasenauswertungsschleife
als Schrittfehler angewendet wird, welcher zu Beginn jeder Spreizsequenz
eingeführt
wird.
-
Dieser
Empfänger
ist in einem drahtlosen Telefonsystem anwendbar, welches ein Basis-Sende-/Empfangsgerät mit einem
Basisempfänger
und einer Vielzahl drahtloser Handapparate umfasst. Jeder Handapparat
umfasst einen Handapparatempfänger,
um über
das Basis-Sende-/Empfangsgerät
eine DSSS-Verknüpfung über einen
gemeinsamen Kanal mit der Basiseinheit herzustellen.
-
KURZBESCHREIBUNG DER ZEICHNUNGEN
-
1 zeigt
ein Blockdiagramm eines digitalen drahtlosen TDMA-Telefonsystems
mit mehreren Leitungen, gemäß einer
Ausgestaltung der vorliegenden Erfindung.
-
2 zeigt
die in dem digitalen drahtlosen Telefonsystem von 1 verwendete
TDMA-Audiopaketstruktur in schematischer Darstellung, gemäß einer
Ausgestaltung der vorliegenden Erfindung.
-
3 zeigt
ein Blockdiagramm, welches einen DSSS-Modulator und Systemabtastraten veranschaulicht,
die in den Sendern des Systems von 1 verwendet
werden.
-
4 zeigt
ein Blockdiagramm, welches einen DSSS-Modulator der Empfänger von 1 veranschaulicht,
gemäß einer
Ausgestaltung der vorliegenden Erfindung.
-
5 zeigt
ein Blockdiagramm, welches den die Trägerphasenauswertungsschleife
(Carrier Tracking Loop, CTL) betreffenden Teil der DSSS-Modulatorarchitektur
von 4 veranschaulicht.
-
6 zeigt
ein Blockdiagramm, welches die Trägerphasenauswertungsschleife
von 5 detaillierter veranschaulicht.
-
7 zeigt
ein Zeitablaufdiagramm, welches den Zeitablaufzusammenhang zwischen
den verschiedenen Samples der Demodulatorarchitektur von 4 veranschaulicht.
-
BESCHREIBUNG DER BEVORZUGTEN
AUSGESTALTUNG
-
In
der vorliegenden Erfindung wird der Fehler einer entscheidungsgeführten Trägerphasenauswertungsschleife
(Carrier Tracking Loop, CTL) im Demodulator des Empfängers verwendet,
um den Chipratenoszillator während
einer Chipperiode und nicht während
der gesamten Symbolperiode zu aktualisieren. Dadurch wird die Wahrscheinlichkeit
einer gültigen
Korrelation während
der nächsten
Symbolperiode erhöht,
da der numerisch gesteuerte Oszillator (NGO) der Trägerphasenauswertungsschleife
während
der Korrelationsperiode nicht die Phase oder Frequenz ändert; stattdessen
erfolgen Änderungen
des numerisch gesteuerten Oszillators zwischen den Korrelationen.
-
Unter
Bezugnahme auf 1 wird ein Blockdiagramm eines
digitalen drahtlosen TDMA-Telefonsystems 100 mit mehreren
Leitungen und Frequenzspreizung gezeigt, gemäß einer Ausgestaltung der vorliegenden
Erfindung. Das TDMA-System 100 umfasst eine Basiseinheit 110,
welche eine Empfängereinheit 112 und eine
Sendereinheit 111 aufweist und über die Telefonleitung(en) 115 an
das externe Fernsprechnetz 116 gekoppelt ist. Das System 100 umfasst
ferner N drahtlose Handapparate 1201 , 1202 , ..., 120N .
Diese umfassen jeweils eine Sender- und Empfängereinheit (Sende-/Empfangsgerät), wie beispielsweise
den Sender 121 und den Empfänger 122 des Handapparats 1201 . Bei einer Ausgestaltung umfasst die
Empfängereinheit 112 N
separate Empfänger
und die Sendereinheit 111 umfasst N separate Sender, so
dass die Empfänger- und Sendereinheiten 112 und 111 N
gesamte Sende-/Empfangsgeräte ergeben,
von denen jeweils eines für
jedes der N drahtlosen Handapparate vorgesehen ist. Zu jedem beliebigen
gegebenen Zeitpunkt sind M Handapparate (0 ≤ M ≤ N) in Betrieb oder aktiv (d.
h. es wird mit denselben ein Telefongespräch geführt). In einer Ausgestaltung
wird für
das System 100 ein digitales TDMA-Verfahren eingesetzt,
bei dem jeder aktive Handapparat nur in seiner eigenen „Zeitscheibe" oder in seinem eigenen
Zeitschlitz Daten sendet oder empfängt. Das System 100 sieht
somit ein drahtloses Netz zwischen der Basisstation 110 und
jedem Handapparat 120i (1 ≤ i ≤ N) vor.
-
Bei
dem System 100 wird zur Fehlerverringerung vorzugsweise
Blockfehlercodierung verwendet. In einer Ausgestaltung werden in
einer Zeitscheibe digital komprimierte Audiopakete (wie beispielsweise
ADPCM-Samples (ADPCM = Adaptive Differential-Puls-Code-Modulation)) übertragen,
zum Beispiel gemäß Empfehlung
ITU-T G.721 oder G.727 mit einem Blockcode. Dadurch können beispielsweise
16 ADPCM-Samples pro Audiopaket übertragen
werden. Blockcodes und ADPCM werden wegen ihrer geringen Latenzzeit
bevorzugt, die es ermöglicht,
dass das drahtlose Telefon das Verhalten eines standardmäßigen Schnurtelefons
imitiert. Bei Kanalcodes, wie Faltungscodes oder Turbocodes, oder
bei stärkerer
Quellcodierung, wie LPC (Linear Predictive Coding), Transformcodierung
oder Formantcodierung, entsteht eine längere Verzögerung, weshalb das System
weniger dem gleichwertigen Schnurtelefon entspricht. Bei den Empfängern 112, 122 der
Basis einheit und der Handapparate wird eine Demodulatorarchitektur
eingesetzt, wie sie im Folgenden detaillierter unter Bezugnahme
auf 4–6 beschrieben
wird und die eine verbesserte Erfassung der Trägerschleifen ermöglicht.
-
Unter
Bezugnahme auf 2 wird eine schematische Darstellung
der in dem digitalen drahtlosen Telefonsystem 100 von 1 verwendeten
TDMA-Audiopaketstruktur 200 gezeigt, gemäß einer
Ausgestaltung der vorliegenden Erfindung. Die Struktur 200 weist
ein digitales Datenfeld 210 von 2 ms (Td) auf, welches
acht Audiopakete, wie beispielsweise das Audiopaket 220,
umfasst. Bei jedem Audiopaket handelt es sich um einen Satz von
Audiodaten, die entweder von der Basiseinheit zu einem gegebenen
Handapparat oder von einem gegebenen Handapparat zu der Basiseinheit
gesendet werden, und zwar in einer gegebenen Zeitscheibe innerhalb
eines übergeordneten „Zeitraum"-Plans, in dem keine
anderen Handapparate Daten über
den Datenkanal des Systems empfangen oder senden. Jedes Paket ist
mit Ti oder Ri bezeichnet, um anzuzeigen, ob es durch die Basiseinheit 110 an
einen gegebenen Handapparat 120 gesendet oder durch die
Basiseinheit 110 von einem gegebenen Handapparat 120 empfangen
wird.
-
In
der vorliegenden Erfindung werden in dem 2 msec andauernden TDMA-Feldzyklus
Sprachdaten in Paketen ausgetauscht, welche 16 Samples mit Sprachdaten
enthalten. In einer Betriebsart des Systems 100 sind diese
Samples 4-Bit-ADPCM-Samples
nach ITU-T G.721 oder G.727 (d. h. ein ADPCM-Signal von 32 kbps).
Indem zu 3- oder 2-Bit-ADPCM-Samples nach G.727 (ADPCM-Signale von
24 bzw. 16 kbps) gewechselt wird, werden in jedem Paket zusätzliche
16 bzw. 32 Bits für
die Codierung frei.
-
In
einer Ausgestaltung handelt es sich bei dem TDMA-Telefonsystem um ein QPSK-DSSS-System, bei
welchem für
die Sender 111, 121 DSSS-Modulatoren und für die Empfänger 112, 122 DSSS-Demodulatoren
eingesetzt werden. Unter Bezugnahme auf 3 wird ein
Blockdiagramm gezeigt, welches einen DSSS-Modulator 300 und
die in den Sendern 111, 121 des TDMA-Systems 100 von 1 verwendeten
Systemabtastraten veranschaulicht. Der DSSS-Modulator 300 umfasst
eine Datenquelle 321, eine Symbolerzeugungsvorrichtung 322,
eine Chiperzeugungsvorrichtung 323 und einen Pulsformungsfilter 324.
In Bezug auf die Symbolrate Fs entsprechen die Daten- und Abtastraten
den in 3 gezeigten. Die Datenquelle 321 liefert Daten
mit der doppelten Symbolrate oder 2Fs, und die Symbolerzeugungsvorrichtung 322 liefert
I- und Q-Symbolpaare
jeweils mit der Symbolrate Fs. Die Chiperzeugungsvorrichtung 323 multipliziert
jede Ausgabe der Symbolerzeugungsvorrichtung 322 mit einer
PN-Sequenz von der Länge
n. Somit wird jedes Symbol über
eine Folge von n „Subsymbolen" oder „Chips" übertragen. Infolgedessen werden
für jedes
Symbol mit einer Rate von nFs n Chips erzeugt. Der Pulsformungsfilter
(PFF) 324 füllt
die Datenchips mit Nullen auf und erzeugt ein Signal mit 2 Samples
pro Chip oder 2n Samples pro Symbol, d. h. mit einer Rate von 2nFs.
Somit wird ein Analog-Analog-HF-Signal übertragen, welches die Chips
darstellt. Auf diese Weise stellt in einem System vom DSSS-Typ ein
Signal mittels einer Reihe aufeinanderfolgender Chips eine Reihe
aufeinanderfolgender Symbole dar.
-
Auf
der Empfängerseite
wird ein empfangenes Signal abgetastet, um Samples zu erhalten.
Diese Samples stellen ein Signal dar, welches Chips darstellt, die
wiederum Symbole darstellen.
-
Unter
Bezugnahme auf 4 wird ein Blockdiagramm gezeigt,
welches einen DSSS-Demodulator 400 eines Empfängers des
TDMA-Systems 100 von 1 veranschaulicht,
gemäß einer
Ausgestaltung der vorliegenden Erfindung. Der Demodulator 400 kann
Teil eines Empfängers 122 eines
Handapparats oder eines Empfängers 112 der
Basiseinheit 110 sein. Der Demodulator 400 umfasst
die HF-Schalttechnik 410 zum Empfang des HF-Signals gemäß der von
dem DAU 406 und der AVR-Schleife 440 kommenden
AVR-Rückkopplung sowie
zur Versorgung des ADU 401 mit einem in der Nähe des Basisbands
befindlichen Signal. Der ADU 401 tastet das in der Nähe des Basisbands
befindliche Signal mit einem festen Takt ab, der mit der doppelten
Chiprate daran angelegt wird, und liefert somit ein DSSS-Eingangssignal.
Dieses Signal wird an einen Interpolations-/Taktrekonstruktionsmechanismus 402 angelegt,
der seinen Fehler aus den an dem Parallelkorrelator vorbeiströmenden Daten
ableitet. Der Ausgang der Interpolations-/Taktrekonstruktionseinheit 402 ist
das in der Nähe
des Basisbands befindliche DSSS-Signal, welches mit der Frequenzdifferenz
zwischen der tatsächlichen HF-Trägerfrequenz
und den Frequenzen des Oszillators in dem Empfänger (die für die Steuerung der Demodulation
verwendet werden) auf der Gauß'schen Ebene rotiert.
Das Signal wird an den Derotator 403 angelegt, der das
rotierende in der Nähe
des Basisbands befindliche Signal mit einer Drehung der entgegengesetzten Phase
gemäß eines
gegenläufigen
Signals multipliziert, welches durch die Trägerphasenauswertungsschleife (CTL) 430 (ein
gegenläufiges
Signal) berechnet wird, was zu einem am Basisband befindlichen Signal
ohne Drehung führt.
Das Rückkopplungssystem
der Trägerphasenauswertungsschleife 430 versucht
den Phasenfehler durch Erzeugung des gegenläufigen Signals in dem numerisch
gesteuerten Oszillator (NGO) 433 zu minimieren. Die Trägerphasen auswertungsschleife 430 erzeugt
dieses gegenläufige
Signal auf der Grundlage des von der Fehlerschätzvorrichtung 405 empfangenen
CTL-Phasenfehlers. Der Derotator 403 liefert somit einem
Korrelator, wie beispielsweise dem Parallelkorrelator 404,
ein phasenkorrigiertes Signal.
-
Der
Symbolstrom am Ausgang des Parallelkorrelators 404 wird
an ein Vorwärtsfehlerkorrektursystem (VFK-System)
(ohne Abbildung) angelegt. Die Erkennung des maximalen Korrelationsprodukts
(MAX KORR) hängt
von dem eingehenden Geräuschabstand,
dem Signalpegel und dem Träger-
und Taktungsoffset ab. Somit wird der Ausgang des Derotators 403 an
den Eingang des Parallelkorrelators 404 angelegt, welcher
mit der Symbolrate die Ausgangssymboldaten an die VFK-Schalttechnik
(ohne Abbildung) liefert und außerdem diese
Symboldaten und die Daten des maximalen Korrelationsprodukts (MAX
KORR) an die Fehlerschätzvorrichtungen 405 anlegt,
welche Fehlersignale für
die Träger-,
Taktungs- und AVR-Schleifen liefert (d. h. CTL-Phasenfehler-, Taktungsfehler-
und AVR-Fehlersignale),
wie offensichtlich ist, basierend auf dem Ausgang des Parallelkorrelators
(d. h. entweder die Symboldaten und/oder die MAX-KORR-Daten).
-
Es
ist offensichtlich, dass in Kommunikationssystemen zur Taktrekonstruktion üblicherweise
die Taktungsfehlerschätzung
eingesetzt wird. Herkömmliche
Verfahren zur Taktrekonstruktion umfassen ein Rückkopplungsregelsystem, mit
dem der Taktungsfehler auf der Basis des eingehenden Signals geschätzt, der
Fehler gefiltert und ein VCXO betrieben wird, um die Phase des lokal
erzeugten Takts einzustellen. Beispielsweise wird gelegentlich die
entscheidungsgeführte
Taktungsfehlerschätzung
eingesetzt, wobei nichtentscheidungsgeführte Verfahren verwendet werden,
wie z. B. der Gardner-Algorithmus in „A BPSK/QPSK Timing-Error
Detector for Sampled Receivers",
F. M. Gardner, IEEE Trans. an Comm., Mai 1986, S. 423–429. Auch
entscheidungsgeführte
Verfahren werden manchmal verwendet, wie z. B. der Algorithmus nach
Müller
und Mueller in „Timing
Recovery in Digital Synchronous Data Receivers", K. H. Mueller&M. Müller, IEEE Trans. an Comm., Mai
1976, S. 516–530.
-
In
der vorliegenden Erfindung verwenden die Fehlerschätzvorrichtungen 405 zur
Nachführung/Einstellung
der Taktungs-, Trägeroffset-
und AVR-Schleifen die aus dem Parallelkorrelator 404 erzeugten
Daten, um so den Empfang und die Rekonstruktion der Signale zu verbessern.
Insbesondere wird mit der Interpolations-/Taktrekonstruktionsvorrichtung 402 die
Abtastphase für
die Symbolsynchronisierung gemäß der Taktrückkopplung
von der Taktungsschleife 420 eingestellt; und der Derotator 403,
der das Signal und die Frequenz derotiert, verschiebt das Signal
gemäß der Trägerphasenrückkopplung
von der Trägerphasenschleife beziehungsweise
der Trägerphasenauswertungsschleife
(CTL) 430 hin zum Basisband. Somit liefert der Derotator 403 ein
phasenkorrigiertes Signal an den Parallelkorrelator 404.
Der Parallelkorrelator 404 liefert die Symboldaten und
die Daten des maximalen Korrelationsprodukts an die Fehlerschätzvorrichtungen 405,
wie im Folgenden noch detaillierter beschrieben wird; auf dieser
Grundlage stellen die Fehlerschätzvorrichtungen 405 die
Demodulationsparameter für
die Regelkreise 430, 420, 440 ein, um
die Signalerfassung zu verbessern. Die Taktungsschleife 420 wird
verwendet, um die Abtastsynchronisierung am Empfänger einzurichten, so dass
die Abtastung zum richtigen Zeitpunkt erfolgt.
-
Es
ist anzumerken, dass der durch die Trägerphasenauswertungsschleife 430 geregelte
Derotator 403 nicht nach dem Parallelkorrelator 404,
sondern vor dem Parallelkorrelator 404 platziert ist und
somit mit einem Vielfachen der Chiprate und nicht mit einem Vielfachen
der Symbolrate arbeitet. Dadurch wird vorteilhafterweise die Trägerphasenauswertung
verbessert. Das in der Trägerphasenauswertungsschleife
(CTL) 430 korrigierte (derotierte) Signal ist ein Signal
mit einer Rate von 2nFs (d. h. Chiprate), die CTL-Phasenfehler werden
jedoch mit der Symbolrate Fs erzeugt. Somit geht das von dem Derotator 403 gelieferte
derotierte Signal dem Parallelkorrelator 403 in dem Demodulator 400 eines
gegebenen Empfängers
voran.
-
Es
ist offensichtlich, dass eine schnelle Drehung (> 30 Grad pro PN-Sequenzperiode) in Bezug
auf die Länge
der PN-Sequenz die
Korrelation verschlechtert. Somit bewirkt der Demodulator nach der
vorliegenden Erfindung zwingend, dass alle durch die Trägerphasenauswertungsschleife
herbeigeführten
Derotierungen unmittelbar nach der Grenze zwischen den Symbolen
erfolgen, die nahe der Grenze zwischen den Korrelationen in dem
System ist. Dies bietet zwei Vorteile:
Die Drehung des Signals
in den Parallelkorrelator 404 wird zur Erzielung besserer
Korrelationen reduziert, und die von dem vorhergehenden Symbol stammende
CTL-Korrektur wird unmittelbar auf das nächste Symbol angewendet. Dagegen
erstreckt sich bei den herkömmlichen
Methoden die CTL-Korrektur
in den DSSS-Demodulatoren über
jede Symbolperiode.
-
Unter
Bezugnahme auf 5 wird ein Blockdiagramm gezeigt,
welches die DSSS-Demodulatorarchitektur 400 von 4 unter
dem Gesichtspunkt der Trägerphasenauswertungs schleife
veranschaulicht. Wie in 5 gezeigt, erfolgt die gesamte
Signalverarbeitung in den Komponenten links der gestrichelten Linie
mit einem Vielfachen der Chiprate 2nFs, während die Signalverarbeitung
in den Komponenten rechts der gestrichelten Linie mit einem Vielfachen
der Symbolrate Fs erfolgt. Das von dem ADU 401 empfangene
DSSS-Eingangssignal
wird an einen PFF 435 des Interpolations-/Taktrekonstruktionsblocks 402 angelegt,
dessen Ausgang an den Derotator 403 geliefert wird, welcher
wie zuvor gezeigt an den Eingang des Parallelkorrelators 404 gekoppelt
ist. Die für
die Schätzung
des CTL-Phasenfehlers verwendete Untereinheit 411 der Fehlerschätzvorrichtung 405 empfängt die
von dem Parallelkorrelator 404 ausgegebenen Symboldaten
und liefert ein CTL-Phasenfehlersignal an die Trägerphasenauswertungsschleife 430.
Wie gezeigt umfasst die Trägerphasenauswertungsschleife 430 eine
Fehleraktualisierungsschaltung 431, einen Schleifenfilter 432 und
einen numerisch gesteuerten Oszillator (NGO) 433. In der
Trägerphasenauswertungsschleife 430 arbeitet
die Fehleraktualisierungsschleife 431 mit der Symbolrate,
während
der Schleifenfilter 432 und der NGO 433 mit der
Chiprate arbeiten.
-
In
der vorliegenden Erfindung übernimmt
der Demodulator 400 den mit der Symbolrate berechneten CTL-Phasenfehler
und wendet ihn als Schrittfehler an, welcher zu Beginn jeder Spreizsequenz
eingeführt
wird. In einer Ausgestaltung führt
die Fehleraktualisierungsschaltung 431 dies aus, indem
sie die Register des Schleifenfilters 432 einmal pro Symbol
aktiviert, und zwar zu Beginn der Spreizsequenz unmittelbar nach
erfolgter Berechnung des vorhergehenden Fehlers. Hier ist anzumerken,
dass die Verstärkung
des Schleifenfilters 432 mit der Länge der PN-Sequenz skaliert
werden muss, da anstelle von 2n-Aktualisierungen eine Filteraktualisierung
erfolgt.
-
Unter
Bezugnahme auf 6 wird ein Blockdiagramm gezeigt,
welches die Trägerphasenauswertungsschleife 430 von 5 detaillierter
veranschaulicht. Insbesondere zeigt 6 den Schleifenfilter 432 und den
NGO 433 in detaillierterer Ansicht. Der Schleifenfilter 432 umfasst
die Rotatoren 601, 602, welche die Signale kp
beziehungsweise ki empfangen. Bei dem Schleifenfilter 432 handelt
es sich um einen standardmäßigen Filter
zweiter Ordnung, der kp mal dem Fehlersignal mit ki mal dem integrierten
Fehlersignal kombiniert. Die Konstanten kp, ki bestimmen die Schleifenstabilität und die
Konvergenzzeit und werden somit auf Werte initialisiert, die dazu
beitragen, dass die Schleife schnell erfassen kann und gleichzeitig
die Stabilität
aufrechterhalten wird. Ein Erhöhen
dieser Werte öffnet
die Bandbreite der Schleife, was eine schnelle Erfassung ermöglicht,
während
ein Verringern dieser Konstanten die Bandbreite reduziert, was wiederum
das Rauschen in der Schleife mindert. Sobald die Verriegelung erfolgt
ist, können
für die
Erfassung eine größere Bandbreite
und für
das Nachführen
eine niedrigere Bandbreite verwendet werden.
-
Der
Schleifenfilter 432 umfasst ferner einen Summator oder
Summierverstärker 613 sowie
einen Schleifenfilterintegrator 615 (Summierverstärker 611 und
Verzögerungseinheit 612,
wie gezeigt an die Rückkopplung
gekoppelt). Der NGO 433 umfasst einen NGO-Integrator 625 (Summierverstärker 621 und
Verzögerungseinheit 622)
sowie eine SIN-/COS-LUT-Einheit (LUT = Look-Up Table) 623,
welche das gegenläufige
Signal (Derotierungsregelsignal) an den Derotator 403 liefert.
-
Der
CTL-Phasenfehler wird auf einer Symbol-zu-Symbol-Basis erzeugt.
Das DSSS-System verwendet viele Chips, um ein Symbol auszudrücken. Der
Phasenfehler wird nicht über
alle Chips, die sich über
ein Symbol erstrecken, angewendet, sondern wird für die Dauer
eines Samples des Ausgangs des Taktrekonstruktions- und Pulsformungsblocks 402 an
den Schleifenfilter angelegt, welcher mit einem Vielfachen der Chiprate arbeitet.
-
Unter
Bezugnahme auf 7 wird ein Zeitablaufdiagramm 700 gezeigt,
welches die Taktungsverhältnisse
zwischen den verschiedenen Samples der Demodulatorarchitektur von 4 veranschaulicht.
Insbesondere zeigt das Zeitablaufdiagramm 700 das Verhältnis zwischen
den von dem Taktrekonstruktions- und Pulsformungsblock 402 kommenden
Samples, den von dem Parallelkorrelator 404 kommenden Symbolen, dem
von der CTL-Phasenfehlerschätzvorrichtung 411 kommenden
Taktungsfehler und den Schleifenfilterregel- und NGO-Ausgängen. Bei
der Fehleraktualisierungsschaltung 431 kann es sich schlicht
um eine UND-Schaltung an den Bits handeln, aus denen das CTL-Phasenfehlersignal
(von 411) zusammengesetzt ist, was den Schleifenfilter
und den NGO (die, wie innerhalb der Grenze in 5 gezeigt,
mit einem Vielfachen der Chiprate arbeiten) zwingt, den Fehler nur
für das
erste Sample jeder Korrelation zu holen, wenn die Länge der
PN-Sequenz die gleiche Dauer wie die Symbolzeit hat.
-
Alternativ
ist es nur erforderlich, dass die Fehleraktualisierung die Aktualisierung
des Integrators 615 regelt, da der Proportionalfehler während der
Korrelationsperiode konstant bleibt. Dadurch wird es dem NGO möglich, einmal
zu Beginn der Korrelationssequenz die Phase zu wechseln und für den Rest
der Korrelationssequenz ein stabiler Oszilla tor zu bleiben. Aus
diesem Grund erkennt der Korrelator die frequenzkorrigierten Samples
nahezu die gesamte Korrelation hindurch. Würde der Fehler stattdessen über die
gesamte Korrelationsperiode angelegt, würde der Oszillator die Frequenz
für jedes
Sample ändern,
da der Integrator 615 Fehler über die gesamte Korrelationsperiode
akkumuliert. Verglichen mit der Änderung
der Schrittfrequenz gleicher Größe wird
diese sich ändernde
Frequenz die Korrelationsleistung verschlechtern.
-
Somit
wird in der vorliegenden Erfindung der Schleifenfilterintegrator 615 einmal
pro PN-Sequenzdauer aktualisiert, wobei jede sich ändernde
Drehung entfernt wird, welche durch eine Verschiebung der CTL-Korrekturfrequenz
(Ausgang des Schleifenfilters 432) an die gewünschte Stelle
verursacht wird. Der Schleifenfilterintegrator 615 wird
vorzugsweise zu Beginn der PN-Sequenz aktualisiert, so dass der
Parallelkorrelator 404 unverzüglich von dieser Korrektur
profitiert.
-
In
der vorliegenden Erfindung wird daher der Fehler aus einer entscheidungsgeführten Trägerphasenauswertungsschleife
in dem Demodulator des Empfängers
verwendet, um den Chipratenoszillator (NGO 433, der mit
einem Vielfachen der Chiprate läuft)
während
einer Chipperiode zu aktualisieren, und nicht während der gesamten Symbolperiode.
Dies erhöht
die Wahrscheinlichkeit einer gültigen
Korrelation während
der nächsten
Symbolperiode, da der NGO der Trägerphasenauswertungsschleife
während
der Korrelationsdauer nicht die Phase oder die Frequenz wechselt;
stattdessen erfolgen die NGO-Wechsel
zwischen den Korrelationen.
-
Die
folgende Tabelle 1 zeigt einen Vergleich zwischen der herkömmlichen
CTL-Methode in DSSS-Empfängern
und drei möglichen
Ausgestaltungen der vorliegenden Erfindung.
| Trägerphasenauswertungsschleife
und Phasenfehler | Phasenfehlerschätzung erzeugt
mit | Schleifenfilterintegratortakt | Integralver stärkung des Schieifenfilters | Ausgangstakt |
| Herkömmliche
Methode: Fehler über
Symboldauern verteilt | Symbolrate | Chiprate
oder Vielfaches der Chiprate | Ki | Chiprate
oder Vielfaches |
| Bevorzugte
Ausgestaltung der vorliegenden Erfindung: sofortige Anwendung des
gesamten Fehlers durch Aktivieren des Schleifenfilterintegratortakts | Symbolrate | Für einen
Takt zu Beginn der PN-Sequenz aktiviert | m·Ki | Chiprate
oder Vielfaches |
| Alternative
Ausgestaltung der vorliegenden Erfindung: sofortige Anwendung des
gesamten Fehlers durch Verwendung eines verzögerten Symboltakts | Symbolrate | Symboltakt verzögert, um vorhergehenden
Fehler zu erfassen | m·Ki | Chiprate
oder Vielfaches |
| Alternative
Ausgestaltung der vorliegenden Erfindung: sofortige Anwendung des
gesamten Fehlers durch Fehlerformung zur unmittelbaren Einwirkung
auf den Schleifenfilter | Mit
Symbolrate erzeugt und als Einzelsample mit Chiprate an den Schleifenfilter
geliefert, mit Nullen aufgefüllt,
um die Dauer der PN-Sequenz zu füllen | Chiprate
oder Vielfaches | m·Ki | Chiprate
oder Vielfaches |
Tabelle
1
-
In
obiger Tabelle 1 ist die Integralverstärkung des Schleifenfilters
der Skalierungsfaktor, welcher die Menge des von der Trägerphasenauswertungsschleife
kommenden Fehlers regelt, die zur Schätzung des Frequenzoffsets integriert
wird. Für
die herkömmliche
(übliche)
Methode wird angenommen, dass ki ausgewählt wird, so dass ein stabiler
Betrieb resultiert. Bei der herkömmlichen
Methode handelt es ich um die oben beschriebene übliche Methode, bei der der
Fehler über
die gesamte Korrelationsperiode angelegt wird. Für die anderen Methoden wird
der Fehler in einem Abtasttakt mit dem Vielfachen der Chiprate angenommen.
Da es pro Symbol m Samples gibt, sieht die vorliegende Erfindung
m mal den Fehler vor, welcher bei der herkömmlichen zur Lösung des
Problems verwendeten Methode geliefert wurde, wenn die Schleife
mit einer Rate von l/m aktualisiert wird.
-
Der
Ausgangstakt bezieht sich auf den Takt, mit dem der NGO (Ausgangs-NGO-Block)
aktualisiert wird. Bei der „bevorzugten
Ausgestaltung" von
Tabelle 1 wird der Integrator 615 einmal zu Beginn der
Korrelationsperiode aktiviert (zum Zeitpunkt der Schleifenfilterregelung
im Zeitablaufdiagramm 700). Der Proportionalfehler wird
unverändert
durchgeleitet. Bei der ersten alternativen Ausgestaltung wird der
Symboltakt oder der verzögerte
Symboltakt zum Betrieb des Schleifenfilterintegrators verwendet.
Bei der zweiten alternativen Ausgestaltung läuft der Taktschleifenfilterintegrator
mit einem Vielfachen der Chiprate (Abtastrate des Ausgangs des Interpolations-/Taktrekonstruktionsblocks 402),
aber der Gate-Fehler zu Beginn der Korrelationssequenz (z. B. Verwendung
des Schleifenfilterregelsignals im Zeitablaufdiagramm 700)
wirkt wie oben beschrieben.
-
Es
ist offensichtlich, dass die Trägerphasenauswertungsschleife
nach der vorliegenden Erfindung bei jedem beliebigen DSSS-Empfänger angewendet
werden kann. Bei alternativen Ausgestaltungen kann die vorliegende
Erfindung in anderen Arten von DSSS-Systemen, einschließlich, TDMA,
CDMA und FDMA, umgesetzt werden.
-
Fachleute
werden erkennen, dass es sich bei dem oben beschriebenen drahtlosen
System nach den Grundsätzen
der Erfindung um ein Mobilfunksystem handeln kann, bei dem die Basiseinheit 110 eine
Basisstation darstellt, die als eine der Funkzellen in einem Mobilfunkfernsprechnetz
dient.
-
Es
versteht sich von selbst, dass die Einzelheiten, Materialien und
Anordnungen der Teile, die oben zur Erläuterung der Natur dieser Erfindung
beschrieben und veranschaulicht worden sind, von Fachleuten auf verschiedene
Weise verändert
werden können,
ohne dass der in den folgenden Ansprüchen angegebene Grundsatz und
Umfang der Erfindung verlassen wird.