JP2007318755A - スイッチ可能なフェーズロックループ及びスイッチ可能なフェーズロックループの動作方法 - Google Patents
スイッチ可能なフェーズロックループ及びスイッチ可能なフェーズロックループの動作方法 Download PDFInfo
- Publication number
- JP2007318755A JP2007318755A JP2007136865A JP2007136865A JP2007318755A JP 2007318755 A JP2007318755 A JP 2007318755A JP 2007136865 A JP2007136865 A JP 2007136865A JP 2007136865 A JP2007136865 A JP 2007136865A JP 2007318755 A JP2007318755 A JP 2007318755A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- clock signal
- output signal
- ckin1
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 9
- 230000010363 phase shift Effects 0.000 claims description 10
- 230000001105 regulatory effect Effects 0.000 claims description 2
- 239000012071 phase Substances 0.000 description 172
- 230000006978 adaptation Effects 0.000 description 8
- 238000004891 communication Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000001276 controlling effect Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- RGNPBRKPHBKNKX-UHFFFAOYSA-N hexaflumuron Chemical compound C1=C(Cl)C(OC(F)(F)C(F)F)=C(Cl)C=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F RGNPBRKPHBKNKX-UHFFFAOYSA-N 0.000 description 1
- 239000008384 inner phase Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】現在使用されているクロック信号(CKin1又はCKin2)が出力信号を発生するために、このクロック信号と出力信号との間の位相差が決定され且つオシレータの制御のために使用され、一方現在使用されていないクロック信号(CKin2又はCKin1)が出力信号を発生するために、出力信号に関してのその周波数差が決定され且つ格納され且つ継続的にアップデートされ且つ、前に使用されていないこのクロック信号へのスイッチオーバーの後にオシレータの制御のために提供される。PLL出力信号はどのようなスイッチオーバーに関連する周波数変化よりも迅速に追従することが可能である。
【選択図】図1
Description
これらの位相の間の補間のため及び調節され補間された信号を使用可能なものとさせるための調節可能な位相補間器、及び
該クロック信号の位相を該補間された信号の位相と比較し且つその位相差を表わす位相検知器出力信号を使用可能なものとさせる位相比較装置、
を有している。
Claims (5)
- フェーズロックループの出力信号(CKout)を発生するための制御可能なオシレータ(DCO)を具備しており且つフェーズロックループの入力クロック信号として使用するために第一クロック信号(CKin1)と第二クロック信号(CKin2)との間でスイッチオーバーするためのスイッチオーバー装置(22)を具備しているフェーズロックループ(12)において、
異なる動作モード間でスイッチさせることが可能な位相検知器(PD1,PD2)が該2つのクロック信号(CKin1,CKin2)に対して各々の場合に設けられており、現在使用中のクロック信号(CKin1又はCKin2)に対する位相検知器(PD1又はPD2)は第一動作モードとされ且つ現在使用中でないクロック信号(CKin2又はCKin1)に対する位相検知器(PD2又はPD1)は第二動作モードとされ、且つ第一動作モードにある各位相検知器(PD1,PD2)は使用中のクロック信号(CKin1又はCKin2)と出力信号(CKout)との間の位相差を決定し且つ該オシレータ(DCO)の制御のために後者を供給し、且つ、該第二動作モードにおいては、使用されていないクロック信号(CKin2又はCKin1)と出力信号(CKout)との間の周波数差が決定され且つ格納され且つ継続的にアップデートされ且つ前に使用されていなかったこのクロック信号(CKin2又はCKin1)へのスイッチオーバーの後に該オシレータ(DCO)の制御のために供給されることを特徴とするフェーズロックループ。 - 請求項1において、該位相検知器が積分器(41)を有しており、その出力において該周波数差を表わす信号(INT OUT)を使用可能なものとさせるために、該積分器内に使用されていないクロック信号(CKin2又はCKin1)と該出力信号(CKout)との間の位相差に依存する信号を該第二動作モードにおいて入力させるフェーズロックループ。
- 請求項2において、該積分器(41)内へ入力される該信号が位相比較装置(32)の出力信号(PD OUT)として供給され、該位相比較装置は使用されていないクロック信号(CKin2又はCKin1)の位相を調節され位相シフトされている出力信号(PD OUT)のバージョン(CK<1:8>)と比較し、該位相シフトは該位相比較装置(32)の出力信号に基づいて調節されるフェーズロックループ。
- 先行する請求項のうちのいずれか1つにおいて、使用中のクロック信号(CKin1又はCKin2)と調節され位相シフトされている出力信号(CKout)のバージョン(CK<1:8>)との間の位相差が該第一動作モードにおいて各位相検知器(PD1,PD2)により決定された位相差として供給され、且つ各検知器(PD1,PD2)が該第二動作モードにおいてこの位相シフトを調節するフェーズロックループ。
- フェーズロックループ(12)の動作方法において、制御可能なオシレータ(DCO)がフェーズロックループの出力信号(CKout)を発生し且つ該フェーズロックループの入力クロック信号として使用するために第一クロック信号(CKin1)と第二クロック信号(CKin2)との間でスイッチオーバーさせることが可能であり、
現在使用中のクロック信号(CKin1又はCKin2)が出力信号(CKout)を発生するために、このクロック信号と出力信号(CKout)との間の位相差が決定され且つ該オシレータ(DCO)の制御のために使用され、一方現在使用されていないクロック信号(CKin2又はCKin1)が出力信号(CKout)を発生するために、出力信号(CKout)に関してのその周波数差が決定され且つ格納され且つ継続的にアップデートされ且つ前に使用されていなかったこのクロック信号(CKin2又はCKin1)へのスイッチオーバーの後に該オシレータ(DCO)の制御のために使用可能とされる、ことを特徴とする方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006024470.2A DE102006024470B4 (de) | 2006-05-24 | 2006-05-24 | Umschaltbarer Phasenregelkreis sowie Verfahren zum Betrieb eines umschaltbaren Phasenregelkreises |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007318755A true JP2007318755A (ja) | 2007-12-06 |
Family
ID=38650237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007136865A Pending JP2007318755A (ja) | 2006-05-24 | 2007-05-23 | スイッチ可能なフェーズロックループ及びスイッチ可能なフェーズロックループの動作方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7622966B2 (ja) |
JP (1) | JP2007318755A (ja) |
KR (1) | KR100874413B1 (ja) |
DE (1) | DE102006024470B4 (ja) |
TW (1) | TW200807885A (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007027070B4 (de) * | 2007-06-12 | 2009-10-15 | Texas Instruments Deutschland Gmbh | Elektronische Vorrichtung und Verfahren zur chipintegrierten Messung von Jitter |
KR101149866B1 (ko) * | 2007-12-26 | 2012-05-25 | 삼성전자주식회사 | 지연 고정 루프를 이용한 주파수 합성기 장치 및 방법 |
US20100182049A1 (en) * | 2009-01-22 | 2010-07-22 | Henrik Sjoland | Digital Phase Detection |
US8222932B2 (en) * | 2010-02-23 | 2012-07-17 | Agilent Technologies, Inc. | Phase-locked loop with switched phase detectors |
US10063246B2 (en) * | 2016-11-16 | 2018-08-28 | Perceptia Devices, Inc. | Low-power fractional-N PLLs |
US11265009B2 (en) | 2019-05-30 | 2022-03-01 | Texas Instruments Incorporated | Waveform synthesizer using multiple digital-to-analog converters |
US11588488B1 (en) * | 2021-12-09 | 2023-02-21 | Raytheon Company | Dual-loop phase-locking circuit |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000163889A (ja) * | 1998-11-24 | 2000-06-16 | Matsushita Electric Ind Co Ltd | クロック再生装置 |
JP2002043938A (ja) * | 2000-07-31 | 2002-02-08 | Canon Inc | 周波数シンセサイザ、周波数変換方法、画像形成装置、画像形成方法及び記録媒体 |
JP2002158583A (ja) * | 2000-11-16 | 2002-05-31 | Canon Inc | 周波数シンセサイザおよびプリンタエンジン |
JP2006020109A (ja) * | 2004-07-02 | 2006-01-19 | Nec Electronics Corp | パルス幅変調回路 |
JP2006067350A (ja) * | 2004-08-27 | 2006-03-09 | Japan Radio Co Ltd | 信号発生装置 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4929886A (en) * | 1989-07-26 | 1990-05-29 | Hanwa Electronic Co., Ltd. | Apparatus for detecting noise in the measurement of very small resistance |
US5260979A (en) * | 1991-05-28 | 1993-11-09 | Codex Corp. | Circuit and method of switching between redundant clocks for a phase lock loop |
US5512860A (en) * | 1994-12-02 | 1996-04-30 | Pmc-Sierra, Inc. | Clock recovery phase locked loop control using clock difference detection and forced low frequency startup |
WO1997007594A1 (fr) * | 1995-08-14 | 1997-02-27 | Hitachi, Ltd. | Circuit de verrouillage de phase et dispositif de reproduction d'image |
US5950115A (en) * | 1997-08-29 | 1999-09-07 | Adaptec, Inc. | GHz transceiver phase lock loop having autofrequency lock correction |
JP3176331B2 (ja) * | 1997-10-15 | 2001-06-18 | 山形日本電気株式会社 | Pll回路 |
US6194969B1 (en) | 1999-05-19 | 2001-02-27 | Sun Microsystems, Inc. | System and method for providing master and slave phase-aligned clocks |
DE19946502C1 (de) * | 1999-09-28 | 2001-05-23 | Siemens Ag | Schaltungsanordnung zum Erzeugen eines zu Referenztaktsignalen frequenzsynchronen Taktsignals |
US6313708B1 (en) * | 2000-07-26 | 2001-11-06 | Marconi Communications, Inc. | Analog phase locked loop holdover |
JP3605023B2 (ja) * | 2000-10-05 | 2004-12-22 | 山形日本電気株式会社 | クロック生成回路 |
JP3502618B2 (ja) * | 2001-07-19 | 2004-03-02 | 松下電器産業株式会社 | 位相同期ループ回路、及びデータ再生装置 |
JP2003347936A (ja) * | 2001-11-02 | 2003-12-05 | Seiko Epson Corp | クロック整形回路および電子機器 |
US6741109B1 (en) * | 2002-02-28 | 2004-05-25 | Silicon Laboratories, Inc. | Method and apparatus for switching between input clocks in a phase-locked loop |
US6657464B1 (en) * | 2002-04-25 | 2003-12-02 | Applied Micro Circuits Corporation | Method and circuit to reduce jitter generation in a PLL using a reference quadrupler, equalizer, and phase detector with control for multiple frequencies |
CN1327617C (zh) * | 2002-05-22 | 2007-07-18 | 松下电器产业株式会社 | 低通滤波电路、反馈系统及半导体集成电路 |
AU2002321951A1 (en) * | 2002-08-30 | 2004-03-19 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and arrangement for reducing phase jumps when switching between synchronisation sources |
US20040095863A1 (en) * | 2002-11-12 | 2004-05-20 | Verboom Johannes J. | Phase lock loop for optical disc drive and optical media with wobbled grooves |
US6867627B1 (en) * | 2003-09-16 | 2005-03-15 | Integrated Device Technology, Inc. | Delay-locked loop (DLL) integrated circuits having high bandwidth and reliable locking characteristics |
TWI239718B (en) * | 2004-01-29 | 2005-09-11 | Mediatek Inc | Phase lock loop with higher resolution |
US7053719B2 (en) * | 2004-03-11 | 2006-05-30 | Agilent Technologies, Inc. | Controlling a voltage controlled oscillator in a bang-bang phase locked loop |
-
2006
- 2006-05-24 DE DE102006024470.2A patent/DE102006024470B4/de not_active Expired - Fee Related
-
2007
- 2007-05-21 TW TW096118046A patent/TW200807885A/zh unknown
- 2007-05-22 US US11/751,871 patent/US7622966B2/en active Active
- 2007-05-23 KR KR1020070050450A patent/KR100874413B1/ko not_active IP Right Cessation
- 2007-05-23 JP JP2007136865A patent/JP2007318755A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000163889A (ja) * | 1998-11-24 | 2000-06-16 | Matsushita Electric Ind Co Ltd | クロック再生装置 |
JP2002043938A (ja) * | 2000-07-31 | 2002-02-08 | Canon Inc | 周波数シンセサイザ、周波数変換方法、画像形成装置、画像形成方法及び記録媒体 |
JP2002158583A (ja) * | 2000-11-16 | 2002-05-31 | Canon Inc | 周波数シンセサイザおよびプリンタエンジン |
JP2006020109A (ja) * | 2004-07-02 | 2006-01-19 | Nec Electronics Corp | パルス幅変調回路 |
JP2006067350A (ja) * | 2004-08-27 | 2006-03-09 | Japan Radio Co Ltd | 信号発生装置 |
Also Published As
Publication number | Publication date |
---|---|
TW200807885A (en) | 2008-02-01 |
DE102006024470B4 (de) | 2015-07-09 |
KR100874413B1 (ko) | 2008-12-16 |
KR20070114014A (ko) | 2007-11-29 |
DE102006024470A1 (de) | 2007-12-06 |
US7622966B2 (en) | 2009-11-24 |
US20070274425A1 (en) | 2007-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007329914A (ja) | スイッチ可能なフェーズロックループ及びスイッチ可能なフェーズロックループの動作方法 | |
US8138798B2 (en) | Symmetric phase detector | |
US8253454B2 (en) | Phase lock loop with phase interpolation by reference clock and method for the same | |
US11342926B2 (en) | Synchronization of clock signals generated using output dividers | |
US7126429B2 (en) | Digital phase locked loop with selectable normal or fast-locking capability | |
US8718217B2 (en) | Clock and data recovery (CDR) using phase interpolation | |
JP2007318755A (ja) | スイッチ可能なフェーズロックループ及びスイッチ可能なフェーズロックループの動作方法 | |
JP3531630B2 (ja) | クロック生成回路 | |
JP5994507B2 (ja) | 位相平均化に基づくクロック及びデータ回復の方法、回路及びシステム | |
KR20170083816A (ko) | 디지털 위상 고정 루프 및 그의 구동방법 | |
KR100862671B1 (ko) | 복수 개의 출력신호들의 발생을 위한 위상동기루프 | |
WO2005086759A2 (en) | Method and apparatus for crystal drift compensation | |
KR100317679B1 (ko) | 링 발진기 출력파형간의 위상 오프셋을 보정하기 위한자기 보정회로 및 방법 | |
JP3866959B2 (ja) | 周波数差検知装置および周波数差検知方法 | |
US9634677B2 (en) | Clock generator and integrated circuit using the same and injection-locked phase-locked loop control method | |
JP2005079835A (ja) | Pll発振回路及びこれを用いた電子機器 | |
JP2000148281A (ja) | クロック選択回路 | |
US20230122081A1 (en) | Fast switching of output frequency of a phase locked loop (pll) | |
JP2000241524A (ja) | デジタルプロセッシングpll | |
CN117938147A (zh) | 多锁相环环境中的锁相环间通信 | |
JP2008252616A (ja) | Cdr回路 | |
JP2006222879A (ja) | 多相クロック生成回路 | |
JP2004274293A (ja) | クロック信号生成装置及びクロック信号生成方法 | |
JP2000022533A (ja) | 周波数シンセサイザ | |
JP2008067088A (ja) | 位相調整回路及びフェイズロックドループ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100407 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100412 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100511 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100514 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100611 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110301 |