KR20070114014A - 스위칭가능한 위상 고정 루프 및 그의 동작 방법 - Google Patents

스위칭가능한 위상 고정 루프 및 그의 동작 방법 Download PDF

Info

Publication number
KR20070114014A
KR20070114014A KR1020070050450A KR20070050450A KR20070114014A KR 20070114014 A KR20070114014 A KR 20070114014A KR 1020070050450 A KR1020070050450 A KR 1020070050450A KR 20070050450 A KR20070050450 A KR 20070050450A KR 20070114014 A KR20070114014 A KR 20070114014A
Authority
KR
South Korea
Prior art keywords
phase
locked loop
signal
clock signal
output signal
Prior art date
Application number
KR1020070050450A
Other languages
English (en)
Other versions
KR100874413B1 (ko
Inventor
하인쯔 베르커
Original Assignee
내셔널 세미컨덕터 저머니 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 내셔널 세미컨덕터 저머니 아게 filed Critical 내셔널 세미컨덕터 저머니 아게
Publication of KR20070114014A publication Critical patent/KR20070114014A/ko
Application granted granted Critical
Publication of KR100874413B1 publication Critical patent/KR100874413B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 제어가능한 발진기(DCO)가 출력 신호(CKout)를 발생시키고 위상 고정 루프(PLL; 12)의 입력 클록 신호로서 사용하기 위한 제1 클록 신호(CKin1 또는 CKin2) 사이로 전환되는 위상 고정 루프(PLL; 12) 및 위상 고정 루프(PLL; 12)의 동작 방법에 관한 것이다. 본 발명에 의하면, 상기 출력 신호(CKout)를 발생시키는데 현재 사용되고 있는 클록 신호(CKin1 또는 CKin2)에 대하여, 상기 클록 신호 및 상기 출력 신호(CKout) 간의 위상 차가 결정되어 상기 발진기(DCO)의 제어용으로 사용되는 반면에, 상기 출력 신호(CKout)를 발생시키는데 현재 사용되고 있지 않은 클록 신호(CKin2 또는 CKin1)에 대하여, 상기 출력 신호(CKout)에 대한 자신의 주파수 차가 결정되고 상기 주파수 차가 저장 및 계속 업데이트되어 이전에 사용되지 않은 이러한 클록 신호로의 전환 이후에 상기 발진기(DCO)의 제어용으로 제공된다. 따라서, 위상 고정 루프(PLL) 출력 신호(CKout)는 사용되고 있는 클록 신호의 임의의 전환 관련 주파수 변화를 신속하게 추종할 수 있다.

Description

스위칭가능한 위상 고정 루프 및 그의 동작 방법{Switchable phase locked loop and method for the operation of a switchable phase locked loop}
도 1은 위상 고정 루프(PLL) 회로를 보여주는 도면.
도 2는 도 1의 위상 고정 루프(PLL)에서 사용되는 위상 검출기들의 구성을 보여주는 도면.
도 3은 도 2의 위상 검출기에서 사용되는 샘플러 장치의 구성을 보여주는 도면.
도 4는 도 3의 샘플러 장치에서 사용되는 다중 위상 샘플러의 구성을 보여주는 도면.
도 5는 도 4의 다중 위상 샘플러에서 발생하는 신호들의 시간 특성들을 대표적으로 보여주는 도면.
도 6은 도 2의 위상 검출기에서 사용되는 위상 보간기의 구성을 보여주는 도면.
도 7은 도 6의 위상 보간기에서 사용되는 2개의 보간기 절반부의 구성을 보여주는 도면.
본 발명은 위상 고정 루프의 출력 신호를 발생시키기 위한 제어가능한 발진기 및 상기 위상 고정 루프의 입력 클록 신호로서 사용하기 위한 제1 클록 신호 및 제2 클록 신호 사이로 전환하기 위한 전환 회로를 지니는 위상 고정 루프에 관한 것이다.
또한, 본 발명은 제어가능한 발진기가 위상 고정 루프의 출력 신호를 발생시키고 위상 고정 루프의 입력 클록 신호로서 사용하기 위한 제1 클록 신호 및 제2 클록 신호 사이로 전환될 수 있는 위상 고정 루프의 동작 방법에 관한 것이다.
이하에서 간단히 "PLL"이라고 언급되는 위상 고정 루프(phase locked loop), 및 위상 고정 루프(PLL)의 동작 방법이 예를 들면 미국 특허 제6,741,109호의 명세서에서 공지되어 있다.
위상 고정 루프(PLL)가 입력 주파수를 지니는 입력 클록 신호에 따른 피드백을 통해, 출력 주파수를 지니는 출력 신호를 발생시키는 제어가능한 발진기를 동기시키는 기능을 수행하는 것은 매우 일반적이다. 이를 위하여, 상기 위상 고정 루프(PLL)는 위상 검출기 또는 위상 비교기를 포함하며, 그의 입력에는 입력 클록 신호 및 위상 고정 루프(PLL) 출력 신호가 존재한다. 이러한 2개의 신호 간의 위상 차를 나타내는 신호는 대개 능동 또는 수동, 디지털 또는 아날로그 필터("루프 필터")를 통해 상기 발진기를 제어하는데 사용된다.
위상 고정 루프(PLL) 스위칭 회로들의 적용 분야들은 다양하다. 예를 들면, 위상 고정 루프(PLL)들은 디지털 신호 시퀀스들 또는 FM 복조로부터의 클록 복구용 으로 사용될 수 있다. "SONET" 및 "SDH"와 같은 통신 표준들에서, 클록 발생 회로들은 데이터의 송수신시 클록 신호들을 발생시키는데 필요하다. 그러한 회로에서, 위상 고정 루프(PLL) 회로는 예컨대, 기준 신호로서 입력되는 입력 클록 신호로부터 통신 시스템에서 사용하기 위해 하나 이상의 출력 클록 신호들을 발생시킬 수 있다. 입력 클록 신호에 대한 위상 고정 루프(PLL) 출력 신호의 동기화는 본원 명세서에서 반드시 이러한 2개의 신호의 주파수들이 동일하다는 것을 의미하지 않는다. 이와는 반대로, 다소 임의의 주파수 비율이 상기 위상 고정 루프의 피드백 경로에서 그리고/또는 입력 및/또는 출력에서 주파수 분주기들의 구성을 통해 그 자체로 공지된 방식으로 제공될 수 있다.
본 발명은, 또한 위에서 언급된 미국 특허 제6,741,109호의 명세서에서와 같이, 그러한 위상 고정 루프(PLL)에서, 상기 위상 고정 루프(PLL)의 입력 클록 신호로서 사용하기 위한 제1 클록 신호 및 제2 클록 신호 사이로 스위칭하는 것이 가능하다는 사실로부터 속행된다. 이는 3개 이상의 클록 신호들이 상기 위상 고정 루프(PLL)의 입력 클록 신호로서 사용될 수 있다는 사실을 결코 배제하지 않는다. 이와는 반대로, 다수의 클록 신호로부터, 단지 하나의 클록 신호만이 항상 선택되어 실제로는 위상 고정 루프(PLL) 출력 신호를 발생시키는데 사용된다는 것이 가장 중요하다. 다수의 클록 신호를 제공하는 것은 통신 시스템에서의 여유도(redundancy) 설계에 특히 유리할 수 있다. 예를 들면, 기준 신호로서의 역할을 하는 클록 신호들 중 하나의 클록 신호가 "손실될" 경우에, 상기 위상 고정 루프(PLL)의 입력 클록 신호로서 사용하기 위한 다른 클록 신호로의 전환이 상기 클록 발생 회로의 위 상 고정 루프(PLL) 회로에서 이루어질 수 있다. 특히, 클록 발생 또는 클록 복구용으로 통신 시스템들에서 위상 고정 루프(PLL)를 사용하기 위해, 본원 명세서에서는 그러한 전환 절차로 인해 어떤 상당한 위상 변화("위상 도약(phase hit)")가 위상 고정 루프(PLL) 출력 신호에서 생기지 않는 것이 바람직하다. 그러나, 그러한 위상 변화는 상기 제1 및 제2 클록 신호들이 전환 직전에 다른 위상들을 지니는 경우에 생길 수 있다.
전환 절차의 결과로서 돌발적인 위상 변화들을 회피할 수 있는 공지된 가능성은 (앞서 언급된 통신 시스템들의 경우에, 예를 들면 수 ㎐의 크기 정도로) 매우 작은 위상 고정 루프(PLL) 대역폭("루프 이득")을 선택하는 데 있다. 이러한 경우에, 비록 전환이 이루어지는 클록 신호들이 전환 직전에 비교적 큰 위상 차를 지닌다 하더라도, 상기 위상 고정 루프(PLL) 출력 신호의 위상이 단지 매우 느리게 변한다. 이때, 어떠한 데이터 전달 에러들도 위에서 언급된 통신 시스템들에서 생기지 않는다. 그러나, 이러한 해결방안은 특히 다음과 같은 2가지 단점, 즉 한편으로는 매우 작은 위상 고정 루프(PLL) 대역폭이 집적 회로 구성에서 이루어지기에 곤란하다는 단점과 다른 한편으로는 상기 위상 고정 루프(PLL)의 불리할 정도로 작은 포착 범위가 또한 작은 위상 고정 루프(PLL) 대역폭으로부터 생긴다는 단점을 지닌다. 상기 위상 고정 루프(PLL) 포착 범위는 예를 들면 수 ㎐의 위상 고정 루프(PLL) 대역폭에 대하여 1 ppm 미만일 수 있다.
전환 절차로 인한 위상 고정 루프(PLL) 출력 신호의 위상 변화를 회피하기 위해 그리고 "도약이 없는 스위칭(hitless switching)"을 보장하기 위해, 위에서 언급된 미국 특허 제6,741,109호의 명세서에는 상기 출력 신호를 발생시키는데 현재 사용되지 않은 클록 신호에 대하여, 상기 위상 고정 루프(PLL) 출력 신호로부터 획득된 피드백 신호에 대한 상기 클록 신호의 위상 차가 탐지 및 저장되는 것이 제안되어 있다. 이러한 클록 신호로의 전환이 이루어질 경우에, 상기 저장된 위상 차는 상기 위상 차를 보상하기 위해 적합한 시점에서 상기 위상 고정 루프(PLL) 내로 도입된다. 이러한 해결방안에서는, 실제로 달성가능한 보상의 정밀도 및 상기 보상에 필요한 회로 비용이 문제가 된다.
이와는 무관하게, 공지된 해결방안에 있어서 전환이 이루어지게 되는 클록 신호들이 서로 상당히 다른 주파수들을 지닐 경우에 문제가 된다. 그러한 주파수 차가 존재할 경우에, 상기 전환이 이루어질 때 상기 발진기의 발진 주파수가 "바로" 또는 돌발적으로 변하는 것이 바람직하다. 그러나, "위상 차의 감시"를 기반으로 하는 공지된 해결방안은 이를 달성할 수 없는데, 그 이유는 특정 시간에 존재하는 2개의 신호 간의 위상 차에 관한 정보가 이러한 신호들 간에 존재할 수 있는 주파수 차에 관한 정보 값을 전혀 지니고 있지 않기 때문이다. 서로 다른 주파수를 지니는 2개의 클록 신호 사이로 전환이 이루어질 경우에, 결국, 상기 위상 고정 루프(PLL) 출력 신호가 현재 사용된 클록 신호의 주파수에 따라 조정되겠지만, 이는 조정은 여러 적용 분야에 이용가능하지 않은 다소 긴 시간을 필요로 한다.
본 발명의 목적은 위상 고정 루프(PLL) 출력 신호가 전환으로 인해 사용되고 있는 클록 신호의 임의의 주파수 변화를 신속하게 추종하게끔 초기에 언급된 타입 의 위상 고정 루프 및 방법을 개선하는 것이다.
본 발명에 따른 위상 고정 루프는 서로 다른 동작 모드들 사이로 전환될 수 있는 위상 검출기가 각각의 경우에 2개의 클록 신호용으로 제공되며, 현재 사용되고 있는 클록 신호용 위상 검출기가 제1 동작 모드로 변환되고 현재 사용되고 있지 않은 클록 신호용 위상 검출기는 제2 동작 모드로 변환되며, 각각의 위상 검출기가, 상기 제1 동작 모드에서, 사용되고 있는 클록 신호 및 상기 출력 신호 간의 위상 차를 결정하고 상기 위상 차를 발진기의 제어용으로 제공하고, 각각의 위상 검출기가, 상기 제2 동작 모드에서, 사용되고 있지 않은 클록 신호 및 상기 출력 신호 간의 주파수 차를 결정하고 상기 주파수 차를 저장 및 계속 업데이트하여 이전에 사용되지 않은 이러한 클록 신호로의 전환 이후에 발진기의 제어용으로 제공하는 것을 특징으로 한다.
본 발명에 따른 동작 절차는 상기 출력 신호를 발생시키는데 현재 사용되고 있는 클록 신호에 대하여, 상기 클록 신호 및 상기 출력 신호 간의 위상 차가 결정되어 발진기의 제어용으로 사용되는 반면에, 상기 출력 신호를 발생시키는데 현재 사용되고 있지 않은 클록 신호에 대하여, 상기 출력 신호에 대한 자신의 주파수 차가 결정되고, 상기 주파수 차가 저장 및 계속 업데이트되어 이전에 사용되고 있지 않은 이러한 클록 신호로의 전환 후에 발진기의 제어용으로 제공되는 것을 특징으로 한다.
위상 고정 루프의 입력에서의 전환 관련 주파수 변화들이 더 양호하게 처리 됨으로써, 위상 고정 루프(PLL) 출력 신호의 품질이 본 발명에 따라 개선될 수 있다. 상기 위상 고정 루프(PLL)에서 사용되는 발진기는 전환 이전에 이미 결정, 저장 및 계속 업데이터된 주파수 차에 관한 정보를 통해 전환시 자신의 발진 주파수에서 바로 대응해서 조정될 수 있다. 유리한 점으로는, 이러한 것이 회로에 관한 비교적 낮은 비용으로 달성될 수 있다는 것이다.
더욱이, 본 발명의 바람직한 실시예에서, 전환으로 인한 위상 고정 루프(PLL) 출력 신호에서의 바람직하지 않은 위상 변화가 또한 회피될 수 있도록 상기 입력 클록 신호로서 사용가능한 복수 개의 클록 신호들 간에 존재하는 임의의 위상 차가 전환 이전에 채택 또는 보상될 수 있다. 여기서 분명히 알 수 있는 점은 본 발명에 따라 전환 이전에 존재하는 주파수 차를 고려함으로써 그러한 "도약이 없는 스위칭" 방안의 정밀도 및 품질이 개선되려는 경향이 있다는 것이다. 바꾸어 말하면, 본 발명에 따른 주파수 적응으로 "도약이 없는 스위칭"용으로 제공된 위상 적응에 관한 요구들이 감소되며 본 발명에 따른 주파수 적응의 사용으로 사전에 설정된 위상 적응의 성능이 개선된다.
본 발명의 부가적인 이점은 후자가 위상 고정 루프 대역폭에 관한 임의의 특정 요구들을 형성하지 않는다, 다시 말하면 후자가 비교적 낮은 위상 고정 루프(PLL) 대역폭에 대하여 그리고 비교적 높은 위상 고정 루프(PLL) 대역폭에 대하여 사용될 수 있다는 데에 있다.
본 발명의 한 실시예에서는 상기 위상 검출기가 적분기를 지니며, 사용되고 있지 않은 클록 신호 및 위상 고정 루프(PLL) 출력 신호 간의 위상 차에 종속하는 신호가 자신의 출력에서 상기 주파수 차를 나타내는 신호를 제공하도록 상기 위상 검출기의 제2 동작 모드에서 상기 적분기 내로 입력되게끔 구비되어 있다.
그러한 적분기에 있어서, 상기 주파수 차를 나타내는 신호의 결정, 저장 및 계속 업데이트는 회로 관점에서 매우 간단한 방식으로 달성될 수 있다.
이에 대한 개발에서는, 상기 적분기 내로 입력된 신호가 위상 비교 장치의 출력 신호로서 제공되며, 상기 위상 비교 장치가 사용되고 있지 않은 클록 신호의 위상을 위상 시프트된 상태로 조정된 출력 신호의 버전과 비교하고, 상기 위상 시프트가 상기 위상 비교 장치의 출력 신호를 기반으로 하여 조정되게끔 구비되어 있을 수 있다.
상기 적분기는 예를 들면 상기 위상 비교 장치의 출력에서부터 위상 비교 이전에 출력 신호를 위상 시프트시키는 위상 시프트 장치의 입력에 이르기까지의 피드백 경로에 배치되는 피드백 필터의 구성요소일 수 있다. 말하자면, 주파수 차를 나타내는 신호로서 적분되어 상기 적분기의 출력에서 사용되는 제어 편이 신호(control deviation signal)를 지니고, 단지 제2 동작 모드에서만 활성화되는 "내부 위상 고정 루프"가 각각의 위상 검출기에서 제공될 수 있다.
본 발명의 한 실시예에서는 사용되고 있는 클록 신호 및 위상 시프트된 상태로 조정된 출력 신호의 버전 간의 위상 차가 제1 동작 모드에서 각각의 위상 검출기에 의해 결정되는 위상 차로서 제공되고, 각각의 위상 검출기가 제2 동작 모드에서 이러한 위상 시프트를 조정하게끔 구비되어 있다.
이러한 방안을 통해, 초기에 언급된 "도약이 없는 스위칭"이 달성될 수 있으 며 상기 위상 고정 루프(PLL) 출력 신호의 품질이 여러 적용 분야에 더 개선될 수 있다. 이러한 본 발명의 개발을 통해, 전환시 사용가능한 클록 신호 간에 존재하는 임의의 위상 차가 또한 전환 이전에 채택 또는 보상될 수 있다.
예를 들면, 여기에서는 위상 고정 루프(PLL) 출력 신호가 다수의 위상으로 제공되며 상기 출력 신호의 위상 시프트된 버전이 이러한 위상들 간의 조정가능한 보간을 통해 발생되게끔 구비되어 있을 수 있다. 본 발명에 따른 위상 고정 루프(PLL)에 있어서, 이는 예를 들면 상기 발진기가 상기 위상 검출기를 위한 다수의 위상으로 상기 출력 신호를 제공하게끔 설계된다는 사실에 의해 달성될 수 있는데, 이 경우에 상기 위상 검출기는,
- 이러한 위상들 간의 보간을 위한 조정가능한 위상 보간기로서 보간된 상태로 조정된 신호를 제공하기 위한 조정가능한 위상 보간기, 및
- 상기 클록 신호의 위상을 상기 보간된 신호의 위상과 비교하기 위한 위상 비교 장치로서, 상기 위상 차를 나타내는 위상 검출기 출력 신호를 제공하기 위한 위상 비교 장치를 포함한다.
본 발명에 따라 제공되는 주파수 차의 결정, 저장 및 계속 업데이트를 또다시 참조하면, 위에서 이미 설명된 바와 같이, 이를 위해 상기 위상 검출기의 "내부 위상 고정 루프"가 사용될 수 있는데, 이는 단지 상기 위상 검출기의 제2 동작 모드에서만 활성 상태에 있다. 그러한 내부 위상 고정 루프는 또한 ("도약이 없는 스위칭"을 위해) 위에서 설명된 위상 적응에 유리하게 사용될 수 있는데, 이는 또한 경우에 따라서 상기 위상 검출기의 제2 동작 모드에서만 수행될 수 있다. 따라서, 현재 사용되고 있지 않은 위상 검출기의 하나 그리고 동일의 내부 위상 고정 루프는 상기 주파수 차를 나타내는 신호 및 상기 위상 차를 나타내는 신호를 제2 동작 모드에서 공급하는데 사용될 수 있다. 이러한 개념의 바람직한 개발에서는, 주파수 차 신호가 관련된 피드백 필터의 구성요소인 적분기의 출력에서 획득되게끔 구비되어 있다. "비례 경로(proportional path)"는 예를 들면 상기 필터의 그러한 "적분 경로(integral path)"와 병렬로 배치될 수 있다.
이전에 사용되고 있지 않은 클록 신호로의 위상 고정 루프(PLL)의 전환시 저장 및 계속 업데이트된 주파수 차 신호를 고려하는 방식에 대하여, 바람직한 실시예에서는 이러한 주파수 차 신호가 중첩 요소(예컨대, 가산기)를 통해 상기 발진기의 제어 입력에 공급되고, 상기 발진기에서 상기 주파수 차 신호가 상기 위상 검출기 출력 신호와 중첩된다. 상기 위상 검출기 출력 신호는 위상 고정 루프(PLL)들을 위한 "종래의 발진 제어 신호"이며 예를 들면 멀티플렉스 장치로서 설계되며 모든 위상 검출기들에 그리고 종래의 위상 고정 루프(PLL) 필터("루프 필터")를 통해 상기 발진기(예컨대, DCO 또는 VCO)에 접속되는 전환 장치에 의해 공급될 수 있다. 위에서 언급된 중첩 요소는 그러한 위상 고정 루프(PLL) 필터 이전 또는 그 이후의 신호 경로에서 제공될 수 있다. 위에서 언급된 "종래의 위상 고정 루프(PLL) 필터"는 예를 들면 비례 경로 및 적분 경로의 병렬 구성에 의해 형성될 수 있고, 이러한 2개의 경로로부터 발생하는 신호들은 (예컨대, 가산기를 통해) 중첩된다.
이하 첨부도면들을 참조하여 고려된 실시예를 통해 본 발명이 더 상세하게 설명될 것이다.
도 1에는 위상 고정 루프(PLL; 12)를 지니는 위상 고정 루프(PLL) 회로(10)가 도시되어 있다.
위상 고정 루프(PLL; 12)는 출력 신호(CKout) 또는 2개의 위상이 CK_0 및 CK_90인 이러한 출력 신호의 2가지 위상 버전을 발생시키기 위한 디지털 방식으로 제어가능한 발진기(Digitally Controllable Oscillator; DCO)를 포함한다. 상기 2개의 신호(CK_0,CK_90)는 서로에 대하여 90°고정 위상 차를 지니고 출력 신호(CKout)에 대하여 고정 위상 차들을 지닌다. 가장 간단한 경우에, 신호(CKout)는 신호들(CK_0,CK_90) 중 하나의 신호와 동일하다.
도시된 실시예에서, 위상 고정 루프(PLL) 출력 신호(CKout)는 다수의 출력 분주기(DIV N; 14-1 내지 14-4)에 공급되는데, 상기 출력 분주기들은 각각의 경우에 사전에 설정된 분주 비율로 주파수를 분주하도록 상기 위상 고정 루프(PLL) 출력 신호를 적용하여 동일한 위상 고정 루프(PLL) 출력 신호를 출력단들(16-1 내지 16-4)로 출력하며, 상기 출력단들(16-1 내지 16-4)은 각각의 경우에 상기 신호를 차동 출력 클록 신호(CKout1 내지 CKout4)로 변환한다.
입력 측에서, 다수의 차동 클록 신호들(CKin1 내지 CKin3)은 회로(10)에 공급되는데, 상기 신호들은 먼저 각각의 경우에 3개의 입력단(18-1 내지 18-3)에 의해 비-차동 표시로 변환되고 3개의 입력 분주기(DIV L; 20-1 내지 20-3)를 통해 위상 고정 루프(12)로 입력된다.
도시된 바와 같이, 이하에서 "입력 신호(CKin)"라고도 언급되는 클록 신호들(CKin1 내지 CKin3) 중 각각의 클록 신호에 대하여 위상 검출기(PD1,PD2,PD3)가 각각 제공된다.
이하에서 "위상 검출기(PD)"라고도 언급되는 이러한 위상 검출기들(PD1 내지 PD3) 중 각각의 위상 검출기는 특정 동작 모드("제1 동작 모드")에서 관련된 클록 신호(CKin)(또는 분주기들(20-1,20-2,20-3)에 의해 주파수 분주된 상기 관련된 클록 신호(CKin)의 버전) 및 위상 시프트된 상태로 조정된 출력 신호(CKout)의 버전 간의 위상 차를 결정할 수 있으며 상기 디지털 방식으로 제어가능한 발진기(DCO)를 제어하기 위해 그와 같은 위상 차를 제공할 수 있다. 이를 위해, 위상 검출기들(PD)의 출력들은 멀티플렉스 또는 전환 장치(MUX; 22)에 접속되며, 상기 멀티플렉스 또는 전환 장치(22)는 위상 검출기들(PD1 내지 PD3)에 의해 출력된 3개의 출력 신호 중 하나의 출력 신호를 선택하여 그와 동일한 출력 신호를 위상 고정 루프(24)에 출력하도록 설계된다. 도시된 실시예에서, 각각의 위상 검출기(PD)는 자신의 제1 동작 모드에서 이러한 위상 차를 디지털 방식으로 표시하는 위상 검출기 출력 신호를 생성하며, 이러한 신호는 이러한 실시예에서 디지털 방식으로 설계된 위상 고정 루프(PLL) 필터(24)에 의해 필터링되며 가산기(25)를 통해 발진기(DCO)의 제어 입력에 출력된다. 더군다나, 각각의 위상 검출기(PD)는 자신의 제1 동작 모드에서 상기 위상 검출기가 (또한 이하에서 더 상세하게 설명될) "제2 동작 모드"에 있는 주기 동안 이하에서 설명될 방식으로 상기 위상 검출기에서 결정, 저장 및 계속 업데이트된 적분기 출력 신호(INT_OUT)라고 이하에서 언급되는 신호를 출력한다. 신호들(INT_OUT) 및 또한 이하에서 PD_OUT라고 언급되는 위상 검출기 출력 신호는 이러한 신호들을 추가로 중첩하도록 가산기(25)에 공급된다. 상기 발진 기(DCO)에 의해 출력된 위상 고정 루프(PLL) 출력 신호(CKout)의 주파수는 가산기(25)에 의해 출력된 신호에 의해 제어된다.
전환 장치(22)는 모든 위상 검출기들(PD1,PD2,PD3)에 접속되며, 스위칭 상태에 의존하여, 이러한 위상 검출기들 중 특정한 위상 검출기에 의해 출력된 신호들을 디지털 필터(24) 및 가산기(25)에 중계(relay)한다.
따라서, 전환 장치(22)를 통해, 상기 위상 고정 루프(PLL)의 입력 클록 신호로서 사용하기 위한 3개의 클록 신호(CKin1 내지 CKin3) 사이로 전환하는 것이 가능하다. 각각의 그러한 전환은 도시된 바와 같이 입력 측에서 클록 신호들(CKin1 내지 CKin3)을 수신하며 출력 측에서 전환 장치(22)에 접속되어 있는 신호 포착 장치(26)에 의해 개시된다. 신호 포착 장치(26)는 클록 신호들(CKin)의 양호도(quality)를 검출하며 이러한 포착을 기반으로 하여 상기 클록 신호들 중 어느 클록 신호가 상기 위상 고정 루프(PLL) 입력 클록 신호로서 사용되어야 할 지에 대한 결정 또는 현재 사용되고 있는 클록 신호가 유용하지 않을 경우에 다른 클록 신호로의 전환이 수행되어야 할 지에 관한 결정을 내린다. 또한, 후자의 경우는 도시된 위상 고정 루프(PLL) 스위칭 회로(10)를 또한 포함하는 집적 회로 구성의 다른(도시되지 않은) 회로 부분들에 신호(LOS)에 의해 전달된다.
도 2에는 3개의 위상 검출기(PD1,PD2,PD3)의 (동일한) 구성이 예시되어 있다. 상기 3개의 위상 검출기의 동일한 구성 때문에, 이러한 구성은 도 2를 참조하여 단지 하나의 위상 검출기(PD)에 대하여만 설명될 것이다. 도 1에 도시된 스위칭 회로(10)에서, 위상 검출기(PD)에 대하여 이하에서 설명될 모든 구성요소들 및 신 호들이 결과적으로 각각의 경우에 위상 검출기들(PD1 내지 PD3) 중 각각의 위상 검출기에 대하여 개별적으로 존재한다.
위에서 언급된 위상 검출기(PD)의 제1 동작 모드에 대한 주요 구성요소들은 조정가능한 위상 보간기(30) 및 샘플러 장치(32)이다. 위상 고정 루프(PLL) 출력 신호(CKout)의 2개의 "직교 신호들"(CK_0,CK_90)이 위상 보간기(30) 내로 입력된다. 이하에서 설명될 보간 조정에 대응하여, 보간기(30)는 보간된 상태로 조정된 신호(CK<1:8>)를 발생시키며, 이러한 보간된 상태로 조정된 신호(CK<1:8>)는 입력 신호로서 샘플러 장치(32)에 공급된다. 도시된 실시예에서, 위상 보간기(30)는 대략 2.5 ㎓ 주파수에서 발진하는 디지털 방식으로 제어가능한 발진기(DCO)의 2개의 정현파 직교 클록 신호(CK_0,CK_90) 사이를 보간한다. 신호 표시(CK<1:8)>)는 8개의 신호 성분을 포함하며 (상기 보간 조정에 따라) 상기 위상 고정 루프(PLL) 출력 신호(CKout)"의 위상 시프트된 버전"을 나타낸다. 샘플러 장치(32)는 위상 비교기의 기능을 지니며 (위상 검출기(PD)에 직교 신호 성분들(CK_0,CK_90)로서 공급된) 출력 신호(CKout)의 위상 시프트된 버전(CK<1:8>)을 위상 검출기 입력 신호(PD_IN)의 위상과 비교한다. 이러한 비교의 결과로서, 샘플러 장치(32)는 디지털 신호 표시(PD_OUT<9:0>)를 출력하며, 이러한 디지털 신호 표시(PD_OUT<9:0>)는 위상 검출기(PD)의 제1 동작 모드에서 위상 검출기 전환 장치(MUX; 34)를 통해 위상 고정 루프(PLL) 전환 장치(22; 도 1 참조)에 접속되는 위상 검출기 출력에 공급된다. 도 2에 도시된 위상 검출기 입력 신호(PD_IN)는 도 1에 도시된 출력 분주기들(20-1 내지 20-3)에 의해 출력되는 신호들 중 하나의 신호이다.
도 1을 또다시 참조하면, 이하에서는 예를 들면 신호 포착 장치(26)에 의해 개시되고 위상 고정 루프(PLL) 전환 장치(22)에 의해 구현될 때, 클록 신호(CKin1)는 현재 위상 고정 루프(PLL; 12)의 입력 클록 신호로서 사용되고 있으며 클록 신호(CKin2)로의 전환은 차후에 이루어질 수 있는 것으로 가정되어 있다. 이러한 경우에, 위상 검출기(PD1)는 도 2를 참조하여 위에서 이미 설명한 바 있는 자신의 제1 동작 모드에 있다. 그러나, 2개의 다른 위상 검출기(PD2,PD3)는 도 2를 참조하여 이하에서 다시 설명되는 제2 동작 모드에 있는데, 이러한 동작 모드에서 후자는 상기 위상 고정 루프(PLL)에 입력 클록 신호를 제공하지 않지만, 한편으로는 ("도약이 없는 스위칭(hitless switching)"에 대하여) "위상 적응(phase adaptation)"을 초래하고 다른 한편으로는 (발진기(DCO)의 신속한 주파수 조정에 대하여) "주파수 조정(frequency adaptation)"을 초래한다. 더 정확하게 기술하면, 자신의 제2 동작 모드에 있는 각각의 위상 검출기에서 한편으로는 이하의 제1 동작 모드에서 사용될 앞서 언급된 위상 시프트("출력 신호(CKout)의 위상 시프트된 버전")의 범위, 및 다른 한편으로는 이때 차후의 제1 동작 모드에 대하여도 실제로 사용되는 앞서 언급된 적분기 출력 신호(INT_OUT)가 설정된다.
자신의 제1 동작 모드에서부터 자신의 제2 동작 모드로의 도 2에 도시된 위상 검출기(PD)의 전환은 신호 포착 장치(26) 또는 위상 고정 루프(PLL) 전환 장치(22)에 의해 출력된 신호(S1)에 의해 초래되고, 상기 신호는 샘플러 장치(32)에 의해 출력된 위상 검출기 출력 신호(PD_OUT<9:0>)가 기준 클록으로서 상기 위상 고정 루프(PLL)에 더 이상 출력되지 않게 하지만 위상 검출기(PD)에서 제공된 피드백 경로를 통해 위상 보간기(30) 상에서 역으로 작용하는 방식으로 위상 검출기 전환 장치(34)를 제어한다. 도시된 실시예에서, 이러한 피드백 경로는 디지털 필터(36), 오버플로우 카운터(overflow counter; 38) 및 모듈로-8-적분기(40)에 의해 형성된다.
제2 동작 모드에서, 위상 검출기 출력 신호(PD_OUT<9:0>)가 디지털 필터(36)를 통해 오버플로우 카운터(38)의 입력에 공급되며, 상기 오버플로우 카운터(38)는 각각의 카운터 오버플로우의 경우에 출력 펄스를 모듈로-8-적분기(40)에 출력한다. 출력 측에서, 적분기(40)는 8개의 다른 보간 단에 대응하는 8개의 다른 신호 상태가 제공되는 조정가능한 위상 보간기(30)에 대한 조정 신호를 출력한다.
위상 검출기(PD)의 제2 동작 모드에서, 위상 보간기(30)의 조정이 신호(CK<1:8>)의 위상에 영향을 끼침으로써 보간 조정을 위해 사용되는 위상 검출기 출력 신호(PD_OUT<9:0)에 간접적으로 영향을 끼친다는 사실 때문에, 위상 제어가 위상 검출기(PD)에서 수행되는데, 이 경우에 0의 위상 차에 대응하는 값에서 상기 위상 검출기 출력 신호가 제어되는 상태에 이르게 될 때까지 적분기(40)에 의해 출력되는 조정이 변경된다. 위상 검출기(PD)가 활성 상태에 있고 위상 고정 루프(PLL)에 포함되어 있는 경우에, 전체 피드백 경로(36,38,40)는 불활성 상태에 있다.
이러한 위상 제어는 위상 고정 루프(PLL) 출력 신호의 발생용으로 현재 사용되고 있지 않은 모든 위상 검출기(PD)에서 수행된다. 말하자면, 상기 위상 고정 루프(PLL) 입력 클록 신호로서 사용하기 위한 클록 신호들(CKin) 간의 전환이 이루어 지기 전에 모든 다른 클록 신호들(CKin)에 대하여 결과적으로 상기 위상 고정 루프(PLL) 출력 신호에 대한 "내부 위상 조정"이 이루어지게 된다. 각각의 위상 검출기(PD)의 제2 동작 모드에서 이루어지는 이러한 내부 위상 제어의 기능은 말하자면 "위상 검출기 내부의 위상 고정 루프(PLL)"로서 고려될 수 있다. 이러한 "내부 위상 고정 루프(PLL)"의 디지털 방식으로 제어가능한 발진기의 기능이 구성요소들(38,40,30)을 통해 제공된다.
위상 고정 루프(PLL) 회로(10; 도 1 참조)에서, 위상 고정 루프(PLL) 출력 신호 생성용으로 이전에 사용되지 않은 클록 신호에 대한 전환이 이루어질 경우에, 관련된 위상 검출기(PD)의 내부 전환 장치(34)는 위상 검출기 출력 신호(PD_OUT<9:0>)가 또한 대응해서 전환되는 위상 고정 루프(PLL) 전환 장치(22)를 통해 위상 고정 루프(PLL) 필터(24)에 공급되는 방식으로 신호(S1)에 의해 치환된다. 제어된 방식으로 "내부 위상 고정 루프(PLL)"를 통해 수행되는 위상 보간기(30)의 이전의 조정 때문에, (위상 보간기(30)가 이전에 결과적으로 조정되지 않은 경우에 예상되는 바와 같이) 이러한 전환은 위상 고정 루프(PLL) 출력 신호에서의 불리한 위상 변화를 초래하지 않는다.
이러한 "위상 조정(phase adjustment)"와는 무관하게, 이전에 사용되지 않은 클록 신호에 대한 전환이 이루어질 때 "주파수 조정(frequency adjustment)"이 또한 제공되는데, 그 이유는 발진기(DCO)를 제어하기 위한 전환 순간에, 필터(24) 및 가산기(25)를 통해 전환 장치(22)에 의해 공급된 위상 검출기 출력 신호뿐만 아니라 적분기 출력 신호(INT_OUT)가 가산기(25)에서의 중첩 때문에 발진기 제어시 협 동하기 때문이다. 2개의 입력 클록 신호(CKin) 사이로의 전환시 임의의 주파수 점프가 추가 신호(INT_OUT)를 통해 바로 대응해서 상기 발진기를 조정한다. 이를 위해, 제2 동작 모드로 고정된 신호(INT_OUT)는 위상 고정 루프(PLL) 출력 신호 및 사용되고 있지 않은 클록 신호 간의 주파수 차의 (여기에서는 디지털 방식의) 표시로서 고정 및 업데이트된다.
도시된 실시예에서, 임의의 경우에 상기 제2 동작 모드에서 위상 적응용으로 존재하는 "내부 위상 고정 루프(PLL)"(도 2 참조)는 상기 주파수 적응용으로 제공되는 신호(INT_OUT)의 발생, 저장 및 업데이트를 위해 유리하게 사용된다. 도 2에서 알 수 있는 바와 같이, 이러한 신호는 피드백 필터(36)로부터 더 정확하게 기술하면 (단지 제2 동작 모드에서만) 샘플러 장치(32)의 출력 신호를 수신하는 입력을 지니는 적분기(41)의 출력 신호로서 획득된다. 적분기(41)는 "적분 브랜치(integral branch)"를 형성하며, 이는 도 2에 도시된 바와 같이 "비례 브랜치(proportional branch)" 및 가산기(42)와 함께 필터(36)를 형성한다. 도시된 실시예에서, 상기 비례 브랜치는 선형 요소(K; 43)(예컨대, 증폭기) 및 저역 통과 필터(44)에 의해 형성된다. 다른 위상 고정 루프(PLL) 입력 신호들 사이로의 전환시 주파수 적응 기능에 대하여 INT_OUT로서 지정된 적분기(41)의 출력 신호가 결정될 주파수 차를 나타내는 것이 가장 중요하다. 위에서 설명된 "내부 위상 고정 루프(PLL)"를 사용하는 위상 적응에 대한 구현 때문에, 상기 주파수 적응에 필요한 신호가 말하자면 이러한 회로 관련 구현의 부산물로서 획득된다.
앞서 설명된 위상 고정 루프(PLL) 스위칭 회로(10)의 기능에 대하여 위상 고 정 루프(PLL; 12)를 사용하는 것이 가장 중요한데, 이 경우에 상기 위상 고정 루프(PLL)의 입력 클록 신호로서 사용하기 위한 다수의 클록 신호들 사이로의 전환이 이루어질 수 있으며, 현재 사용되고 있는 위상 고정 루프(PLL) 위상 검출기는 피드백 신호(CKout)의 위상(위상 시프트된 상태로 조정된 피드백 신호의 위상)을 현재 사용되고 있는 입력 신호의 위상과 비교하고 현재 이러한 주기에서 사용되고 있지 않은 위상 검출기들은 지금 곧 주파수 시프트의 조정을 수행하며, 이러한 주파수 시프트의 조정은 상기 위상 검출기들이 위상 고정 루프(PLL) 위상 검출기로서 사용할 경우에 "초기 조정(initial adjustment)"으로서 사용된다. 더욱이, 앞서 설명된 예에서, 현재 사용되고 있지 않은 위상 검출기들은 지금 곧 위상 시프트의 조정을 수행하며, 이러한 위상 시프트의 조정은 상기 위상 검출기들이 위상 고정 루프(PLL) 위상 검출기로서 사용할 경우에 가산기(25)에서의 믹싱을 통해 전환 직후의 초기 조정에 도움이 된다.
앞서 설명된 실시예와는 달리, 다른 개수의 입력 클록 신호들 및/또는 다른 개수의 출력 클록 신호들도 물론 제공될 수 있다. 더군다나, 주파수 분주기들(14,16)의 개수 및 구성은 소정의 애플리케이션에 따라 채택될 수 있다. 도 2에 도시된 위상 검출기(PD)의 구성은 바람직한 실시예를 나타내고 있지만, 물론 달리 설계될 수도 있다. 그러나, (앞서 설명된 구성의 경우에서와 같이) 내부 위상 고정 루프가 제2 동작 모드에서 주파수 시프트 및/또는 위상 시프트를 조정하기 위해 상기 위상 검출기 내부에 제공될 수 있는 구성이 선호된다. 위상 시프트 그 자체에 관해서는, 위에서 설명된 위상 보간기를 통한 실시예도 달리 설계될 수도 있는 바 람직한 실시예로만 간주되어야 한다. 그와 같은 구성이 또한 한편으로는 이하에서 설명되는 샘플러(32)의 세부 설계에 적용되고 다른 한편으로는 이하에서 설명되는 것과는 다른 설계를 지닐 수 있는 위상 보간기(30)에 적용된다.
마지막으로, 도 1에 도시된 위상 고정 루프(PLL) 필터(24)의 구성은 예로서만 바람직한 실시예로서 이해되어야 한다. 이러한 예에서, 필터(24)는 다운스트림 저역 통과 필터(46)를 지니는 선형 요소(K; 45)로부터 형성되는 비례 브랜치, 및 적분기(47)로부터 형성되는 적분 브랜치를 포함하는데, 이 경우에 2개의 브랜치로부터 발생하는 신호들은 필터 출력 신호를 형성하도록 가산기(48)를 통해 결합된다.
도 3에는 도 2의 위상 검출기(PD)에서 사용되는 샘플러 장치(32)의 구성이 도시되어 있다.
위상 검출기 입력 신호(PD_IN) 및 위상 고정 루프(PLL) 출력 신호(CKout)의 위상 시프트된 버전(CK<1:8>)은 다중 위상 샘플러(50) 내로 입력되는데, 상기 위상 검출기 입력 신호(PD_IN) 및 위상 고정 루프(PLL) 출력 신호(CKout)의 위상 시프트된 버전(CK<1:8>)으로부터 상기 다중 위상 샘플러(50)는 신호들(CK_R,PD_OUT<2:0>)을 발생시킨다. 8개 모두의 신호 성분들(CK<1> 내지 CK<8>)이 있는 신호(CK<1:8>)의 신호 성분(CK<1>)이 또한 위상 누산기(phase accumulator; 52)(카운터) 내로 입력된다. 7개의 플립-플롭(FF)을 포함하는 플립-플롭 구성(54)은 도시된 바와 같이 신호(CK_R)와 아울러 위상 누산기(52)에 의해 출력된 신호를 수신하여 신호 성분(PD_OUT<9:3>)을 형성하고 상기 신호 성분(PD_OUT<9:3>)은 추가로 신 호(PD_OUT<2:0>)를 수신하는 합산 요소(56)를 통해 전달되어 검출기 출력 신호(PD_OUT<9:0>)를 형성한다. 도시된 실시예에서, 샘플러 장치(32)는 자신의 출력에서 10-비트 워드를 발생시키는데, 이는 위상 검출기(PD)에 공급된 신호들의 위상 차를 디지털 방식으로 표시한다. 샘플러 장치(32)는 상기 위상 검출기 출력 신호의 3개의 최하위 비트를 나타내는 신호(PD_OUT<2:0>)를 제공하기 위해 고속으로 동작하는 다중 위상 샘플러를 포함한다. 플립-플롭 구성(54)은 7개의 최상위 비트를 발생시킨다. 상기 다중 위상 샘플러는 상기 공급된 위상 검출기 입력 신호(PD_IN)를 샘플링하며, 상기 공급된 위상 검출기 입력 신호(PD_IN)는 도시된 예에서 19.44 ㎒의 주파수를 지니며, 8개의 균일하게 이격된 클록 신호들(CK<1> 내지 CK<8>)는 도시된 실시예에서 1.25 ㎓의 주파수를 지니고 100 ps의 해상도를 공급한다.
도 4에는 도 3에 도시된 다중 위상 샘플러(50)의 구성이 도시되어 있다. 다중 위상 샘플러(50)는 도시된 바와 같이 플립-플롭 구성(58) 및 복호기(60)를 포함하고, 이들은 도시된 방식으로 신호들(PD_IN, CK<1> 내지 CK<8>)을 수신하고, 출력 측에서 신호들(CK_R,PD_OUT<2:0>)을 출력시킨다.
도 5에는 예를 들면 신호 성분들(CK<1> 내지 CK<8>), 신호(PD_IN), 신호(PD_OUT<2:0>) 및 신호(CK_R)의 시간 특성들이 도시되어 있다. 도 5에는 특히 8개의 샘플링 클록 신호(CK<1:8>) 및 위상 검출기 입력 신호(PD_IN) 및 위상 검출기 출력 신호(PD_OUT) 간의 위상 관계가 도시되어 있다.
이로부터 알 수 있는 점은 위상 보간기(30)에 의해 발생되는 신호 성분들(CK<1> 내지 CK<8>)이 본질적으로 동일한 신호들이지만, 서로에 대하여 등간격으 로 위상 시프트되어 있다는 것이다. 도시된 실시예에서, 상기 신호 성분들 중 2개의 인접한 신호 성분(예컨대, CK<1> 및 CK<2>) 간의 타이밍 오프셋은 100 ps에 대응한다.
도 6 및 도 7에는 위상 보간기(30)의 구성이 예시되어 있다.
도 6에는 보간기(30)의 전체 구성이 도시되어 있다. 1.25 ㎓의 주파수에서 균일하게 (100 ps 정도로) 이격된 8개의 클록 신호들(CK<1> 내지 CK<8>)을 제공하기 위해, 보간기(30)는 2개의 도시된 보간기 절반부(70-1,70-2) 및 추가의 분주기 회로들을 지니는 출력 회로부(72)를 포함한다. 보간기 절반부들(70-1,70-2) 및 보간기 출력 회로부(72)는 직교 신호들(CK_0,CK_90; 도 1 참조)로부터 신호 성분들(CK<1> 내지 CK<8>)로 표시되는 위상 고정 루프(PLL) 출력 신호의 위상 시프트된 버전을 형성하기 위해 도시된 방식으로 협동한다.
직교 신호들(CK_0,CK_90)은 차동 형태로 보간기(30)에 공급되는데, 신호(CK_0)는 차동 신호 성분들(CK_0_P,CK_0_N)로 이루어져 있고, 신호(CK_90)는 차동 신호 성분들(CK_90_P,CK_90_N)로 이루어져 있다. 원하는 위상 시프트의 조정은 신호(PHI<2:0>)를 통해 이루어진다. 이는 도 2에서 모듈로-8-보간기(40)에 의해 위상 보간기(30)의 제어 입력에 송신되는 신호이다.
마지막으로, 도 7에는 도 6에 도시된 2개의 보간기 절반부들(70-1,70-2)의 (동일한) 구성이 도시되어 있다. 각각의 보간기 절반부의 구성은 그 자체로 공지된 개념을 추종하며 공급된 신호(PHI<2:0>)를 (도시된 전류원들의 기호로 나타낸) 아날로그 전류 표시로 변환시키는 디지털-아날로그 변환기(I_DAC; 74)를 포함한다. 상기 전류원들에 의해 공급된 전류들은 도시된 바와 같이 트랜지스터 쌍들에 의해 각각 형성되며 개별 전류들의 가중된 중첩을 초래하는 대응하는 트랜스콘덕턴스 단들에 대한 전류들을 조정하는 역할을 수행한다. 이러한 전류들은 도 6에 도시된 전위들(PH_OUTP,PH_OUTN)이 저항 부하(R)의 전압 강하로서 제공되도록 공통 저항 부하(R)를 통해 공급된다. 상기 위상 보간기 출력 신호는 (전류 중첩에 의해) 형성된 CK1 및 CK2 입력 신호들의 가중 합에 대응하며, 상기 입력 신호들은 항상 90°위상 차를 지닌다. 상기 위상 보간기 출력 신호의 해상도는 50 ps로 규정된다.
위에서 설명된 실시예에 대해 언급된 주파 및 시간 값들은 물론 예로서만 이해되어야 하며 실제로 수정되어 관련된 애플리케이션의 경우에 따라 채택될 수 있다.
본 발명은 출력 신호를 발생시키는데 현재 사용되고 있는 클록 신호에 대하여, 상기 클록 신호 및 상기 출력 신호 간의 위상 차가 결정되어 상기 발진기의 제어용으로 사용되는 반면에, 상기 출력 신호를 발생시키는데 현재 사용되고 있지 않은 클록 신호에 대하여, 상기 출력 신호에 대한 자신의 주파수 차가 결정되고, 상기 주파수 차가 저장 및 계속 업데이트되어 이전에 사용되고 있지 않은 이러한 클록 신호로의 전환 후에 발진기의 제어용으로 제공되도록 함으로써 위상 고정 루프 출력 신호가 사용되고 있는 클록 신호의 임의의 전환 관련 주파수 변화를 신속하게 추종할 수 있다.

Claims (5)

  1. 위상 고정 루프(12)의 출력 신호(CKout)를 발생시키기 위한 제어가능한 발진기(DCO) 및 상기 위상 고정 루프(12)의 입력 클록 신호로서 사용하기 위한 제1 클록 신호(CKin1) 및 제2 클록 신호(CKin2) 사이로 전환하기 위한 전환 장치(22)를 지니는 위상 고정 루프(12)에 있어서,
    다른 동작 모드들 사이로 스위칭될 수 있는 위상 검출기(PD1,PD2)는 각각의 경우에 상기 2개의 클록 신호(CKin1,CKin2)용으로 제공되며, 현재 사용되고 있는 클록 신호(CKin1 또는 CKin2)용 위상 검출기(PD1 또는 PD2)는 제1 동작 모드로 변환되고 현재 사용되고 있지 않은 클록 신호(CKin2 또는 CKin1)용 위상 검출기(PD2 또는 PD1)는 제2 동작 모드로 변환되며, 각각의 위상 검출기(PD1,PD2)는, 상기 제1 동작 모드에서, 현재 사용되고 있는 클록 신호(CKin1 또는 CKin2) 및 상기 출력 신호(CKout) 간의 위상 차를 결정하고 상기 위상 차를 상기 발진기(DCO)의 제어용으로 제공하고, 각각의 위상 검출기(PD1,PD2)는, 상기 제2 동작 모드에서, 사용되고 있지 않은 클록 신호(CKin2 또는 CKin1) 및 상기 출력 신호(CKout) 간의 주파수 차를 결정하고 상기 주파수 차를 저장 및 계속 업데이트하여 이전에 사용되지 않은 이러한 클록 신호(CKin2 또는 CKin1)로의 전환 이후에 상기 발진기(DCO)의 제어용으로 제공하는 것을 특징으로 하는 위상 고정 루프.
  2. 제1항에 있어서, 상기 위상 검출기는 적분기(41)를 지니며, 사용되고 있지 않은 클록 신호(CKin2 또는 CKin1) 및 상기 출력 신호(CKout) 간의 위상 차에 종속하는 신호가 상기 제2 동작 모드에서 상기 적분기(41) 내로 입력되어 상기 주파수 차를 나타내는 신호(INT_OUT)를 자신의 출력으로서 제공하는 것을 특징으로 하는 위상 고정 루프.
  3. 제2항에 있어서, 상기 적분기(41) 내로 입력된 신호는 위상 비교 장치(32)의 출력 신호(PD_OUT)로서 제공되며, 상기 위상 비교 장치(32)는 사용되고 있지 않은 클록 신호(CKin2 또는 CKin1)의 위상을 위상 시프트된 상태로 조정된 출력 신호(PD_OUT)의 버전(CK<1:8>)과 비교하며, 상기 위상 시프트는 상기 위상 비교 장치(32)의 출력 신호를 기반으로 하여 조정되는 것을 특징으로 하는 위상 고정 루프.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 사용되고 있는 클록 신호(CKin1 또는 CKin2) 및 상기 위상 시프트된 상태로 조정된 출력 신호(CKout)의 버전(CK<1:8>) 간의 위상 차가 상기 제1 동작 모드에서 각각의 위상 검출기(PD1,PD2)에 의해 결정되는 위상 차로 제공되고, 각각의 위상 검출기(PD1,PD2)는 상기 제2 동작 모드에서 이러한 위상 시프트를 조정하는 것을 특징으로 하는 위상 고정 루프.
  5. 위상 고정 루프(12)의 동작 방법으로서, 제어가능한 발진기(DCO)가 상기 위 상 고정 루프(12)의 출력 신호(CKout)를 발생시키고 상기 위상 고정 루프(12)의 입력 클록 신호로서 사용하기 위한 제1 클록 신호(CKin1) 및 제2 클록 신호(CKin2) 사이로 전환될 수 있는 위상 고정 루프(12)의 동작 방법에 있어서,
    상기 출력 신호(CKout)를 발생시키는데 현재 사용되고 있는 클록 신호(CKin1 또는 CKin2)에 대하여, 상기 클록 신호 및 상기 출력 신호(CKout) 간의 위상 차가 결정되어 상기 발진기(DCO)의 제어용으로 사용되는 반면에, 상기 출력 신호(CKout)를 발생시키는데 현재 사용되고 있지 않은 클록 신호(CKin2 또는 CKin1)에 대하여, 상기 출력 신호(CKout)에 대한 자신의 주파수 차가 결정되고 상기 주파수 차가 저장 및 계속 업데이트되어 이전에 사용되지 않은 클록 신호(CKin2 또는 CKin1)로의 전환 이후에 상기 발진기(DCO)의 제어용으로 제공되는 것을 특징으로 하는 위상 고정 루프의 동작 방법.
KR1020070050450A 2006-05-24 2007-05-23 스위칭가능한 위상 고정 루프 및 그의 동작 방법 KR100874413B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006024470.2A DE102006024470B4 (de) 2006-05-24 2006-05-24 Umschaltbarer Phasenregelkreis sowie Verfahren zum Betrieb eines umschaltbaren Phasenregelkreises
DE102006024470.2 2006-05-24

Publications (2)

Publication Number Publication Date
KR20070114014A true KR20070114014A (ko) 2007-11-29
KR100874413B1 KR100874413B1 (ko) 2008-12-16

Family

ID=38650237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070050450A KR100874413B1 (ko) 2006-05-24 2007-05-23 스위칭가능한 위상 고정 루프 및 그의 동작 방법

Country Status (5)

Country Link
US (1) US7622966B2 (ko)
JP (1) JP2007318755A (ko)
KR (1) KR100874413B1 (ko)
DE (1) DE102006024470B4 (ko)
TW (1) TW200807885A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007027070B4 (de) * 2007-06-12 2009-10-15 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung und Verfahren zur chipintegrierten Messung von Jitter
KR101149866B1 (ko) * 2007-12-26 2012-05-25 삼성전자주식회사 지연 고정 루프를 이용한 주파수 합성기 장치 및 방법
US20100182049A1 (en) * 2009-01-22 2010-07-22 Henrik Sjoland Digital Phase Detection
US8222932B2 (en) * 2010-02-23 2012-07-17 Agilent Technologies, Inc. Phase-locked loop with switched phase detectors
US10063246B2 (en) * 2016-11-16 2018-08-28 Perceptia Devices, Inc. Low-power fractional-N PLLs
US11265009B2 (en) * 2019-05-30 2022-03-01 Texas Instruments Incorporated Waveform synthesizer using multiple digital-to-analog converters
US11588488B1 (en) * 2021-12-09 2023-02-21 Raytheon Company Dual-loop phase-locking circuit

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4929886A (en) * 1989-07-26 1990-05-29 Hanwa Electronic Co., Ltd. Apparatus for detecting noise in the measurement of very small resistance
US5260979A (en) * 1991-05-28 1993-11-09 Codex Corp. Circuit and method of switching between redundant clocks for a phase lock loop
US5512860A (en) * 1994-12-02 1996-04-30 Pmc-Sierra, Inc. Clock recovery phase locked loop control using clock difference detection and forced low frequency startup
KR100546541B1 (ko) * 1995-08-14 2006-03-23 가부시끼가이샤 히다치 세이사꾸쇼 Ｐｌｌ회로및영상재생장치
US5950115A (en) * 1997-08-29 1999-09-07 Adaptec, Inc. GHz transceiver phase lock loop having autofrequency lock correction
JP3176331B2 (ja) * 1997-10-15 2001-06-18 山形日本電気株式会社 Ｐｌｌ回路
JP2000163889A (ja) * 1998-11-24 2000-06-16 Matsushita Electric Ind Co Ltd クロック再生装置
US6194969B1 (en) 1999-05-19 2001-02-27 Sun Microsystems, Inc. System and method for providing master and slave phase-aligned clocks
DE19946502C1 (de) * 1999-09-28 2001-05-23 Siemens Ag Schaltungsanordnung zum Erzeugen eines zu Referenztaktsignalen frequenzsynchronen Taktsignals
JP4289771B2 (ja) * 2000-07-31 2009-07-01 キヤノン株式会社 周波数シンセサイザ及び周波数変換方法
US6313708B1 (en) * 2000-07-26 2001-11-06 Marconi Communications, Inc. Analog phase locked loop holdover
JP3605023B2 (ja) * 2000-10-05 2004-12-22 山形日本電気株式会社 クロック生成回路
JP4289781B2 (ja) * 2000-11-16 2009-07-01 キヤノン株式会社 周波数シンセサイザおよびプリンタエンジン
JP3502618B2 (ja) * 2001-07-19 2004-03-02 松下電器産業株式会社 位相同期ループ回路、及びデータ再生装置
JP2003347936A (ja) * 2001-11-02 2003-12-05 Seiko Epson Corp クロック整形回路および電子機器
US6741109B1 (en) * 2002-02-28 2004-05-25 Silicon Laboratories, Inc. Method and apparatus for switching between input clocks in a phase-locked loop
US6657464B1 (en) * 2002-04-25 2003-12-02 Applied Micro Circuits Corporation Method and circuit to reduce jitter generation in a PLL using a reference quadrupler, equalizer, and phase detector with control for multiple frequencies
DE60304193T2 (de) * 2002-05-22 2006-08-17 Matsushita Electric Industrial Co., Ltd., Kadoma Tiefpassfilter für einen pll, phasenregelkreis und integrierte halbleiterschaltung
DE60231563D1 (de) * 2002-08-30 2009-04-23 Ericsson Telefon Ab L M Verfahren und ausrüstung zur reduzierung von phasensprüngen beim umschalten zwischen synkronisationsquellen
US20040095863A1 (en) * 2002-11-12 2004-05-20 Verboom Johannes J. Phase lock loop for optical disc drive and optical media with wobbled grooves
US6867627B1 (en) * 2003-09-16 2005-03-15 Integrated Device Technology, Inc. Delay-locked loop (DLL) integrated circuits having high bandwidth and reliable locking characteristics
TWI239718B (en) * 2004-01-29 2005-09-11 Mediatek Inc Phase lock loop with higher resolution
US7053719B2 (en) * 2004-03-11 2006-05-30 Agilent Technologies, Inc. Controlling a voltage controlled oscillator in a bang-bang phase locked loop
JP4563737B2 (ja) * 2004-07-02 2010-10-13 ルネサスエレクトロニクス株式会社 パルス幅変調回路
JP2006067350A (ja) * 2004-08-27 2006-03-09 Japan Radio Co Ltd 信号発生装置

Also Published As

Publication number Publication date
DE102006024470B4 (de) 2015-07-09
DE102006024470A1 (de) 2007-12-06
US20070274425A1 (en) 2007-11-29
US7622966B2 (en) 2009-11-24
KR100874413B1 (ko) 2008-12-16
JP2007318755A (ja) 2007-12-06
TW200807885A (en) 2008-02-01

Similar Documents

Publication Publication Date Title
KR100910360B1 (ko) 전환가능한 위상 고정 루프 및 전환가능한 위상 고정 루프동작 방법
CN109150175B (zh) 用于时钟同步和频率转换的设备和方法
KR100874413B1 (ko) 스위칭가능한 위상 고정 루프 및 그의 동작 방법
EP1867092B1 (en) Data cleaning with an asynchronous reference clock
US6359945B1 (en) Phase locked loop and method that provide fail-over redundant clocking
US8532243B2 (en) Digital hold in a phase-locked loop
US6956419B1 (en) Fail-safe zero delay buffer with automatic internal reference
US6310498B1 (en) Digital phase selection circuitry and method for reducing jitter
US11342926B2 (en) Synchronization of clock signals generated using output dividers
KR100862671B1 (ko) 복수 개의 출력신호들의 발생을 위한 위상동기루프
JP2002527976A (ja) 電荷ポンプのノイズ消去機能付きフェイズロックループ回路
US20210314135A1 (en) Clock and data recovery circuit with proportional path and integral path, and multiplexer circuit for clock and data recovery circuit
JP2010171944A (ja) 発振回路
KR100317679B1 (ko) 링 발진기 출력파형간의 위상 오프셋을 보정하기 위한자기 보정회로 및 방법
US9634677B2 (en) Clock generator and integrated circuit using the same and injection-locked phase-locked loop control method
US11588488B1 (en) Dual-loop phase-locking circuit
JPH1032489A (ja) ディジタル遅延制御クロック発生器及びこのクロック発生器を使用する遅延ロックループ
US20230122081A1 (en) Fast switching of output frequency of a phase locked loop (pll)
JP2005079835A (ja) Ｐｌｌ発振回路及びこれを用いた電子機器
JP2000148281A (ja) クロック選択回路
EP1175010B1 (en) High frequency oscillator
US9350364B1 (en) Phase-locked loop circuit having low close-in phase noise
JP2004274293A (ja) クロック信号生成装置及びクロック信号生成方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee