CN1123880C - 存储设备 - Google Patents

Abstract

在磁盘组件外提供一个HDA外记录再现电路，用于输出包含并行数据的写数据。在磁盘组件内提供一个包含并行到串行转换电路的HDA内记录再现电路，用于接收包含并行数据的写数据，并且把写数据转换成串行数据；一个写放大器，用于根据转换成串行数据的写数据，对要供给磁头的记录电流的极性进行转换；和一个前置放大器，用于放大由磁头检测的读信号。至少在高速下把写数据从HDA外记录再现电路传送到HDA内记录再现电路。

Description

存储设备

技术领域

本发明涉及一种磁盘设备，进一步涉及一种用作计算机或类似设备的外存储设备的硬盘设备。

背景技术

硬盘设备通常已用作计算机或类似设备的外存储设备。随着计算机性能的改进和其中所用软件的程序规模的扩大，硬盘设备的容量也一直在加大。由于这个缘故，磁盘设备的记录密度也已明显加大，现在还迫切需要提高数据通信的数据传送速率。

图10是一个框图，说明以常规技术为基础的一般磁盘设备的结构。在这个磁盘设备中，提供一些下述的装置，比如多张磁盘81，一个用于转动磁盘设备的心轴电机(SPM)82，一个在其头部具有一个磁头83的托架84，和一个用于转动托架84的音圈电机(VCM)85。在由底和盖组成的盒子中接纳磁盘81、心轴电机82、磁头83、托架84和音圈电机85，由它们构成一个屏蔽的磁头磁盘组件(HDA)80(也叫作磁盘盒(DE))。

在一个连接于托架84上或托架84与磁盘组件(HDA)80外面的印制电路板之间的柔韧印制电路板上，提供一个由写放大器和前置放大器组成的磁头IC86。写放大器根据写数据来转换要供给磁头83的记录电流的极性。前置放大器放大由磁头83检测的再生电压(读信号)。在磁盘组件(HDA)80中提供这个磁头IC86。

在磁盘设备中，把一个印制电路板从外侧连接于磁盘组件(HDA)80盒的底板。这个印制电路板经过一个连接器连接到一个磁盘组件(HDA)80盒内的柔韧印制电路板上。在这个外连的印制电路板上，提供一个硬盘控制器(HDC)电路70，一个缓冲电路71，一个读通道电路72，一个伺服解调电路73，一个VCM驱动电路74，一个SPM驱动电路75，一个数字信号处理器(DSP)电路76，和一个微控制器(MCU)电路77。

HDC电路70控制一个接口(未示出)，用于同一个计算机基本系统之类的上部设备中的CPU(中央处理机)交换各种命令或数据。HDC电路70还生成一个控制信号，用于控制一个在磁盘上再生记录的格式。缓冲电路71在其中暂时存储从CPU9发送的写数据和从磁盘读出的读数据。

读通道电路72包括一个用于在磁盘中记录写数据的调制电路，一个用于把并行写数据转换串行数据的并行到串行转换电路，一个用于从磁盘再现读数据的解调电路，和一个用于把串行读数据转换到并行数据的串行到并行转换电路。

伺服解调电路73解调一种伺服模式，用于借助峰值加持或积分来确定在磁盘上记录的位置。VCS驱动电路74具有一个功率放大器，用于使一个驱动电流流向音圈电机85。SPM驱动电路75具有一个功率放大器，用于使一个驱动电流流向心轴电机82。

DSP电路76具有一个微处理机，用于控制一个定位磁头83的伺服电路。DSP电路76还根据一个存于存储器中的程序，识别一个从伺服解调电路输出的位置信号；并且还借助一个来自SPM驱动电路或类似电路的驱动电流，控制一个在控制中的磁盘设备的rpm。

MCU电路77能根据一个存于存储器中的程序，控制HDC电路70、DSP电路76、和缓冲电路71。

在具有上述结构的磁盘设备中，把写数据从一个在盒外的印制电路板上提供的读数据通道72，经过一个柔韧印制电路板传送到一个磁头IC86中的写放大器。按照写数据在磁盘中的原样，记录写数据的上升和下降。

由于这个缘故，写数据脉冲的上升和下降必须从读通道电路72迅速而准确地传送到写放大器。为此，要按照微分和平衡类型的串行数据把写数据传送到写放大器。

在日本专利拟公开发布号HEI9-55023中提出一种想法：在稍靠写放大器前面处提供一个并行到串行转换器，并且在传送路径上按照并行数据传送写数据，直至该数据到达并行到串行转换器为止，借助该转换器把写数据转换成要供给写放大器的串行数据。在日本专利拟公开发布号HEI9-55023所公开的这项发明中，在稍靠并行到串行转换器前面处提供一个写补偿电路，用作校正记录写数据定时的记录上定时校正电路，从而写补偿电路被作为一个用于处理并行数据的电路而构成。

然而，在有图10所示结构的设备中，为了加证托架84的可移动性和还把数据传送到盒外，用来传送写数据的柔韧印制电路板是过长的。因此，象近年来发展的先进技术所实现的一样，在高的写数据传送速率和小的脉冲宽度的情况下，在写数据从读通道电路72传送以后，直至它到达写放大器为止，写数据的脉冲辐度变小。由于如上所述的特点，磁盘中的数据记录位置(写数据脉冲的上升和下降位置)可能变成不准。而不准又可能降低再现容限和降低数据可靠性。

此外，在日本专利拟公开发布号HEI9-55023所公开的发明中，写补偿电路是一个用于并行数据的电路，从而电路结构复杂，这可使电路规模变大，和操作时发热量增加很大。

发明内容

本发明的一个目的在于提供一种存储设备，同常规技术相比，它能以较高的速率传送数据，尤其是，它能在高速下传送写数据，而不降低写数据脉冲的幅度。

根据本发明的一种存储设备，带有至少一个磁头，磁头装于存储设备盒内，用于把数据写入存储媒体中和从其中读出数据，所述的存储设备包括：

一个装于所述盒外的外部记录电路，用于输出包含并行数据的写数据；和

一个装于所述盒内的内部记录电路，用于接收从所述外部记录电路提供的包含并行数据的写数据；

其中所述的内部记录电路至少包括：

一个并行到串行转换电路，用于把包含并行数据的所接收写数据转换成串行数据；

一个写补偿电路，用于改变已转换成串行数据的写数据的定时；和

一个写放大器，用于根据其写定时受到调节的串行写数据，转换要供给所述磁头的记录电流的极性。

根据本发明的另一种存储设备，至少带有一个存储媒体，一个用于把数据写入所述存储媒体中或从其中读出数据的磁头，和一个用于驱动装于其盒内的所述存储媒体和磁头的电机，所述的存储设备包括：

一个装于所述盒外的外部记录电路，用于把并行写数据转换成串行写数据，并且输出这些串行写数据；和

一个装于所述盒内的内部记录电路，用于接收来自所述外部记录电路的串行写数据；

其中所述的外部记录电路包括：

一个并行到串行转换电路，它把并行写数据转换为串行写数据，和一个写补偿电路，它转变串行写数据写操作的定时，以及

所述内部记录电路包括：

一个放大器，用于校正所接收的该写数据的升降；和

一个写放大器，用于根据所放大的串行写数据对要供给所述磁头的记录电流的极性进行转换。

在本发明的情况下，因为在存储设备盒内提供一个能够接收并行数据的内部记录电路，所以同基于常规技术的磁盘设备相比，在写放大器与稍前电路之间的串行传送路径明显缩短，从而能够在高速下传送写数据，而不需要通过加宽脉冲宽度去补偿脉冲辐度。

此外，因为在一个需要在盒外的外部记录电路与盒内的内部记录电路之间提供长的传送路径的区域进行并行数据传送，所以能够在高速下传送写数据，而不需要通过加宽脉冲宽度去补偿脉冲幅度。

此外，在上述本发明的情况下，因为在并行到串行转换电路与写放大器之间提供一个写补偿电路，所以输入到写补偿电路的数据和从其中输出的数据都是串行数据，从而写补偿电路可以包括一个用于处理串行数据的电路。由于这个缘故，用于串行数据的现有写补偿电路能够用作一个写补偿电路。

在本发明的情况下，能够在磁盘盒中容纳一个串行传送路径，该路径位于一个写放大器与一个稍靠包括编码电路的写放大器前面的电路之间，从而同常规类型的磁盘设备相比，在写放大器与稍前电路之间的串行传送路径是明显缩短的。此外，在一个把长传送路径置于盒外的外部记录电路与盒内的内部记录电路之间的区域，以并行方式传送数据，从而能够在高速下传送写数据，而不使脉冲幅度降低。

在本发明的情况下，能够在其盒内容纳一个串行传送路径，该路径位于写放大器与稍靠写放大器前面的包括写补偿电路的电路之间，从而同常规类型的磁盘设备相比，在写放大器与稍前电路之间的串行传送路径是明显缩短的，并且在一个把长传送路径置于盒外的外部记录电路与盒内的内部记录电路之间的区域，还以并行方式传送数据，这就能够在高速下传送写数据，而不使脉冲幅度降低。

在本发明的情况下，在一个处于外部再现电路与内部再现电路之间的传送路径上，以并行方式传送数据，从而不仅写数据，而且读数据，皆可在高速下传送。

在本发明的情况下，能够在盒内容纳一个串行传送路径，该路径位于写放大器与稍靠写放大器前面的包括预编码电路的电路之间，从而同常规类型的磁盘设备相比，在写放大器与稍前电路之间的串行传送路径明显缩短，并且还在一个把长传送路径置于盒外的外部记录电路与盒内的内部记录电路之间的区域，以并行方式传送数据，从而能够在高速下传送写数据，而不需要借助加宽脉冲宽度去补偿脉冲幅度。

在本发明的情况下，能够在盒内容纳一个串行传送路径，该路径位于写放大器与稍靠写放大器前面的包括写补偿电路的电路之间，从而同常规类型的磁盘设备相比，在写放大器与稍前电路之间的串行传送路径明显缩短，并且还在一个把长传送路径置于盒外的外部记录电路与盒内的内部记录电路之间的区域，以并行方式传送数据，从而能够在高速下传送写数据，而不必借助加宽脉冲宽度去补偿脉冲幅度。

在本发明的情况下，在外部再现电路与内部再现电路之间以并行方式传送数据，从而不仅写数据，而且读数据，皆可在高速下传送。

在本发明的情况下，还能够在盒内容纳一个用于写数据的时钟信号的传送路径，从而同常规的技术相比，传送路径明显缩短，并且时钟信号的频率也因此而可作得较高，写数据也因此而可在更高的速度下传送。

在本发明的情况下，同常规的技术相比，在写放大器与稍前电路之间的串行传送路径明显缩短，并且从外部记录再现电路到内部记录电路还以并行方式传送数据，从而能够在高速下把写数据传送到磁头。此外，从构成内部记录电路的一部或全部电路到磁头的传送路径也能够缩短，从而能够改善写数据传送的可靠性，还能够在高速下传送写数据。

在本发明的情况下，同常规的技术相比，在写放大器与稍前电路之间的串行传送路径明显缩短，并且从外部记录电路到内部记录电路还以并行方式传送数据，从而能够在高速下把写数据传送到磁头。此外，从构成内部记录电路的一部或全部电路到磁头的传送路径也能够缩短，并且因此而能够改善写数据传送的可靠性，还能够在高速下传送写数据。

在本发明的情况下，一个外部记录和/或外部再现电路和一个内部记录和/或再现电路的结构能够简化，以减小它在盒内的安装空间，并且能够在一个芯片中容纳这个或这些电路，从而加证芯片免于噪声，这使它有可能提供一个紧凑而高度可靠的存储设备。

在本发明的情况下，当通过一个盒外的外部记录电路与盒内的内部记录电路之间的长串行传送路径进行传送时，退化的写数据脉冲的上升和下降定时被一个内部记录电路的放大器所再现和传送，从而能够在高速下传送写数据。

附图说明

从下面结合附图的描述中，会了解本发明的其它目的和特征。

图1是一个外部立体图，说明根据本发明的存储设备的机械结构的一个实例，其盖被去掉且它的一部分被露出；

图2是一个框图，说明根据本发明的存储设备的电路结构的实施例1；

图3是一个外部立体图，说明根据本发明的存储设备的机械结构的另一实例；

图4是一个框图，说明根据本发明的存储设备的电路结构的实施例2；

图5是一个框图，说明根据本发明的存储设备的电路结构的实施例3；

图6是一个框图，说明根据本发明的存储设备的电路结构的实施例4；

图7是一个框图，说明实施例4中电路结构的变形；

图8是一个框图，说明根据本发明的存储设备的电路结构的实施例5；

图9是一个框图，说明根据本发明的存储设备的电路结构的实施例6；和

图10是一个框图，说明根据常规技术的存储设备的结构。

具体实施方式

下面结合图1至9详述根据本发明的存储设备的诸实施例。

盘设备例如是一种磁盘设备，和是一种用于个人计算机之类计算机的非易失性外部存储设备的硬盘设备。如图1中阐述图所示，这种盘设备1具有一个磁头磁盘组合件(此后以HDA描述)10，和一个在外部连接于基座2底表面的印制电路板5。

诸数据记录再现电路分别装于HDA10的盒内和在外面连接到该盒上的印制电路板5上。通过一个柔韧印制电路板(此后表述成FPC)4和一个连接器50(一个在HDA后表面上接合连接器50的连接器未示于图中)，电气地互连一个在HDA10盒内的记录再现电路(此后通常把一个用于在盒内记录或再现数据的电路表述成HDA内记录再现电路)，和一个在印制电路板5上的记录再现电路(此后通常把一个用于在盒外记录或再现数据的电路表述成HDA外记录再现电路)。

从一个图中未示出的象计算机基本系统之类的上部设备发送的并行写数据，被HDA外记录再现电路接收，受到预先指定的处理，并且按照原样经过FPC4送到HDA内记录再现电路。在此把输入到HDA内记录再现电路的并行数据转换成串行数据，并且写入盘12中。

HDA10具有一个FPC4，一个心轴电机11，其中每一个盘都由心轴电机11转动的多个盘12，一个用于数据读/写的磁头13，和一个托架14，托架14在盒内与基座2、盖3和在其中屏蔽用的封闭件6一起组装和接纳。在托架14上连接一个磁头IC15。

另一方面，在由支承板20支承的FPC4的一个区域，封装两块IC21、22(其数目不限于2块)。在FPC4上提供的这些IC15，21，22和其它的电子部件(未示出)，是通过FPC4互相电气连接的。HDA内记录再现电路包括在FPC4上的IC15，21，22和其它电子部件(未示出)。

在外部连接的印制电路板5上封装一个IC51和其它电子部件，还在其中提供各种外围电路，例如HDA外记录再现电路或伺服控制电路。当接通功率时，心轴电机转动，并且当其rpm达到指定值时，磁头升到盘上。在起动各种电路以后，等待从上部设备输入命令。

图2是一个框图，说明在磁盘设备1中涉及数据记录和再现的段的电路结构。在这个磁盘设备1中，如上所述，在HDA内印制电路板10和外部连接印制电路板5上，提供一个HDA内记录再现电路115和一个HDA外记录再现电路121。此中，HDA内记录再现电路115具有作为一个内部记录电路和一个内部再现电路的功能；而HDA外记录再现电路121则具有作为一个外部记录电路和一个外部再现电路的功能。

应当指出，在图2中，只示出一个涉及写入或读出数据的传送路径，并且用较粗的实线示出并行数据传送路径，而用较细的线示出串行数据传送路径(在图4至图9中也是如此)。

在根据实施例1的磁盘设备1中，如图2所示，还把通过磁头从磁盘读出的读出数据用并行方式从HDA内记录再现电路115传送到HDA外记录再现电路121。图2所示的实例属于一种下述的情况：把一种用于例如1/7代码的峰值检测系统用作一个数据记录再现系统。

HDA外记录再现电路121具有一个数据传送电路122，一个并行数据转换电路123，和一个合成器电路124。数据传送电路122把从一个计算机基本系统之类的上部设备的中央处理机(此后被描述成CPU)中送出的写数据，传送到并行数据转换电路123，并且还把从并行数据转换电路123送出的并行读数据，传送到CPU9。

并行数据转换电路123根据需要把写数据和读数据转换成具有预先指定格式的并行数据，并且把并行数据输出到HDA内记录再现电路115以及到数据传送电路122。合成器电路124生成一个用作写数据定时信号的时钟信号，并且把时钟信号输出到HDA外记录再现电路121和HDA内记录再现电路115中的每一个电路。

HDA外记录再现电路115具有一些数据记录电路，包括一个并行到串行转换电路101，一个编码电路102，一个写补偿电路103，和一个写放大器104。并行到串行转换电路101把从HDA外记录再现电路121送出的并行写数据转换到串行数据。编码电路102把由并行到串行转换电路101转换的串行写数据编码成一种具有象1/7代码之类的预先指定格式的代码。

写补偿电路103预先校正从编码电路102送出的代码的峰值漂移。写放大器104根据从写补偿电路103送出的编码写数据，转换一种用于磁头105的记录电流的极性。

在写补偿电路103和写放大电路104中的任何一个电路中，提供一个图中未示出的FF(触发器)，用于记录带有NRZI(不归零交错)的数据。在这种结构的情况下，写数据的频率被降低到FF中和FF上原值的一半，并且接通。

HDA内记录再现电路115具有一个数据再现电路，它包括一个前置放大器106，一个AGC(自动增益控制)电路107，一个低通滤波器(LPF)108，一个脉动电路109，一个相同步电路(VFO电路)110，一个译码电路111，和一个串行到并行转换电路112。前置放大器106放大一个由磁头105检测的再现电压(读信号)。

AGC电路107对增益提供自动控制，以便由前置放大器106放大的读信号的幅度加持恒定。低通滤波器108从AGC电路107所调节的读信号中滤除不需要的高频噪声，以便信号有恒定的幅度。脉动电路109，通过把带有由低通滤波器108从其中去除的高频噪声的读信号转换成一个相应于峰值的脉冲，生成串行读数据。

相同步电路110包括一个PLL(锁相环)电路，使脉动电路109生成的读数据与时钟信号同步。译码电路111对例如1/7代码的与时钟信号同步的读数据进行译码。串行到并行转换电路112把由译码电路111译码的读数据转换成例如2-位或1-字节的并行数据，并且把这些并行数据输出到HDA外记录再现电路121中。

数据传送电路122和CPU9，用一个例如具有1-字节或2-字节的预先指定宽度的数据总线，互相连接。虽然在此未示出，但数据传送电路122具有一个缓冲段，用于暂时存储指定字节的数据，和一个控制段，用于提供控制，以便接收输入数据。

并行数据转换电路123接收从数据传送电路122送出的写数据，并且根据需要把数据转换成例如2-位或1-字节的并行数据。并行数据转换电路123还接收从HDA内记录再现电路115送出的读数据，并且根据需要把数据转换成例如1-字节的并行数据。

应当注意，因为在一个其中不需要转换并行数据位号的设备中可省略并行数据转换电路123，故在图2中用虚线表示该电路(图4至图9也是如此)。当省略并行数据转换电路123时，就直接在数据传送电路122与HDA内记录再现电路115之间进行写数据和读数据的交换。

合成电路124通过使用一个石英晶体振荡器或类似振荡器来倍增一个振荡电路的频率，生成一个用于写数据的定时信号(写时钟)。

数据传送电路122连接于并行数据转换电路123，而并行数据转换电路123又分别用数据总线连接于并行到串行转换电路101以及串行到并行转换电路112。

写补偿电路103用于预先补偿由于波形之间干扰而产生的峰值漂移，和按照一个和写位相一致的指定速率来延迟写定时。

关于图2所示磁盘设备中电路的操作，用一个从上部设备发送一个写命令的事例进行描述。把磁头移动到磁盘的目标轨道上，并且定位于此轨道。当从一个计算机或者是上部设备的类似设备的基本系统的CPU9，经过一个具有例如1字节或2字节的总线宽度的数据总线，发送写数据时，就用一个装于磁盘设备盒外面的HDA外记录再现电路121的数据传送电路122，接收写数据。在这个数据传送电路122中，在其缓冲段中暂时存储写数据。

在数据传送电路122的缓冲段中暂时存储的写数据，以预先指定的定时来传送到并行数据转换电路123，并且被转·换成例如2位或1字节的并行数据。在这个步骤中，把定时信号供应到例如同步电路124中。通过一个具有指定总线宽度的外部数据总线，把转换成具有指定位号的并行数据的写数据，送到HDA内记录再现电路115中的并行到串行转换电路101。

当没有提供并行数据转换电路123时，就直接从数据传送电路122经过外部数据总线，把写数据送到HDA内记录再现电路115中的并行到串行转换电路101上。至此，写数据都是并行数据。

把送到HDA内记录再现电路115中的并行到串行转换电路101上的写数据(并行数据)，在并行到串行转换电路101中转换成串行数据。在这个步骤之中和之后，按串行数据处理写数据。

把转换成串行数据的写数据从并行到串行转换电路101送到编码电路102。然后在这个编码电路102中把写数据转换成例如1/7代码，并且输出到写补偿电路103。

在写补偿电路103中，对在编码电路102中编码的写数据中的峰值漂移预先进行校正。把校正后的写数据送到写放大器104。在写放大器104中，根据从写补偿电路103发送的写数据，转换用于磁头105的记录电流的极性。以指定的定时把记录电流供给一个从多个磁头中选择的磁头，从而以磁盘中目标轨道的目标段来记录写数据。

下面描述当从上部设备发布读出命令并且读出磁盘中存储的数据时的电路操作。在这个步骤中，磁头移向磁盘的目标轨道，并定位于此，当磁头以预定的定时从目标段检测一个相应于记录数据的再现电压时，再现电压就作为读出信号而由前置放大器106放大。放大后的读信号被送往AGC电路107。

在AGC电路107中，自动地控制一个从前置放大器106送出的读信号的增益，使读信号的幅度加持恒定。把已经受到增益控制的读信号送到低通滤波器108。

把送到低通滤波器108的读信号转换成一种信号，该信号由于通过低通滤波器时的滤波效应而从其中去除了不需要的高频成分。把已从其中去除高频成分的读信号送到脉动电路109。

在脉动电路109中，把从低通滤波器108送出的读信号转换成一种相当于峰值的脉冲，该脉冲生成读数据(串行数据)，把生成的串行读数据送到相同步电路(VFO电路)110。把送到相同步电路(VFO电路)110的读数据变成与时钟信号同步的读数据，并且送到译码电路111。

在译码电路111中，对从相同步电路(VFO电路)110送出的例如1/7代码的读数据进行译码。然后把译码后的读数据送往串行到并行转换电路112。在这个步骤范围内的读数据是串行数据。

在串行到并行转换电路112中，把译码后的串行读数据转换成例如2位或1字节的并行数据。然后按并行数据处理读数据。通过外部数据总线把并行读数据输出到HDA外记录再现电路121。

在并行数据转换电路123中，把送到HDA外记录再现电路121的2位或1字节的并行读数据转换成例如1字节的并行数据。通过一个具有例如1字节总线宽度的内部数据总线，把这个转换后的并行数据送到数据传送电路122。

当没有提供并行数据转换电路123时，就通过一个外部数据总线，从HDA内记录再现电路115中的串行到并行转换电路112中，把例如2位或1字节的并行读数据直接送到数据传送电路122。在把送到数据传送电路122的并行读数据存入数据传送电路122中的缓冲段以后，就按照1字节或2字节的数据单位把这些数据移至计算机或作为上部设备的类似设备的CPU9中。

在本发明的实施例1中，在HDA10的盒内提供编码电路102、写补偿电路103和写放大器104，从而在一个稍靠写放大器前面的包括编码电路102和写补偿电路103的电路与写放大器104之间的串行传送路径，可在HDA10的盒内用一个FPC4的接线段来形成，所以同根据常规技术的在一个封装于HDA盒外的印制电路板上的读通道IC中的记录再现电路与一个HDA盒内的写放大器之间的串行传送路径相比，本实施例在稍靠写放大器前面的电路与写放大器104之间的串行传送路径是明显缩短的，这就能够在高速下传送写数据，而不降低脉冲幅度。

在实施例1中，在HDA外记录再现电路121与HDA内记录再现电路115之间传送路径的长段中并行地传送多个位，从而以并行方式传送写数据，这就能够在高速下传送写数据，而不降低脉冲幅度。

此外，在实施例1中，在HDA的盒内提供前置放大器106、AGC电路107、低通滤波器108、脉动电路109、相同步电路110和译码电路111，并且把多个位并行地送入和送出HDA的盒外的再现电路，从而以并行方式传送读数据，这就也能够在高速下传送读数据。

在实施例1的情况下，因为业已开发的用于串行数据的任何电路皆可用作写补偿电路103，故不需要为写补偿电路103去作新的开发工作或类似工作，可加证操作写补偿电路103的稳定性，并可改善写补偿电路103、包括写补偿电路103的HDA内记录再现电路、以及整个磁盘设备1的可靠性。此外，同例如在日本专利拟公开发布号HEI9-55023中透露的用于并行数据的写补偿电路(记录定时校正电路)相比，用于串行数据的写补偿电路103具有比较简单的电路结构，从而一种具有写补偿电路103的IC芯片或类似芯片可以极小化，不需要额外花钱，且发热值较小。

应当指出，在实施例1中，在HDA内记录再现电路115中提供编码电路102，并且在编码电路102中编码串行写数据；但是其结构不限于上述结构，为了取代编码电路102的提供方式，可以在HDA内记录再现电路115的外面，例如在HDA外记录再现电路内，提供编码电路。在这种情况下，并行写数据可以在它被编码以后，再通过HDA内记录再现电路115内的并行到串行转换电路101，被转换成串行数据。

此外，在实施例1中，如图1所示，在托架14以及FPC4上封装组成HDA内记录再现电路115的每个IC15、21、22；但其结构不限于这种结构，在图3中示出磁盘设备100中的类似结构，可以把HDA内记录再现电路并入IC23中，而IC23可以封装到例如托架14上。应当指出，在图3中，以解开状态示出FPC4的部分，以清楚地示出IC23。

图4是一个框图，根据本发明第二实施例说明涉及磁盘设备中数据记录和再现的分段的电路结构。图4所示磁盘设备的电路结构在下述的4个方面不同于根据图2所示实施例1的磁盘设备的电路结构。

即，第一方面：在HDA外记录再现电路中加入一个数据再现电路。第二方面：把读数据作为串行读信号从HDA内记录电路215传送到HDA外记录再现电路221。第三方面：在HDA外记录再现电路221中加入一个与串行到并行转换电路等效的电路。第四方面：在HDA内记录电路215中加入一个同步电路224。此中，HDA内记录电路215具有内部记录电路的功能，而HDA外记录再现电路221具有外部记录电路和外部再现电路的功能。应当指出，与实施例1中标号相同的部件用相同的标号表示，在此略去其描述。

在图4所示的情况下，采用1/7代码的峰值检测系统或类似系统作数据记录/再现系统。HDA外记录再现电路221具有一个数据传送电路122，一个并行数据转换电路123，一个AGC电路207，一个低通滤波器(LPF)208，一个脉动电路209，一个相同步电路(VFO电路)210，一个译码电路211，和一个串行到并行转换电路212。

AGC电路207、低通滤波器208、脉动电路209、相同步电路210、译码电路211和串行到并行转换电路212形成一个数据再现电路。AGC电路207对增益提供自动控制，以便从HDA内记录电路215中前置放大器106发送的串行读信号的幅度可加持恒定。低通滤波器(LPF)208从AGC电路207所调节的读信号中去除不需要的高频噪声，使该信号具有恒定的幅度。

脉动电路209，通过把一个已从其中用低通滤波器208去除其高频噪声的读信号转换成一个相当于其峰值的脉冲，生成串行读数据。相同步电路(VFO电路)210包括一个PLL电路，用于同步由脉动电路209生成的读数据。

译码电路211对与时钟信号同步的例如1/7代码的读数据进行译码。串行到并行转换电路212把由译码电路211译码的读数据转换成例如2位或1字节的并行数据，并且把这些并行数据输出到并行数据转换电路123。

HDA内记录电路215具有一个数据记录电路，它包括并行到串行转换电路101，译码电路102，写补偿电路103和写放大器104。HDA内记录电路215具有前置放大器106和同步电路224。同步电路224，通过使用石英晶体振荡器或类似振荡器对振荡电路的频率进行倍增，生成一个用于写数据的定时信号(写时钟)。把生成的定时信号输出到HDA内记录电路215中的每一个部分中以及HDA外记录再现电路221中。

分别用数据总线把数据传送电路122连接于并行数据转换电路123，并且把并行数据转换电路123连接于并行到串行转换电路101，和连接于串行到并行转换电路212。

下面对具有图4所示电路结构的磁盘设备的操作进行描述。用于磁盘中写数据的操作与根据图2所示实施例1的电路结构的相应操作是相同的，从而在此省略其描述。下面对当从上部设备发布一个读命令并且由此而读出磁盘中所记录数据时的电路操作，进行描述。

把磁头移动到磁盘上的目标轨道上，并定位于此。当从目标段以预定的定时检测一个相当于所记录数据的再现电压时，再现电压就由前置放大器106放大成读信号。所放大的读信号以串行状态被送到HDA内记录再现电路221中的AGC电路207。自动地控制被送到AGC电路207的读信号的增益，使其幅度加持在恒定值，然后把读信号送到低通滤波器208。

把送到低通滤波器208的读信号变成一种信号，其中不需要的高频噪声已在通过低通滤波器208时由于过滤作用而去除；并将此信号送到脉动电路209。把送到脉动电路209的读信号转换成一种相当于峰值的脉冲，以变成串行读数据，然后把它送到相同步电路(VFO电路)210。

把送到相同步电路(VFO电路)210的读数据变成一种与时钟信号同步的读数据，然后把它送到译码电路211。在译码电路211，对从相同步电路(VFO电路)210发送的例如1/7代码的读数据，进行译码。然后在串行到并行转换电路212中，把译码后的读数据转换成例如2位或1字节的并行数据。

经过并行数据转换电路123和数据传送电路122，把并行读数据按照1字节或2字节的数据单位送到一个作为上部设备的计算机或类似设备的CPU9。

在本发明的实施例2中，在一个用于HDA10的盒内提供编码电路102、写补偿电路103和写放大器104，因此，用一个HDA10盒内的FPC4的布线部分，形成一个在稍靠写放大器前面的包括编码电路102和写补偿电路103的电路与写放大器之间的串行传送路径，从而同根据常规技术的一个在HDA盒子外印制电路板上封装的读通道IC内记录再现电路与HDA盒内写放大器之间的串行传送路径相比，本实施例的这个在稍靠写放大器前面的电路与写放大器104之间的串行传送路径是明显缩短的，这就能够在高速下传送写数据，而不降低脉冲幅度。

此外，在实施例2中，通过一个在HDA外记录再现电路221与HDA内记录电路215之间的写数据传送路径的长段，并行地传送多个位，从而以并行方式传送写数据，这就能够在高速下传送写数据，而不降低脉冲幅度。

另外，在实施例2中，在HDA盒内提供同步电路224，因此可用短的布线形成一个HDA内记录电路215中写数据所需的时钟信号的传送路径，并且因此能够使用一个高频时钟信号而不必降低其脉冲幅度，还能够以高速执行一个写数据操作。

在实施例2的情况下，由于能够象实施例1一样，把任何业已开发的用于串行数据的电路用作写补偿电路103，故通过使用这种用于串行数据的写补偿电路而不需要为写补偿电路103去作新的开发工作或类似工作，可保证写补偿电路103的操作稳定性，这就同用于并行数据的写补偿电路相比，可使可靠性提高，和电路结构变简单，从而能够使具有写补偿电路103的IC芯片或类似芯片极小型化，而不需要额外花钱，且发热值小。

此外，在实施例2中，把读信号从HDA内记录电路215串行地传送到HDA外记录再现电路221，但是因为来自HDA内记录电路215中前置放大器106的输出是一个相应于峰值的带有磁盘磁性回复的模拟信号，故甚至在频带宽度窄于成为脉冲信号的写数据的频带宽度的情况下，也能够传送模拟信号，从而在为读数据而进行的高速操作中不会产生问题。

应当指出，可以用一个单独的IC芯片提供HDA内记录电路215。

另外，在上述的实施例2中，可以不在HDA盒内提供编码电路102，而在HDA盒外提供一个编码电路，并且在该编码电路编码并行写数据以后，就可用HDA内记录电路215中的并行到串行转换电路101把写数据转换成串行数据。

图5是一个框图，根据本发明的实施例3说明磁盘设备中涉及数据记录和再现的部分的电路结构。在图5所示的磁盘设备中，记录再现系统不基于实施例1和实施例2中所用的峰值检测系统，而是基于PRML(部分响应最大似然)系统。与上述实施例1中相同的部件赋予相同的标号，在此略去其描述。

一个HDA外记录再现电路321包括一个数据传送电路122，一个并行数据转换电路123，一个加密电路324，一个编码电路325，一个译码电路326，和一个解密电路327。在此，HDA外记录再现电路321具有作为一个外部记录电路和一个外部再现电路的功能。加密电路324使从并行数据转换电路123发送的并行写数据随机化。

编码电路325把随机化写数据转换成例如9位的并行数据(例如8-9转换)。译码电路326把从HDA内记录再现电路315发送的并行读数据转换成例如8位的并行数据(例如9-8转换)。解密电路327使随机数据返回到原来的并行数据，并且把此数据输出到并行数据转换电路123。

HDA内记录再现电路315具有一个数据记录电路，它包括一个并行到串行和串行到并行转换电路301，一个预编码电路302，一个写补偿电路306和一个写放大器104。在此，HDA内记录再现电路315具有作为一个内部记录电路和一个内部再现电路的功能。并行到串行和串行到并行转换电路301具有一种把从HDA外记录再现电路321发送的并行写数据转换成串行数据的功能，和一种把串行数据转换成并行数据的功能。

预编码电路302预先执行一种逆操作，用于对转换成串行数据的写数据进行(1+D)均衡化(D：延迟算符)，即执行一种用于1/(1+D)的操作。写补偿电路306预先校正峰值的漂移。

在写补偿电路306和写放大器104中的任何一个中，提供一个图中未示出的FF(触发器)，用于以NRZI(不归零交错)格式记录数据。用这一特征使写数据的频率变成FF中和FF上原始值的1/2，并且接通。

HDA内记录再现电路315具有一个数据再现电路，它包括一个前置放大器106，一个AGC电路107，一个低通滤波器(LPF)108，一个抽样电路303，一个相同步电路(VFO)310，一个均衡电路(304)，和一个维特比检测电路305。

抽样电路303从一个已从其中去除高频噪声的读信号中，抽取用作数据的有效点的电压。相同步电路(VFO电路)310把一个用于抽样的时钟信号供给抽样电路303，还把时钟信号供给HDA外记录再现电路321中的译码电路326和解密电路327。

均衡电路304对伴随低通滤波器108的1+D进行均衡化，并且输出三种电压+1、0、和-1中的任一电压(注意，任何噪声都有一定的电压宽度)。维特比检测电路305识别：均衡电路304中包含噪声的输出电压相当于+1、0、和-1中的哪一个电压。

此外，HDA内记录再现电路315还具有一个同步电路314，用于通过使用石英晶体振荡器或类似振荡器倍增一个振荡电路的频率而生成一个用于写数据的定时信号(写时钟)，并且把这个定时信号输出到HDA内记录再现电路315和HDA外记录再现电路321中的每一个部分。

数据传送电路122连接于并行数据转换电路123，并行数据转换电路123连接于加密电路324和解密电路327，加密电路324连接于编码电路325，译码电路326连接于解密电路327，并且编码电路325连接于译码电路326和并行到串行/串行到并行转换电路301，都用数据总线分别连接各个电路。一个在编码电路325与译码电路326以及并行到串行/串行到并行转换电路301之间的总线是双向总线。

下面对当从上部设备发送一个写命令时，图5所示磁盘设备中的电路操作，进行描述。先把磁头移到磁盘的目标轨道上，并且定位于此，把从CPU9经过外部数据总线发送的写数据暂时存储于一个HDA外记录再现电路321的数据传送电路122的缓冲段中，然后在一个同步于从例如同步电路314提供的时钟信号的指定定时下，把这些写数据发送到并行数据转换电路123，并且在此把它们转换成例如2位或1字节的并行数据。

把由并行数据转换电路123转换的写数据发送到加密电路324中，并在此随机化，然后送到编码电路325，在此经受例如8-9转换，以变成9位并行数据。当不提供并行数据转换电路123时，就从数据传送电路122把写数据直接送到加密电路324，然后送到编码电路325。

通过一个外部数据总线，把已经在编码电路325中经受例如8-9转换的并行数据，送到HDA内记录再现电路315中的并行到串行/串行到并行转换电路301，并且在其中转换成串行数据。

把转换成串行数据的写数据送到预编码电路302，在此对写数据使用一个延迟算符D执行一种由1/(1+D)表示的操作，然后由写补偿电路306校正写数据中的峰值漂移。在写放大器104中，转接用于磁头的记录电流的极性，并且在磁盘上记录写数据。

应当指出，在这个步骤中，分别根据用于磁盘和磁头的选择信号，从多个磁盘和多个磁头中选择一个指定磁盘和一个指定磁头，并且还在磁头移到指定位置的情况下用一个电机转动磁盘。

下面对当从上部设备发布一个读命令和读出磁盘中所记录数据时的电路操作，进行描述。先把磁头移到磁盘上的目标轨道上，并且定位于此。当磁头以指定定时从目标段检测一个相当于所记录数据的再现电压时，就由前置放大器106把再现电压放大成一个串行读信号。把由前置放大器106放大的读信号送到AGC电路107，在此自动控制其增益以加持幅度恒定，然后送到低通滤波器108。

把送到低通滤波器108的读信号在已从其中去除不需要的高频成分的情况下送到抽样电路303，在此根据从相同步电路(VEO电路)310提供的时钟信号，进行抽样。利用这个特点，从读信号中抽取用作数据的有效点的电压。

均衡电路304在抽样电路抽样的点对一个电压执行用于(1+D)的均衡化。利用这种操作从均衡电路304中输出+1、0、和-1电压中任一电压。然而，三个电压值中任何一个值皆由于噪声而具有一定的宽度。于是把由于噪声而具有一定宽度的电压信号送到维特比检测电路305，在此作出确定：发送的电压信号相当于+1、0、和-1中的哪一个值。

由并行到串行/串行到并行转换电路301，把由维特比检测电路305识别的包含电压信号的读数据转换成并行数据，并且把这些并行数据用外部总线发送到HDA外记录再现电路321中的译码电路326。

在译码电路326中，使从HDA内记录再现电路315发送的并行数据经受例如9-8转换，并且在解密电路327中，从随机数据返回到初始数据。

在并行数据转换电路123中，把返回到初始数据的读数据转换成例如1字节的并行数据，并且通过内部总线传送到数据传送电路122。当没有提供并行数据转换电路123时，就把读数据直接从解密电路327送到数据传送电路122。把送到数据传送电路122的并行读数据暂时存储到数据传送电路122的缓冲段中，然后按照1字节或2字节的数据单位发送到作为上部设备的计算机或类似设备的CPU9中。

在实施例3中，因为在HDA10中提供包括预编码电路302、写补偿电路306和写放大器104的HDA内记录再现电路315，故一个在包括预编码电路302和写补偿电路304的稍靠写放大器前面的电路与写放大器104之间的串行传送路径，可用一个HDA10中用于FPC4的布线部分来形成，从而同根据常规技术的一个在封装于HDA外印制电路板的读通道IC的记录再现电路与HDA内写放大器之间的串行传送路径相比，本实施例的这个在稍靠写放大器前面的电路与写放大器104之间的串行传送路径可明显缩短，由于这个缘故，能够在高速下传送写数据，而不降低脉冲幅度。

此外，在实施例3中，因为通过一个在HDA外记录再现电路321与HDA内记录再现电路315之间的写数据传送路径的长段，并行地传送多个位，并且以并行方式传送写数据，故能在高速下传送写数据，而不降低脉冲的幅度。

另外，在实施例3中，因为在HDA内记录再现电路315中提供同步电路314，故在HDA内记录再现电路315中写数据所需的时钟信号的传送路径是用短的布线形成的，从而可使用高频时钟信号而不降低脉冲的幅度，并且能够在高速下执行写操作。

此外，在实施例3中，HDA内记录再现电路315具有一个数据再现电路，它包括前置放大器106，AGC电路107，低通滤波器108，抽样电路303，相同步电路310，均衡电路304，和维特比检测电路305；并且还在该数据再现电路与HDA外记录再现电路321之间并行地传送多个位，从而以并行方式传送读数据，这就还能够在高速下传送读数据。

在实施例3的情况下，因为任何业已开发的用于串行数据的电路都能够用作写补偿电路306，所以象实施例1一样，通过利用串行数据的写补偿电路而不需要为写补偿电路306作新的开发工作，可加证写补偿电路306的操作稳定性，使其可靠性提高，并且同用于并行数据的写补偿电路相比，使电路结构变简单，从而具有写补偿电路306的IC芯片或类似芯片能够极小型化，而不需要额外花钱，并且发热值较小。

应当指出，可以在一个单独的IC芯片中提供HDA内记录再现电路315。

此外，在编码电路325与译码电路326以及并行到串行/串行到并行转换电路301之间的一个总线不限于双向总线，而可以分别是一个单向总线。

可以不在HDA外记录再现电路321中提供加密电路324，编码电路325，解密电路327和译码电路326；而在HDA内记录再现电路315中提供这些电路。

图6是一个框图，说明涉及实施例4的磁盘设备的数据记录和再现的部分的电路结构。在图6所示的磁盘设备中，象图5所示的实施例3一样，也采用一种基于PRML(部分响应最似然)系统的记录再现系统，但图6所示磁盘设备的电路结构在下述的5个方面不同于图5所示的根据实施例3的磁盘设备的电路结构。

即，第一方面，在HDA外记录再现电路421中装入一个数据再现电路。第二方面，把读数据作为串行读信号从HDA内记录电路415传送到HDA外记录再现电路421。第三方面，在HDA外记录再现电路421中装入一个并行到串行转换电路422。在这里，HDA内记录电路415具有作为内部记录电路的功能，而HDA外记录再现电路421则具有作为外部记录电路和外部再现电路的功能。

第四方面，在HDA内记录电路415中提供并行到串行转换电路401。第五方面，在编码电路325与并行到串行转换电路401之间的外部数据总线是以单向总线形式为基础的。应当指出，与实施例1及实施例3相同的部件用相同的标号表示，在此略去其描述。

HDA外记录再现电路421包括数据传送电路122，并行数据转换电路123，加密电路324，编码电路325，AGC电路407，低通滤波器(LPF)408，抽样电路403，相同步电路(VFO电路)410，均衡电路404，维特比检测电路405，串行到并行转换电路422，译码电路326，和解密电路327。

AGC电路407，低通滤波器408，抽样电路403，相同步电路410，均衡电路404，和维特比电路405形成一个数据再现电路。AGC电路407对增益提供自动控制，使从HDA内记录电路415的前置放大器输出的读信号的幅度加持恒定。

低通滤波器(LPF)408从增益受控的读信号中去除不需要的高频噪声。抽样电路403从已从其中去除高频噪声的读信号中抽取用作数据的有效点的电压。相同步电路(VFO电路)410把抽样用的时钟信号供给抽样电路403，还把时钟信号供给HDA外记录再现电路421中的译码电路326和解密电路327。

均衡电路404对伴随低通滤波器408的(1+D)进行均衡化，并且输出三种电压+1、0、和-1中任一电压(应当指出，任何电压由于噪声而皆有一定的电压宽度)。维特比检测电路405确定：一个包含来自均衡电路404的噪声的输出电压相当于+1、0、和-1中的哪一个。串行到并行转换电路422把包含由维特比检测电路405确定的电压信号的串行读数据转换成并行数据。

HDA内记录电路415具有一个数据记录电路，它包括一个并行到串行转换电路401，一个预编码电路302，一个写补偿电路306，和一个写放大器104。HDA内记录电路415还具有一个前置放大器106和一个同步电路314。并行到串行转换电路401把从HDA外记录再现电路421发送的并行写数据转换成串行数据。

编码电路325连接于并行到串行转换电路401，并且串行到并行转换电路422连接于译码电路326，都分别用数据总线连接。

下面对图6所示磁盘设备的电路操作进行描述，在此先假设一种从上部设备发布一个写命令的情况。然后把磁头移动到磁盘上的目标轨道，并且定位于此。把从CPU9通过外部总线发送的写数据暂时地存储在HDA外记录再现电路421中的数据传送电路122的缓冲段中，然后由并行数据转换电路123转换成例如2位或1字节的并行数据。

通过加密电路324、编码电路325和外部总线，把转换成2位或1字节的数据的并行数据送到HDA内记录电路415中的并行到串行转换电路401，在此把并行数据转换成串行数据。当没有提供并行数据转换电路123时，就把写数据直接从数据传送电路122送到加密电路324。

在磁盘中，通过预编码电路302、写补偿电路306和写放大器104，记录转换成串行数据的写数据。

下面对当从上部设备发布一个读命令，并且读出磁盘中所记录数据时的电路操作，进行描述。这时把磁头移动到磁盘的目标轨道上，并且定位于此。磁头以预定的定时从目标段检测一个相当于所记录数据的再现电压，然后由前置放大器106把再现电压放大成串行读信号。

把由前置放大器106放大的读信号送到HDA外记录再现电路421中的AGC电路407，在此控制增益而使幅度加持恒定，然后送到低通滤波器408。

在已去除不需要的高频成分的情况下，把送到低通滤波器408的读信号送到抽样电路403，在此根据由相同步电路(VFO电路)410提供的时钟信号，对读信号抽样。利用这一操作，从读信号中抽取用作数据的有效点的电压。

均衡电路404对一个由抽样电路抽样的点的电压，执行(1+D)的均衡化。利用这一操作，从均衡电路404输出+1、0、和-1中的任一电压。然而，三值中的任一电压由于噪声而都有一定的宽度。把由于噪声而有一定宽度的电压信号送到维特比检测电路405，并且作出确定：送到的电压信号相当于+1、0、和-1中的哪一个。

串行到并行转换电路422把包含由维特比检测电路405确定的电压信号的读数据，转换成并行数据，并且通过译码电路326、解密电路327、并行数据转换电路123和数据传送电路122，把这些并行数据送到CPU9。当没有提供并行数据转换电路123时，就把读数据直接从解密电路327送到数据传送电路122。

在实施例4中，在HDA10的盒内提供一个包括预编码电路302、写补偿电路306和写放大器104的HDA内记录电路415，从而可用一个HDA10内的FPC4的布线部分，形成一个在稍靠写放大器前面的包括预编码电路302和写补偿电路306的电路与写放大器104之间的串行传送路径，由于这个缘故，同根据常规技术的一个在封装于HDA盒外印制电路板上的读通道IC内的记录再现电路与HDA盒内写放大器之间的串行传送路径相比，根据本实施例的一个在稍靠写放大器前面的电路与写放大器104之间的串行传送路径是明显缩短的，从而能够在高速下传送写数据而不降低脉冲的幅度。应当指出，可以在一个HDA中，而不在FPC本身上，提供一个小的印制板，以便把FPC连接到那里。

此外，在实施例4中，通过一个在HDA外记录再现电路421与HDA内记录电路415之间的写数据传送路径的长段，并行地传送多个位，以便用并行方式传送写数据，从而能够在高速下传送写数据，而不降低脉冲的幅度。

另外，在实施例4中，在HDA内记录电路415中提供同步电路314，以便用短的布线形成一个在HDA内记录电路415中写数据所需的时钟信号的传送路径，由于这个缘故，能够在不降低时钟信号的脉冲幅度的情况下使用高频时钟信号，并且能够在高速下执行写数据的操作。

此外，在实施例4中，把读数据从HDA内记录电路415串行地传送到HDA外记录再现电路421，但是来自HDA内记录电路415中前置放大器106的输出是一个有相当于峰值的磁盘磁性回复的模拟信号，从而能够用一种窄于作为脉冲信号的写数据的频带宽度来传送读信号，由于这个缘故，读数据的高速操作不会出现问题。

在实施例4的情况下，因为能够使用任何业已开发的用于串行数据的电路作写补偿电路306，所以象实施例1一样，通过使用串行数据的写补偿电路而不需要为写补偿电路306去作新的开发工作或类似工作，可加证写补偿电路306的操作稳定性，这就使可靠性提高，并且同用于并行数据的写补偿电路，其电路结构变简单，从而一种具有写补偿电路306的IC芯片或类似芯片能够极小型化，不需要额外花钱，发热值减少。

应当指出，可以在一个单独的IC芯片中提供HDA内记录电路415。

此外，可以在HDA内记录电路415中提供加密电路324和编码电路325，而不在HDA外记录再现电路421中提供这些电路。

此外，象图7中所示的变型一样，可以容许一种结构：其中，可从HDA内记录电路415中去除预编码电路302，并且可以在稍靠HDA外记录再现电路421中的编码电路325的后面，提供一个能够响应并行数据的预编码器402。

图8是一个框图，根据本发明的实施例5说明一个涉及磁盘设备中数据记录和再现的部分的电路结构。图8所示的磁盘设备是一个以PRML(部分响应最似然)系统为基础的记录再现系统，其中，在HDA内记录电路515中的写放大器104的前面提供一个放大器516，由放大器516放大从HDA外记录再现电路521送出的串行写数据(脉冲)，并且在对其退化的升降在此进行校正的情况下送出这些数据。在这里，HDA内记录电路515具有作为内部记录电路的功能，而HDA外记录再现电路521则具有作为外部记录电路和外部再现电路的功能。应当指出，与上述任一实施例相同的部件都用相同的标号表示，在此略去其详述。

HDA外记录再现电路521具有数据传送电路122，并行数据转换电路123，加密电路324，编码电路325，并行到串行转换电路501，预编码电路502，和写补偿电路503。

并行到串行转换电路501把由编码电路325转换的并行写数据转换成串行数据。预编码电路502对转换成串行数据的写数据预先执行一个用于1/(1+D)的操作。写补偿电路503预先校正峰值漂移。

HDA外记录再现电路521包括AGC电路407，低通滤波器(LPF)408，抽样电路403，相同步电路(VFO)电路410，均衡电路404，维特比检测电路405，串行到并行转换电路422，译码电路326，和解密电路327。

此外，HDA外记录再现电路521具有一个为写数据生成一个定时信号(写时钟)的同步电路524，其方法是用一个石英晶体振荡器或类似振荡器倍增一个振荡电路的频率，并且把这个定时信号输出到HDA外记录再现电路521中的每个部分。

HDA内记录电路515包括放大器516，写放大器104和前置放大器106。放大器516放大从HDA外记录再现电路521送出的串行写数据，并且再生其低电平。

在写补偿电路503或写放大器104中，提供一个用NRZI(不归零交错)格式记录数据的图中未示出的FF(触发器)。利用这一结构，把在FF中和在FF上的写数据的频率减小到其初始值的一半(1/2)。

写补偿电路503是一个用来预先补偿一个当记录频率高和稍微改变写定时时在磁盘(媒体)中产生的非线性记录畸变的电路。当不产生记录畸变时，可以省去写补偿电路503。

数据传送电路122连接于并行数据转换电路123，并行数据转换电路123连接于加密电路324以及解密电路327，加密电路324连接于编码电路325，编码电路325连接于并行到串行转换电路501，串行到并行转换电路422连接于译码电路326，且译码电路326连接于解密电路327，每个电路都分别用数据总线连接。

下面对图8所示磁盘设备的电路操作进行描述，其中假设一种从上部设备发布一个写命令的情况。这时把磁头移动到磁盘上的目标轨道上，并且定位于其上。从CPU9通过外部数据总线传送的写数据，通过HDA外记录再现电路521中的数据传送电路122、并行数据转换电路123、加密电路324和译码电路325，传送到并行到串行转换电路501，在此把写数据转换成串行数据。当此中未提供并行数据转换电路123时，就把写数据直接从数据传送电路122送到加密电路324。

把转换成串行数据的写数据送到预编码电路502，在此对写数据用一个延迟算符D执行一个用1/(1+D)表示的运算，然后由写补偿电路503校正写数据中的峰值漂移。

在HDA内记录电路515中用放大器516再现一个其峰值漂移经校正的串行写数据的电平，因为该电平在串行写数据串行地传送一段长的传送距离以后已降低。通过磁盘中的写放大器104记录这些具有再现后电平的写数据。

下面对当从上部设备发布一个读命令并且从磁盘中读出其中记录的数据时的电路操作，进行描述。然后把磁头移动到磁盘上的目标轨道上，并且定位于此。当磁头以指定定时从目标段检测一个相当于所记录数据的再现电压时，再现电压被放大成串行读数据。

把由前置放大器106放大的读信号送到HDA外记录再现电路521中的AGC电路407，然后经过低通滤波器408，抽样电路403，均衡电路404，维特比检测电路405，串行到并行转换电路422，译码电路326，解密电路327，并行数据转换电路123，和数据传送电路122，传送到CPU9。当没有提供并行数据转换电路123时，就把读数据直接从解密电路327送到数据传送电路122。

在实施例5中，在HDA10中的HDA内记录电路中提供放大器516，以放大写数据的电平，因为该电平在写数据在HDA外记录再现电路521与HDA内记录电路515之间串行地传送一段长的距离以后已降低，由于这个缘故，能够在高速下传送写数据。

此外，在实施例5中，把读数据从HDA内记录电路515串行地传送到HDA外记录再现电路521，但来自HDA内记录电路515中的前置放大器106的输出是一个带有相当于峰值的磁盘磁性回复的模拟信号，从而甚至用窄于作为脉冲信号的写数据的频带宽度也能传送信号，由于这个缘故，在对读数据进行高速操作中不会出现问题。

图9是一个框图，根据本发明的实施例6说明涉及磁盘设备中数据记录和再现的部分的电路结构。图9所示的磁盘设备以根据峰值检测系统的记录再现系统为基础，其中，在稍靠HDA内记录电路615中写放大器104的前面，提供一个放大器616，并且由放大器616放大从HDA外记录再现电路621送出的串行写数据(脉冲)，还在校正过退化升降时间的情况下发送这些数据。在这里，HDA内记录电路615具有作为内部记录电路的功能，而HDA外记录再现电路621则具有作为外部记录电路和外部再现电路的功能。应当指出，对与上述任一实施例相同的部件都用相同的标号表示，在此略去其详述。

HDA外记录再现电路621包括数据传送电路122，并行数据转换电路123，并行到串行转换电路601，编码电路602，和写补偿电路603。并行到串行转换电路601把由并行数据转换电路123转换的写数据转换成串行数据。

编码电路602把按照如上所述转换的串行写数据，编码成一种具有指定格式的象1/7代码之类的代码。写补偿电路603对从编码电路602发送的代码中峰值漂移，预先进行校正。

HDA外记录再现电路621具有AGC电路207，低通滤波器(LPF)208，脉动电路209，相同步电路(VFO)210，译码电路211，和并行到串行转换电路212。

此外，HDA外记录再现电路621还具有一个同步电路624，用于生成一个用作写数据的定时信号的时钟信号，并且把这个时钟信号输出到HDA外记录再现电路621中的每个部分中。

HDA内记录电路615具有放大器616，写放大器104和前置放大器106。放大器616放大从HDA外记录再现电路621发送的串行写数据(脉冲)，并且在校正退化的升降时间的情况下发送这些数据。

在写补偿电路603或写放大器104中提供一个图中未示出的FF(触发器)，用于以NRZI(不归零交错)格式记录数据。利用这一结构，把写数据的频率降到在FF中和FF上的1/2。

写补偿电路603是一个用于预先提供由于波形之间干扰而引起的峰值漂移的电路，它稍微改变写数据的定时。当用一个读电路补偿波形之间的干扰时，可以省去写补偿电路603。

数据传送电路122连接于并行数据转换电路123，而并行数据转换电路123又连接于并行到串行转换电路601以及串行到并行转换电路212，每个电路都分别用数据总线连接。

下面对具有图9所示电路结构的磁盘设备的动作进行描述。首先，描述用于磁盘中写数据的操作。通过HDA外记录再现电路621中的数据传送电路122和并行数据转换电路123，传送从CPU9用外部总线送出的写数据，并且在此转换成串行写数据。当没有提供并行数据转换电路123时，就把写数据直接从数据传送电路122送到并行到串行转换电路601。

在编码电路602中，把业已转换成串行数据的写数据转换成例如1/7代码，并且在写补偿电路603中校正写数据中的峰值漂移。

把校正过峰值漂移的串行写数据送到HDA内记录电路615，用放大器616校正在传送路径上退化的升降，并且用写放大器104把这些数据记录于磁盘中。

下面对用于读出磁盘中所记录数据的操作进行描述。在磁头移动到指定位置的情况下，用一个电机选择和转动磁盘和磁头。当检测出一个相当于所记录数据的再现电压时，就用前置放大器106把再现电压放大成读信号。

把放大后的读信号以串行状态送到HDA外记录再现电路621中的AGC电路207。然后通过AGC电路207，低通滤波器208，脉动电路209，相同步电路(VFO电路)210，译码电路211，串行到并行转换电路212，并行数据转换电路123，和数据传送电路122，把读信号送到CPU9。

当没有提供并行数据转换电路123时，就把例如2位或1字节的串行读数据直接从串行到并行转换电路212送到数据传送电路122。

在实施例6中，当用一个在HDA外记录再现电路621与HDA内记录电路615之间的长传送距离串行地传送写数据时，就在HDA内记录电路615中提供一个放大器616，以再现早期阶段中退化的写数据，这就能够在高速下传送写数据。在图8和图9的实例中，如果放大器516和616中的每一个都装于HDA内记录电路与HDA外记录再现电路之间，则脉冲不会有大的退化，从而容易对它校正，这是更有效的。

此外，在实施例6中，把读数据从HDA内记录电路615串行地传送到HDA外记录再现电路621，但来自HDA内记录电路615中前置放大器106的输出是一个带有相当于峰值的磁盘磁性回复的模拟信号，从而能够用一种比作为脉冲信号的写数据的传输所需的频带要窄的频带来传送信号，这就在读出数据的高速操作中不会出现问题。

上面描述了把本发明用于磁盘设备的情况，但不用说，本发明也能用于其它类型的盘设备例如光盘设备。在均衡电路的描述中曾假设一种在稍靠抽样电路的后面提供均衡电路的情况，但也可在抽样电路的前面提供均衡电路，并且既提供一个LPF又提供一个均衡电路的结构也是可容许的。此外，PRML检测系统包括各种类型的系统，例如PRML和EPRML系统，并且不用说，把本发明用于这些系统也能达到同样的效果。

上面在实施例1至6的描述中曾假设一种能用于记录和再现的感应型磁头情况，但不限于上述的结构，允许采用一种混合式磁头，其中分别地提供用于记录的磁头和用于再现的磁头，并且其中可在再现侧使用MR(磁阻)型磁头。

在本发明的情况下，同根据常规技术的一个在磁盘设备中的写放大器与稍前电路之间的串行传送路径相比，这个在写放大器与稍前电路之间的串行传送路径是明显缩短的，并且在一个位于磁盘组件外的外部记录电路与磁盘组件内的内部记录电路之间的长的传送路径段中，并行地传送数据，从而有可能得到一种能在较高速度下传送写数据而又不降低写数据脉冲幅度的存储设备。此外，在磁盘组件内的记录电路与磁盘组件外的记录电路之间提供一个放大器，使脉冲没有大的退化，容易校正脉冲，可得到更有效的存储设备。如上所述，在磁盘设备盒内外的这些电路中传送数据，可以在加持数据可靠性的情况下以高速传送数据。

此外，通过利用业已开发的用于串行数据的写补偿电路，不需要为写补偿电路而去作新的开发工作或类似工作，这就容许根据本发明的存储设备能够迅速地实施。通过采用任何一种具有磁道记录性能的现有写补偿电路，就可加证写补偿电路的操作稳定性，并可改进写补偿电路，包括写补偿电路的内部记录电路，进而整个磁盘设备的可靠性。此外，同例如在日本专利拟公开发布号HEI9-55023中公开的用于并行数据的写补偿电路(记录定时校正电路)的结构相比，用于串行数据的写补偿电路的电路结构是简单的，从而能使具有写补偿电路的IC芯片或类似芯片极小型化，而不需要额外花钱，并且减小其发热值。即，IC芯片的极小型化能够实现上述的效果，通过减小发热值而抑制设备环境的变化，并且改进记录再现的可靠性，从而容许设备的外部尺寸减至最小。

本申请基于日本专利局分别于1997年11月11日和1998年6月30日归档的日本专利申请号HEI9-315606和HEI10-185221，在此并入其全部内容供参考。

虽然已经针对用于完整而清楚公开的具体实施例作了描述，但只用所附权利要求书去限制本专业技术人员可能实施的全部修正和替代结构，因为它们完全属于在此提出的基本原理范围。

Claims (16)

1.一种存储设备，带有至少一个磁头，磁头装于存储设备盒内，用于把数据写入存储媒体中和从其中读出数据，所述的存储设备包括：

一个装于所述盒外的外部记录电路，用于输出包含并行数据的写数据；和

一个装于所述盒内的内部记录电路，用于接收从所述外部记录电路提供的包含并行数据的写数据；

其中所述的内部记录电路至少包括：

一个并行到串行转换电路，用于把包含并行数据的所接收写数据转换成串行数据；

一个写补偿电路，用于改变已转换成串行数据的写数据的定时；和

一个写放大器，用于根据其写定时受到调节的串行写数据，转换要供给所述磁头的记录电流的极性。

2.根据权利要求1的存储设备，其中，所述的内部记录电路以部分响应最大似然检测系统为基础，并且所述的写补偿电路是一个用于通过改变写定时来预先补偿记录媒体中发生的非线性记录畸变的电路。

3.根据权利要求1的存储设备，其中，所述的内部记录电路以部分响应最大似然检测系统为基础，进一步具有一个装于盒内的内部再现电路和具有一个装于盒外的外部再现电路，并且所述的内部再现电路包括：

一个均衡电路，用于对一个由所述前置放大器放大的读信号执行一个均衡操作；和

一个串行到并行转换电路，用于把包含业已经受均衡操作的串行数据的读数据转换成并行数据，并且把这些并行数据输出到所述的外部再现电路中。

4.根据权利要求1的存储设备，其中，所述的内部记录电路还包括一个编码电路，用于对由所述的并行到串行转换电路转换的串行数据进行编码。

5.根据权利要求1的存储设备，其中，所述的写补偿电路是一个用于通过改变写定时来预先补偿一种由于波形之间干扰而引起的峰值漂移的电路。

6.根据权利要求1的存储设备，其中，所述的存储设备还至少包括：

一个装于盒内的内部再现电路和一个装于盒外的外部再现电路；

其中所述的内部再现电路包括：

一个前置放大器，用于放大由所述磁头检测的读信号；

一个译码电路，用于对由所述前置放大器放大的读信号进行译码；和

一个串行到并行转换电路，用于把包含译码后串行数据的读数据转换成并行数据，并且把这些并行数据输出到所述的外部再现电路中。

7.根据权利要求1的存储设备，其中，所述的内部再现电路以部分响应最大似然检测系统为基础，并且包括：

一个预编码电路，用于在把读数据再现成由所述并行到串行转换电路转换的串行数据时，预先执行一种与对读数据执行的均衡操作相反的操作。

8.根据权利要求7的存储设备，其中，所述的内部记录电路以部分响应最大似然检测系统为基础，还具有一个装于盒内的内部再现电路和具有一个装于盒外的外部再现电路，并且所述的内部再现电路包括：

一个均衡电路，用于对一个由所述前置放大器放大的读信号执行一个均衡操作；和

一个串行到并行转换电路，用于把包含业已经受均衡操作的串行数据的读数据转换成并行数据，并且把这些并行数据输出到所述的外部再现电路中。

9.根据权利要求7的存储设备，其中，所述的内部记录电路以部分响应最大似然检测系统为基础，并且所述的写补偿电路是一个用于通过改变写定时来预先补偿记录媒体中发生的非线性记录畸变的电路。

10.根据权利要求9的存储设备，其中，所述的内部记录电路以部分响应最大似然检测系统为基础，还具有一个装于盒内的内部再现电路和具有一个装于盒外的外部再现电路，并且所述的内部再现电路包括：

一个均衡电路，用于对一个由所述前置放大器放大的读信号执行一个均衡操作；和

一个串行到并行转换电路，用于把包含业已经受均衡操作的串行数据的读数据转换成并行数据，并且把这些并行数据输出到所述的外部再现电路中。

11.根据权利要求1的存储设备，其中，所述的内部记录电路还包括：

一个同步电路，用于生成一个定时信号和一个时钟信号，这两个信号都用于写数据。

12.根据权利要求1的存储设备，其中，在一个在其上支承所述磁头的托架上，提供构成所述内部记录电路和/或内部再现电路的一些或全部电路。

13.根据权利要求12的存储设备，其中，用一个单独的半导体芯片来形成所述的内部记录电路和/或内部再现电路。

14.根据权利要求1的存储设备，其中，构成所述内部记录电路和/或内部再现电路的一些或全部电路，被连接于一个在支承磁头的托架与外部记录电路和/或所述外部再现电路之间的一区域，并且还安装于在所述盒内提供的柔韧印制电路板上。

15.根据权利要求14的存储设备，其中，所述的内部记录电路和/或内部再现电路是用一个单独的半导体芯片形成的。

16.一种存储设备，至少带有一个存储媒体，一个用于把数据写入所述存储媒体中或从其中读出数据的磁头，和一个用于驱动装于其盒内的所述存储媒体和磁头的电机，所述的存储设备包括：

一个装于所述盒外的外部记录电路，用于把并行写数据转换成串行写数据，并且输出这些串行写数据；和

一个装于所述盒内的内部记录电路，用于接收来自所述外部记录电路的串行写数据；

其中所述的外部记录电路包括：

一个并行到串行转换电路，它把并行写数据转换为串行写数据，和一个写补偿电路，它转变串行写数据写操作的定时，以及

所述内部记录电路包括：

一个放大器，用于校正所接收的该写数据的升降；和

一个写放大器，用于根据所放大的串行写数据对要供给所述磁头的记录电流的极性进行转换。

Images