KR100299088B1

KR100299088B1 - 기억장치

Info

Publication number: KR100299088B1
Application number: KR1019980044071A
Authority: KR
Inventors: 히로시 우노
Original assignee: 아끼구사 나오유끼; 후지쯔 가부시끼가이샤
Priority date: 1997-11-17
Filing date: 1998-10-21
Publication date: 2001-10-27
Also published as: US6757121B2; JP3761329B2; US6301066B1; KR19990044892A; US20020024753A1; CN1217539A; DE19847424A1; JPH11203779A; CN1123880C

Abstract

본 발명은 라이트 데이터의 펄스의 진폭 저하를 초래함이 없이 라이트 데이터의 전송속도를 고속화한 디스크장치를 제공한다.

디스크 어셈블리 밖에 병렬 데이터로 된 라이트 데이터를 출력하는 HDA 외부기록 재생회로(321)를 설치함과 동시에, 그 병렬 데이터로 된 라이트 데이터를 받아 들여 직렬 데이터로 변환하는 병·직렬 변환회로(301)와, 직렬 데이터로 변환된 라이트 데이터에 의거해서 헤드(105)에 공급하는 기록전류의 극성을 전환하는 라이트 증폭기(104)와, 헤드(105)에 의해 검지된 리드신호를 증폭하는 전치 증폭기(106)를 갖춘 HDA 내부기록 재생회로(315)를 디스크 어셈블리 내에 설치하고, 적어도 HDA 외부기록 재생회로(321)로부터 HDA 내부기록 재생회로(315)에 라이트 데이터를 고속으로 병렬 전송하도록 하였다.

Description

기억장치

본 발명은 디스크장치 구체적으로는 컴퓨터 등의 외부 기억장치인 하드디스크장치에 관한 것이다.

종래로부터 컴퓨터 등의 계산기의 외부 기억장치로는 하드디스크장치가 사용되고 있다. 이 하드디스크장치는 컴퓨터 본체의 고성능화 및 사용되는 소프트웨어의 프로그램 크기의 증대에 수반하여 더욱 더 대용량화되고 있다. 따라서 디스크장치의 기록밀도도 비약적으로 증대하고 있으며, 그에 따라 데이터 전송속도의 고속화의 중요성이 높아지고 있다.

도 1O에는 종래의 일반적인 자기 디스크장치의 구성이 블록도로서 나타나 있다. 자기 디스크장치에는 복수 개의 디스크(81), 이들 디스크(81)를 회전시키는 스핀들 모터(spindle motor)(SPM)(82), 선단에 자기헤드(83)를 갖춘 캐리지(carriage)(84), 및 이 캐리지(84)를 회전시키는 음성 코일 모터(VCM)(85) 등이 설치되어 있다. 이들 디스크(81), 스핀들 모터(82), 자기헤드(83), 캐리지(84) 및 음성 코일 모터(85)는 베이스(base) 및 커버(cover)로 된 케이스 내에 수납되어 있으며, 밀봉된 헤드 디스크 어셈블리(HDA)(80)(디스크 인클로저(enclosure)(DE)라고도 한다)를 구성하고 있다.

그리고 캐리지(84), 또는 캐리지(84)와 디스크 어셈블리(HDA)(80) 외부의 프린트회로 기판과의 사이에 접속된 플렉시블 프린트 회로 시트(flexible printed circuit sheet)에는 라이트(write) 증폭기 및 전치 증폭기로 된 헤드 IC(86)가 설치되어 있다. 라이트 증폭기는 자기헤드(83)에 공급하는 기록전류의 극성을 라이트 데이터에 따라 전환하도록 되어 있다. 전치 증폭기는 자기헤드(83)에 의해 검지된 재생전압(리드 신호)을 증폭하도록 되어 있다. 이 헤드 IC(86)는 디스크 어셈블리(HDA)(80) 내에 설치되어 있다.

또 자기 디스크장치에는 디스크 어셈블리(HDA)(80)의 케이스의 저면에 프린트회로 기판이 외부에 부착되어 있다. 이 프린트회로 기판은 커넥터를 통해서 디스크 어셈블리(HDA)(80)의 케이스 내의 상기 플렉시블 프린트 회로 시트에 접속되어 있다. 이 외부에 부착된 프린트회로 기판상에는 HDC회로(하드디스크 제어기)(70), 버퍼회로(7l), 리드(read) 채널회로(72), 서보 복조회로(73), VCM 구동회로(74), SPM 구동회로(75), DSP회로(디지털 시그널 프로세서)(76) 및 MCU회로(마이크로 제어 유닛)(77)가 설치되어 있다.

HDC회로(70)는 컴퓨터 본체 등의 상위 장치의 CPU(중앙처리장치)(9)와의 사이에서 각종 명령이나 데이터를 주고받는 등의 인터페이스(도시하지 않음) 제어를 행한다. 또 HCC회로(70)는 디스크상의 기록 재생을 위한 포맷을 제어하는 제어신호를 발생시킨다. 버퍼회로(7l)는 CPU(9)로부터 송입(送入)된 라이트 데이터(기입데이터) 및 디스크로부터 판독 출력된 리드 데이터를 일시적으로 기억하도록 되어있다.

리드 채널회로(72)는 라이트 데이터를 디스크에 기억하기 위한 변조회로나, 병렬의 라이트 데이터를 직렬 데이터로 변환하는 병·직렬 변환회로나, 리드 데이터를 디스크로부터 재생하기 위한 복조회로나, 직렬의 리드 데이터를 병렬 데이터로 변환하는 직·병렬 변환회로 등을 갖추고 있다.

서보 복조회로(73)는 디스크에 기록된 위치 결정용의 서보 패턴을 피크 홀드나 적분 등에 의해 복조하도록 되어 있다. VCM 구동회로(74)는 음성 코일 모터(85)에 구동전류를 흘리기 위한 전력 증폭기를 갖추고 있다. SPM 구동회로(75)는 스핀들 모터(82)에 구동전류를 흘리기 위한 전력 증폭기를 갖추고 있다.

DSP회로(76)는 자기헤드(83)의 위치 결정용 서보회로를 제어하기 위한 마이크로프로세서를 갖추고 있다. 그리고 DSP회로(76)는 메모리에 기억된 프로그램에 따라 서보 복조회로(73)로부터 출력되는 위치신호의 인식이나, VCM 구동회로(74)의 구동전류의 제어나, SPM 구동회로(75)의 구동전류 제어에 의한 자기 디스크 회전수의 제어 등을 행하도록 되어 있다.

MCU회로(77)는 메모리에 기억된 프로그램에 따라 HDC회로(70)의 제어나, DSP회로(76)의 제어나, 버퍼회로(7l)의 제어 등을 행하도록 되어 있다.

이와 같은 구성의 디스크장치에서는, 라이트 데이터는 케이스 밖의 상기 프린트회로 기판상에 설치된 리드 채널회로(72)로부터 플렉시블 프린트 회로 시트를 통해서 헤드 IC(86) 내의 라이트 증폭기에 전송된다. 그리고 이 라이트 데이터의 펄스 상승 및 하강은 그대로 디스크에 기록된다.

따라서 라이트 데이터의 펄스의 상승 및 하강은 가파르고 또한 정확히 리드채널회로(72)로부터 라이트 증폭기에 전송되어야 한다. 그 때문에 종래에는 라이트 데이터를 차동 평형형 직렬 데이터로서 라이트 증폭기에 전송하였었다.

또 라이트 증폭기의 바로 앞에 병·직렬 변환기를 설치하고, 그 병·직렬 변환기에 이르기까지의 전송경로에서는 라이트 데이터를 병렬 데이터로 전송하고, 병·직렬 변환기로 라이트 데이터를 직렬 데이터로 변환하여 라이트 증폭기에 공급하는 제안이 되어 있다(일본 특개평 9-55023호). 이 특개평 9-55023호에 개시된 발명에서는, 라이트 데이터의 기록 타이밍을 보정하는 기록 타이밍 보정회로인 라이트 보상회로(write compensation circuit)가 병·직렬 변환기의 바로 앞에 설치되어 있기 때문에 라이트 보상회로는 병렬 데이터를 취급하는 회로로서 구성되어 있다.

그러나 도 1O에 나타낸 바와 같은 구성의 장치에서는, 캐리지(84)의 가동성을 확보하기 위해 또 케이스 밖으로 데이터를 전송하기 위해, 라이트 데이터의 전송에 제공되는 플렉시블 프린트 회로 시트가 길게 되어 있다. 따라서 근래와 같이 라이트 데이터의 전송속도가 고속화하여 펄스 폭이 협소하게 되면, 리드 채널회로(72)로부터 라이트 증폭기에 도달하기까지에 라이트 데이터의 펄스의 진폭이 저하해버린다. 그에 따라 디스크에 있는 데이터의 기록위치(라이트 펄스의 상승, 하강 위치)가 부정확하게 되어 재생 마진(margin)을 열화시켜서, 데이터의 신뢰도가 저하해버릴 우려가 있다.

또 상기 특개평 9-55023호 공개공보에 개시된 발명에서는, 라이트 보상회로가 병렬 데이터용 회로이기 때문에, 그 구성이 복잡하고 회로 규모가 커지고 말뿐아니라, 동작시의 발열량도 현저히 많아질 우려가 있는 결점이 있다.

본 발명은 상기 문제점을 해결하기 위해 이루어진 것으로서, 종래 보다도 고속으로 데이터를 전송할 수 있도록 된 기억장치, 특히 라이트 데이터의 펄스의 진폭 저하를 초래하는 일이 없이 라이트 데이터의 전송속도를 고속화한 기억장치를 제공하는 것을 목적으로 한다.

제1도는 본 발명에 관한 기억장치의 기계적 구성의 일례를, 그 커버를 떼고 또한 그 일부를 파단하여 나타낸 외관 사시도.

제2도는 본 발명에 관한 기억장치의 회로 구성의 실시예 1을 나타낸 블록도.

제3도는 본 발명에 관한 기억장치의 기계적 구성의 다른 예를, 그 커버를 떼고 또한 그 일부를 파단하여 나타낸 외관 사시도.

제4도는 본 발명에 관한 기억장치의 회로 구성의 실시예 2를 나타낸 블록도.

제5도는 본 발명에 관한 기억장치의 회로 구성의 실시예 3을 나타낸 블록도.

제6도는 본 발명에 관한 기억장치의 회로 구성의 실시예 4를 나타낸 블록도.

제7도는 실시예 4의 회로 구성의 변형례를 나타낸 블록도.

제8도는 본 발명에 관한 기억장치의 회로 구성의 실시예 5를 나타낸 블록도.

제9도는 본 발명에 관한 기억장치의 회로 구성의 실시예 6을 나타낸 블록도.

제1O도는 종래의 기억장치의 구성을 나타낸 블록도.

<도면의 주요부분에 대한 부호의 설명>

1 : 디스크장치 2 : 플렉시블 프린트 회로 시트

3 : 외부부착 프린트회로 기판 4 : HDA(디스크 어셈블리)

5 : 캐리지 15, 21, 22, 23 : 내부 기록회로용 IC

51 : 외부 기록회로용 IC 101, 401, 5O1, 6O1 : 병·직렬 변환회로

1O2, 325, 602 : 인코더회로 103, 306, 503, 603 : 라이트 보상회로

104 : 라이트 증폭기 1O5 : 헤드

106 : 전치 증폭기 111, 211, 422 : 디코더회로

112, 212, 326 : 직·병렬 변환회로

115, 315 : HDA 내부기록 재생회로

121, 221, 321, 421, 521, 621 : HDA 외부기록 재생회로

124, 224, 314, 524, 624 : 신시사이저회로

215, 415, 515, 615 : HDA 내부 기록회로

3O1 : 병·직렬/직·병렬 변환회로

302, 402, 502 : 프리코더회로 304, 404 : 등화회로

516, 616 : 증폭기

청구항 1에 관한 기억장치는 케이스 내에 적어도 기억매체, 상기 기억매체에 대한 데이터의 기입 및 판독 출력을 행하기 위한 헤드, 그리고 상기 기억매체 및 상기 헤드를 구동하는 모터가 수납되어 있는 기억장치에 있어서, 상기 케이스밖에 설치되고 또한 병렬 데이터로 된 라이트 데이터를 출력하는 외부 기록회로와, 상기 케이스 내에 설치되고 또한 상기 외부 기록회로에 의해 공급된 병렬 데이터로 된 라이트 데이터를 받아들이는 내부 기록회로를 가지며, 상기 내부 기록회로는 적어도 받아들인 병렬 데이터로 된 라이트 데이터를 직렬 데이터로 변환하는 병·직렬 변환회로와, 직렬 데이터로 변환된 라이트 데이터의 기입 타이밍을 어긋나게 하는 라이트 보상회로와, 기입 타이밍이 조정된 직렬의 라이트 데이터에 의거해서 상기 헤드에 공급하는 기록전류의 극성을 전환하는 라이트 증폭기로 구성되어 있는 것을 특징으로 한다.

청구항 1 기재의 발명에 의하면, 케이스 내에 병렬로 데이터를 받아들일 수 있는 내부 기록회로가 설치되어 있기 때문에, 라이트 증폭기와 그 전단(前段) 회로사이의 직렬 전송경로가 종래의 자기 디스크장치의 라이트 증폭기와 그 전단 회로사이의 직렬 전송경로에 비해 현저히 짧아지므로, 펄스 폭을 넓혀서 펄스의 진폭을 보상하는 일이 없이 고속으로 라이트 데이터를 전송할 수가 있다.

또 청구항 1 기재의 발명에 의하면, 케이스 밖의 외부 기록회로와 케이스 내의 내부 기록회로 사이의 전송경로를 길게 인출할 필요가 있는 부분에서 데이터가 병렬 전송되기 때문에, 펄스의 폭을 넓혀서 펄스의 진폭을 보상하는 일이 없이 고속으로 라이트 데이터를 전송할 수가 있다.

또한 청구항 1 기재의 발명에 의하면, 병·직렬 변환회로와 라이트 증폭기 사이에 라이트 보상회로가 설치되어 있기 때문에, 라이트 보상회로에 입력하는 데이터 및 라이트 보상회로로부터 출력하는 데이터는 직렬 데이터이므로, 라이트 보상회로를 직렬 데이터를 취급하는 회로로 구성하면 된다. 따라서 라이트 보상회로로는 현재 실시되고 있는 직렬 데이터용의 라이트 보상회로를 사용할 수가 있다.

청구항 2에 관한 기억장치는 청구항 1의 발명에 있어서, 상기 내부 기록회로는 상기 병·직렬 변환회로에 의해 변환된 직렬 데이터를 부호화하는 인코더회로를 더 포함하고 있는 것을 특징으로 한다.

청구항 2 기재의 발명에 의하면, 라이트 증폭기와, 인코더회로를 포함한 라이트 증폭기의 전단 회로 사이의 직렬 전송경로가 케이스 내에 수납되므로, 종래의 자기 디스크장치의 라이트 증폭기와 그 전단 회로 사이의 직렬 전송경로에 비해 현저히 짧아진다. 또 케이스 밖의 외부 기록회로와 케이스 내의 내부 기록회로 사이의 전송경로가 긴 부분에서 데이터가 병렬 전송되므로, 펄스의 진폭이 저하하는 일이 없이 고속으로 라이트 데이터를 전송할 수가 있다.

청구항 3에 관한 기억장치는 청구항 1 또는 2의 발명에 있어서, 상기 라이트 보상회로는 기입 타이밍을 어긋나게 함으로서, 파형 간섭에 의한 피크 시프트(peak shift)를 미리 보상하는 회로인 것을 특징으로 한다.

청구항 3 기재의 발명에 의하면, 라이트 증폭기와 라이트 보상회로를 포함한 라이트 증폭기의 전단 회로 사이의 직렬 전송경로가 케이스 내에 수납되므로, 종래의 자기 디스크장치의 라이트 증폭기와 그 전단 회로 사이의 직렬 전송경로에 비해 현저히 짧아짐과 동시에, 케이스 밖의 외부 기록회로와 케이스 내의 내부 기록회로 사이의 전송경로가 긴 부분에서 데이터가 병렬 전송되므로, 펄스의 폭을 넓혀서 펄스의 진폭을 보상하는 일이 없이 고속으로 라이트 데이터를 전송할 수가 있다.

청구항 4에 관한 기억장치는 청구항 1~3 중의 어느 한 항의 발명에 있어서, 케이스 내에 내부 재생회로를 가짐과 동시에 케이스 밖에 외부 재생회로를 가지며, 상기 내부 재생회로는 적어도 상기 헤드에 의해 검지된 리드신호를 증폭하는 전치 증폭기와, 상기 전치 증폭기에 의해 증폭된 리드신호를 복호화하는 디코더회로와, 복호화된 직렬 데이터로 된 리드 데이터를 병렬 데이터로 변환하여 상기 외부 재생회로에 출력하는 직·병렬 변환회로로 더 구성되어 있는 것을 특징으로 한다.

청구항 4 기재의 발명에 의하면, 외부 재생회로와 내부 재생회로 사이의 전송경로에서 데이터가 병렬 전송되므로, 라이트 데이터뿐 아니라 리드 데이터도 고속으로 전송할 수가 있다.

청구항 5에 관한 기억장치는 청구항 1의 발명에 있어서, 상기 내부 기록회로는 PRML 검출방식으로 구성함과 동시에, 재생시에 리드 데이터에 대해 행하여지는 등화연산(等化演算)의 역의 연산을 상기 병·직렬 변환회로에 의해 변환된 직렬 데이터에 대해 미리 행하는 프리코더회로(precoder circuit)를 포함하고 있는 것을 특징으로 한다.

청구항 5 기재의 발명에 의하면 라이트 증폭기와, 프리코더회로를 포함한 라이트 증폭기의 전단 회로 사이의 직렬 전송경로가 케이스 내에 수납되므로, 종래의 자기 디스크장치의 라이트 증폭기와 그 전단 회로 사이의 직렬 전송경로에 비해 현저히 짧아짐과 동시에 케이스 밖의 외부 기록회로와 케이스 내의 내부 기록회로 사이의 전송경로가 긴 부분에서 데이터가 병렬 전송되므로, 펄스 폭을 넓혀서 펄스의 진폭을 보상하는 일이 없이 고속으로 라이트 데이터를 전송할 수가 있다.

청구항 6에 관한 기억장치는 청구항 1 또는 5의 발명에 있어서, 상기 내부 기록회로는 PRML 검출방식으로 구성함과 동시에, 상기 라이트 보상회로는 기입 타이밍을 어긋나게 함으로써 기억매체에 생기는 비선형 기록 왜곡을 미리 보상하는 회로인 것을 특징으로 한다.

청구항 6 기재의 발명에 의하면, 라이트 증폭기와, 라이트 보상회로를 포함한 라이트 증폭기의 전단 회로 사이의 직렬 전송경로가 케이스 내에 수납되므로, 종래의 자기 디스크장치의 라이트 증폭기와 그 전단 회로 사이의 직렬 전송경로에 비해 현저히 짧아짐과 동시에, 케이스 밖의 외부 기록회로와 케이스 내의 내부 기록회로 사이의 전송경로가 긴 부분에서 데이터가 병렬 전송되므로, 펄스의 폭을 넓혀서 펄스의 진폭을 보상하는 일이 없이 고속으로 라이트 데이터를 전송할 수가 있다.

청구항 7에 관한 기억장치는 청구항 1, 5 또는 6 중의 어느 한 항의 발명에 있어서, 상기 내부 기록회로는 PRML 검출방식으로 구성함과 동시에, 케이스 내의 내부 재생회로와 또 케이스 밖의 외부 재생회로를 더 가지며, 상기 내부 재생회로는 적어도 상기 전치 증폭기에 의해 증폭된 리드신호에 대해 등화연산을 행하는 등화회로와, 등화연산이 이루어진 직렬 데이터로 된 리드 데이터를 병렬 데이터로 변환하여 상기 외부 재생회로에 출력하는 직·병렬 변환회로로 구성되어 있는 것을 특징으로 한다.

청구항 7 기재의 발명에 의하면, 외부 재생회로와 내부 재생회로 사이의 전송경로에서 데이터가 병렬 전송되기 때문에, 라이트 데이터뿐 아니라 리드 데이터도 고속으로 전송할 수가 있다.

청구항 8에 관한 기억장치는 청구항 1~7 중의 어느 한 항의 발명에 있어서, 상기 내부 기록회로는 기입용의 타이밍신호가 되는 클록신호를 생성하는 신시사이저회로(synthesizer circuit)를 더 포함하고 있는 것을 특징으로 한다.

청구항 8 기재의 발명에 의하면, 기입용의 클록신호의 전송경로도 케이스 내에 수납함으로써 종래 보다도 현저히 짧아지므로 클록신호도 보다 고주파화할 수가 있어서, 가일층 라이트 데이터를 고속으로 전송할 수가 있다.

청구항 9에 관한 기억장치는 청구항 1~8 중의 어느 한 항의 발명에 있어서, 상기 내부 기록회로 및/또는 내부 재생회로를 구성하는 회로의 일부 또는 전부가 상기 헤드를 지지하는 캐리지상에 설치되어 있는 것을 특징으로 한다.

청구항 9 기재의 발명에 의하면, 라이트 증폭기와 그 전단 회로 사이의 직렬 전송경로가 종래보다도 현저히 짧아짐과 동시에, 외부 기록회로로부터 내부 기록회로까지 데이터가 병렬 전송되므로, 헤드에 라이트 데이터를 고속으로 전송할 수가 있다. 또 내부 기록회로를 구성하는 회로의 일부 또는 전부로부터 헤드까지의 전송경로를 짧게 할 수 있어서, 라이트 데이터 전송의 신뢰성 및 고속 전송이 가능해진다.

청구항 1O에 관한 기억장치는 청구항 1~8 중의 어느 한 항의 발명에 있어서, 상기 내부 기록회로 및/또는 내부 재생회로를 구성하는 회로의 일부 또는 전부가 상기 헤드를 지지하는 캐리지와 상기 외부 기록회로 및/또는 상기 외부 재생회로 사이에 접속되고, 또한 상기 케이스 내에 설치된 플렉시블 프린트회로 기판상에 설치되어 있는 것을 특징으로 한다.

청구항 1O 기재의 발명에 의하면, 라이트 증폭기와 그 전단 회로 사이의 직렬 전송경로가 종래보다도 현저히 짧아짐과 동시에, 외부 기록회로로부터 내부 기록회로까지 데이터가 병렬 전송되므로, 헤드에 라이트 데이터를 고속으로 전송할 수가 있다. 또 내부 기록회로를 구성하는 회로의 일부 또는 전부로부터 헤드까지의 전송경로를 짧게 할 수 있어서, 라이트 데이터 전송의 신뢰성 및 고속 전송이 가능해진다.

청구항 11에 관한 기억장치는 청구항 9 또는 1O의 발명에 있어서, 상기 내부 기록회로 및/또는 내부 재생회로는 단일 반도체 칩으로 형성되어 있는 것을 특징으로 한다.

청구항 11 기재의 발명에 의하면, 외부기록 및/또는 외부 재생회로와 내부기록 및/또는 내부 재생회로의 구성을 간략화하여 케이스 내의 수납을 장소를 차지하지 않고 행할 수 있고, 또 칩 내에 수납함으로써 칩 밖의 노이즈에 대해 강하게 할 수 있으며, 소형이고 고신뢰의 기억장치가 얻어진다.

청구항 12에 관한 기억장치는 케이스 내에 적어도 기억매체, 상기 기억매체에 대한 데이터의 기입 및 판독 출력을 행하기 위한 헤드, 그리고 상기 기억매체 및 상기 헤드를 구동하는 모터가 수납되어 있는 기억장치에 있어서, 상기 케이스 밖에 설치되고 또한 병렬 데이터로 된 라이트 데이터를 직렬 데이터로 변환하여 출력하는 외부 기록회로와, 상기 케이스 내에 설치되고 또한 상기 외부 기록회로에 의해 공급된 직렬 데이터로 된 라이트 데이터를 받아들이는 내부 기록회로를 가지며, 상기 내부 기록회로는 받아들인 라이트 데이터 펄스의 상승 하강을 보정하는 보정회로와, 증폭된 라이트 데이터에 의거해서 상기 헤드에 공급하는 기록전류의 극성을 전환하는 라이트 증폭기로 구성되어 있는 것을 특징으로 한다.

청구항 12 기재의 발명에 의하면, 내부 기록회로 내의 증폭기에 의해 케이스 밖의 외부 기록회로와 케이스 내의 내부 기록회로 사이의 전송거리가 긴 직렬 전송의 경우에 라이트 데이터의 열화한 펄스의 상승 하강 타이밍이 전송 도중에 재생하여 송출(送出)하므로, 고속으로 라이트 데이터를 전송할 수가 있다.

[실시예]

이하, 본 발명에 관한 기억장치의 실시예에 대해서 도 1~도 9를 참조하면서 상세히 설명한다.

［실시예 1]

디스크장치(1)는, 예를 들어 자기 디스크장치의 일종이며, 퍼스널 컴퓨터 등의 계산기에 있어서의 불휘발성의 외부 기억장치인 하드디스크장치이다. 이 디스크장치(1)는 도 1에 나타낸 전개도와 같이, 헤드 디스크 어셈블리(이하 HDA라 칭한다)(10), 베이스(2)의 저면에 프린트회로 기판(5)이 외부에 부착된 구성으로 되어 있다.

HDA(10)의 케이스 내 및 케이스 외부에 부착된 프린트회로 기판(5)에는 각각 데이터의 기록 재생회로가 설치되어 있다. HDA(10)의 케이스 내의 기록 재생회로(이하, 케이스 내에서 데이터의 기록 또는 재생을 행하는 회로의 총칭으로서는 HDA 내부기록 재생회로라 칭한다)와 프린트회로 기판(5)의 기록 재생회로(이하, 케이스 밖에서 데이터의 기록 또는 재생을 행하는 회로의 총칭으로서는 HDA 외부기록 재생회로라 칭한다)라 함은 플렉시블 프린트 회로 시트(이하, FPC라 칭한다)(4) 및 커넥터(50)(이것과 접속하는 HDA 이면의 커넥터는 도시되어 있지 않다)를 통해서 전기적으로 접속되어 있다.

그리고 도시하지 않은 컴퓨터 본체 등의 상위 위치로부터 송입된 병렬의 라이트 데이터는 HDA 외부기록 재생회로로 받아들여져서 소정의 처리가 행하여진 후, 병렬 데이터인 채로 FPC(4)를 통해서 HDA 내부기록 재생회로에 송출된다. HDA 내부기록 재생회로에 입력된 병렬 데이터는, 거기에서 직렬 데이터로 변환되어 디스크(12)에 기입된다.

HDA(10)는 베이스(2), 커버(3) 및 패킹(6)으로 밀봉되어 이루어진 케이스 내에 FPC(4), 스핀들 모터(11), 그 스핀들 모터(11)에 의해 회전되는 복수 개의 디스크(12), 데이터 리드/라이트용의 헤드(13) 및 캐리지(14)가 조립되어 수납되어 있다. 캐리지(14)상에는 헤드 IC(15)가 부착되어 있다.

한편, FPC(4)의 지지판(20)에 의해 지지된 부분에는 특히 그 수를 한정하지 않으나 예를 들어 2개의 IC(21, 22)가 설치되어 있다. 이들 IC(15, 21, 22) 및 FPC(4)상에 설치된 기타의 전자부품(도시 생략)은 FPC(4)를 통해서 서로 전기적으로 접속되어 있다. HDA 내부기록 재생회로는 이들 IC(15, 21, 22) 및 FPC(4)상의 다른 전자부품(도시 생략)으로 구성되어 있다.

외부부착 프린트회로 기판(5)에는 IC(51) 및 기타의 전자부품이 설치되어 있으며, HDA 외부기록 재생회로나 서보 제어회로 등의 각종 주변회로가 구성되어 있다. 전원이 투입되면 스핀들 모터가 회전하고, 소정의 회전수가 되면 헤드가 디스크상을 부상한다. 또 각종 회로 등의 초기 설정이 이루어진 후, 상위 장치로부터의 명령 대기상태가 된다.

도 2에는 이 자기 디스크장치(1)의 데이터 기록 및 재생에 관련한 부분의 회로 구성이 블록도로서 표시되어 있다. 이 자기 디스크장치(1)에서는 상술한 바와 같이 HDA(10) 내 및 외부부착 프린트회로 기판(5)상에 각각 HDA 내부기록 재생회로(115) 및 HDA 외부기록 재생회로(121)가 설치되어 있다. 여기서 HDA 내부기록 재생회로(1l5)는 내부 기록회로 및 내부 재생회로로서의 기능을 가지고 있으며, 또 HDA 외부기록 재생회로(121)는 외부 기록회로 및 외부 재생회로로서의 기능을 가지고 있다.

그리고 도 2에는 기입과 판독 출력의 데이터에 관한 전송로만이 표시되어 있으며, 병렬 데이터의 전송로는 상대적으로 굵은 실선으로, 또 직렬 데이터의 전송로는 상대적으로 가는 실선으로 각각 표시되어 있다(도 4~도 9에서도 같다).

또 이 실시예 1의 자기 디스크장치(1)에서는, 도 2에 나타낸 바와 같이 헤드를 통해서 디스크로부터 판독 출력된 리드 데이터라도 HDA 내부기록 재생회로(115)로부터 HDA 외부기록 재생회로(121)에 병렬로 전송되도록 되어 있다. 도 2에 나타낸 예에서는, 데이터의 기록 재생방식으로서 1/7 코드 등의 피크 검출방식을 채용한 경우에 대해 설명한다.

HDA 외부기록 재생회로(121)는 데이터 전송회로(122), 병렬 데이터 변환회로(123) 및 신시사이저회로(124)를 갖추고 있다. 데이터 전송회로(122)는 컴퓨터 본체 등의 상위 장치의 중앙처리장치(이하, CPU라 칭한다)(9)로부터 송입된 병렬의 라이트 데이터를 병렬 데이터 변환회로(123)에 전송함과 동시에, 병렬 데이터 변환회로(123)로부터 송입된 병렬의 리드 데이터를 CPU(9)에 전송한다.

병렬 데이터 변환회로(123)는 필요에 따라 라이트 데이터 및 리드 데이터를 소정의 포맷의 병렬 데이터로 변환하여 HDA 내부기록 재생회로(ll5) 및 데이터 전송회로(122)에 출력하도록 되어 있다. 신시사이저회로(124)는 기입시의 타이밍신호가 되는 클록신호를 생성하여 그 클록신호를 HDA 외부기록 재생회로(121) 및 HDA 내부기록 재생회로(1l5)의 각 부분에 출력한다.

HDA 내부기록 재생회로(115)는 병·직렬 변환회로(1O1), 인코더회로(102), 라이트 보상회로(103) 및 라이트 증폭기(104)를 포함한 데이터 기록회로를 갖추고 있다. 병·직렬 변환회로(1O1)는 HDA 외부기록 재생회로(121)로부터 송입된 병렬의 라이트 데이터를 직렬 데이터로 변환한다. 인코더회로(102)는 병·직렬 변환회로(1O1)에 의해 변환된 직렬의 라이트 데이터를 1/7 코드 등의 소정 형식의 코드로 부호화하도록 되어 있다.

라이트 보상회로(103)는 인코더회로(102)로부터 송입된 코드에 대해 피크 시프트를 미리 보정하도록 되어 있다. 라이트 증폭기(104)는 라이트 보상회로(103)로부터 송입된 부호화된 라이트 데이터에 의거해서 헤드(105)의 기록전류의 극성을 전환하도록 되어 있다.

라이트 보상회로(103) 내 및 라이트 증폭기(104) 내의 어느 한 쪽에는 NRZI (No Return to Zero Interleave)양식으로 기록하기 위한 도시가 생략된 FF(Flip Flop)가 설치되어 있다. 그에 따라 FF보다도 후단에서는 라이트 데이터의 주파수가 1/2로 되어 있다.

또 HDA 내부기록 재생회로(115)는 전치 증폭기(106), AGC(자동 이득제어)회로(107), 로우 패스 필터(LPF)(108), 펄스화회로(109), 위상 동기회로(VFO회로)(110), 디코더회로(111) 및 직·병렬 변환회로(112)를 포함한 데이터 재생회로를 갖추고 있다. 전치 증폭기(106)는 헤드(105)로 검지한 재생전압(리드신호)의 증폭을 행한다.

AGC회로(107)는 전치 증폭기(106)로 증폭된 리드신호의 진폭이 일정하게 되도록 이득의 자동제어를 행한다. 로우 패스 필터(108)는 AGC회로(lO7)에 의해 일정한 진폭을 갖도록 된 리드신호로부터 불필요한 고주파 노이즈를 제거한다. 펄스화회로(109)는 로우 패스 필터(108)에 의해 고주파 노이즈가 제거된 리드신호를 피크에 대응한 펄스로 변환하여 직렬의 리드 데이터를 생성하도록 되어 있다.

위상 동기회로(110)는 펄스화회로(109)에 의해 생성된 리드 데이터에 동기화시키는 PLL(위상 로크 루프)회로로 된다. 디코더회로(111)는 클록신호에 동기한 예를 들어 l/7 코드의 리드 데이터를 복호화한다. 직·병렬 변환회로(112)는 디코더 회로(111)에 의해 복호화된 리드 데이터를 예를 들어 2 비트 내지 1 바이트의 병렬 데이터로 변환하여 HDA 외부기록 재생회로(121)에 출력하도록 되어 있다.

상기 데이터 전송회로(122)와 CPU(9)는 예를 들어 1 바이트 내지 2 바이트의 소정 폭의 데이터 버스로 접속되어 있다. 그리고 데이터 전송회로(122)는 특히 도시하지는 않으나 소정 바이트의 데이터를 일시적으로 기억하는 버퍼부와, 그것에 들어오는 데이터의 수신제어를 행하는 제어부를 갖추고 있다.

상기 병렬 데이터 변환회로(123)는 데이터 전송회로(122)로부터 송입된 라이트 데이터를 받아들여 필요에 따라 그 데이터를 예를 들어 2 비트 내지 1 바이트의 병렬 데이터로 변환하도록 되어 있다. 또 병렬 데이터 변환회로(123)는 HDA 내부기록 재생회로(115)로부터 송입된 리드 데이터를 받아들여, 필요에 따라 그 데이터를 예를 들어 1 바이트의 병렬 데이터로 변환하도록 되어 있다.

또한 병렬 데이터 변환회로(123)는 병렬 데이터의 비트 수의 변환이 불필요한 장치의 경우에는 생략되므로, 도 2에서는 파선으로 나타내었다(도 4~도 9에서도 같다). 병렬 데이터 변환회로(123)가 생략된 경우에는, 데이터 전송회로(122)와 HDA 내부기록 재생회로(115) 사이에서 직접 라이트 데이터 및 리드 데이터의 주고받음이 행하여진다.

상기 신시사이저회로(124)는 수정 진동자 등을 사용한 발진회로의 주파수를 체배(遞倍)함으로써 기입용의 타이밍신호(라이트 클록)를 생성하도록 되어 있다.

상기 데이터 전송회로(122)와 병렬 데이터 변환회로(123) 사이, 병렬 데이터 변환회로(123)와 병·직렬 변환회로(1O1) 및 직·병렬 변환회로(112) 사이는 각각 데이터 버스로 접속되어 있다.

상기 라이트 보상회로(103)는 파형 간섭에 의한 피크 시프트를 미리 보상해 두기 위해서 설치되는 회로이며, 기입 타이밍을 기입 비트에 대응하여 소정량 지연시키도록 되어 있다.

도 2에 자기 디스크장치의 회로 동작에 대해 상위 장치로부터 라이트 명령이 온 경우를 설명한다. 그 때 헤드는 디스크상의 목표 트랙으로 이동하여 위치가 결정된다. 버스 폭이 예를 들어 1 바이트 내지 2 바이트의 데이터 버스를 통해서 상위 장치인 컴퓨터 본체 등의 CPU(9)로부터 이 자기 디스크장치에 라이트 데이터가 송입되면, 그 송입된 라이트 데이터는 자기 디스크장치의 케이스 밖에 설치된 HDA 외부기록 재생회로(121)의 데이터 전송회로(122)로 받아들여진다. 이 데이터 전송회로(122)에서 라이트 데이터는 내부의 버퍼부에 일시적으로 기억 보존된다.

데이터 전송회로(122)의 버퍼부에 기억된 라이트 데이터는 소정의 타이밍으로 병렬 데이터 변환회로(123)에 송입되어, 예를 들어 2 비트 내지 1 바이트의 병렬 데이터로 변환된다. 그 때 타이밍신호는 예를 들어 신시사이저회로(124)에 의해 공급된다. 소정의 비트 수의 병렬 데이터로 변환된 라이트 데이터는 소정의 버스 폭의 외부 데이터 버스를 통해서 HDA 내부기록 재생회로(115)의 병·직렬 변환회로(1O1)에 송출된다.

병렬 데이터 변환회로(123)가 설치되어 있지 않은 경우에는, 라이트 데이터는 데이터 전송회로(122)로부터 외부 데이터 버스를 통해서 HDA 내부기록 재생회로(115)의 병·직렬 변환회로(1O1)에 직접 송출된다. 여기까지는 라이트 데이터는 병렬 데이터이다.

HDA 내부기록 재생회로(115)의 병·직렬 변환회로(1O1)에 송출된 라이트 데이터(병렬 데이터)는 병·직렬 변환회로(101)에서 직렬 데이터로 변환된다. 이후, 라이트 데이터는 직렬 데이터로서 처리된다.

직렬 데이터로 변환된 라이트 데이터는 병·직렬 변환회로(1O1)로부터 인코더회로(102)에 송출된다. 그리고 라이트 데이터는 이 인코더회로(102)에서, 예를들어 1/7 코드로 변환된 후에 라이트 보상회로(103)에 출력된다.

라이트 보상회로(103)에서는, 인코더회로(102)에서 부호화된 라이트 데이터의 피크 시프트의 보정이 미리 행하여진다. 보정 후의 라이트 데이터는 라이트 증폭기(104)에 송출된다.

라이트 증폭기(104)에서는 라이트 보상회로(103)로부터 송입된 라이트 데이터에 의거해서 헤드(105)의 기록전류의 극성이 전환된다. 복수의 헤드로부터 선택된 헤드에 기록전류가 소정의 타이밍으로 공급됨으로써, 디스크의 목표 트랙의 목표 섹터에 라이트 데이터가 기록된다.

다음에 상위 장치로부터 리드 명령이 발행되어 디스크에 기록된 데이터를 판독 출력할 때의 회로 동작에 대해 설명한다. 그 때에 헤드는 디스크상의 목표 트랙으로 이동하여 위치가 결정된다. 목표 섹터로부터 소정의 타이밍으로 기록 데이터에 대응한 재생전압이 헤드에 의해 검지되면, 그 재생전압은 리드신호로서 전치 증폭기(106)에 의해 증폭된다. 이 증폭된 리드신호는 AGC회로(1O7)에 송출된다.

AGC회로(107)에서는 전치 증폭기(106)로부터 송입된 리드신호의 이득이 자동적으로 제어되어 리드신호의 진폭이 일정하게 된다. 이 이득의 제어가 행하여진 리드신호는 로우 패스 필터(108)에 송출된다.

로우 패스 필터(108)에 송입된 리드신호는 로우 패스 필터(108)를 통과할 때의 필터 작용에 의해 불필요한 고주파 성분이 제거된 신호가 된다. 이 고주파 노이즈가 제거된 리드신호는 펄스화회로(109)에 송출된다.

펄스화회로(109)에서는 로우 패스 필터(108)로부터 송입된 리드신호가 피크에 대응한 펄스로 변환되고 그에 따라 리드 데이터(직렬 데이터)가 생성된다. 생성된 직렬의 리드 데이터는 위상 동기회로(VF0회로)(110)에 송출된다. 위상 동기회로(VFO회로)(110)에 송출된 리드 데이터는 클록신호에 동기화한 리드 데이터가 되어, 디코더회로(111)에 송출된다.

디코더회로(111)에서는 위상 동기회로(VFO회로)(110)로부터 송입된 예를 들어 1/7 코드의 리드 데이터의 복호화가 행하여진다. 그리고 복호화 된 리드 데이터는 직·병렬 변환회로(112)에 송출된다. 여기까지는 리드 데이터는 직렬 데이터이다.

직·병렬 변환회로(112)에서는 복호화 된 직렬의 리드 데이터가 예를 들어 2 비트 내지 1 바이트의 병렬 데이터로 변환된다. 이후, 리드 데이터는 병렬 데이터로서 처리된다. 이 병렬의 리드 데이터는 외부 데이터 버스를 통해서 HDA 외부기록 재생회로(121)에 출력된다.

HDA 외부기록 재생회로(121)에 송입된 예를 들어 2 비트 내지 1 바이트의 병렬의 리드 데이터는 병렬 데이터 변환회로(123)에서, 예를 들어 1 바이트의 병렬 데이터로 변환된다. 이 변환된 병렬 데이터는, 예를 들어 1 바이트의 버스 폭을 갖는 내부 버스를 통해서 데이터 전송회로(122)에 송출된다.

병렬 데이터 변환회로(123)가 설치되어 있지 않은 경우에는, HDA 내부기록 재생회로(115)의 직·병렬 변환회로(112)로부터 외부 데이터 버스를 통해서 데이터 전송회로(122)에, 예를 들어 2 비트 내지 1 바이트의 병렬의 리드 데이터가 직접 송출된다. 데이터 전송회로(122)에 송출된 병렬의 리드 데이터는 데이터 전송회로(122) 내의 버퍼부에 일시적으로 기억 보존된 후, 1 바이트 또는 2 바이트의 데이터 단위로 상위 장치인 컴퓨터 등의 CPU(9)에 송출된다.

실시예 1에 의하면 HDA(10)의 케이스 내에 인코더회로(102), 라이트 보상회로(103) 및 라이트 증폭기(104)를 설치하였기 때문에, 인코더회로(102) 및 라이트 보상회로(1O3)를 포함한 라이트 증폭기 전단 회로와 라이트 증폭기(104) 사이의 직렬 전송경로가 HDA(10)의 케이스 내의 FPC(4)의 배선의 일부로 구성되므로, 종래의 HDA의 케이스 밖의 프린트회로 기판상에 설치된 리드 채널 IC 내의 기록 재생회로와 HDA의 케이스 내의 라이트 증폭기 사이의 직렬 전송경로에 비해, 본 실시예의 라이트 증폭기 전단 회로와 라이트 증폭기(104) 사이의 직렬 전송경로는 현저히 짧아져서, 펄스의 진폭이 저하하는 일이 없이 고속으로 라이트 데이터를 전송할 수가 있다.

또 실시예 1에 의하면, HDA 외부기록 재생회로(121)와 HDA 내부기록 재생회로(115) 사이의 전송경로가 긴 부분을 복수 비트의 병렬 전송으로 하고, 라이트 데이터를 병렬 전송하도록 하였기 때문에, 펄스의 진폭이 저하하는 일이 없이 고속으로 라이트 데이터를 전송할 수가 있다.

또한 실시예 1에 의하면, HDA의 케이스 내에 전치 증폭기(106), AGC회로(107), 로우 패스 필터(108), 펄스화회로(109), 위상 동기회로(110) 및 디코더회로(111)를 설치하고, HDA의 케이스 밖의 재생회로와의 사이를 복수 비트의 병렬 전송으로 하여, 리드 데이터를 병렬 전송하도록 하였기 때문에 리드 데이터도 고속으로 전송할 수가 있다.

또 실시예 1에 의하면 라이트 보상회로(103)로서 이미 개발이 끝난 직렬 데이터용의 회로를 사용할 수 있으므로, 라이트 보상회로(103)의 새로운 개발 등이 불필요하고, 또 라이트 보상회로(103)의 동작의 안정성이 확보되어, 라이트 보상회로(103), 및 그것을 포함하는 HDA 내부기록 재생회로(115), 나아가서는 디스크장치(1) 전체의 신뢰성이 높아진다. 또한 직렬 데이터용의 라이트 보상회로(103)의 구성은, 예를 들어 일본 특개평 9-55023호 공보에 개시된 병렬 데이터용의 라이트 보상회로(기록 타이밍 보정회로)에 비해 회로 구성이 간소하기 때문에 비용이 들지 않고, 발열량이 적은 라이트 보상회로(103)를 갖는 IC 칩 등의 소형화를 도모할 수 있는 이점이 있다.

또한 상기 실시예 1에서는, HDA 내부기록 재생회로(115)에 인코더회로(102)가 설치되어 있으며, 이 인코더회로(102)에서 직렬의 라이트 데이터를 부호화하였으나, 이것에 한정하지 않고 인코더회로(1O2)를 설치하는 대신에 HDA 내부기록 재생회로(115)의 외부, 예를 들어 HDA 외부기록 재생회로(121)의 내부에 인코더회로를 설치하여도 좋다. 이 경우에는 병렬의 라이트 데이터를 부호화한 후, HDA 내부기록 재생회로(115) 내의 병·직렬 변환회로(1O1)에 의해 직렬 데이터로 변환하도록 하면 된다.

또 상기 실시예 1에서는, 도 1에 나타낸 바와 같이 HDA 내부기록 재생회로(115)를 구성하는 IC(15) 및 IC(21, 22)는 캐리지(14) 및 FPC(4)상에 설치하였으나, 이것에 한정하지 않고 예를 들어 도 3에 나타낸 자기 디스크장치(1OO)와 같이, HDA 내부기록 재생회로를 단일 IC(23)로 집적하고, 그것을 예를 들어 캐리지(14)상에 부착하도록 하여도 좋다. 또한 도 3에는 IC(23)를 명시하기 위해 편의상 FPC(4)의 일부가 파단(破斷)되어 표시되어 있다.

[실시예 2]

도 4에는 자기 디스크장치의 데이터 기록 및 재생에 관련한 부분의 회로 구성의 실시예 2가 블록도로서 표시되어 있다. 도 4에 나타낸 자기 디스크장치의 회로 구성이 도 2에 나타낸 실시예 1의 자기 디스크장치의 회로 구성과 다른 것은 이하의 네 가지이다.

즉 첫째, 데이터 재생회로가 HDA 외부기록 재생회로에 포함되는 점이다. 둘째, 리드 데이터가 HDA 내부 기록회로(215)로부터 HDA 외부기록 재생회로(221)에 직렬의 리드신호로서 전송되도록 되어 있는 점이다. 셋째, 직·병렬 변환회로에 상당하는 회로가 HDA 외부기록 재생회로(221)에 포함되어 있는 점이다. 넷째, 신시사이저회로(224)가 HDA 내부 기록회로(215)에 포함되어 있는 점이다. 여기서 HDA 내부 기록회로(215)는 내부 기록회로로서의 기능을 가지고 있으며, 또 HDA 외부기록 재생회로(221)는 외부 기록회로 및 외부 재생회로로서의 기능을 가지고 있다. 그리고 상기 실시예 1과 동일한 구성에 대해서는 같은 부호를 붙이고 그 상세한 설명을 생략한다.

도 4에 나타낸 예에서는 데이터의 기록 재생방식으로서 l/7 코드 등의 피크 검출방식을 채용하고 있다. HDA 외부기록 재생회로(221)는 데이터 전송회로(122), 병렬 데이터 변환회로(123), AGC회로(207), 로우 패스 필터(LPF)(208), 펄스화회로(209), 위상 동기회로(VFO회로)(210), 디코더회로(211) 및 직·병렬 변환회로(212)를 갖추고 있다.

AGC회로(207), 로우 패스 필터(208), 펄스화회로(209), 위상 동기회로(2lO), 디코더회로(211) 및 직·병렬 변환회로(212)는 데이터 재생회로를 구성하고 있다. AGC회로(207)는 HDA 내부 기록회로(215)의 전치 증폭기(106)로부터 송입된 직렬의 리드신호의 진폭이 일정하게 되도록 이득의 자동제어를 행한다. 로우 패스 필터(LPF)(208)는 AGC회로(207)에 의해 일정한 진폭을 갖도록 된 리드신호로부터 불요한 고주파 노이즈를 제거한다.

펄스화회로(209)는 로우 패스 필터(208)에 의해 고주파 노이즈가 제거된 리드신호를 피크에 대응한 펄스로 변환하여 직렬의 리드 데이터를 생성한다. 위상동기회로(VFO회로)(21O)는 펄스화회로(209)에 의해 생성된 리드 데이터를 동기화시키는 PLL회로로 된다.

디코더회로(211)는 클록신호에 동기한 예를 들어 1/7 코드의 리드 데이터를 복호화 하도록 되어 있다. 직·병렬 변환회로(212)는 디코더회로(211)에 의해 복호화 된 리드 데이터를 예를 들어 2 비트 내지 1 바이트의 병렬 데이터로 변환하여 병렬 데이터 변환회로(123)에 출력한다.

HDA 내부 기록회로(215)는 병·직렬 변환회로(1O1), 인코더회로(102), 라이트 보상회로(103) 및 라이트 증폭기(104)를 포함한 데이터 기록회로를 갖추고 있다. 또 HDA 내부 기록회로(215)는 전치 증폭기(106) 및 신시사이저회로(224)를 갖추고 있다. 신시사이저회로(224)는 수정 진동자 등을 사용한 발진회로의 주파수를 체배함으로써, 기입용의 타이밍신호(라이트 클록)를 생성하도록 되어 있다. 생성된 타이밍신호는 HDA 내부 기록회로(215) 및 HDA 외부기록 재생회로(22l)의 각 부분에 출력된다.

상기 데이터 전송회로(122)와 병렬 데이터 변환회로(123) 사이, 병렬 데이터 변환회로(123)와 병·직렬 변환회로(1O1) 및 직·병렬 변환회로(212) 사이는 각각 데이터 버스로 접속되어 있다.

도 4에 나타낸 회로 구성의 자기 디스크장치에 대해 그 작용을 설명한다. 디스크에 데이터를 기입할 때의 동작은 도 2에 나타낸 실시예 1의 회로 구성의 작용과 같으므로 설명을 생략한다. 상위 장치로부터 리드 명령이 발행되어, 디스크에 기록된 데이터를 판독 출력할 때의 회로 동작에 대해 설명한다.

그 때에 헤드는 디스크상의 목표 트랙으로 이동하여 위치가 결정된다. 목표 섹터로부터 소정의 타이밍으로 기록 데이터에 대응한 재생전압이 헤드에 의해 검지되면, 그 재생전압은 리드신호로서 전치 증폭기(106)에 의해 증폭된다. 이 증폭된 리드신호는 직렬의 상태로 HDA 외부기록 재생회로(221) 내의 AGC회로(207)에 송출된다. AGC회로(207)에 송입된 리드신호는 그 이득이 자동적으로 제어됨으로써 그 진폭이 일정하게 되어 로우 패스 필터(208)에 송출된다.

로우 패스 필터(208)에 송입된 리드신호는 로우 패스 필터(208)를 통과할 때의 필터 작용에 의해 불필요한 고주파 성분이 제거된 신호가 되어, 펄스화회로(209)에 송출된다. 펄스화회로(209)에 송입된 리드신호는 피크에 대응한 펄스로 변환되어 직렬의 리드 데이터가 되어, 위상 동기회로(VFO회로)(21O)에 송출된다.

위상 동기회로(VFO회로)(210)에 송출된 리드 데이터는 클록신호에 동기화한 리드 데이터가 되어, 디코더회로(211)에 송출된다. 디코더회로(211)에서는 위상 동기회로(VFO회로)(210)로부터 송입된 예를 들어 1/7 코드의 리드 데이터의 복호화가 행하여진다. 그리고 복호화 된 리드 데이터는 직·병렬 변환회로(212)에서, 예를 들어 2 비트 내지 1 바이트의 병렬 데이터로 변환된다.

이 병렬의 리드 데이터는 병렬 데이터 변환회로(123) 및 데이터 전송회로(122)를 통해서 1 바이트 또는 2 바이트의 데이터 단위로 상위 장치인 컴퓨터 등의 CPU(9)에 송출된다.

실시예 2에 의하면, HDA(10)의 케이스 내에 인코더회로(102), 라이트 보상회로(103) 및 라이트 증폭기(104)를 설치하였기 때문에, 인코더회로(102) 및 라이트 보상회로(103)를 포함한 라이트 증폭기 전단 회로와 라이트 증폭기(104) 사이의 직렬 전송경로가 HDA(10)의 케이스 내의 FPC(4)의 배선의 일부로 구성되므로, 종래의 HDA의 케이스 밖의 프린트회로 기판상에 설치된 리드 채널 IC 내의 기록 재생회로와 HDA의 케이스 내의 라이트 증폭기 사이의 직렬 전송경로에 비해, 본 실시예의 라이트 증폭기 전단 회로와 라이트 증폭기(104) 사이의 직렬 전송경로는 현저히 짧아져서, 펄스의 진폭이 저하하는 일이 없이 고속으로 라이트 데이터를 전송할 수가 있다.

또 실시예 2에 의하면, HDA 외부기록 재생회로(221)와 HDA 내부 기록회로(215) 사이의 라이트 데이터의 전송경로가 긴 부분을 복수 비트의 병렬 전송으로 하고, 라이트 데이터를 병렬 전송하도록 하였기 때문에, 펄스의 진폭이 저하하는 일이 없이 고속으로 라이트 데이터를 전송할 수가 있다.

또한 실시예 2에 의하면, HDA의 케이스 내에 신시사이저회로(224)를 설치하였기 때문에, HDA 내부 기록회로(215) 내의 기입에 필요한 클록신호의 전송경로가 짧은 배선으로 구성되므로, 클록신호의 펄스의 진폭이 저하하는 일이 없이 고주파수의 클록신호를 사용할 수 있어서, 기입 동작을 보다 고속으로 행할 수가 있다.

또 실시예 2에 의하면, 라이트 보상회로(103)로서 이미 개발이 끝난 직렬 데이터용의 회로를 사용할 수 있으므로, 상기 실시예 1과 마찬가지로 직렬 데이터용의 라이트 보상회로를 사용함으로써 라이트 보상회로(103)의 새로운 개발 등이 불필요하고, 또 라이트 보상회로(103)의 동작의 안정성이 확보되어 신뢰성이 높아짐과 동시에, 병렬 데이터용의 라이트 보상회로에 비해 회로 구성이 간소하기 때문에 비용이 들지 않고, 발열량이 적은 라이트 보상회로(103)를 갖는 IC 칩 등의 소형화를 도모할 수 있는 이점이 있다.

또한 상기 실시예 2에 의하면, 리드신호를 HDA 내부 기록회로(215)로부터 HDA 외부기록 재생회로(221)에 직렬 전송하도록 되어 있으나, HDA 내부 기록회로(215) 내의 전치 증폭기(106)의 출력은 디스크의 자화 반전이 피크에 대응한 아날로그신호이기 때문에, 펄스신호인 라이트 데이터에 비해 전송에 필요한 주파수 대역이 좁아도 전송이 가능하며, 따라서 데이터 판독 출력의 고속 동작에 관하여 지장이 생기지 않는다.

그리고 HDA 내부 기록회로(215)는 단일 IC 칩으로 설치되어 있어도 좋다.

또 상기 실시예 2에서도, HDA의 케이스 내의 인코더회로(102) 대신에 HDA의 케이스에 인코더회로를 설치하고, 그 인코더회로에서 병렬의 라이트 데이터를 부호화한 후, HDA 내부 기록회로(215)의 병·직렬 변환회로(1O1)에 의해 직렬 데이터로 변환하도록 하여도 좋다.

[실시예 3]

도 5에는 자기 디스크장치의 데이터 기록 및 재생에 관련한 부분의 회로 구성의 실시예 3이 블록도로서 표시되어 있다. 도 5에 나타낸 자기 디스크장치는 상기 실시예 1 및 실시예 2에서 채용한 피크 검출방식의 기록 재생방식 대신에, PRML(Partial Response Most Likelihood)방식의 기록 재생방식을 채용하고 있다. 그리고 상기 실시예 1과 동일한 구성에 대해서는 같은 부호를 붙이고 그 상세한 설명을 생략한다.

HDA 외부기록 재생회로(321)는 데이터 전송회로(122), 병렬 데이터 변환회로(123), 스크램블러(scrambler)회로(324), 인코더회로(325), 디코더회로(326) 및 디스크램블러(descrambler)회로(327)로 구성되어 있다. 여기서 HDA 외부기록 재생회로(321)는 외부 기록회로 및 외부 재생회로로서의 기능을 가지고 있다. 스크램블러회로(324)는 병렬 데이터 변환회로(123)로부터 송입하도록 병렬의 라이트 데이터에 대해 랜덤화를 행한다.

인코더회로(325)는 랜덤화 된 라이트 데이터를 예를 들어 9 비트의 병렬 데이터로 변환(예를들어 8-9변환)하도록 되어 있다. 디코더회로(326)는 HDA 내부기록 재생회로(315)로부터 송입된 병렬의 리드 데이터를 예를 들어 8비트의 병렬 데이터로 변환(예를 들어 9-8 변환)하도록 되어 있다. 디스크램블러회로(327)는 랜덤 데이터를 원래의 병렬 데이터로 복귀시켜서 병렬 데이터 변환회로(123)에 출력하도록되어 있다.

HDA내부기록 재생회로(315)는 병 직렬/직·병렬 변환회로(301), 프리코더 회로(302), 라이트 보상회로(360) 및 라이트 증폭기(104)를 포함한 데이터 기록회로를 갖추고 있다. 여기서 HDA 내부기록 재생회로(315)는 내부 기록회로 및 내부 재생회로로서의 기능을 가지고 있다. 병·직렬/직·병렬 변환회로(3O1)는 HDA 외부기록재생회로(315)로부터 송입된 병렬의 라이트 데이터를 직렬 데이터로 변환하는 기능과, 직렬의 리드데이터를 병렬로 변환하는 기능을 겸하여 갖추고 있다.

프리코더회로(302)는 직렬 변환된 라이트 데이터에 대해 (1+D)의 등화(단 D는 지연 연산자이다)의 역연산, 즉 1/(1+D)의 연산을 미리 행하도록 되어 있다. 라이트 보상회로(306)는 피크 시프트를 미리 보정하도록 되어 있다.

라이트 보상회로(306) 내 및 라이트 증폭기(104) 내의 어느 한 쪽에는 NRZI(No Return to Zero Interleave)양식으로 기록하기 위한 도시를 생략한 FF(Flip Flop)가 설치되어 있다. 그에 따라 그 FF보다도 후단에서는 라이트 데이터의 주파수는 1/2로 되어 있다.

또 HDA 내부기록 재생회로(315)는 전치 증폭기(106), AGC회로(lO7), 로우 패스 필터(LPF)(108), 샘플회로(303), 위상 동기회로(VF0회로)(31O), 등화회로(304) 및 비타비(vitabi) 검출회로(305)를 포함한 데이터 재생회로를 갖추고 있다.

샘플회로(303)는 고주파 노이즈가 제거된 리드신호로부터 데이터로서 유효한 점의 전압을 샘플링 하도록 되어 있다. 위상 동기회로(VFO회로)(310)는 샘플회로(303)에 샘플링을 위한 클록신호를 공급함과 동시에 HDA 외부기록 재생회로(321)내의 디코더회로(326) 및 디스크램블러회로(327)에도 클록신호를 공급하도록 되어 있다.

등화회로(304)는 로우 패스 필터(108)와 함께 (1+D)의 등화를 행하여, 3개의 전압치 +1, O 및 -1(단 노이즈에 의해 어느 것이나 어떤 전압의 진폭을 갖는다)의 어느 하나의 전압을 출력하도록 되어 있다. 비타비 검출회로(305)는 등화회로(304)의 노이즈를 포함한 출력전압을 +1, 0 또는 -1의 어느 것에 해당하는가 판별하도록 되어 있다.

또한 HDA 내부기록 재생회로(315)는 수정 진동자 등을 사용한 발진회로의 주파수를 체배함으로써 기입용의 타이밍신호(라이트 클록)를 생성하고, 그 타이밍신호를 HDA 내부기록 재생회로(315) 및 HDA 외부기록 재생회로(321)의 각 부분에 출력하는 신시사이저회로(314)를 갖추고 있다.

상기 데이터 전송회로(122)와 병렬 데이터 변환회로(123) 사이, 병렬 데이터 변환회로(123)와 스크램블러회로(324) 및 디스크램블러회로(327) 사이, 스크램블러회로(324)와 인코더회로(325) 사이, 디코더회로(326)와 디스크램블러회로(327) 사이, 인코더회로(325) 및 디코더회로(326)와 병·직렬/직·병렬 변환회로(3O1) 사이는 각각 데이터 버스로 접속되어 있다. 특히 한정하지 않으나, 인코더회로(325) 및 디코더회로(326)와 병·직/직·병렬 변환회로(3O1) 사이의 버스는 쌍방향 버스로 되어 있다.

도 5에 자기 디스크장치의 회로 동작에 대해 상위 위치로부터 라이트 명령이 온 경우를 설명한다. 그 때 헤드는 디스크상의 목표 트랙으로 이동하여 위치가 결정된다. 외부 데이터 버스를 통해서 CPU(9)로부터 송입된 라이트 데이터는 HDA 외부기록 재생회로(321)의 데이터 전송회로(122) 내의 버퍼부에 일시적으로 기억 보존된 후, 예를 들어 신시사이저회로(314)에 의해 공급되는 클록신호에 동기한 소정의 타이밍으로 병렬 데이터 변환회로(123)에 송출되어, 예를 들어 2 비트 내지 1 바이트의 병렬 데이터로 변환된다.

그 병렬 데이터 변환회로(123)에 의해 변환된 라이트 데이터는 스크램블러회로(324)에 송출되어 랜덤화 된 후, 인코더회로(325)에 송출되고 예를 들어 8-9 변환되어 9 비트의 병렬 데이터가 된다. 병렬 데이터 변환회로(123)가 설치되어 있지 않은 경우에는 라이트 데이터는 데이터 전송회로(122)로부터 스크램블러회로(324)에 직접 송출되고, 그 후에 인코더회로(325)에 송출된다.

인코더회로(325)에 의해 예를 들어 8-9 변환된 병렬 데이터는 외부 데이터 버스를 통해서 HDA 내부기록 재생회로(315) 내의 병·직렬/직·병렬 변환회로(3O1)에 송출되고, 거기에서 직렬 데이터로 변환된다.

직렬 데이터로 변환된 라이트 데이터는 프리코더회로(302)에 송출되고, 거기에서 라이트 데이터에 대해 지연 연산자 D를 사용해서 1/(1+D)로 표시되는 연산이 행하여진 후, 라이트 보상회로(306)에서 라이트 데이터의 피크 시프트가 보정된다. 그리고 라이트 증폭기(104)에서 헤드(105)의 기록전류의 극성이 전환되어 디스크에 라이트 데이터가 기록된다.

그리고 그 때에 디스크 및 헤드의 선택신호 등에 의해 복수 개의 디스크 및 복수의 헤드 중에서 소정의 디스크 및 헤드가 선택됨과 동시에, 디스크가 모터에 의해 회전되어 다시 헤드가 소정 위치로 이동된다.

다음에 상위 장치로부터 리드 명령이 발행되어 디스크에 기록된 데이터를 판독 출력할 때의 회로 동작에 대해 설명한다. 그 때 헤드는 디스크상의 목표 트랙으로 이동하여 위치가 결정된다. 목표 섹터로부터 소정의 타이밍으로 기록 데이터에 대응한 재생전압이 헤드에 의해 검지되면, 그 재생전압은 직렬의 리드신호로서 전치 증폭기(106)에 의해 증폭된다. 전치 증폭기(106)에 의해 증폭된 리드신호는 AGC회로(107)에 송출되어, 그 이득이 자동적으로 제어됨으로써 그 진폭이 일정하게 되어, 로우 패스 필터(108)에 송출된다.

로우 패스 필터(108)에 송입된 리드신호는 불필요한 고주파 성분이 제거되어 샘플회로(303)에 송출되고, 위상 동기회로(VFO회로)(31O)에 의해 공급되는 클록신호에 의거해서 샘플링 된다. 그에 따라 리드신호로부터 데이터로서 유효한 점의 전압이 발생된다.

샘플회로로 샘플링된 점의 전압에 대해 통화회로(304)에 의해 (1+D)의 등가가 행하여진다. 그에 따라 이 등화회로(304)로부터는 +1, 0 및 -1의 3개의 값 중의 어느 하나의 전압이 출력된다. 단 이들 3개의 값은 어느 것이나 노이즈에 의해 어떤 폭을 가지고 있다. 이 노이즈에 의한 폭을 갖는 전압신호는 비타비 검출회로(305)에 송출되어 이 송출된 전압신호가 +1, 0 및 -1의 3개의 값 중 어느 전압에 대응하고 있는가가 판별된다.

비타비 검출회로(305)에 의해 판별된 전압신호로 된 리드 데이터는 병·직렬/직·병렬 변환회로(3O1)에 의해 병렬 데이터로 변환되고, 이 병렬 데이터는 외부버스를 통해서 HDA 외부기록 재생회로(321) 내의 디코더회로(326)에 송출된다.

HDA 내부기록 재생회로(315)로부터 송입된 병렬 데이터는 디코더회로(326)에서 예를 들어 9-8 변환되어 8 비트의 병렬 데이터가 되고, 디스크램블러회로(327)에서 랜덤화된 데이터로부터 원래의 데이터로 복귀된다.

원래의 데이터로 복귀된 리드 데이터는 병렬 데이터 변환회로(123)에서, 예를 들어 1 바이트의 병렬 데이터로 변환되어, 내부 버스를 통해서 데이터 전송회로(122)에 송출된다. 병렬 데이터 변환회로(123)가 설치되어 있지 않은 경우에는, 리드 데이터가 디스크램블러회로(327)로부터 데이터 전송회로(122)에 직접 송출된다. 데이터 전송회로(122)에 송출된 병렬의 리드 데이터는 데이터 전송회로(122)내의 버퍼부에 일시적으로 기억 보존된 후, 1 바이트 내지 2 바이트의 데이터 단위로 상위 장치인 컴퓨터 등의 CPU(9)에 송출된다.

실시예 3에 의하면 HDA(10) 내에 프리코더회로(302), 라이트 보상회로(306) 및 라이트 증폭기(104)를 포함한 HDA 내부기록 재생회로(315)를 설치하였기 때문에, 프리코더회로(302) 및 라이트 보상회로(306)를 포함한 라이트 증폭기 전단 회로와 라이트 증폭기(104) 사이의 직렬 전송경로가 HDA(10) 내의 FPC(4)의 배선의 일부로 구성되므로, 종래의 HDA 밖의 프린트회로 기판상에 설치된 리드 채널 IC 내의 기록 재생회로와 HDA 내의 라이트 증폭기 사이의 직렬 전송경로에 비해, 본 실시예의 라이트 증폭기 전단 회로와 라이트 증폭기(104) 사이의 직렬 전송경로는 현저히 짧아져서 펄스의 진폭이 저하하는 일이 없이 고속으로 라이트 데이터를 전송할 수가 있다.

또 실시예 3에 의하면, HDA 외부기록 재생회로(321)와 HDA 내부기록 재생회로(315) 사이의 라이트 데이터의 전송경로가 긴 부분을 복수 비트의 병렬 전송으로 하여 라이트 데이터를 병렬 전송하도록 하였기 때문에, 펄스의 진폭이 저하하는 일이 없이 고속으로 라이트 데이터를 전송할 수가 있다.

또한 실시예 3에 의하면, HDA 내부기록 재생회로(315)에 신시사이저회로(314)를 설치하였기 때문에, HDA 내부기록 재생회로(315)에서의 기입에 필요한 클록신호의 전송경로가 짧은 배선으로 구성되므로, 클록신호의 펄스의 진폭이 저하하는 일이 없이 고주파수의 클록신호를 사용할 수 있어서, 기입 동작을 보다 고속으로 행할 수가 있다.

그리고 또한 실시예 3에 의하면, HDA 내부기록 재생회로(315)에 전치 증폭기(106), AGC회로(107) 로우 패스 필터(108), 샘플회로(303), 위상 동기회로(3lO), 등화회로(304) 및 비타비 검출회로(305)를 포함한 데이터 재생회로를 가지고 있음과 동시에, 그 데이터 재생회로와 HDA 외부기록 재생회로(321) 사이를 복수 비트의 병렬 전송으로 하여 리드 데이터를 병렬 전송하도록 하였기 때문에, 리드 데이터도 고속으로 전송할 수가 있다.

또 실시예 3에 의하면, 라이트 보상회로(306)로서 이미 개발이 끝난 직렬 데이터용의 회로를 사용할 수 있으므로, 상기 실시예 1과 마찬가지로 직렬 데이터용의 라이트 보상회로를 사용함으로써 라이트 보상회로(306)의 새로운 개발 등이 불요하고, 또 라이트 보상회로(306)의 동작의 안정성이 확보되어 신뢰성이 높아짐과 동시에, 병렬 데이터용의 라이트 보상회로에 비해 회로 구성이 간소하기 때문에 비용이 들지 않고, 발열량이 적은 라이트 보상회로(306)를 갖는 IC 칩 등의 소형화를 도모할 수 있는 이점이 있다.

그리고 HDA 내부기록 재생회로(315)는 단일 IC 칩으로 설치되어 있어도 좋다.

또 인코더회로(325) 및 디코더회로(326)와 병·직렬/직·병렬 변환회로(3Ol)사이의 버스는 쌍방향 버스에 한정하지 않고, 각각 편방향 버스이어도 좋다.

또 스크램블러회로(324), 인코더회로(325), 디스크램블러회로(327) 및 디코더회로(326)를 HDA 외부기록 재생회로(321)에 설치하는 대신에, 그것들을 HDA 내부기록 재생회로(315)에 설치하여도 좋다.

[실시예 4]

도 6에는 자기 디스크장치의 데이터 기록 및 재생에 관련한 부분의 회로 구성의 실시예 4가 블록도로서 표시되어 있다. 도 6에 나타낸 자기 디스크장치는 도 5에 나타낸 실시예 3과 마찬가지로 PRML(Partial Response Most Likelihood)의 기록 재생방식을 채용한 것이지만, 이 도 6에 나타낸 자기 디스크장치의 회로 구성이 도 5에 나타낸 실시예 3의 자기 디스크장치의 회로 구성과 다른 것은 이하의 다섯 가지이다.

즉 첫째, 데이터 재생회로가 HDA 외부기록 재생회로(421)에 포함되어 있는 점이다. 둘째, 리드 데이터가 HDA 내부 기록회로(415)로부터 HDA 외부기록 재생회로(421)에 직렬의 리드신호로서 전송되도록 되어 있는 점이다. 셋째, 직·병렬 변환회로(422)가 HDA 외부기록 재생회로(421)에 포함되어 있는 점이다. 여기서 HDA 내부기록 재생회로(415)는 내부 기록회로로서의 기능을 가지고 있으며, 또 HDA 외부기록 재생회로(421)는 외부 기록회로 및 외부 재생회로로서의 기능을 가지고 있다.

넷째, 병·직렬 변환회로(4O1)가 HDA 내부기록 재생회로(415) 내에 설치되어 있는 점이다. 다섯째, 인코더회로(325)와 병·직렬 변환회로(4O1) 사이의 외부 데이터가 편방향 버스형식으로 되어 있는 점이다. 그리고 상기 실시예 1 및 실시예 3과 동일한 구성에 대해서는 각각 같은 부호를 붙이고 그 상세한 설명을 생략한다.

HDA 외부기록 재생회로(421)는 데이터 전송회로(122), 병렬 데이터 변환회로(123), 스크램블러회로(324), 인코더회로(325), AGC회로(407), 로우 패스 필터(LPF)(408), 샘플회로(403), 위상 동기회로(VFO회로)(410), 등화회로(404), 비타비 검출회로(405), 직·병렬 변환회로(422), 디코더회로(326) 및 디스크램블러회로(327)로 구성되어 있다.

AGC회로(407), 로우 패스 필터(408), 샘플회로(403), 위상 동기회로(410), 등화회로(404) 및 비타비 검출회로(405)는 데이터 재생회로를 구성하고 있다. AGC회로(407)는 HDA 내부 기록회로(415)의 전치 증폭기(106)로부터 출력된 리드신호의 진폭이 일정하게 되도록 이득의 자동제어를 행한다.

로우 패스 필터(LPF)(408)는 이득제어된 리드신호로부터 불필요한 고주파 노이즈를 제거한다. 샘플회로(403)는 고주파 노이즈가 제거된 리드신호로부터 데이터로서 유효한 점의 전압을 샘플링하도록 되어 있다. 위상 동기회로(VFO회로)(41O)는 샘플회로(403)에 샘플링을 위한 클록신호를 공급함과 동시에 HDA 외부기록 재생회로(421) 내의 디코더회로(326) 및 디스크램블러회로(327)에도 클록신호를 공급하도록 되어 있다.

등화회로(404)는 로우 패스 필터(108)와 함께 (1+D)의 등화를 행하여, 3개의 전압치 +1, 0 및 -1(단 노이즈에 의해 어느 것이나 어떤 전압의 진폭을 갖는다)의 어느 하나의 전압을 출력하도록 되어 있다. 비타비 검출회로(405)는 등화회로(404)의 노이즈를 포함한 출력전압을 +1, 0 또는 -1의 어느 것에 해당하는가 판별하도록 되어 있다. 직·병렬 변환회로(422)는 비타비 검출회로(405)에 의해 판별된 전압신호로 된 직렬의 리드 데이터를 병렬 데이터로 변환한다.

HDA 내부 기록회로(415)는 병·직렬 변환회로(401), 프리코더회로(302), 라이트 보상회로(306) 및 라이트 증폭기(104)를 포함한 데이터 기록회로를 갖추고 있다. 또 HDA 내부 기록회로(415)는 전치 증폭기(106) 및 신시사이저회로(314)를 갖추고 있다. 병·직렬 변환회로(401)는 HDA 외부기록 재생회로(421)로부터 송입된 병렬의 라이트 데이터를 직렬 데이터로 변환한다.

상기 인코더회로(325)와 상기 병·직렬 변환회로(4O1) 사이 및 직·병렬 변환회로(422)와 디코더회로(326) 사이는 각각 데이터 버스로 접속되어 있다.

도 6에 자기 디스크장치의 회로 동작에 대해 상위 위치로부터 라이트 명령이 온 경우를 설명한다. 그 때 헤드는 디스크상의 목표 트랙으로 이동하여 위치가 결정된다. 외부 데이터 버스를 통해서 CPU(9)로부터 송입된 라이트 데이터는 HDA 외부기록 재생회로(421)의 데이터 전송회로(122) 내의 버퍼부에 일시적으로 기억 보존된 후, 병렬 데이터 변환회로(123)에 의해 예를 들어 2 비트 내지 1 바이트의 병렬 데이터로 변환된다.

2 비트 내지 1 바이트로 변환된 병렬 데이터는 스크램블러회로(324), 인코더회로(325), 외부 데이터 버스를 통해서 HDA 내부 기록회로(415) 내의 병·직렬 변환회로(4O1)에 송출되고, 거기에서 직렬 데이터로 변환된다. 병렬 데이터 변환회로(123)가 설치되어 있지 않은 경우에는, 라이트 데이터는 데이터 전송회로(122)로 부터 스크램블러회로(324)에 직접 송출된다.

직렬 데이터로 변환된 라이트 데이터는 프리코더회로(302), 라이트 보상회로(306) 및 라이트 증폭기(1O4)를 통해서 디스크에 기록된다.

다음에 상위 장치로부터 리드 명령이 발행되어 디스크에 기록된 데이터를 판독 출력할 때의 회로 동작에 대해 설명한다. 그 때 헤드는 디스크상의 목표 트랙으로 이동하여 위치가 결정된다. 목표 섹터로부터 소정의 타이밍으로 기록 데이터에 대응한 재생전압이 헤드에 의해 검지되면, 그 재생전압은 직렬의 리드신호로서 전치 증폭기(106)에 의해 증폭된다.

전치 증폭기(106)에 의해 증폭된 리드신호는 HDA 외부기록 재생회로(421) 내의 AGC회로(107)에 송출되어 이득의 제어에 의해 그 진폭이 일정하게 되어, 로우패스 필터(408)에 송출된다.

로우 패스 필터(408)에 송입된 리드신호는 불필요한 고주파 성분이 제거되어 샘플회로(403)에 송출되고 위상 동기회로(VFO회로)(410)에 의해 공급되는 클록신호에 의거해서 샘플링된다. 그에 따라 리드신호로부터 데이터로서 유효한 점의 전압이 발생된다.

샘플회로로 샘플링된 점의 전압에 대해 등화회로(404)에 의해 (1+D)의 등가가 행하여진다. 그에 따라 이 등화회로(404)로부터는 +1, 0 및 -1의 3개의 값 중의 어느 하나의 전압이 출력된다. 단 이들 3개의 값은 어느 것이나 노이즈에 의해 어떤 폭을 가지고 있다. 이 노이즈에 의한 폭을 갖는 전압신호는 비타비 검출회로(405)에 송출되어 이 송출된 전압신호가 +1, 0 및 -1의 3개의 값 중의 어느 전압에 대응하고 있는가가 판별된다.

비타비 검출회로(405)에 의해 판별된 전압신호로 된 리드 데이터는 직·병렬 변환회로(422)에 의해 병렬 데이터로 변환되고, 그 병렬 데이터는 디코더회로(326), 디스크램블러회로(327), 병렬 데이터 변환회로(123) 및 데이터 전송회로(122)를 통해 CPU(9)에 송출된다. 병렬 데이터 변환회로(123)가 설치되어 있지 않은 경우에는, 리드 데이터가 디스크램블러회로(327)로부터 데이터 전송회로(122)에 직접 송출된다.

실시예 4에 의하면, HDA(10) 내에 프리코더회로(302), 라이트 보상회로(306) 및 라이트 증폭기(104)를 포함한 HDA 내부 기록회로(415)를 설치하였기 때문에, 프리코더회로(302) 및 라이트 보상회로(306)를 포함한 라이트 증폭기 전단 회로와 라이트 증폭기(104) 사이의 직렬 전송경로가 HDA(10) 내의 FPC(4)의 배선의 일부로 구성되므로, 종래의 HDA 밖의 프린트회로 기판상에 설치된 리드 채널 IC 내의 기록 재생회로와 HDA 내의 라이트 증폭기 사이의 직렬 전송경로에 비해, 본 실시예의 라이트 증폭기 전단 회로와 라이트 증폭기(104) 사이의 직렬 전송경로는 현저히 짧아져서, 펄스의 진폭이 저하하는 일이 없이 고속으로 라이트 데이터를 전송할 수가 있다. 그리고 FPC 그 자체상이 아니고, HDA 내에 작은 프린트 기판을 설치하여 FPC에 접속시켜도 좋다.

또 실시예 4에 의하면, HDA 외부기록 재생회로(421)와 HDA 내부 기록회로(415) 사이의 라이트 데이터의 전송경로가 긴 부분을 복수 비트의 병렬 전송으로 하여 라이트 데이터를 병렬 전송하도록 하였기 때문에, 펄스의 진폭이 저하하는 일이 없이 고속으로 라이트 데이터를 전송할 수가 있다.

또한 실시예 4에 의하면, HDA 내부 기록회로(415)에 신시사이저회로(314)를 설치하였기 때문에, HDA 내부 기록회로(415)에서의 기입에 필요한 클록신호의 전송경로가 짧은 배선으로 구성되므로, 클록신호의 펄스의 진폭이 저하하는 일이 없이 고주파수의 클록신호를 사용할 수 있어서, 기입 동작을 보다 고속으로 행할 수가 있다.

또 실시예 4에 의하면, 리드 데이터를 HDA 내부 기록회로(4l5)로부터 HDA 외부기록 재생회로(421)에 직렬 전송하도록 하고 있으나, HDA 내부 기록회로(415) 내의 전치 증폭기(106)의 출력은 디스크의 자화 반전이 피크에 대응한 아날로그신호이기 때문에, 펄스신호인 라이트 데이터에 비해 전송에 필요한 주파수 대역이 좁아도 전송이 가능하며, 따라서 데이터 판독 출력의 고속 동작에 관해 아무런 지장이 생기지 않는다.

또 실시예 4에 의하면, 라이트 보상회로(306)로서 이미 개발이 끝난 직렬 데이터용의 회로를 사용할 수 있으므로, 상기 실시예 1과 마찬가지로 직렬 데이터용의 라이트 보상회로를 사용함으로써 라이트 보상회로(306)의 새로운 개발 등이 불필요하고, 또 라이트 보상회로(306)의 동작의 안정성이 확보되어 신뢰성이 높아짐과 동시에, 병렬 데이터용의 라이트 보상회로에 비해 회로 구성이 간소하기 때문에 비용이 들지 않고, 발열량이 적은 라이트 보상회로(306)를 갖는 IC 칩 등의 소형화를 도모할 수 있는 이점이 있다.

그리고 HDA 내부 기록회로(415)는 단일 IC 칩으로 설치되어 있어도 좋다.

또 스크램블러회로(324) 및 인코더회로(325)를 HDA 외부기록 재생회로(421)에 설치하는 대신에, 그것들을 HDA 내부 기록회로(415)에 설치하여도 좋다.

또 도 7에 나타낸 변형례와 같이, HDA 내부 기록회로(415)로부터 프리코더회로(302)를 생략하고, 또 병렬 데이터에 대응하도록 구성된 프리코더회로(402)를 HDA 외부기록 재생회로(421) 내의 인코더회로(325)의 후단에 배치하여도 좋다.

[실시예 5]

도 8에는 자기 디스크장치의 데이터 기록 및 재생에 관련한 부분의 회로 구성의 실시예 5가 블록도로서 표시되어 있다. 도 8에 나타낸 자기 디스크장치는 PRML(Partial Response Most Likelihood)방식의 기록 재생방식에서, HDA 내부 기록회로(515) 내의 라이트 증폭기(104)의 전단에 증폭기(516)를 설치하고, 이 증폭기(516)에 의해 HDA 외부기록 재생회로(521)로부터 송입된 직렬의 라이트 데이터(펄스)를 증폭하여 그 열화한 상승, 하강시간을 보정하여 송출하도록 한 것이다. 여기서 HDA 내부 기록회로(515)는 내부 기록회로로서의 기능을 가지고 있으며, 또 HDA 외부기록 재생회로(521)는 외부 기록회로 및 외부 재생회로로서의 기능을 가지고 있다. 그리고 상술한 어느 하나의 실시예와 동일한 구성에 대해서는, 동일한 부호를 붙이고 그 상세한 설명을 생략한다.

HDA 외부기록 재생회로(521)는 데이터 전송회로(122), 병렬 데이터 변환회로(123), 스크램블러회로(324), 인코더회로(325), 병·직렬 변환회로(5Ol), 프리코더회로(502) 및 라이트 보상회로(503)를 갖추고 있다.

병·직렬 변환회로(5O1)는 인코더회로(325)에 의해 변환된 병렬의 라이트 데이터를 직렬 데이터로 변환한다. 프리코더회로(502)는 직렬 변환된 라이트 데이터에 대해 1/(1+D)의 연산을 미리 행하도록 되어 있다. 라이트 보상회로(503)는 피크 시프트를 미리 보정하도록 되어 있다.

또 HDA 외부기록 재생회로(521)는 AGC회로(407), 로우 패스 필터(LPF)(408), 샘플회로(403) 위상 동기회로(VFO회로)(41O), 등화회로(404), 비타비 검출회로(405), 직 ·병렬 변환회로(422), 디코더회로(326) 및 디스크램블러회로(327)로 구성되어 있다.

또한 HDA 외부기록 재생회로(521)는 수정 진동자 등을 사용한 발진회로의 주파수를 체배함으로써 기입용의 타이밍신호(라이트 클록)를 생성하고, 그 타이밍신호를 HDA 외부기록 재생회로(521)의 각 부분에 출력하는 신시사이저회로(524)를 갖추고 있다.

HDA 내부 기록회로(515)는 증폭기(516), 라이트 증폭기(104) 및 전치 증폭기(106)를 갖추고 있다. 증폭기(516)는 HDA 외부기록 재생회로(521)로부터 송입된 직렬의 라이트 데이터를 증폭하여 그 저하한 레벨을 재생하도록 되어 있다.

라이트 보상회로(503) 내 및 라이트 증폭기(104) 내의 어느 한 쪽에는 NRZI(No Return to Zero Interleave)양식으로 기록하기 위한 도시를 생략한 FF(Flip F1op)가 설치되어 있다. 그에 따라 이 FF보다도 후단에서는 라이트 데이터의 주파수는 1/2가 되어 있다.

상기 라이트 보상회로(503)는 기록 주파수가 높을 때에 디스크(매체)에 생기는 비선형 기록 왜곡을 미리 보상해 두기 위해 설치되는 회로이며, 기입 타이밍을 근소하게 어긋나게 하도록 되어 있다. 그리고 기록 왜곡이 생기지 않을 경우에는, 라이트 보상회로(503)를 생략하여도 좋다.

상기 데이터 전송회로(122)와 병렬 데이터 변환회로(123) 사이, 병렬 데이터 변환회로(123)와 스크램블러회로(324) 및 디스크램블러회로(327) 사이, 스크램블러회로(324)와 인코더회로(325) 사이, 인코더회로(325)와 병·직렬 변환회로(5O1) 사이, 직·병렬 변환회로(422)와 디코더회로(326) 사이, 디코더회로(326)와 디스크램블러회로(327) 사이는 각각 데이터 버스로 접속되어 있다.

도 8에 자기 디스크장치의 회로 동작에 대해 상위 위치로부터 명령이 온 경우를 설명한다. 그 때 헤드는 디스크상의 목표 트랙으로 이동하여 위치가 결정된다. 외부 데이터 버스를 통해서 CPU(9)로부터 송입된 라이트 데이터는 HDA 외부기록 재생회로(521) 내의 데이터 전송회로(122), 병렬 데이터 변환회로(123), 스크램블러회로(324) 및 인코더회로(325)를 통해서 병·직렬 변환회로(5Ol)에 송출되고, 거기에서 직렬 데이터로 변환된다. 병렬 데이터 변환회로(123)가 설치되어 있지 않은 경우에는, 라이트 데이터는 데이터 전송회로(122)로부터 스크램블러회로(324)에 직접 송출된다.

직렬 데이터로 변환된 라이트 데이터는 프리코더회로(502)에 송출되고, 거기에서 라이트 데이터에 대해 지연 연산자 D를 사용해서 1/(1+D)로 표시되는 연산이 행하여진 후, 라이트 보상회로(503)에서 라이트 데이터의 피크 시프트가 보정된다.

피크 시프트가 보정된 직렬의 라이트 데이터는 HDA 내부 기록회로(515) 내의 증폭기(516)에 의해 전송거리가 긴 직렬 전송에 의해 저하한 레벨이 재생된다. 레벨이 재생된 라이트 데이터는 라이트 증폭기(104)를 통해서 디스크에 기록된다.

전치 증폭기(106)에 의해 증폭된 리드신호는 HDA 외부기록 재생회로(521) 내의 AGC회로(407)에 송출되어, 로우 패스 필터(408), 샘플회로(403), 등화회로(404), 비타비 검출회로(405), 직·병렬 변환회로(422), 디코더회로(326), 디스크램블러회로(327), 병렬 데이터 변환회로(123) 및 데이터 전송회로(122)를 통해서 CPU(9)에 송출된다. 병렬 데이터 변환회로(123)가 설치되어 있지 않은 경우에는, 리드 데이터가 디스크램블러회로(327)로부터 데이터 전송회로(122)에 직접 송출된다.

실시예 5에 의하면 HDA(10) 내의 HDA 내부 기록회로(515) 내에 증폭기(416)를 설치하였기 때문에, 이 증폭기(516)에 의해 HDA 외부기록 재생회로(521)와 HDA 내부 기록회로(515) 사이의 전송경로가 긴 직렬 전송에 의해 저하한 라이트 데이터의 레벨이 재생되므로, 고속으로 라이트 데이터를 전송할 수가 있다.

또한 실시예 5에 의하면, 리드 데이터를 HDA 내부 기록회로(515)로부터 HDA 외부기록 재생회로(521)에 직렬 전송하도록 하고 있으나, HDA 내부 기록회로(515)내의 전치 증폭기(106)의 출력은 디스크의 자화 반전이 피크에 대응한 아날로그신호이기 때문에, 펄스신호인 라이트 데이터에 비해 전송에 필요한 주파수 대역이 좁아도 전송이 가능하며, 따라서 데이터 판독 출력의 고속 동작에 관해 지장이 생기지 않는다.

[실시예 6]

도 9에는 자기 디스크장치의 데이터 기록 및 재생에 관련한 부분의 회로 구성의 실시예 6이 블록도로서 표시되어 있다. 도 9에 나타낸 자기 디스크장치는 피크 검출방식의 기록 재생방식에서, HDA 내부 기록회로(615) 내의 라이트 증폭기(104)의 전단에 증폭기(616)를 설치하고, 그 증폭기(616)에 의해 HDA 외부기록 재생회로(621)로부터 송입된 직렬의 라이트 데이터(펄스)를 증폭하여 그 열화한 상승, 하강시간을 보정하여 송출하도록 한 것이다. 여기서 HDA 내부 기록회로(615)는 내부 기록회로로서의 기능을 가지고 있으며, 또 HDA 외부기록 재생회로(621)는 외부 기록회로 및 외부 재생회로로서의 기능을 가지고 있다. 그리고 상술한 어느 하나의 실시예와 동일한 구성에 대해서는, 동일한 부호를 붙이고 그 상세한 설명을 생략한다.

HDA 외부기록 재생회로(621)는 데이터 전송회로(122), 병렬 데이터 변환회로(123), 병·직렬 변환회로(6O1), 인코더회로(602) 및 라이트 보상회로(603)를 갖추고 있다. 병·직렬 변환회로(6O1)는 병렬 데이터 변환회로(123)에 의해 변환된 라이트 데이터를 직렬 데이터로 변환한다.

인코더회로(602)는 변환된 직렬의 라이트 데이터를 1/7 코드 등의 소정 형식의 코드로 부호화하도록 되어 있다. 라이트 보상회로(603)는 인코더회로(602)로부터 송입된 코드에 대해 피크 시프트를 미리 보정하도록 되어 있다.

또 HDA 외부기록 재생회로(621)는 AGC회로(207), 로우 패스 필터(LPF)(208), 펄스화회로(209), 위상 동기회로(VFO회로)(21O), 디코더회로(211) 및 직·병렬 변환회로(212)를 갖추고 있다.

또한 HDA 외부기록 재생회로(621)는 기입시의 타이밍신호가 되는 클록신호를 생성하여 그 클록신호를 HDA 외부기록 재생회로(621)의 각 부분에 출력하는 신시사이저회로(624)를 갖추고 있다.

HDA 내부 기록회로(615)는 증폭기(616), 라이트 증폭기(104) 및 전치 증폭기(106)를 갖추고 있다. 증폭기(616)는 HDA 외부기록 재생회로(621)로부터 송입된 직렬의 라이트 데이터(펄스)를 증폭하여 그 열화한 상승, 하강시간을 보정하여 송출하도록 되어 있다.

라이트 보상회로(603) 내 및 라이트 증폭기(104) 내의 어느 한 쪽에는 NRZI(No Return to Zero Interleave)양식으로 기록하기 위한 도시를 생략한 FF(Flip Flop)가 설치되어 있다. 그에 따라 이 FF보다도 후단에서는 라이트 데이터의 주파수는 1/2로 되어 있다.

상기 라이트 보상회로(603)는 파형 간섭에 의한 피크 시프트를 미리 보상해 두기 위해 설치되는 회로이며, 기입 타이밍을 근소하게 어긋나게 하도록 되어 있다. 그리고 파형 간섭을 판독 출력회로로 보상할 경우에는, 라이트 보상회로(603)를 생략하여도 좋다.

상기 데이터 전송회로(122)와 병렬 데이터 변환회로(123) 사이, 병렬 데이터 변환회로(123)와 병·직렬 변환회로(6O1) 및 직·병렬 변환회로(212) 사이는 각각 데이터 버스로 접속되어 있다.

도 9에 나타낸 회로 구성의 자기 디스크장치에 대해 그 작용을 설명한다. 우선 디스크에 데이터를 기입할 때의 동작에 대해 설명한다. 외부 데이터 버스를 통해서 CPU(9)에 송입된 라이트 데이터는 HDA 외부기록 재생회로(621) 내의 데이터 전송회로(122) 및 병렬 데이터 변환회로(123)를 통해서 병·직렬 변환회로(6Ol)에 송출되고, 거기에서 직렬 데이터로 변환된다. 병렬 데이터 변환회로(123)가 설치되어 있지 않은 경우에는, 라이트 데이터는 데이터 전송회로(122)로부터 병·직렬 변환회로(6O1)에 직접 송출된다.

직렬 데이터로 변환된 라이트 데이터는 인코더회로(602)에서 예를 들어 1/7 코드로 변환된 후 라이트 보상회로(603)에서 라이트 데이터의 피크 시프트가 보정된다.

피크 시프트가 보정된 직렬의 라이트 데이터는 HDA 내부 기록회로(615)에 송출되어, 증폭기(616)에 의해 전송경로의 도중에서 열화한 상승, 하강을 재생해서 송출하여, 라이트 증폭기(1O4)를 통해서 디스크에 기록된다.

다음에 디스크에 기록된 데이터를 판독 출력하는 동작에 대해 설명한다. 디스크 및 헤드의 선택이 이루어지고, 모터에 의해 디스크가 회전되어 헤드가 소정 위치로 이동된다. 그에 따라 기록 데이터에 대응한 재생전압이 헤드에 의해 검지되면, 그 재생전압은 리드신호로서 전치 증폭기(106)에 의해 증폭된다.

이 증폭된 리드신호는 직렬의 상태로 HDA 외부기록 재생회로(621) 내의 AGC회로(207)에 송출된다. 그리고 리드신호는 AGC회로(207), 로우 패스 필터(208), 펄스화회로(209), 위상 동기회로(VF0회로)(210), 디코더회로(211), 직·병렬 변환회로(212), 병렬 데이터 변환회로(123) 및 데이터 전송회로(122)를 통해서 CPU(9)에 송출된다.

병렬 데이터 변환회로(123)가 설치되어 있지 않은 경우에는 직·병렬 변환회로(212)로부터 데이터 전송회로(122)에 예를 들어 2 비트 내지 1 바이트의 병렬의 리드 데이터가 직접 송출된다.

실시예 6에 의하면 HDA(10) 내의 HDA 내부 기록회로(615) 내에 증폭기(616)를 설치하였기 때문에, 이 증폭기(616)에 의해 HDA 외부기록 재생회로(621)와 HDA 내부 기록회로(615) 사이의 전송거리가 긴 직렬 전송의 경우에 있어서 라이트 데이터 열화가 빠른 단계로 재생되므로, 고속으로 라이트 데이터를 전송할 수가 있다. 도 8, 도 9의 예에서, 증폭기(516, 616)를 HDA 내부 기록회로와 HDA 이부기록 재생회로의 중간에 배치하면 펄스가 그다지 열화하지 않고, 보정이 용이하며, 보다 효율적이다.

또한 실시예 6에 의하면 리드 데이터를 HDA 내부 기록회로(615)로부터 HDA 외부기록 재생회로(62l)에 직렬 전송하도록 하고 있으나, HDA 내부 기록회로(615)내의 전치 증폭기(106)의 출력은 디스크의 자화 반전이 피크에 대응한 아날로그신호이기 때문에 펄스신호인 라이트 데이터에 비해 전송에 필요한 주파수 대역이 좁아도 전송이 가능하며 따라서 데이터 판독 출력의 고속 동작에 관해 지장이 생기지 않는다.

이상, 본 발명을 자기 디스크장치에 적용한 경우에 대해 설명하였으나, 본 발명은 광자기 디스크장치 등의 다른 디스크장치에도 적용할 수 있음은 물론이다. 등화회로는 샘플회로의 후단에 설치한 예로 설명하였으나, 샘플회로의 전단에 설치할 수도 있으며, LPF와 등화회로를 겸비한 구성으로 할 수도 있다. 또 PRML 검출방식에는 PRML, EPRML 등 각종이 존재하나, 이것들에 본 발명을 적용하여도 마찬가지 효과가 얻어짐은 물론이다.

그리고 본 실시예 1~6에서는 기록/재생 겸용의 유도형 헤드를 채용한 예에 대해 설명하였으나, 이것에 한정하지 않고 기록용의 헤드와 재생용의 헤드가 별도로 설치되어 있으며, 재생측에 MR(Magnet Resistive)형 헤드를 사용한 복합 헤드를 채용하여도 좋다.

본 발명에 의하면, 라이트 증폭기와 그 전단 회로 사이의 직렬 전송경로가 종래의 자기 디스크장치에서의 라이트 증폭기와 그 전단 회로 사이의 직렬 전송경로에 비해 현저히 짧아짐과 동시에, 디스크 어셈블리 밖의 외부 기록회로와 디스크 어셈블리 내의 내부 기록회로 사이의 전송경로가 긴 부분에서 데이터가 병렬로 전송되므로, 라이트 데이터의 펄스의 진폭 저하를 초래하는 일이 없이 라이트 데이터의 전송속도를 고속화한 기억장치가 얻어진다. 또 증폭기를 디스크 어셈블리 내의 기록회로와 디스크 어셈블리 밖의 기록용 회로의 중간에 배치시켰기 때문에, 펄스가 그다지 열화하지 않고 보정이 용이하며, 보다 효율적인 기억장치가 얻어진다. 이와 같이 자기 디스크장치의 케이스 내외의 회로의 데이터 전송에 있어서, 데이터의 신뢰성을 유지한 채로 데이터 전송의 고속화를 도모할 수가 있다.

또 이미 개발이 끝난 직렬 데이터용 라이트 보상회로를 사용함으로써, 라이트 보상회로의 새로운 개발 등이 불필요하며, 본 발명에 관한 기억장치를 신속히 실시할 수가 있다. 또 이미 실시되고 있는 실적을 갖는 라이트 보상회로를 적용함으로써, 그 동작의 안정성이 확보되어, 라이트 보상회로, 및 그것을 포함한 내부 기록회로, 나아가서는 기억장치 전체의 신뢰성이 높아진다. 또한 직렬 데이터용 라이트 보상회로의 구성은, 예를 들어 일본 특개평 9-55023호 공보에 개시된 병렬 데이터용 라이트 보상회로(기록 타이밍 보정회로)에 비해 회로 구성이 간소하기 때문에 비용이 들지 않고, 발열량이 적은 라이트 보상회로를 갖는 IC 칩 등의 소형화를 도모할 수 있는 이점이 있다. 즉 상술한 효과를 달성함과 동시에 발열량이 적으므로 장치의 환경 변화가 억제되고, 기록 재생의 신뢰성을 향상할 수 있는 IC 칩의 소형화는 장치 외형 치수의 소형화를 도모할 수가 있는 것이다.

Claims

케이스 내에 적어도 기억매체, 상기 기억매체에 대한 데이터의 기입 및 판독 출력을 행하기 위한 헤드, 그리고 상기 기억매체 및 상기 헤드를 구동하는 모터가 수납되어 있는 기억장치에 있어서, 상기 케이스 밖에 설치되고 또한 병렬 데이터로 된 라이트 데이터를 출력하는 외부 기록회로와, 상기 케이스 내에 설치되고 또한 상기 외부 기록회로에 의해 공급된 병렬 데이터로 된 라이트 데이터를 받아들이는 내부 기록회로를 갖고, 상기 내부 기록회로는 적어도 받아들인 병렬 데이터로 된 라이트 데이터를 직렬 데이터로 변환하는 병·직렬 변환회로와, 직렬 데이터로 변환된 라이트 데이터의 기입 타이밍을 어긋나게 하는 라이트 보상회로와, 기입 타이밍이 조정된 직렬의 라이트 데이터에 의거해서 상기 헤드에 공급하는 기록전류의 극성을 전환하는 라이트 증폭기로 구성되어 있는 것을 특징으로 하는 기억장치.
제1항에 있어서, 상기 내부 기록회로는 상기 병·직렬 변환회로에 의해 변환된 직렬 데이터를 부호화하는 인코더회로를 더 포함하고 있는 것을 특징으로 하는 기억장치.
제1항에 있어서, 상기 라이트 보상회로는 기입 타이밍을 어긋나게 함으로서, 파형 간섭에 의한 피크 시프트를 미리 보상하는 회로인 것을 특징으로 하는 기억장치.
제1항에 있어서, 케이스 내에 내부 재생회로를 가짐과 동시에 케이스 밖에 외부 재생회로를 더 갖고 상기 내부 재생회로는 적어도 상기 헤드에 의해 검지된 리드신호를 증폭하는 전치 증폭기와, 상기 전치 증폭기에 의해 증폭된 리드신호를 복호화 하는 디코더회로와, 복호화 된 직렬 데이터로 된 리드 데이터를 병렬 데이터로 변환하여 상기 외부 재생회로에 출력하는 직·병렬 변환회로로 구성되어 있는 것을 특징으로 하는 기억장치.
제1항에 있어서, 상기 내부 기록회로는 PRML 검출방식으로 구성함과 동시에, 재생시에 리드 데이터에 대해 행하여지는 등화연산의 역의 연산을 상기 병·직렬 변환회로에 의해 변환된 직렬 데이터에 대해 미리 행하는 프리코더회로를 포함하고 있는 것을 특징으로하는 기억장치.
제1항에 있어서, 상기 내부 기록회로는 PRML 검출방식으로 구성함과 동시에, 상기 라이트 보상회로는 기입 타이밍을 어긋나게 함으로써 기억매체에 생기는 비선형 기록 왜곡을 미리 보상하는 회로인 것을 특징으로 하는 기억장치.
제4항에 있어서, 상기 내부 기록회로는 PRML 검출방식으로 구성함과 동시에, 케이스 내의 내부 재생회로를 갖고 또 케이스 밖의 외부 재생회로를 더 가지며, 상기 내부 재생회로는 적어도 상기 전치 증폭기에 의해 증폭된 리드신호에 대해 등화연산을 행하는 등화회로와, 등화연산이 이루어진 직렬 데이터로 된 리드 데이터를 병렬 데이터로 변환하여 상기 외부 재생회로에 출력하는 직·병렬 변환회로로 구성되어 있는 것을 특징으로 하는 기억장치.
제1항 내지 제7항 중 어느 한 항에 있어서, 상기 내부 기록회로는 기입용 타이밍신호가 되는 클록신호를 생성하는 신시사이저회로를 더 포함하고 있는 것을 특징으로 하는 기억장치.
제1항 내지 제7항 중 어느 한 항에 있어서, 상기 내부 기록회로 및/또는 내부 재생회로를 구성하는 회로의 일부 또는 전부가 상기 헤드를 지지하는 캐리지상에 설치되어 있는 것을 특징으로 하는 기억장치.
제1항 내지 제7항 중 어느 한 항에 있어서, 상기 내부 기록회로 및/또는 내부 재생회로를 구성하는 회로의 일부 또는 전부가 상기 헤드를 지지하는 캐리지와 상기 외부 기록회로 및/또는 상기 외부 재생회로 사이에 접속되고, 또한 상기 케이스 내에 설치된 플렉시블 프린트회로 기판상에 설치되어 있는 것을 특징으로 하는 기억장치.
제1O항에 있어서, 상기 내부 기록회로 및/또는 내부 재생회로는 단일 반도체칩으로 형성되어 있는 것을 특징으로 하는 기억장치.
케이스 내에 적어도 기억매체, 상기 기억매체에 대한 데이터의 기입 및 판독 출력을 행하기 위한 헤드, 그리고 상기 기억매체 및 상기 헤드를 구동하는 모터가 수납되어 있는 기억장치에 있어서, 상기 케이스 밖에 설치되고 또한 병렬 데이터로 된 라이트 데이터를 직렬 데이터로 변환하여 출력하는 외부 기록회로와, 상기 케이스 내에 설치되고 또한 상기 외부 기록회로에 의해 공급된 직렬 데이터로 된 라이트 데이터를 받아들이는 내부 기록회로를 갖고, 상기 내부 기록회로는 받아들인 라이트 데이터 펄스의 상승 하강을 보정하는 보정회로와, 증폭된 라이트 데이터에 의거해서 상기 헤드에 공급하는 기록전류의 극성을 전환하는 라이트 증폭기로 구성되어 있는 것을 특징으로 하는 기억장치.