JP3753751B2 - 記録再生装置 - Google Patents
記録再生装置 Download PDFInfo
- Publication number
- JP3753751B2 JP3753751B2 JP17725694A JP17725694A JP3753751B2 JP 3753751 B2 JP3753751 B2 JP 3753751B2 JP 17725694 A JP17725694 A JP 17725694A JP 17725694 A JP17725694 A JP 17725694A JP 3753751 B2 JP3753751 B2 JP 3753751B2
- Authority
- JP
- Japan
- Prior art keywords
- head
- recording
- data
- signal
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
- G11B33/12—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules
- G11B33/121—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules the apparatus comprising a single recording/reproducing device
- G11B33/122—Arrangements for providing electrical connections, e.g. connectors, cables, switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
- G11B33/12—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules
- G11B33/121—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules the apparatus comprising a single recording/reproducing device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
- G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
- G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
- G11B2005/0018—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers by current biasing control or regulation
Landscapes
- Digital Magnetic Recording (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、記録媒体に対して記録再生を行う複数のヘッドが搭載されたヘッドアセンブリよりプリント基板に配線が行われる記録再生装置に関する。
【０００２】
近年、電子機器の小型化が進み、コンピュータ等の外部記憶装置として使用される記録再生装置の小型化が要求される。特に、磁気ディスク装置では、複数の記録媒体に対して複数のヘッドがヘッドアセンブリに搭載されており、ヘッドアセンブリからプリント基板に配線するにあたり、配線数を削減させる必要がある。
【０００３】
【従来の技術】
図１３に従来の磁気ディスク装置のインタフェース回路の回路図を示す。図１３に示す磁気ディスク装置１１は、ヘッドアセンブリ１２には複数の磁気ディスクに対して記録再生を行う差動型のヘッド１３1 〜１３16が搭載されており、これらヘッド１３1 〜１３16を選択し、ライトデータ及びリードデータの送受を行うヘッドＩＣ１４がフレキシブルプリント板上に実装される。
【０００４】
一方、磁気ディスク装置１１には種々の制御を行うためのプリント基板１５が設けられており、このプリント基板１５とヘッドアセンブリ１２に、４本のヘッド選択のための信号線１６1 〜１６4 ，ライトデータ用の信号線１７1 ，１７2 ，リードデータ用の信号線１８1 ，１８2 ，ライトゲート用の信号線１９，グランド（ＧＮＤ）線２０，及び２種（１２Ｖ，５Ｖ）の電源線２１1 ，２１2 の合計１２本の信号線が接続される。
【０００５】
これら信号線は、プリント基板１５とヘッドアセンブリ１２との間でフレキシブルプリント回路（ＦＰＣ）又はフラットケーブル等により接続が行われる。
【０００６】
ところで、上記４本のヘッド選択のための信号線１６1 〜１６4 は、１６個のヘッド１３1 〜１３16に対して４ビットの信号が必要となることにより設定される本数である。従って、ヘッドの数に応じて何ビットの信号が必要かで配線数が定まる。
【０００７】
ここで、図１４に、図１３のインタフェース回路の接続におけるＦＰＣの接続状態の説明図を示す。図１４において、ヘッドアセンブリ１２は、例えば複数の磁気ディスク２２1 〜２２8 に対して１６個のヘッド１３1 〜１３16が近接されて配置される。このヘッド１３1 〜１３16は、キャリッジ２３に取り付けられたジンバル２４の先端に搭載されて、磁気ディスク２２1 〜２２8 の半径方向に移動される。
【０００８】
ヘッド１３1 〜１３16からのそれぞれ２本づつの信号線はサスペンション２４，キャリッジ２３を通ってフレキシブルプリント板２５の対応するパターンライン２６に接続される。フレキシブルプリント基板２５のパターンライン２６は実装されたヘッドＩＣ１４の所定端子に配線される。
【０００９】
また、フレキシブルプリント板２５には、ヘッドＩＣ１４の対応する端子に接続されるようにＦＰＣ２７の一端が接続されており、他端にコネクタ２８ａが取り付けられる。このＦＰＣ２７には上述の１２本の信号線１６1 〜１６4 ，１７1 ，１７2 ，１８1 ，１８2 ，１９及びＧＮＤ線２０，電源線２１1 ，２１2 が平面状に配設されたパターン２７ａで形成される。なお、太いパターンはＧＮＤ線２０や電源線２１1 ，２１2 が割り当てられる。
【００１０】
一方、磁気ディスク装置１１を制御駆動するためのプリント基板１５には、上記コネクタ２８ａと係合するコネクタ２８ｂが設けられており、このプリント基板１５のコネクタ２８ｂにＦＰＣ２７のコネクタ２８ａが係合接続されて、該プリント基板１５とヘッドアセンブリ１２の接続が行われるものである。
【００１１】
ところで、データをシリアル転送して接続線が減少されているものとして、例えば特公平６−３０５０５号公報に記載されているものがある。これは、主制御装置と周辺装置との間を１本のデータ信号線と１本のクロック信号線で結ぶシステムにおいて、１回のシリアル転送の間に「データ送受信方向の情報」、「データ種類の情報」、「データ情報」の順序に送受信を行うものである。
【００１２】
【発明が解決しようとする課題】
ところで、ＦＰＣ２７に形成されたパターン２７ａは、図１４に示すように最小限の信号線等でパターン化されており、装置小型化の要請からＦＰＣ２７のパターン幅を細くしなければならない。しかし、電圧変動によるノイズが発生することとなって細くすることができず、結局はＦＰＣ２７の小型化、ひいては装置の小型化を図ることができないという問題がある。
【００１３】
そこで、本発明は上記課題に鑑みなされたもので、信号線の削減による装置の小型化を図り、又はノイズ低減化を図る記録再生装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記課題を解決するために、請求項１では、記録媒体に対して記録再生を行う複数のヘッドと、前記記録媒体と複数のヘッドを収納するディスクエンクロージャーと、前記ディスクエンクロージャーの外部に装着され、記録再生装置の制御を行うプリント板と、を備え、パラレルデータよりなる第１のパラレルヘッド選択信号により前記ヘッドを選択し、当該ヘッドに対する記録データ及び再生データの送受を行うヘッド制御手段と、入来するシリアルデータよりなるシリアルヘッド選択信号を前記第１のパラレルヘッド選択信号に変換して前記ヘッド制御手段に送る第１の変換手段と、パラレルデータよりなる第２のパラレルヘッド選択信号を変換信号に同期して前記シリアルヘッド選択信号に変換し、当該シリアルヘッド選択信号及び前記変換信号を前記第１の変換手段に送出する第２の変換手段と、前記第１及び第２の変換手段間を少なくとも接続するものであって、前記シリアルヘッド選択信号及び前記変換信号のためのラインを少なくとも備える接続手段と、を有し、前記第１の変換手段が前記ディスクエンクロージャー内部に設けられると共に、前記第２の変換手段が前記プリント板に設けられる構成とする。
【００１５】
請求項２では、記録媒体に対して記録再生を行う複数のヘッドと、前記記録媒体と複数のヘッドを収納するディスクエンクロージャーと、前記ディスクエンクロージャーの外部に装着され、記録再生装置の制御を行うプリント板と、を備え、ヘッド選択信号により前記ヘッドを選択し、当該ヘッドに対する記録データ及び再生データの送受を行うヘッド制御手段と、記録データの受信又は前記ヘッド制御手段からの再生データの送出を切り換える第１の切り換え手段と、前記第１の切り換え手段への記録データの送出、又は前記第１の切り換え手段からの再生データの受信を切り変える第２の切り換え手段と、前記第１及び第２の切り換え手段間を少なくとも接続する記録データ及び再生データのためのラインを少なくとも備える接続手段と、を有し、前記第１の切り換え手段は、前記ヘッド及び前記記録媒体を収納するディスクエンクロージャー内部に設けられると共に、前記第２の切り換え手段は、前記プリント板に設けられる構成とする。
【００１８】
請求項３では、請求項１又は２記載の記録再生装置において、前記シリアルヘッド選択信号及び変換信号のためのライン、又は前記記録データ及び再生データのためのラインは、可撓性部材上に形成される導体パターンで構成される。
【００１９】
請求項４では、請求項３記載の記録再生装置において、前記可撓性部材上に、前記導体パターンと共に所定の幅広を有するパターンが形成される。
【００２０】
請求項５では、請求項４記載の記録再生装置において、前記幅広のパターンはグランドに接続される。
【００２１】
請求項６では、請求項４記載の記録再生装置において、前記幅広のパターンは、装置内に印加されるディスクエンクロージャーバイアス用のものである。
【００２２】
【作用】
上述のように、請求項１及び３の発明では、ヘッド選択信号をヘッド制御手段に送出するに際してディスクエンクロージャー内部に設けられる第１の変換手段よりシリアルデータとしてプリント板に設けられる第２の変換手段にシリアルヘッド選択信号及び前記変換信号のためのラインを含むラインが適宜可撓性部材上に導体パターンで構成された接続手段を介して送出する。これにより、ヘッド選択のための接続手段の信号線が削減されることとなり、装置の小型化又は外部ノイズの影響や信号線間の干渉が減少して記録再生信号へのノイズ低減を図ることが可能となる。
【００２３】
請求項２及び４の発明では、ヘッド制御手段に対する記録データ又は再生データの送受を行うに際してディスクエンクロージャー内及びプリント板に設けられる第１及び第２の切り換え手段で互いのデータを切り換え、記録データ及び再生データのためのラインを含むラインが適宜可撓性部材上に導体パターンで構成された接続手段で送出する。これにより、データ送出のための接続手段の信号線が削減されることとなり、装置の小型化又は外部ノイズの影響や信号線間の干渉が減少して記録再生信号へのノイズ低減を図ることが可能となる。
【００２４】
請求項５及び６の発明では、可撓性部材上にグランドやディスクエンクロージャーバイアス用の幅広のパターンが形成されることで装置の小型化が図られると共に、インピーダンスを小としてノイズ低減を図ることが可能となる。
【００２５】
【実施例】
図１に、本発明の一実施例の回路構成図を示す。図１は、記録再生装置としての磁気ディスク装置３１を示したもので、ヘッドアセンブリ３２とプリント板３３とが接続手段であるフレキシブルプリント回路ＦＰＣ３４により接続されるものを含んで構成される。
【００２６】
ヘッドアセンブリ３２は、複数の磁気ディスクに対して記録再生を行う例えば１６個の差動型のヘッド３５1 〜３５16が搭載される。ヘッド３５1 〜３５16からの各２本の信号線はヘッド制御手段であるヘッドＩＣ３６に接続される。このヘッドＩＣ３６は、各ヘッド３５1 〜３５16のうちの所定のヘッドを選択し、記録データに応じた電流を供給し、当該ヘッドからの読み出し波形（電流波形）を入力する。
【００２７】
ヘッドＩＣ３６の４ビット（ヘッド数に応じて設定される）のヘッド選択端子に第１の変換手段であるシリアル／パラレル変換回路３７から４ビットのヘッド選択のパラレル信号が入力される。また、ヘッドＩＣ３６のライトデータ端子には第１の切り換え手段である第１の切り換え回路３８よりライトデータ（記録データ）が入力され、リード出力端子より第１の切り換え回路３８にリードデータ（再生データ）を出力する。また、ヘッドＩＣ３６のライトゲート端子にはライト制御信号が入力される。
【００２８】
一方、プリント基板３３は、磁気ディスク装置３１の種々の制御を行うためのもので、ホスト装置から指令されてＭＰＵ（マイクロプロセッサ）からの４ビットのヘッド選択のパラレル信号をクロックに同期してシリアル信号に変換してクロックと共にシリアル／パラレル変換回路３７に送出する第２の変換手段であるパラレル／シリアル変換回路３９を備える。
【００２９】
また、リードライト制御回路に対するライトデータ及びリードデータを、第１の切り換え回路３８との間で切り換えて通信を行う第２の切り換え手段である第２の切り換え回路４０を備える。そして、ライト制御信号が第２の切り換え回路４０に入力されると共に、ヘッドアセンブリ３２のヘッドＩＣ３６及び第１の切り換え回路３８に入力される。
【００３０】
ＦＰＣ３４は、ヘッド選択のシリアル信号を伝送する制御データライン４１，クロックライン４２，ライト／リード（Ｗ／Ｒ）データライン４３1 ，４３2 ，ライト制御信号ライン４４，ＧＮＤライン４５，１２Ｖ及び５Ｖの電源ライン４６1 ，４６2 のパターン回路が所定の太さで可撓部材であるフィルム上に形成され（図８において説明する）、ヘッドアセンブリ３２とプリント基板３３間を接続する。すなわち、ＦＰＣ３４には８本の信号線のパターンが形成される。
【００３１】
ここで、図２に、図１のパラレル／シリアル変換回路の具体的回路図を示す。図２においてパラレル／シリアル変換回路３９は、４ビットのヘッド選択信号が第１のフリップフロップ（ＦＦ）５１に入力されると共に、第１のシフトレジスタ５２のａ〜ｄ端子に入力される。
【００３２】
第１のＦＦ５１の出力（４ビット）は第２のフリップフロップ（ＦＦ）５３に入力されると共に、比較回路５４のＢ群入力端子に入力される。また、第２のＦＦ５３の出力（４ビット）は比較回路５４のＡ群入力端子に入力される。比較回路５４の出力は、ＡＮＤ回路５５，第３のフリップフロップ（ＦＦ）５６，及び制御回路５７にそれぞれ入力される。
【００３３】
一方、基準クロックは、分周回路５８，制御回路５７，及び反転回路（インバータ）５９に入力される。反転回路５９の出力はＡＮＤ回路５５に入力され、比較回路５４からの出力（ウインド）となって第１のシフトレジスタ５２に入力されると共に、ＦＰＣ３４のクロックライン４２を介して変換信号としてのクロックがヘッドアセンブリ３２のシリアル／パラレル回路３７に送られる。
【００３４】
分周回路５８はクロック信号を１／４分周（４ビットに対応するもので、３ビットならば１／３分周となる）し、１／４分周クロックとして第１〜第３のＦＦ５１，５３，５６に送出すると共に、第１のシフトレジスタ５２にパラレルクロックとして送出する。
【００３５】
また、第３のＦＦ５６の出力は制御回路５７に入力され、制御回路５７は信号レベルの異なる２つの信号をセレクト回路６０に出力する。セレクト回路６０には第１のシフトレジスタ５２の出力がａ端子に入力されると共に、ｂ端子にハイ（Ｈ）レベルの信号が入力され、ｃ端子にロー（Ｌ）レベルの信号が入力される。そして、セレクト回路６０よりヘッド選択のシリアル信号としての制御データが出力される。
【００３６】
続いて、図３に、図１のシリアル／パラレル変換回路の具体的回路図を示す。図３に示すシリアル／パラレル変換回路３７における第２のシフトレジスタ６１には、シリアルの制御データ（ヘッド選択信号とラッチのための信号）が入力されると共に、クロック（シリアルクロック）が反転回路６２を介してクロック入力される。また、ヘッド選択信号は第４のフリップフロップ（ＦＦ）６３に入力される。
【００３７】
第２のシフトレジスタ６１のａ〜ｄ出力端子からは４ビットのヘッド選択信号が第４のＦＦ６３に出力される。第４のＦＦ６３の出力が最終的な４ビットのヘッド選択信号としてヘッドＩＣ３６に入力される。
【００３８】
そこで、図４に、図２のパラレル／シリアル変換回路のタイミングチャートを示す。図４（Ａ）〜（Ｌ）において、まずヘッド選択信号により例えば９番目のヘッド３５9 から６番目のヘッド３５6 を選択する場合（図４（Ａ）），ヘッド３５9 のライト／リード状態よりアイドリング状態を介在させてヘッド３５6 がライト／リード状態となる。
【００３９】
いま、ヘッド選択信号（図４（Ｄ））が第１のＦＦ５１及び第１のシフトレジスタ５２にパラレル入力される。第１のＦＦ５１の出力（図４（Ｆ））及び第２のＦＦ５３の出力（図４（Ｇ））が比較回路５４で比較される。ヘッドの切り換えがない場合には第１及び第２のＦＦ５１，５３の出力は同じであり、比較回路５４のＡ＝Ｂ出力がローレベルとなる（図４（Ｈ））。
【００４０】
ヘッド切り換えが行われるときには第１のＦＦ５１に入力されるヘッド選択信号が変化することから、１クロック前にラッチされている第２のＦＦ５３の出力と第１のＦＦ５１の出力が等しくなくなり、比較回路５４のＡ＝Ｂ出力がハイレベルとなる（図４（Ｈ））。
【００４１】
これにより、ＡＮＤ回路５５からは基準クロック（図４（Ｃ））の４クロック分が出力されてシリアルクロックとして第１のシフトレジスタ５２及びヘッドアセンブリ３２のシリアル／パラレル変換回路３７に送出される（図４（Ｉ））。なお、比較回路５４のＡ＝Ｂ出力がローレベルのときにはこのシリアルクロックは出力されない。
【００４２】
第１シフトレジスタ５２にシリアルクロックが入力されると、セットされたヘッド選択信号がシリアルデータとしてセレクト回路６０に出力される（図４（Ｊ））。
【００４３】
一方、基準クロック、比較回路５４からのＡ＝Ｂ出力、及び第３のＦＦ５６の出力が入力される制御回路５７は、比較回路５４のＡ＝Ｂ出力がローレベルのときにはハイレベルであるが、Ａ＝Ｂ出力がハイレベルになると出力端子▲１▼，▲２▼より図４（Ｋ）に示すようにセレクト回路６０に出力される。
【００４４】
セレクト回路６０では制御回路の出力▲１▼，▲２▼によって入力（ａ〜ｃ）が選択されるもので、比較回路５４のＡ＝Ｂ出力がハイレベルのときにその期間の先頭の基準クロックの４クロック分（図４（Ｉ））の間はａ入力（第１のシフトレジスタの出力）が選択される。また、次の１クロック分でｃ入力（ローレベル）が選択され、さらに最後の１クロック分でｂ入力（ハイレベル）が選択される。
【００４５】
そして、これらの順次選択されたａ，ｃ，ｂ入力が制御データ（ヘッド選択のシリアルデータ及びラッチデータ）としてセレクト回路６０より出力されるものである（図４（Ｌ））。この場合のセレクト回路６０におけるｂ入力の選択は制御データの最後の立ち上りである。
【００４６】
なお、制御データの最後にセレクト回路６０のｃ，ｂ入力を選択させるのは、後述するシリアル／パラレル変換回路３７の第４のＦＦ６２でヘッド選択信号をラッチするためのクロックを制御データ内に挿入する必要があるからである。
【００４７】
続いて、図５に、図３のシリアル／パラレル変換回路のタイミングチャートを示す。図５（Ａ）〜（Ｄ）において、ヘッドアセンブリ３２のシリアル／パラレル変換回路３７における第２のシフトレジスタ６１に反転回路６２を介してシリアルクロック（図５（Ａ））が入力されている期間に上記制御データがシリアル入力される。このシリアル入力は反転されたシリアルクロックに従ってａ〜ｄ端子より順次出力される（図５（Ｂ））。
【００４８】
第２のシフトレジスタ６１のａ〜ｄ出力に必要なヘッド選択信号が揃うと図５（Ａ）のシリアルクロックがなくなり、次のヘッド切り換えまで変化しない。また、制御データにおけるヘッド選択信号に挿入された最後の立ち上り波形をクロックとして、第４のＦＦ６３が第２のシフトレジスタ６１のヘッド選択信号の出力をラッチする。これは、入来するシリアルクロックのノイズによる第２のシフトレジスタ６１の誤動作でヘッド選択信号が変わるのを防止するためである。
【００４９】
すなわち、図５（Ｄ）に示すように、９番目のヘッド３５9 の選択期間から、ヘッド切り換え期間でヘッド選択処理が行われ、６番目のヘッド３５6 が選択期間中選択される。
【００５０】
このように、１６個のヘッド３５1〜３５16を選択するにあたり、図１３に示す従来の方法では４本の信号線が必要であるのに対し、本発明では制御データとシリアルクロック用の２つの信号線で伝送することができ、信号線の削減により装置の小型化、又はパターンのアンテナの作用による外部ノイズの受信や信号線間の干渉が減少し、記録再生信号（データ）へのノイズ低減を図ることができる（図１１及び図１２で説明する）。
【００５１】
ところで、ヘッド選択信号のシリアル転送は、パラレル転送に比べて時間を要するが、ヘッドポジショニング型の磁気ディスク装置からみれば上記時間はヘッドポジショニング時間に比べて僅かであり、装置の性能に影響を及ぼす時間とはならない。
【００５２】
次に、図６に図１の第２の切り換え回路の具体的回路図を示すと共に、図７に図１の第１の切り換え回路の具体的回路図を示す。
【００５３】
図６に示す第２の切り換え回路４０において、入来するライトデータが抵抗Ｒ１を介してトランジスタＱ１のベースをバイアスする。トランジスタＱ１のコレクタは電源＋Ｖに接続される。また、ライト制御信号は抵抗Ｒ２を介してトランジスタＱ２のベースをバイアスする。トランジスタＱ２のコレクタは抵抗Ｒ３を介して電源＋Ｖに接続されると共に、抵抗Ｒ４を介してトランジスタＱ３のベースに接続される。
【００５４】
トランジスタＱ３のコレクタはトランジスタＱ１のエミッタに接続され、トランジスタＱ３のエミッタは抵抗Ｒ５を介して接地される。この抵抗Ｒ５にＷ／Ｒデータ（リードデータ）が入力される。
【００５５】
また、Ｗ／Ｒデータ（ライトデータ）は抵抗Ｒ６を介してトランジスタＱ４のベースをバイアスする。トランジスタＱ４のコレクタは電源＋Ｖに接続され、エミッタは抵抗Ｒ７を介して接地される。このトランジスタＱ４のエミッタよりリードデータが出力される。
【００５６】
続いて、図７に示す第１の切り換え回路３８は、選択されたヘッドからのリード出力が抵抗Ｒ８を介してトランジスタＱ５のベースをバイアスする。トランジスタＱ５のコレクタは電源＋Ｖに接続され、エミッタはトランジスタＱ６のコレクタに接続される。
【００５７】
また、入来するライト制御信号が抵抗Ｒ９を介してトランジスタＱ６のベースをバイアスする。トランジスタＱ６のエミッタは抵抗Ｒ１０を介して接地される。
【００５８】
一方、Ｗ／Ｒデータ（リードデータ）は抵抗Ｒ１０に入力され、またＷ／Ｒデータ（ライトデータ）は抵抗Ｒ１１を介してトランジスタＱ７のベースをバイアスする。トランジスタＱ７のコレクタは電源＋Ｖに接続され、エミッタは抵抗Ｒ１２を介して接地される。そして、トランジスタＱ７のエミッタより選択されたヘッドにライトデータが出力される。
【００５９】
まず、図６の第２の切り換え回路４０は、ライト時にはライト制御信号がローレベルとなってトランジスタＱ２がオフ状態となり、トランジスタＱ３がオン状態となる。そこで、リードライト制御回路よりライトデータ（ＷＤ１）がトランジスタＱ１，Ｑ３を介してＷ／Ｒデータラインに出力される。
【００６０】
一方、リード時には、ライト制御信号がハイレベルとなって、トランジスタＱ２をオン状態となったときにトランジスタＱ３がオフ状態となる。そのため、トランジスタＱ４には抵抗６を通ってＷ／Ｒデータラインからのリードデータ（ＲＤ１）の信号だけが入力されることになり、トランジスタＱ４よりリード出力が出力される。
【００６１】
また、図７の第１の切り換え回路３８は、ライト時にはライト制御信号がローレベルとなってトランジスタＱ６がオフ状態となる。そのため、トランジスタＱ７には抵抗Ｒ１１を介してＷ／Ｒデータ線からライトデータ（ＲＤ２）だけが入力されてトランジスタＱ７よりライトデータが出力される。
【００６２】
一方、リード時にはライト制御信号がハイレベルとなってトランジスタＱ６をオン状態とすることから、選択されたヘッドからのヘッドＩＣ３６を介して出力されるリード出力はトランジスタＱ５，Ｑ６を通ってＷ／Ｒデータラインに出力されるものである。
【００６３】
このように、第１及び第２の切り換え回路３８，４０を設けることで、伝送のためのライン数が３本（従来は図１３に示すように５本）とすることができ、信号線の削減による装置の小型化、又は外部ノイズの受信や信号線間の干渉が減少して記録再生信号（データ）へのノイズ低減を図ることができるものである（図１１及び図１２で説明する）。
【００６４】
ところで、前述の特公平６−３０５０５号公報に記載のものは、１回の転送の間に必要とする制御用情報をデータ情報の前に送受信することとなり、実質的にデータ情報と制御用情報分の時間を要するが、本発明ではリード／ライトデータが同時に動作することがないことに鑑みてデータラインを共用させており、かつＷ／Ｒデータライン４３1，４３2ではリード／ライト情報のみの送受信であることから、上記公報の送受信に比べて時間的に何ら劣ることはないものである。
【００６５】
次に、図８に、本発明のインタフェース回路の接続におけるＦＰＣの接続状態の説明図を示す。図８において、ヘッドアセンブリ３２は、例えば８枚の磁気ディスク７１1 〜７１8 に対して１６個のヘッド３５1 〜３５16が近接されて配置される。このヘッド３５1 〜３５16は、キャリッジ７２に取り付けられたサスペンション７３の先端にそれぞれ搭載されて、磁気ディスク７１1 〜７１8 の半径方向に移動される。
【００６６】
ヘッド３５1 〜３５16からのそれぞれ２本づつの信号線はサスペンション７３，キャリッジ７２を通ってフレキシブルプリント板７４の対応するパターンライン７５に接続される。フレキシブルプリント板７４のパターンライン７５は実装された処理部７６が備えるシリアル／パラレル変換回路３７，第１の切り換え回路３８，ヘッドＩＣ３６（図１参照）の所定端子に配線される。
【００６７】
また、フレキシブルプリント板７４には、ヘッドＩＣ３６の対応する端子に接続されるようにＦＰＣ３４の一端が接続されており、他端にコネクタ７７ａが取り付けられる。このＦＰＣ３４には上述の８本の信号線４１，４２，４３1 ，４３2 ，４４及びＧＮＤ線４５，電源線４６1 ，４６2 が平面状に配設されたパターンライン７８で形成される。
【００６８】
なお、最も太いパターンはＧＮＤ線４５が割り当てられてプリント基板３３及びフレキシブルプリント板７４のグランド（ＧＮＤ）に接続され、耐ノイズ性を向上させている。また、最も太いパターンをディスクエンクロージャーバイアスとして約２〜３Ｖの電圧を印加させるものとしてもよい。このディスクエンクロージャーバイアスは、ヘッド３５1 〜３５16にＭＲ（磁気抵抗）ヘッドを使用した場合に特にリークによる素子破壊を防止するために印加されるものである。
【００６９】
一方、磁気ディスク装置３１を制御駆動するためのプリント基板３３には、上記コネクタ７７ａと係合するコネクタ７７ｂが設けられており、このプリント基板３３のコネクタ７７ｂにＦＰＣ３４のコネクタ７７ａが係合接続されて、該プリント基板３３とヘッドアセンブリ３２の接続が行われる。
【００７０】
続いて、図９に、本発明におけるＦＰＣが使用されるヘッドアセンブリの斜視図を示す。また、図１０に、本発明におけるＦＰＣが使用される磁気ディスク装置の組立分解図を示す。
【００７１】
図９において、ヘッドアセンブリ３２は、ＶＣＭ（ボイスコイルモータ）７９ａで構成されるアクチュエータ７９が回転軸８０により回動自在であり、これにヘッド３５1 （３５2 〜３５16）が搭載されたサスペンション７３、キャリッジ７２が取り付けられる。
【００７２】
各キャリッジ７２から引き出される各ヘッド３５1 〜３５16からの信号線がフラットパターン回路（ＦＰＣ）８１を介してフレキシブルプリント板７４に接続される。フレキシブルプリント板７４には前述のようにヘッドＩＣ３６，シリアル／パラレル変換回路３７，第１の切り換え回路３８が実装されると共に、ＦＰＣ３４が接続される。
【００７３】
また、図１０において、フレーム８２に取り付けられたベースプレート８３上にスピンドルモータ８４で回転される磁気ディスク７１1〜７１8が配置され、ベースプレート８３の下方に上述のプリント基板３３が配置される。ベースプレート８３には開口部８３ａが形成されており、この開口部８３ａを通ってＦＰＣ３４が下方のプリント基板３３にコネクタ７７ａ，７７ｂにより接続される。また、ベースプレート８３上に図９に示すヘッドアセンブリ３２が、各磁気ディスク７１1〜７１8間にヘッド３５1〜３５16がそれぞれ位置されるように取り付けられる。アクチュエータ７９の回動によりヘッド３５1〜３５16が磁気ディスク７１1〜７１8の半径方向に移動される。
【００７４】
そして、フレーム８２上にパッキン８４を介してカバー８５が取り付けられるものである。
【００７５】
そこで、図１１及び図１２に、本発明による効果を説明するための図を示す。
【００７６】
図１１（Ａ），（Ｂ）において、図１１（Ａ）は本発明によるＦＰＣ３４の場合の説明図であり、図１１（Ｂ）は図１３及び図１４に示す従来のＦＰＣ２７の説明図である。
【００７７】
図１１（Ａ）に示す本発明によるＦＰＣ３４の全パターン幅（ＦＰＣ幅）Ｗを２８mmとしたときに、ＧＮＤパターン４５1 のパターン幅Ｗｅ２が８mm，電源（１２Ｖ，５Ｖ）パターン４６1 ，４６2 のパターン幅Ｂが３mm，他の信号パターン４１，４２，４３1 ，４３2 ，４４のパターン幅Ｃが１mm，パターン間の幅Ｄが１mm，両側の余白Ａが１mmとなる。
【００７８】
一方、図１１（Ｂ）に示す従来のＦＰＣ２７の全パターン幅Ｗを上記同様に２８mmとしたときには、ＧＮＤパターン幅Ｗｅ１が３mm，電源（１２Ｖ，５Ｖ）パターン２２1 ，２２2 のパターン幅Ｂが３mm，他の信号線のパターン幅Ｃが１mm，パターン間の幅Ｄが１mm，両側の余白Ａが１mmとなる。
【００７９】
すなわち、全パターン幅（ＦＰＣ幅）を同一にしたときに本発明によるＦＰＣ３４においてＧＮＤパターン４５1 のパターン幅Ｗｅ２を図１１（Ｂ）の３mmより８mmとすることができる。
【００８０】
そこで、ＧＮＤパターン３４（２７）の長さＬｅを１００mm，厚さｄを0.05mm，パターンの導電率ρを0.0172ｍΩ・mmとすると、本発明によるＧＮＤパターン４５1 の抵抗Ｒ0 は、Ｒ0 ＝ρ×Ｌｅ／（Ｗｅ２×ｄ）＝（0.0172×１００）／（８×0.05）＝4.3 （ｍΩ）となる。
【００８１】
図１１（Ｂ）に示すＧＮＤパターン２０の抵抗Ｒ1 は、Ｒ1 ＝ρ×Ｌｅ／（Ｗｅ１×ｄ）＝（0.0172×１００）／（３×0.05）＝11.47 （ｍΩ）となる。
【００８２】
従って、パターン抵抗を３／８に低減することができる。
【００８３】
また、ＧＮＤパターン４５1 （２０）のインダクタンスをみると、本発明によるＧＮＤパターン４５1 のインダクタンスＬ0 は、
Ｌ0 ＝0.0002×Ｌｅ×〔ｌｏｇ｛（２×Ｌｅ）／（Ｗｅ２×ｄ）｝＋0.5 ＋0.224 ×（Ｗｅ２×ｄ）／Ｌｅ〕＝０．１８（μＨ）
一方、図１１（Ｂ）のＧＮＤパターン２０のインダクタンスＬ1 は、
Ｌ1 ＝0.002 ×Ｌｅ×〔ｌｏｇ｛（２×Ｌｅ）／（Ｗｅ１×ｄ）｝＋0.5 ＋0.224 ×（Ｗｅ１×ｄ）／Ｌｅ〕＝０．２（μＨ）
となり、本発明によるＧＮＤパターン４５1 のインダクタンスを９０％に低減することができる。
【００８４】
一般に、長さＬｅはパターン幅Ｗｅや厚さｄに比べて大きいことからインダクタンスの低減率は以下の（１）式で表わすことができる。
【００８５】
Ｌ0 ／Ｕ1 ＝ｌｏｇ〔（２×Ｌｅ）／（Ｗｅ２×ｄ）〕／ｌｏｇ
〔（２×Ｌｅ）／（Ｗｅ１×ｄ）〕＝0.86 ・・・ (1)
さらに、周波数１０ＭＨｚでのＧＮＤパターン４５1 （２０）のインピーダンスを比較すると、本発明による場合のインピーダンスＺ0 が１１．３（Ω），図１１（Ｂ）に示す従来のインピーダンスＺ1 が１２．６（Ω）となる。
【００８６】
一般に、ＧＮＤパターン４５1 （２０）のインピーダンスが大きいほど、すなわち抵抗とインダクタンスが大きいほどパターンの両端で大きな電位差を生じ、特にインダクタンスが大きいほどパターンの両端には高周波数の電圧が大きくなり動作が不安定となる。
【００８７】
従って、本発明によればＧＮＤパターン４５1 のインピーダンスを小さくすることができることからノイズを低減させることができ、ヘッドＩＣ３６の動作を安定化させることができるものである。
【００８８】
また、図１２において、本発明によるＧＮＤパターン４５2 のパターン幅を、図１１（Ｂ）に示す従来のＧＮＤパターン２０のパターン幅と同一の３mmとした場合、ＦＰＣ４５2 の幅（全パターン幅）Ｗａが２０mmとなり８mm減少させることができる。
【００８９】
従って、従来と同じパターンのインピーダンスを確保して、従来よりＦＰＣ４５2 の幅を狭くすることができる。これにより、コネクタ７７ａの幅も狭くできることからプリント基板３３上のコネクタ７７ｂの実装面積を狭くすることができ、装置の小型化を図ることができるものである。
【００９０】
ところで、上記実施例ではヘッドアセンブリ３２とプリント基板３３の接続をＦＰＣ３４で行った場合を示したが、フラットケーブル等が使用される場合においても同様の効果を有する。この場合、ＧＮＤ用のコード径を大きくすることによりノイズ低減を図ることができ、又はフラットケーブルの幅を狭くすることにより装置の小型化を図ることができるものである。
【００９１】
【発明の効果】
以上のように、請求項１及び３の発明によれば、ヘッド選択信号をヘッド制御手段に送出するに際してディスクエンクロージャー内部に設けられる第１の変換手段よりシリアルデータとしてプリント板に設けられる第２の変換手段に、シリアルデータのライン及び変換信号のラインを含むラインが適宜可撓性部材上に導体パターンで構成された接続手段を介して送出することにより、ヘッド選択のための接続手段の信号線が削減されることとなり、装置の小型化又は外部ノイズの影響や信号線間の干渉が減少して記録再生信号へのノイズ低減を図ることができる。
【００９２】
請求項２及び４の発明によれば、ヘッド制御手段に対する記録データ又は再生データの送受を行うに際してディスクエンクロージャー内部及びプリント板に設けられる第１及び第２の切り換え手段で互いのデータを切り換え、記録データ及び再生データのためのラインを含むラインが適宜可撓性部材上に導体パターンで構成された接続手段で送出することにより、データ送出のための接続手段の信号線が削減されることとなり、装置の小型化又は外部ノイズの影響や信号線間の干渉が減少して記録再生信号へのノイズ低減を図ることができる。
【００９３】
請求項５及び６の発明によれば、可撓性部材上にグランドやディスクエンクロージャーバイアス用の幅広のパターンが形成されることで装置の小型化が図られると共に、インピーダンスを小としてノイズ低減を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例の回路構成図である。
【図２】図１のパラレル／シリアル変換回路の具体的回路図である。
【図３】図１のシリアル／パラレル変換回路の具体的回路図である。
【図４】図２のパラレル／シリアル変換回路のタイミングチャートである。
【図５】図２のシリアル／パラレル変換回路のタイミングチャートである。
【図６】図１の第２の切り換え回路の具体的回路図である。
【図７】図１の第１の切り換え回路の具体的回路図である。
【図８】本発明のインタフェース回路の接続におけるＦＰＣの使用状態の説明図である。
【図９】本発明におけるＦＰＣが使用されるヘッドアセンブリの斜視図である。
【図１０】本発明におけるＦＰＣが使用される磁気ディスク装置の組立分解図である。
【図１１】本発明による効果を説明するための図（１）である。
【図１２】本発明による効果を説明するための図（２）である。
【図１３】従来の磁気ディスク装置のインタフェース回路の回路図である。
【図１４】図１３のインタフェース回路の接続におけるＦＰＣの使用状態の説明図である。
【符号の説明】
３１ 磁気ディスク装置
３２ ヘッドアセンブリ
３３ プリント基板
３４ ＦＰＣ
３５1 〜３５16 ヘッド
３６ ヘッドＩＣ
３７ シリアル／パラレル変換回路
３８ 第１の切り換え回路
３９ パラレル／シリアル変換回路
４０ 第２の切り換え回路
４１ 制御データライン
４２ クロックライン
４３1 ，４３2 Ｗ／Ｒデータライン
４４ ライト制御信号ライン
４５ ＧＮＤライン
４６1 ，４６2 電源ライン
７１1 〜７１8 磁気ディスク
７２ キャリッジ
７３ サスペンション
７４ フレキシブルプリント板
７５ パターンライン
７６ 処理部
７７ａ，７７ｂ コネクタ
７８ パターンライン
【産業上の利用分野】
本発明は、記録媒体に対して記録再生を行う複数のヘッドが搭載されたヘッドアセンブリよりプリント基板に配線が行われる記録再生装置に関する。
【０００２】
近年、電子機器の小型化が進み、コンピュータ等の外部記憶装置として使用される記録再生装置の小型化が要求される。特に、磁気ディスク装置では、複数の記録媒体に対して複数のヘッドがヘッドアセンブリに搭載されており、ヘッドアセンブリからプリント基板に配線するにあたり、配線数を削減させる必要がある。
【０００３】
【従来の技術】
図１３に従来の磁気ディスク装置のインタフェース回路の回路図を示す。図１３に示す磁気ディスク装置１１は、ヘッドアセンブリ１２には複数の磁気ディスクに対して記録再生を行う差動型のヘッド１３1 〜１３16が搭載されており、これらヘッド１３1 〜１３16を選択し、ライトデータ及びリードデータの送受を行うヘッドＩＣ１４がフレキシブルプリント板上に実装される。
【０００４】
一方、磁気ディスク装置１１には種々の制御を行うためのプリント基板１５が設けられており、このプリント基板１５とヘッドアセンブリ１２に、４本のヘッド選択のための信号線１６1 〜１６4 ，ライトデータ用の信号線１７1 ，１７2 ，リードデータ用の信号線１８1 ，１８2 ，ライトゲート用の信号線１９，グランド（ＧＮＤ）線２０，及び２種（１２Ｖ，５Ｖ）の電源線２１1 ，２１2 の合計１２本の信号線が接続される。
【０００５】
これら信号線は、プリント基板１５とヘッドアセンブリ１２との間でフレキシブルプリント回路（ＦＰＣ）又はフラットケーブル等により接続が行われる。
【０００６】
ところで、上記４本のヘッド選択のための信号線１６1 〜１６4 は、１６個のヘッド１３1 〜１３16に対して４ビットの信号が必要となることにより設定される本数である。従って、ヘッドの数に応じて何ビットの信号が必要かで配線数が定まる。
【０００７】
ここで、図１４に、図１３のインタフェース回路の接続におけるＦＰＣの接続状態の説明図を示す。図１４において、ヘッドアセンブリ１２は、例えば複数の磁気ディスク２２1 〜２２8 に対して１６個のヘッド１３1 〜１３16が近接されて配置される。このヘッド１３1 〜１３16は、キャリッジ２３に取り付けられたジンバル２４の先端に搭載されて、磁気ディスク２２1 〜２２8 の半径方向に移動される。
【０００８】
ヘッド１３1 〜１３16からのそれぞれ２本づつの信号線はサスペンション２４，キャリッジ２３を通ってフレキシブルプリント板２５の対応するパターンライン２６に接続される。フレキシブルプリント基板２５のパターンライン２６は実装されたヘッドＩＣ１４の所定端子に配線される。
【０００９】
また、フレキシブルプリント板２５には、ヘッドＩＣ１４の対応する端子に接続されるようにＦＰＣ２７の一端が接続されており、他端にコネクタ２８ａが取り付けられる。このＦＰＣ２７には上述の１２本の信号線１６1 〜１６4 ，１７1 ，１７2 ，１８1 ，１８2 ，１９及びＧＮＤ線２０，電源線２１1 ，２１2 が平面状に配設されたパターン２７ａで形成される。なお、太いパターンはＧＮＤ線２０や電源線２１1 ，２１2 が割り当てられる。
【００１０】
一方、磁気ディスク装置１１を制御駆動するためのプリント基板１５には、上記コネクタ２８ａと係合するコネクタ２８ｂが設けられており、このプリント基板１５のコネクタ２８ｂにＦＰＣ２７のコネクタ２８ａが係合接続されて、該プリント基板１５とヘッドアセンブリ１２の接続が行われるものである。
【００１１】
ところで、データをシリアル転送して接続線が減少されているものとして、例えば特公平６−３０５０５号公報に記載されているものがある。これは、主制御装置と周辺装置との間を１本のデータ信号線と１本のクロック信号線で結ぶシステムにおいて、１回のシリアル転送の間に「データ送受信方向の情報」、「データ種類の情報」、「データ情報」の順序に送受信を行うものである。
【００１２】
【発明が解決しようとする課題】
ところで、ＦＰＣ２７に形成されたパターン２７ａは、図１４に示すように最小限の信号線等でパターン化されており、装置小型化の要請からＦＰＣ２７のパターン幅を細くしなければならない。しかし、電圧変動によるノイズが発生することとなって細くすることができず、結局はＦＰＣ２７の小型化、ひいては装置の小型化を図ることができないという問題がある。
【００１３】
そこで、本発明は上記課題に鑑みなされたもので、信号線の削減による装置の小型化を図り、又はノイズ低減化を図る記録再生装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記課題を解決するために、請求項１では、記録媒体に対して記録再生を行う複数のヘッドと、前記記録媒体と複数のヘッドを収納するディスクエンクロージャーと、前記ディスクエンクロージャーの外部に装着され、記録再生装置の制御を行うプリント板と、を備え、パラレルデータよりなる第１のパラレルヘッド選択信号により前記ヘッドを選択し、当該ヘッドに対する記録データ及び再生データの送受を行うヘッド制御手段と、入来するシリアルデータよりなるシリアルヘッド選択信号を前記第１のパラレルヘッド選択信号に変換して前記ヘッド制御手段に送る第１の変換手段と、パラレルデータよりなる第２のパラレルヘッド選択信号を変換信号に同期して前記シリアルヘッド選択信号に変換し、当該シリアルヘッド選択信号及び前記変換信号を前記第１の変換手段に送出する第２の変換手段と、前記第１及び第２の変換手段間を少なくとも接続するものであって、前記シリアルヘッド選択信号及び前記変換信号のためのラインを少なくとも備える接続手段と、を有し、前記第１の変換手段が前記ディスクエンクロージャー内部に設けられると共に、前記第２の変換手段が前記プリント板に設けられる構成とする。
【００１５】
請求項２では、記録媒体に対して記録再生を行う複数のヘッドと、前記記録媒体と複数のヘッドを収納するディスクエンクロージャーと、前記ディスクエンクロージャーの外部に装着され、記録再生装置の制御を行うプリント板と、を備え、ヘッド選択信号により前記ヘッドを選択し、当該ヘッドに対する記録データ及び再生データの送受を行うヘッド制御手段と、記録データの受信又は前記ヘッド制御手段からの再生データの送出を切り換える第１の切り換え手段と、前記第１の切り換え手段への記録データの送出、又は前記第１の切り換え手段からの再生データの受信を切り変える第２の切り換え手段と、前記第１及び第２の切り換え手段間を少なくとも接続する記録データ及び再生データのためのラインを少なくとも備える接続手段と、を有し、前記第１の切り換え手段は、前記ヘッド及び前記記録媒体を収納するディスクエンクロージャー内部に設けられると共に、前記第２の切り換え手段は、前記プリント板に設けられる構成とする。
【００１８】
請求項３では、請求項１又は２記載の記録再生装置において、前記シリアルヘッド選択信号及び変換信号のためのライン、又は前記記録データ及び再生データのためのラインは、可撓性部材上に形成される導体パターンで構成される。
【００１９】
請求項４では、請求項３記載の記録再生装置において、前記可撓性部材上に、前記導体パターンと共に所定の幅広を有するパターンが形成される。
【００２０】
請求項５では、請求項４記載の記録再生装置において、前記幅広のパターンはグランドに接続される。
【００２１】
請求項６では、請求項４記載の記録再生装置において、前記幅広のパターンは、装置内に印加されるディスクエンクロージャーバイアス用のものである。
【００２２】
【作用】
上述のように、請求項１及び３の発明では、ヘッド選択信号をヘッド制御手段に送出するに際してディスクエンクロージャー内部に設けられる第１の変換手段よりシリアルデータとしてプリント板に設けられる第２の変換手段にシリアルヘッド選択信号及び前記変換信号のためのラインを含むラインが適宜可撓性部材上に導体パターンで構成された接続手段を介して送出する。これにより、ヘッド選択のための接続手段の信号線が削減されることとなり、装置の小型化又は外部ノイズの影響や信号線間の干渉が減少して記録再生信号へのノイズ低減を図ることが可能となる。
【００２３】
請求項２及び４の発明では、ヘッド制御手段に対する記録データ又は再生データの送受を行うに際してディスクエンクロージャー内及びプリント板に設けられる第１及び第２の切り換え手段で互いのデータを切り換え、記録データ及び再生データのためのラインを含むラインが適宜可撓性部材上に導体パターンで構成された接続手段で送出する。これにより、データ送出のための接続手段の信号線が削減されることとなり、装置の小型化又は外部ノイズの影響や信号線間の干渉が減少して記録再生信号へのノイズ低減を図ることが可能となる。
【００２４】
請求項５及び６の発明では、可撓性部材上にグランドやディスクエンクロージャーバイアス用の幅広のパターンが形成されることで装置の小型化が図られると共に、インピーダンスを小としてノイズ低減を図ることが可能となる。
【００２５】
【実施例】
図１に、本発明の一実施例の回路構成図を示す。図１は、記録再生装置としての磁気ディスク装置３１を示したもので、ヘッドアセンブリ３２とプリント板３３とが接続手段であるフレキシブルプリント回路ＦＰＣ３４により接続されるものを含んで構成される。
【００２６】
ヘッドアセンブリ３２は、複数の磁気ディスクに対して記録再生を行う例えば１６個の差動型のヘッド３５1 〜３５16が搭載される。ヘッド３５1 〜３５16からの各２本の信号線はヘッド制御手段であるヘッドＩＣ３６に接続される。このヘッドＩＣ３６は、各ヘッド３５1 〜３５16のうちの所定のヘッドを選択し、記録データに応じた電流を供給し、当該ヘッドからの読み出し波形（電流波形）を入力する。
【００２７】
ヘッドＩＣ３６の４ビット（ヘッド数に応じて設定される）のヘッド選択端子に第１の変換手段であるシリアル／パラレル変換回路３７から４ビットのヘッド選択のパラレル信号が入力される。また、ヘッドＩＣ３６のライトデータ端子には第１の切り換え手段である第１の切り換え回路３８よりライトデータ（記録データ）が入力され、リード出力端子より第１の切り換え回路３８にリードデータ（再生データ）を出力する。また、ヘッドＩＣ３６のライトゲート端子にはライト制御信号が入力される。
【００２８】
一方、プリント基板３３は、磁気ディスク装置３１の種々の制御を行うためのもので、ホスト装置から指令されてＭＰＵ（マイクロプロセッサ）からの４ビットのヘッド選択のパラレル信号をクロックに同期してシリアル信号に変換してクロックと共にシリアル／パラレル変換回路３７に送出する第２の変換手段であるパラレル／シリアル変換回路３９を備える。
【００２９】
また、リードライト制御回路に対するライトデータ及びリードデータを、第１の切り換え回路３８との間で切り換えて通信を行う第２の切り換え手段である第２の切り換え回路４０を備える。そして、ライト制御信号が第２の切り換え回路４０に入力されると共に、ヘッドアセンブリ３２のヘッドＩＣ３６及び第１の切り換え回路３８に入力される。
【００３０】
ＦＰＣ３４は、ヘッド選択のシリアル信号を伝送する制御データライン４１，クロックライン４２，ライト／リード（Ｗ／Ｒ）データライン４３1 ，４３2 ，ライト制御信号ライン４４，ＧＮＤライン４５，１２Ｖ及び５Ｖの電源ライン４６1 ，４６2 のパターン回路が所定の太さで可撓部材であるフィルム上に形成され（図８において説明する）、ヘッドアセンブリ３２とプリント基板３３間を接続する。すなわち、ＦＰＣ３４には８本の信号線のパターンが形成される。
【００３１】
ここで、図２に、図１のパラレル／シリアル変換回路の具体的回路図を示す。図２においてパラレル／シリアル変換回路３９は、４ビットのヘッド選択信号が第１のフリップフロップ（ＦＦ）５１に入力されると共に、第１のシフトレジスタ５２のａ〜ｄ端子に入力される。
【００３２】
第１のＦＦ５１の出力（４ビット）は第２のフリップフロップ（ＦＦ）５３に入力されると共に、比較回路５４のＢ群入力端子に入力される。また、第２のＦＦ５３の出力（４ビット）は比較回路５４のＡ群入力端子に入力される。比較回路５４の出力は、ＡＮＤ回路５５，第３のフリップフロップ（ＦＦ）５６，及び制御回路５７にそれぞれ入力される。
【００３３】
一方、基準クロックは、分周回路５８，制御回路５７，及び反転回路（インバータ）５９に入力される。反転回路５９の出力はＡＮＤ回路５５に入力され、比較回路５４からの出力（ウインド）となって第１のシフトレジスタ５２に入力されると共に、ＦＰＣ３４のクロックライン４２を介して変換信号としてのクロックがヘッドアセンブリ３２のシリアル／パラレル回路３７に送られる。
【００３４】
分周回路５８はクロック信号を１／４分周（４ビットに対応するもので、３ビットならば１／３分周となる）し、１／４分周クロックとして第１〜第３のＦＦ５１，５３，５６に送出すると共に、第１のシフトレジスタ５２にパラレルクロックとして送出する。
【００３５】
また、第３のＦＦ５６の出力は制御回路５７に入力され、制御回路５７は信号レベルの異なる２つの信号をセレクト回路６０に出力する。セレクト回路６０には第１のシフトレジスタ５２の出力がａ端子に入力されると共に、ｂ端子にハイ（Ｈ）レベルの信号が入力され、ｃ端子にロー（Ｌ）レベルの信号が入力される。そして、セレクト回路６０よりヘッド選択のシリアル信号としての制御データが出力される。
【００３６】
続いて、図３に、図１のシリアル／パラレル変換回路の具体的回路図を示す。図３に示すシリアル／パラレル変換回路３７における第２のシフトレジスタ６１には、シリアルの制御データ（ヘッド選択信号とラッチのための信号）が入力されると共に、クロック（シリアルクロック）が反転回路６２を介してクロック入力される。また、ヘッド選択信号は第４のフリップフロップ（ＦＦ）６３に入力される。
【００３７】
第２のシフトレジスタ６１のａ〜ｄ出力端子からは４ビットのヘッド選択信号が第４のＦＦ６３に出力される。第４のＦＦ６３の出力が最終的な４ビットのヘッド選択信号としてヘッドＩＣ３６に入力される。
【００３８】
そこで、図４に、図２のパラレル／シリアル変換回路のタイミングチャートを示す。図４（Ａ）〜（Ｌ）において、まずヘッド選択信号により例えば９番目のヘッド３５9 から６番目のヘッド３５6 を選択する場合（図４（Ａ）），ヘッド３５9 のライト／リード状態よりアイドリング状態を介在させてヘッド３５6 がライト／リード状態となる。
【００３９】
いま、ヘッド選択信号（図４（Ｄ））が第１のＦＦ５１及び第１のシフトレジスタ５２にパラレル入力される。第１のＦＦ５１の出力（図４（Ｆ））及び第２のＦＦ５３の出力（図４（Ｇ））が比較回路５４で比較される。ヘッドの切り換えがない場合には第１及び第２のＦＦ５１，５３の出力は同じであり、比較回路５４のＡ＝Ｂ出力がローレベルとなる（図４（Ｈ））。
【００４０】
ヘッド切り換えが行われるときには第１のＦＦ５１に入力されるヘッド選択信号が変化することから、１クロック前にラッチされている第２のＦＦ５３の出力と第１のＦＦ５１の出力が等しくなくなり、比較回路５４のＡ＝Ｂ出力がハイレベルとなる（図４（Ｈ））。
【００４１】
これにより、ＡＮＤ回路５５からは基準クロック（図４（Ｃ））の４クロック分が出力されてシリアルクロックとして第１のシフトレジスタ５２及びヘッドアセンブリ３２のシリアル／パラレル変換回路３７に送出される（図４（Ｉ））。なお、比較回路５４のＡ＝Ｂ出力がローレベルのときにはこのシリアルクロックは出力されない。
【００４２】
第１シフトレジスタ５２にシリアルクロックが入力されると、セットされたヘッド選択信号がシリアルデータとしてセレクト回路６０に出力される（図４（Ｊ））。
【００４３】
一方、基準クロック、比較回路５４からのＡ＝Ｂ出力、及び第３のＦＦ５６の出力が入力される制御回路５７は、比較回路５４のＡ＝Ｂ出力がローレベルのときにはハイレベルであるが、Ａ＝Ｂ出力がハイレベルになると出力端子▲１▼，▲２▼より図４（Ｋ）に示すようにセレクト回路６０に出力される。
【００４４】
セレクト回路６０では制御回路の出力▲１▼，▲２▼によって入力（ａ〜ｃ）が選択されるもので、比較回路５４のＡ＝Ｂ出力がハイレベルのときにその期間の先頭の基準クロックの４クロック分（図４（Ｉ））の間はａ入力（第１のシフトレジスタの出力）が選択される。また、次の１クロック分でｃ入力（ローレベル）が選択され、さらに最後の１クロック分でｂ入力（ハイレベル）が選択される。
【００４５】
そして、これらの順次選択されたａ，ｃ，ｂ入力が制御データ（ヘッド選択のシリアルデータ及びラッチデータ）としてセレクト回路６０より出力されるものである（図４（Ｌ））。この場合のセレクト回路６０におけるｂ入力の選択は制御データの最後の立ち上りである。
【００４６】
なお、制御データの最後にセレクト回路６０のｃ，ｂ入力を選択させるのは、後述するシリアル／パラレル変換回路３７の第４のＦＦ６２でヘッド選択信号をラッチするためのクロックを制御データ内に挿入する必要があるからである。
【００４７】
続いて、図５に、図３のシリアル／パラレル変換回路のタイミングチャートを示す。図５（Ａ）〜（Ｄ）において、ヘッドアセンブリ３２のシリアル／パラレル変換回路３７における第２のシフトレジスタ６１に反転回路６２を介してシリアルクロック（図５（Ａ））が入力されている期間に上記制御データがシリアル入力される。このシリアル入力は反転されたシリアルクロックに従ってａ〜ｄ端子より順次出力される（図５（Ｂ））。
【００４８】
第２のシフトレジスタ６１のａ〜ｄ出力に必要なヘッド選択信号が揃うと図５（Ａ）のシリアルクロックがなくなり、次のヘッド切り換えまで変化しない。また、制御データにおけるヘッド選択信号に挿入された最後の立ち上り波形をクロックとして、第４のＦＦ６３が第２のシフトレジスタ６１のヘッド選択信号の出力をラッチする。これは、入来するシリアルクロックのノイズによる第２のシフトレジスタ６１の誤動作でヘッド選択信号が変わるのを防止するためである。
【００４９】
すなわち、図５（Ｄ）に示すように、９番目のヘッド３５9 の選択期間から、ヘッド切り換え期間でヘッド選択処理が行われ、６番目のヘッド３５6 が選択期間中選択される。
【００５０】
このように、１６個のヘッド３５1〜３５16を選択するにあたり、図１３に示す従来の方法では４本の信号線が必要であるのに対し、本発明では制御データとシリアルクロック用の２つの信号線で伝送することができ、信号線の削減により装置の小型化、又はパターンのアンテナの作用による外部ノイズの受信や信号線間の干渉が減少し、記録再生信号（データ）へのノイズ低減を図ることができる（図１１及び図１２で説明する）。
【００５１】
ところで、ヘッド選択信号のシリアル転送は、パラレル転送に比べて時間を要するが、ヘッドポジショニング型の磁気ディスク装置からみれば上記時間はヘッドポジショニング時間に比べて僅かであり、装置の性能に影響を及ぼす時間とはならない。
【００５２】
次に、図６に図１の第２の切り換え回路の具体的回路図を示すと共に、図７に図１の第１の切り換え回路の具体的回路図を示す。
【００５３】
図６に示す第２の切り換え回路４０において、入来するライトデータが抵抗Ｒ１を介してトランジスタＱ１のベースをバイアスする。トランジスタＱ１のコレクタは電源＋Ｖに接続される。また、ライト制御信号は抵抗Ｒ２を介してトランジスタＱ２のベースをバイアスする。トランジスタＱ２のコレクタは抵抗Ｒ３を介して電源＋Ｖに接続されると共に、抵抗Ｒ４を介してトランジスタＱ３のベースに接続される。
【００５４】
トランジスタＱ３のコレクタはトランジスタＱ１のエミッタに接続され、トランジスタＱ３のエミッタは抵抗Ｒ５を介して接地される。この抵抗Ｒ５にＷ／Ｒデータ（リードデータ）が入力される。
【００５５】
また、Ｗ／Ｒデータ（ライトデータ）は抵抗Ｒ６を介してトランジスタＱ４のベースをバイアスする。トランジスタＱ４のコレクタは電源＋Ｖに接続され、エミッタは抵抗Ｒ７を介して接地される。このトランジスタＱ４のエミッタよりリードデータが出力される。
【００５６】
続いて、図７に示す第１の切り換え回路３８は、選択されたヘッドからのリード出力が抵抗Ｒ８を介してトランジスタＱ５のベースをバイアスする。トランジスタＱ５のコレクタは電源＋Ｖに接続され、エミッタはトランジスタＱ６のコレクタに接続される。
【００５７】
また、入来するライト制御信号が抵抗Ｒ９を介してトランジスタＱ６のベースをバイアスする。トランジスタＱ６のエミッタは抵抗Ｒ１０を介して接地される。
【００５８】
一方、Ｗ／Ｒデータ（リードデータ）は抵抗Ｒ１０に入力され、またＷ／Ｒデータ（ライトデータ）は抵抗Ｒ１１を介してトランジスタＱ７のベースをバイアスする。トランジスタＱ７のコレクタは電源＋Ｖに接続され、エミッタは抵抗Ｒ１２を介して接地される。そして、トランジスタＱ７のエミッタより選択されたヘッドにライトデータが出力される。
【００５９】
まず、図６の第２の切り換え回路４０は、ライト時にはライト制御信号がローレベルとなってトランジスタＱ２がオフ状態となり、トランジスタＱ３がオン状態となる。そこで、リードライト制御回路よりライトデータ（ＷＤ１）がトランジスタＱ１，Ｑ３を介してＷ／Ｒデータラインに出力される。
【００６０】
一方、リード時には、ライト制御信号がハイレベルとなって、トランジスタＱ２をオン状態となったときにトランジスタＱ３がオフ状態となる。そのため、トランジスタＱ４には抵抗６を通ってＷ／Ｒデータラインからのリードデータ（ＲＤ１）の信号だけが入力されることになり、トランジスタＱ４よりリード出力が出力される。
【００６１】
また、図７の第１の切り換え回路３８は、ライト時にはライト制御信号がローレベルとなってトランジスタＱ６がオフ状態となる。そのため、トランジスタＱ７には抵抗Ｒ１１を介してＷ／Ｒデータ線からライトデータ（ＲＤ２）だけが入力されてトランジスタＱ７よりライトデータが出力される。
【００６２】
一方、リード時にはライト制御信号がハイレベルとなってトランジスタＱ６をオン状態とすることから、選択されたヘッドからのヘッドＩＣ３６を介して出力されるリード出力はトランジスタＱ５，Ｑ６を通ってＷ／Ｒデータラインに出力されるものである。
【００６３】
このように、第１及び第２の切り換え回路３８，４０を設けることで、伝送のためのライン数が３本（従来は図１３に示すように５本）とすることができ、信号線の削減による装置の小型化、又は外部ノイズの受信や信号線間の干渉が減少して記録再生信号（データ）へのノイズ低減を図ることができるものである（図１１及び図１２で説明する）。
【００６４】
ところで、前述の特公平６−３０５０５号公報に記載のものは、１回の転送の間に必要とする制御用情報をデータ情報の前に送受信することとなり、実質的にデータ情報と制御用情報分の時間を要するが、本発明ではリード／ライトデータが同時に動作することがないことに鑑みてデータラインを共用させており、かつＷ／Ｒデータライン４３1，４３2ではリード／ライト情報のみの送受信であることから、上記公報の送受信に比べて時間的に何ら劣ることはないものである。
【００６５】
次に、図８に、本発明のインタフェース回路の接続におけるＦＰＣの接続状態の説明図を示す。図８において、ヘッドアセンブリ３２は、例えば８枚の磁気ディスク７１1 〜７１8 に対して１６個のヘッド３５1 〜３５16が近接されて配置される。このヘッド３５1 〜３５16は、キャリッジ７２に取り付けられたサスペンション７３の先端にそれぞれ搭載されて、磁気ディスク７１1 〜７１8 の半径方向に移動される。
【００６６】
ヘッド３５1 〜３５16からのそれぞれ２本づつの信号線はサスペンション７３，キャリッジ７２を通ってフレキシブルプリント板７４の対応するパターンライン７５に接続される。フレキシブルプリント板７４のパターンライン７５は実装された処理部７６が備えるシリアル／パラレル変換回路３７，第１の切り換え回路３８，ヘッドＩＣ３６（図１参照）の所定端子に配線される。
【００６７】
また、フレキシブルプリント板７４には、ヘッドＩＣ３６の対応する端子に接続されるようにＦＰＣ３４の一端が接続されており、他端にコネクタ７７ａが取り付けられる。このＦＰＣ３４には上述の８本の信号線４１，４２，４３1 ，４３2 ，４４及びＧＮＤ線４５，電源線４６1 ，４６2 が平面状に配設されたパターンライン７８で形成される。
【００６８】
なお、最も太いパターンはＧＮＤ線４５が割り当てられてプリント基板３３及びフレキシブルプリント板７４のグランド（ＧＮＤ）に接続され、耐ノイズ性を向上させている。また、最も太いパターンをディスクエンクロージャーバイアスとして約２〜３Ｖの電圧を印加させるものとしてもよい。このディスクエンクロージャーバイアスは、ヘッド３５1 〜３５16にＭＲ（磁気抵抗）ヘッドを使用した場合に特にリークによる素子破壊を防止するために印加されるものである。
【００６９】
一方、磁気ディスク装置３１を制御駆動するためのプリント基板３３には、上記コネクタ７７ａと係合するコネクタ７７ｂが設けられており、このプリント基板３３のコネクタ７７ｂにＦＰＣ３４のコネクタ７７ａが係合接続されて、該プリント基板３３とヘッドアセンブリ３２の接続が行われる。
【００７０】
続いて、図９に、本発明におけるＦＰＣが使用されるヘッドアセンブリの斜視図を示す。また、図１０に、本発明におけるＦＰＣが使用される磁気ディスク装置の組立分解図を示す。
【００７１】
図９において、ヘッドアセンブリ３２は、ＶＣＭ（ボイスコイルモータ）７９ａで構成されるアクチュエータ７９が回転軸８０により回動自在であり、これにヘッド３５1 （３５2 〜３５16）が搭載されたサスペンション７３、キャリッジ７２が取り付けられる。
【００７２】
各キャリッジ７２から引き出される各ヘッド３５1 〜３５16からの信号線がフラットパターン回路（ＦＰＣ）８１を介してフレキシブルプリント板７４に接続される。フレキシブルプリント板７４には前述のようにヘッドＩＣ３６，シリアル／パラレル変換回路３７，第１の切り換え回路３８が実装されると共に、ＦＰＣ３４が接続される。
【００７３】
また、図１０において、フレーム８２に取り付けられたベースプレート８３上にスピンドルモータ８４で回転される磁気ディスク７１1〜７１8が配置され、ベースプレート８３の下方に上述のプリント基板３３が配置される。ベースプレート８３には開口部８３ａが形成されており、この開口部８３ａを通ってＦＰＣ３４が下方のプリント基板３３にコネクタ７７ａ，７７ｂにより接続される。また、ベースプレート８３上に図９に示すヘッドアセンブリ３２が、各磁気ディスク７１1〜７１8間にヘッド３５1〜３５16がそれぞれ位置されるように取り付けられる。アクチュエータ７９の回動によりヘッド３５1〜３５16が磁気ディスク７１1〜７１8の半径方向に移動される。
【００７４】
そして、フレーム８２上にパッキン８４を介してカバー８５が取り付けられるものである。
【００７５】
そこで、図１１及び図１２に、本発明による効果を説明するための図を示す。
【００７６】
図１１（Ａ），（Ｂ）において、図１１（Ａ）は本発明によるＦＰＣ３４の場合の説明図であり、図１１（Ｂ）は図１３及び図１４に示す従来のＦＰＣ２７の説明図である。
【００７７】
図１１（Ａ）に示す本発明によるＦＰＣ３４の全パターン幅（ＦＰＣ幅）Ｗを２８mmとしたときに、ＧＮＤパターン４５1 のパターン幅Ｗｅ２が８mm，電源（１２Ｖ，５Ｖ）パターン４６1 ，４６2 のパターン幅Ｂが３mm，他の信号パターン４１，４２，４３1 ，４３2 ，４４のパターン幅Ｃが１mm，パターン間の幅Ｄが１mm，両側の余白Ａが１mmとなる。
【００７８】
一方、図１１（Ｂ）に示す従来のＦＰＣ２７の全パターン幅Ｗを上記同様に２８mmとしたときには、ＧＮＤパターン幅Ｗｅ１が３mm，電源（１２Ｖ，５Ｖ）パターン２２1 ，２２2 のパターン幅Ｂが３mm，他の信号線のパターン幅Ｃが１mm，パターン間の幅Ｄが１mm，両側の余白Ａが１mmとなる。
【００７９】
すなわち、全パターン幅（ＦＰＣ幅）を同一にしたときに本発明によるＦＰＣ３４においてＧＮＤパターン４５1 のパターン幅Ｗｅ２を図１１（Ｂ）の３mmより８mmとすることができる。
【００８０】
そこで、ＧＮＤパターン３４（２７）の長さＬｅを１００mm，厚さｄを0.05mm，パターンの導電率ρを0.0172ｍΩ・mmとすると、本発明によるＧＮＤパターン４５1 の抵抗Ｒ0 は、Ｒ0 ＝ρ×Ｌｅ／（Ｗｅ２×ｄ）＝（0.0172×１００）／（８×0.05）＝4.3 （ｍΩ）となる。
【００８１】
図１１（Ｂ）に示すＧＮＤパターン２０の抵抗Ｒ1 は、Ｒ1 ＝ρ×Ｌｅ／（Ｗｅ１×ｄ）＝（0.0172×１００）／（３×0.05）＝11.47 （ｍΩ）となる。
【００８２】
従って、パターン抵抗を３／８に低減することができる。
【００８３】
また、ＧＮＤパターン４５1 （２０）のインダクタンスをみると、本発明によるＧＮＤパターン４５1 のインダクタンスＬ0 は、
Ｌ0 ＝0.0002×Ｌｅ×〔ｌｏｇ｛（２×Ｌｅ）／（Ｗｅ２×ｄ）｝＋0.5 ＋0.224 ×（Ｗｅ２×ｄ）／Ｌｅ〕＝０．１８（μＨ）
一方、図１１（Ｂ）のＧＮＤパターン２０のインダクタンスＬ1 は、
Ｌ1 ＝0.002 ×Ｌｅ×〔ｌｏｇ｛（２×Ｌｅ）／（Ｗｅ１×ｄ）｝＋0.5 ＋0.224 ×（Ｗｅ１×ｄ）／Ｌｅ〕＝０．２（μＨ）
となり、本発明によるＧＮＤパターン４５1 のインダクタンスを９０％に低減することができる。
【００８４】
一般に、長さＬｅはパターン幅Ｗｅや厚さｄに比べて大きいことからインダクタンスの低減率は以下の（１）式で表わすことができる。
【００８５】
Ｌ0 ／Ｕ1 ＝ｌｏｇ〔（２×Ｌｅ）／（Ｗｅ２×ｄ）〕／ｌｏｇ
〔（２×Ｌｅ）／（Ｗｅ１×ｄ）〕＝0.86 ・・・ (1)
さらに、周波数１０ＭＨｚでのＧＮＤパターン４５1 （２０）のインピーダンスを比較すると、本発明による場合のインピーダンスＺ0 が１１．３（Ω），図１１（Ｂ）に示す従来のインピーダンスＺ1 が１２．６（Ω）となる。
【００８６】
一般に、ＧＮＤパターン４５1 （２０）のインピーダンスが大きいほど、すなわち抵抗とインダクタンスが大きいほどパターンの両端で大きな電位差を生じ、特にインダクタンスが大きいほどパターンの両端には高周波数の電圧が大きくなり動作が不安定となる。
【００８７】
従って、本発明によればＧＮＤパターン４５1 のインピーダンスを小さくすることができることからノイズを低減させることができ、ヘッドＩＣ３６の動作を安定化させることができるものである。
【００８８】
また、図１２において、本発明によるＧＮＤパターン４５2 のパターン幅を、図１１（Ｂ）に示す従来のＧＮＤパターン２０のパターン幅と同一の３mmとした場合、ＦＰＣ４５2 の幅（全パターン幅）Ｗａが２０mmとなり８mm減少させることができる。
【００８９】
従って、従来と同じパターンのインピーダンスを確保して、従来よりＦＰＣ４５2 の幅を狭くすることができる。これにより、コネクタ７７ａの幅も狭くできることからプリント基板３３上のコネクタ７７ｂの実装面積を狭くすることができ、装置の小型化を図ることができるものである。
【００９０】
ところで、上記実施例ではヘッドアセンブリ３２とプリント基板３３の接続をＦＰＣ３４で行った場合を示したが、フラットケーブル等が使用される場合においても同様の効果を有する。この場合、ＧＮＤ用のコード径を大きくすることによりノイズ低減を図ることができ、又はフラットケーブルの幅を狭くすることにより装置の小型化を図ることができるものである。
【００９１】
【発明の効果】
以上のように、請求項１及び３の発明によれば、ヘッド選択信号をヘッド制御手段に送出するに際してディスクエンクロージャー内部に設けられる第１の変換手段よりシリアルデータとしてプリント板に設けられる第２の変換手段に、シリアルデータのライン及び変換信号のラインを含むラインが適宜可撓性部材上に導体パターンで構成された接続手段を介して送出することにより、ヘッド選択のための接続手段の信号線が削減されることとなり、装置の小型化又は外部ノイズの影響や信号線間の干渉が減少して記録再生信号へのノイズ低減を図ることができる。
【００９２】
請求項２及び４の発明によれば、ヘッド制御手段に対する記録データ又は再生データの送受を行うに際してディスクエンクロージャー内部及びプリント板に設けられる第１及び第２の切り換え手段で互いのデータを切り換え、記録データ及び再生データのためのラインを含むラインが適宜可撓性部材上に導体パターンで構成された接続手段で送出することにより、データ送出のための接続手段の信号線が削減されることとなり、装置の小型化又は外部ノイズの影響や信号線間の干渉が減少して記録再生信号へのノイズ低減を図ることができる。
【００９３】
請求項５及び６の発明によれば、可撓性部材上にグランドやディスクエンクロージャーバイアス用の幅広のパターンが形成されることで装置の小型化が図られると共に、インピーダンスを小としてノイズ低減を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例の回路構成図である。
【図２】図１のパラレル／シリアル変換回路の具体的回路図である。
【図３】図１のシリアル／パラレル変換回路の具体的回路図である。
【図４】図２のパラレル／シリアル変換回路のタイミングチャートである。
【図５】図２のシリアル／パラレル変換回路のタイミングチャートである。
【図６】図１の第２の切り換え回路の具体的回路図である。
【図７】図１の第１の切り換え回路の具体的回路図である。
【図８】本発明のインタフェース回路の接続におけるＦＰＣの使用状態の説明図である。
【図９】本発明におけるＦＰＣが使用されるヘッドアセンブリの斜視図である。
【図１０】本発明におけるＦＰＣが使用される磁気ディスク装置の組立分解図である。
【図１１】本発明による効果を説明するための図（１）である。
【図１２】本発明による効果を説明するための図（２）である。
【図１３】従来の磁気ディスク装置のインタフェース回路の回路図である。
【図１４】図１３のインタフェース回路の接続におけるＦＰＣの使用状態の説明図である。
【符号の説明】
３１ 磁気ディスク装置
３２ ヘッドアセンブリ
３３ プリント基板
３４ ＦＰＣ
３５1 〜３５16 ヘッド
３６ ヘッドＩＣ
３７ シリアル／パラレル変換回路
３８ 第１の切り換え回路
３９ パラレル／シリアル変換回路
４０ 第２の切り換え回路
４１ 制御データライン
４２ クロックライン
４３1 ，４３2 Ｗ／Ｒデータライン
４４ ライト制御信号ライン
４５ ＧＮＤライン
４６1 ，４６2 電源ライン
７１1 〜７１8 磁気ディスク
７２ キャリッジ
７３ サスペンション
７４ フレキシブルプリント板
７５ パターンライン
７６ 処理部
７７ａ，７７ｂ コネクタ
７８ パターンライン
Claims (6)
- 記録媒体に対して記録再生を行う複数のヘッドと、
前記記録媒体と複数のヘッドを収納するディスクエンクロージャーと、
前記ディスクエンクロージャーの外部に装着され、記録再生装置の制御を行うプリント板と、を備え、
パラレルデータよりなる第１のパラレルヘッド選択信号により前記ヘッドを選択し、当該ヘッドに対する記録データ及び再生データの送受を行うヘッド制御手段と、
入来するシリアルデータよりなるシリアルヘッド選択信号を前記第１のパラレルヘッド選択信号に変換して前記ヘッド制御手段に送る第１の変換手段と、
パラレルデータよりなる第２のパラレルヘッド選択信号を変換信号に同期して前記シリアルヘッド選択信号に変換し、当該シリアルヘッド選択信号及び前記変換信号を前記第１の変換手段に送出する第２の変換手段と、
前記第１及び第２の変換手段間を少なくとも接続するものであって、前記シリアルヘッド選択信号及び前記変換信号のためのラインを少なくとも備える接続手段と、を有し、
前記第１の変換手段が前記ディスクエンクロージャー内部に設けられると共に、前記第２の変換手段が前記プリント板に設けられることを特徴とする記録再生装置。 - 記録媒体に対して記録再生を行う複数のヘッドと、
前記記録媒体と複数のヘッドを収納するディスクエンクロージャーと、
前記ディスクエンクロージャーの外部に装着され、記録再生装置の制御を行うプリント板と、を備え、
ヘッド選択信号により前記ヘッドを選択し、当該ヘッドに対する記録データ及び再生データの送受を行うヘッド制御手段と、
記録データの受信又は前記ヘッド制御手段からの再生データの送出を切り換える第１の切り換え手段と、
前記第１の切り換え手段への記録データの送出、又は前記第１の切り換え手段からの再生データの受信を切り変える第２の切り換え手段と、
前記第１及び第２の切り換え手段間を少なくとも接続する記録データ及び再生データのためのラインを少なくとも備える接続手段と、
を有し、
前記第１の切り換え手段は、前記ヘッド及び前記記録媒体を収納するディスクエンクロージャー内部に設けられると共に、
前記第２の切り換え手段は、前記プリント板に設けられることを特徴とする記録再生装置。 - 前記シリアルヘッド選択信号及び変換信号のためのライン、又は前記記録データ及び再生データのためのラインは、可撓性部材上に形成される導体パターンで構成されることを特徴とする請求項１又は２記載の記録再生装置。
- 前記可撓性部材上に、前記導体パターンと共に所定の幅広を有するパターンが形成されることを特徴とする請求項３記載の記録再生装置。
- 前記幅広のパターンはグランドに接続されることを特徴とする請求項４記載の記録再生装置。
- 前記幅広のパターンは装置内に印加されるディスクエンクロージャーバイアス用のものであることを特徴とする請求項４記載の記録再生装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17725694A JP3753751B2 (ja) | 1994-07-28 | 1994-07-28 | 記録再生装置 |
| US08/843,835 US6201658B1 (en) | 1994-07-28 | 1997-04-21 | Memory unit having a plurality of heads controlled by a minimum number of connection lines |
| US09/631,066 US6449115B1 (en) | 1994-07-28 | 2000-08-01 | Memory unit having a plurality of heads controlled by a minimum number of connection lines |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17725694A JP3753751B2 (ja) | 1994-07-28 | 1994-07-28 | 記録再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0845240A JPH0845240A (ja) | 1996-02-16 |
| JP3753751B2 true JP3753751B2 (ja) | 2006-03-08 |
Family
ID=16027900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17725694A Expired - Fee Related JP3753751B2 (ja) | 1994-07-28 | 1994-07-28 | 記録再生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6201658B1 (ja) |
| JP (1) | JP3753751B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999024995A1 (en) * | 1997-11-05 | 1999-05-20 | Danionics A/S | Double layer capacitor and its manufacturing method |
| JP3761329B2 (ja) | 1997-11-17 | 2006-03-29 | 富士通株式会社 | 記憶装置 |
| US7106541B2 (en) | 2001-09-14 | 2006-09-12 | Convergent Systems Solutions, Llc | Digital device configuration and method |
| US6973535B2 (en) * | 2001-09-14 | 2005-12-06 | Cornice, Inc. | Digital device configuration and method |
| JP3747407B2 (ja) * | 2001-11-13 | 2006-02-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ディスクエンクロージャおよびディスクストレージ |
| JP3576138B2 (ja) * | 2001-12-17 | 2004-10-13 | 株式会社東芝 | ディスク記憶装置及び同装置における制御信号転送方法 |
| US7457075B2 (en) * | 2004-02-24 | 2008-11-25 | Seagate Technology Llc | System and method for reducing ZAP time and track squeeze in a data storage device |
| US20060066972A1 (en) * | 2004-09-30 | 2006-03-30 | Agere Systems Inc. | Read channel for simultaneous multiple bit data transfers |
| KR100667342B1 (ko) * | 2005-02-07 | 2007-01-12 | 삼성전자주식회사 | 광픽업의 데이터 라인 스위칭 회로 |
| US9165596B1 (en) | 2015-03-13 | 2015-10-20 | HGST Netherlands B.V. | Magnetic recording disk drive with multiple preamplifiers and common transmission line with impedance compensation |
| CN116455402A (zh) * | 2022-01-10 | 2023-07-18 | 长鑫存储技术有限公司 | 并串转换电路、并串转换电路版图及存储器 |
| US12100422B2 (en) | 2022-12-21 | 2024-09-24 | Western Digital Technologies, Inc. | Multiple-actuator HDD assembly utilizing multiple-preamp architecture with single point termination |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5290014A (en) | 1976-01-23 | 1977-07-28 | Toshiba Corp | Control device for motor with no commutator |
| JPS5979417A (ja) * | 1982-10-28 | 1984-05-08 | Sony Corp | 磁気ヘツド装置 |
| JPS60219674A (ja) | 1984-04-13 | 1985-11-02 | Fujitsu Ltd | 磁気デイスク装置 |
| JPS61182909A (ja) | 1985-02-08 | 1986-08-15 | Ikeda Bussan Co Ltd | 表皮材とパツド材との一体成形方法 |
| US4819153A (en) * | 1985-06-05 | 1989-04-04 | Plus Development Corporation | Microprocessor controlled rigid disk file subsystem |
| US4669004A (en) * | 1986-02-27 | 1987-05-26 | Quantum Corporation | High capacity disk file with embedded sector servo |
| US4894797A (en) * | 1986-11-17 | 1990-01-16 | Amp Incorporated | FIFO data storage system using PLA controlled multiplexer for concurrent reading and writing of registers by different controllers |
| JPH0344866A (ja) | 1989-07-11 | 1991-02-26 | Nec Corp | 磁気ディスク装置 |
| JP2786899B2 (ja) | 1989-09-08 | 1998-08-13 | 富士通株式会社 | 超高速ディスク装置 |
| US5018095A (en) * | 1990-02-15 | 1991-05-21 | Seagate Technology, Inc. | Universal disk drive type emulation for IBM PC-AT computers |
| US5430584A (en) * | 1991-10-18 | 1995-07-04 | International Microelectronic Products | Disk drive interface combining a magneto-resistive read and inductive write circuits |
| JPH0630505A (ja) | 1992-01-31 | 1994-02-04 | Fuji Electric Co Ltd | 電気自動車の電気システム |
| US5491395A (en) * | 1993-09-17 | 1996-02-13 | Maxtor Corporation | TUT servo IC architecture |
| US5488518A (en) * | 1994-08-15 | 1996-01-30 | Vtc Inc. | Programmable pre-amplifier using a serial shift register to output a plurality of control signals |
| US5726821A (en) * | 1995-12-22 | 1998-03-10 | Western Digital Corporation | Programmable preamplifier unit with serial interface for disk data storage device using MR heads |
| US6118602A (en) * | 1997-10-31 | 2000-09-12 | Stmicroelectronics, Inc. | Preamplifier for a read/write head |
-
1994
- 1994-07-28 JP JP17725694A patent/JP3753751B2/ja not_active Expired - Fee Related
-
1997
- 1997-04-21 US US08/843,835 patent/US6201658B1/en not_active Expired - Lifetime
-
2000
- 2000-08-01 US US09/631,066 patent/US6449115B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6449115B1 (en) | 2002-09-10 |
| US6201658B1 (en) | 2001-03-13 |
| JPH0845240A (ja) | 1996-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3753751B2 (ja) | 記録再生装置 | |
| US5321817A (en) | Computer data interface through a removable magnetic storage unit | |
| US6908330B2 (en) | Storage peripheral having a robust serial advanced technology attachment (SATA) PCB connector | |
| JP4131751B2 (ja) | 可撓回路、多トラック磁気テープヘッドアセンブリ、および磁気テープドライブ | |
| US5224216A (en) | Computer diskette drive communication interface | |
| KR960011842B1 (ko) | 자기디스크장치 | |
| US6687775B1 (en) | Dual purpose serial/parallel data transfer device for peripheral storage device | |
| US20120081813A1 (en) | Wiring structure, data recording device, and electronic apparatus | |
| JPS59207068A (ja) | フロツピイデイスク装置 | |
| JP2016085781A (ja) | データ遷移に応じた書き込み電流オーバーシュート振幅（ｏｓａ）を用いた磁気記録ディスクドライブ | |
| US20030005188A1 (en) | Dual serial port data acquisition interface assembly for a data storage device | |
| EP0799482B1 (en) | Electronic circuit with local storage | |
| JP2003007045A (ja) | ハードディスク装置及びキャリッジアーム | |
| CA1321844C (en) | Computer communication interface | |
| EP0602255B1 (en) | Recording apparatus in which plural recording media can be loaded | |
| JP3653120B2 (ja) | 雑音低減非接触並列データ転送装置およびその方法 | |
| US6075663A (en) | Serial interface read-back drive circuit | |
| KR100290268B1 (ko) | 디스크드라이브장치 | |
| US6249429B1 (en) | PCT bracket mounted on drive instead of PCBA | |
| CN100550181C (zh) | 数据存储装置和设置在其中的连接器 | |
| JP3303821B2 (ja) | 磁気ディスク装置 | |
| US6260080B1 (en) | System for improving signal quality between CPU and floppy disk drive in notebook computer utilizing pull-up device disposed between terminals connected to control signals and one of power supply potentials | |
| KR100652392B1 (ko) | 시리얼 하드디스크 드라이브의 전원 장치 | |
| JP3040032U (ja) | 信号変換装置 | |
| JPH04139684A (ja) | 磁気ディスク装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |