JPH11203779A - 記憶装置 - Google Patents

Abstract

(57)【要約】 【課題】 ライトデータのパルスの振幅低下を招くこと
なく、ライトデータの転送速度を高速化したディスク装
置を提供する。 【解決手段】 ディスクアッセンブリ外に、パラレルデ
ータよりなるライトデータを出力するＨＤＡ外記録再生
回路３２１を設けるとともに、そのパラレルデータより
なるライトデータを受け取ってシリアルデータに変換す
るパラレル・シリアル変換回路３０１と、シリアルデー
タに変換されたライトデータに基づいてヘッド１０５に
供給する記録電流の極性を切り換えるライトアンプ１０
４と、ヘッド１０５により検知されたリード信号を増幅
するプリアンプ１０６とを備えたＨＤＡ内記録再生回路
３１５をディスクアッセンブリ内に設け、少なくともＨ
ＤＡ外記録再生回路３２１からＨＤＡ内記録再生回路３
１５へライトデータを高速にパラレル伝送するようにし
た。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディスク装置さら
にはコンピュータ等の外部記憶装置であるハードディス
ク装置に関する。

【０００２】

【従来の技術】従来より、コンピュータ等の計算機にお
ける外部記憶装置としてハードディスク装置が使用され
ている。このハードディスク装置は、コンピュータ本体
の高性能化および使用されるソフトウェアのプログラム
サイズの増大にともなって、ますます大容量化されてい
る。従って、ディスク装置の記録密度も飛躍的に増大し
ており、それにともなってデータ転送速度の高速化の重
要性が高まっている。

【０００３】図１０には、従来の一般的な磁気ディスク
装置の構成がブロック図として示されている。磁気ディ
スク装置には、複数枚のディスク８１、それらディスク
８１を回転させるスピンドルモータ（ＳＰＭ）８２、先
端に磁気ヘッド８３を備えたキャリッジ８４、およびそ
のキャリッジ８４を回転させるボイスコイルモータ（Ｖ
ＣＭ）８５等が設けられている。それらディスク８１、
スピンドルモータ８２、磁気ヘッド８３、キャリッジ８
４およびボイスコイルモータ８５は、ベースおよびカバ
ーよりなるケース内に収納されており、封止されたヘッ
ドディスクアッセンブリ（ＨＤＡ）８０（ディスクエン
クロージャー（ＤＥ）ともいう）を構成している。

【０００４】そして、キャリッジ８４、またはキャリッ
ジ８４とディスクアッセンブリ（ＨＤＡ）８０外のプリ
ント回路基板との間に接続されたフレキシブルプリント
サーキットシートには、ライトアンプおよびプリアンプ
からなるヘッドＩＣ８６が設けられている。ライトアン
プは、磁気ヘッド８３に供給する記録電流の極性をライ
トデータに従って切り換えるようになっている。プリア
ンプは、磁気ヘッド８３により検知された再生電圧（リ
ード信号）を増幅するようになっている。このヘッドＩ
Ｃ８６は、ディスクアッセンブリ（ＨＤＡ）８０内に設
けられている。

【０００５】また、磁気ディスク装置には、ディスクア
ッセンブリ（ＨＤＡ）８０のケースの底面にプリント回
路基板が外付けされている。このプリント回路基板はコ
ネクタを介してディスクアッセンブリ（ＨＤＡ）８０の
ケース内の前記フレキシブルプリントサーキットシート
に接続されている。この外付けのプリント回路基板上に
は、ＨＤＣ回路（ハードディスクコントローラ）７０、
バッファ回路７１、リードチャネル回路７２、サーボ復
調回路７３、ＶＣＭ駆動回路７４、ＳＰＭ駆動回路７
５、ＤＳＰ回路（ディジタルシグナルプロセッサ）７６
およびＭＣＵ回路（マイクロコントロールユニット）７
７が設けられている。

【０００６】ＨＤＣ回路７０は、コンピュータ本体等の
上位装置のＣＰＵ（中央処理装置）９との間で各種コマ
ンドやデータの授受等を行うインタフェース（図示省
略）の制御を行う。また、ＨＤＣ回路７０は、ディスク
上の記録再生のためのフォーマットを制御する制御信号
を発生させる。バッファ回路７１は、ＣＰＵ９から送ら
れてきたライトデータ（書込みデータ）およびディスク
から読み出されたリードデータを一時的に記憶するよう
になっている。

【０００７】リードチャネル回路７２は、ライトデータ
をディスクに記録するための変調回路や、パラレルのラ
イトデータをシリアルデータに変換するパラレル・シリ
アル変換回路や、リードデータをディスクより再生する
ための復調回路や、シリアルのリードデータをパラレル
データに変換するシリアル・パラレル変換回路などを備
えている。

【０００８】サーボ復調回路７３は、ディスクに記録さ
れた位置決め用のサーボパターンをピークホールドや積
分等により復調するようになっている。ＶＣＭ駆動回路
７４は、ボイスコイルモータ８５に駆動電流を流すため
のパワーアンプを備えている。ＳＰＭ駆動回路７５は、
スピンドルモータ８２に駆動電流を流すためのパワーア
ンプを備えている。

【０００９】ＤＳＰ回路７６は、磁気ヘッド８３の位置
決め用のサーボ回路を制御するためのマイクロプロセッ
サを備えている。そして、ＤＳＰ回路７６は、メモリに
記憶されたプログラムに従ってサーボ復調回路７３から
出力される位置信号の認識や、ＶＣＭ駆動回路７４の駆
動電流の制御や、ＳＰＭ駆動回路７５の駆動電流制御に
よる磁気ディスク回転数の制御等を行うようになってい
る。

【００１０】ＭＣＵ回路７７は、メモリに記憶されたプ
ログラムに従って、ＨＤＣ回路７０の制御や、ＤＳＰ回
路７６の制御や、バッファ回路７１の制御等を行うよう
になっている。

【００１１】このような構成のディスク装置において
は、ライトデータは、ケース外の前記プリント回路基板
上に設けられたリードチャネル回路７２から、フレキシ
ブルプリントサーキットシートを介して、ヘッドＩＣ８
６内のライトアンプに転送される。そして、そのライト
データのパルスの立上りおよび立下りは、そのままディ
スクに記録される。

【００１２】従って、ライトデータのパルスの立上りお
よび立下りは、急峻でかつ正確にリードチャネル回路７
２からライトアンプに伝送されなければならない。その
ため、従来は、ライトデータを差動平衡型のシリアルデ
ータとしてライトアンプに伝送している。

【００１３】また、ライトアンプの手前にパラレル・シ
リアル変換器を設け、そのパラレル・シリアル変換器に
至るまでの伝送経路においてはライトデータをパラレル
データで伝送し、パラレル・シリアル変換器にてライト
データをシリアルデータに変換してライトアンプに供給
する提案がなされている（特開平９−５５０２３号）。
この特開平９−５５０２３号に開示された発明において
は、ライトデータの記録タイミングを補正する記録タイ
ミング補正回路であるライトコンペンセーション回路が
パラレル・シリアル変換器の手前に設けられているた
め、ライトコンペンセーション回路はパラレルデータを
取り扱う回路として構成されている。

【００１４】

【発明が解決しようとする課題】しかしながら、図１０
に示すような構成の装置では、キャリッジ８４の可動性
を確保するため、また、ケース外にデータ伝送するた
め、ライトデータの伝送に供されるフレキシブルプリン
トサーキットシートが長くなっている。従って、近時の
ようにライトデータの転送速度が高速化してパルス幅が
狭小になると、リードチャネル回路７２からライトアン
プに到達するまでにライトデータのパルスの振幅が低下
してしまう。それによって、ディスクにおけるデータの
記録位置（ライトパルスの立ち上がり立ち下がり位置）
が不正確になって再生マージンを劣化させ、データの信
頼度が低下してしまう虞がある。

【００１５】また上記特開平９−５５０２３号公開公報
に開示された発明では、ライトコンペンセーション回路
がパラレルデータ用の回路であるため、その構成が複雑
であり、回路規模が大きくなってしまうだけでなく、動
作時の発熱量も著しく多くなる虞があるという欠点があ
る。

【００１６】本発明は、上記問題点を解決するためにな
されたもので、従来よりも高速でデータ転送を行うこと
ができるようにされた記憶装置、特にライトデータのパ
ルスの振幅低下を招くことなく、ライトデータの転送速
度を高速化した記憶装置を提供することを目的とする。

【００１７】

【課題を解決するための手段】請求項１に係る記憶装置
は、ケース内に少なくとも記憶媒体、該記憶媒体に対す
るデータの書込みおよび読出しを行うためのヘッド、並
びに前記記憶媒体および前記ヘッドを駆動するモータが
収納されてなる記憶装置において、前記ケース外に設け
られ、かつパラレルデータよりなるライトデータを出力
する外部記録回路と、前記ケース内に設けられ、かつ前
記外部記録回路により供給されたパラレルデータよりな
るライトデータを受け取る内部記録回路と、を有し、該
内部記録回路は、少なくとも、受け取ったパラレルデー
タよりなるライトデータをシリアルデータに変換するパ
ラレル・シリアル変換回路と、シリアルデータに変換さ
れたライトデータの書込みタイミングをずらすライトコ
ンペンセーション回路と、書込タイミングが調整された
シリアルのライトデータに基づいて前記ヘッドに供給す
る記録電流の極性を切り換えるライトアンプと、で構成
されてなることを特徴とする。

【００１８】請求項１記載の発明によれば、ケース内に
パラレルでデータを受け取ることができる内部記録回路
が設けられているため、ライトアンプとその前段回路と
の間のシリアル伝送経路が、従来の磁気ディスク装置に
おけるライトアンプとその前段回路との間のシリアル伝
送経路に比べて、著しく短くなるので、パルス幅を広げ
てパルスの振幅を補償することなく高速でライトデータ
を転送することができる。

【００１９】また、請求項１記載の発明によれば、ケー
ス外の外部記録回路とケース内の内部記録回路との間の
伝送経路の長く引き出す必要のある部分においてデータ
がパラレル伝送されるため、パルスの幅を広げてパルス
の振幅を補償することなく高速でライトデータを転送す
ることができる。

【００２０】さらに、請求項１記載の発明によれば、パ
ラレル・シリアル変換回路とライトアンプとの間にライ
トコンペンセーション回路が設けられているため、ライ
トコンペンセーション回路に入力するデータおよびライ
トコンペンセーション回路から出力するデータはシリア
ルデータであるので、ライトコンペンセーション回路
を、シリアルデータを取り扱う回路で構成すればよい。
従ってライトコンペンセーション回路として、現在実施
されているシリアルデータ用のライトコンペンセーショ
ン回路を用いることができる。

【００２１】請求項２に係る記憶装置は、請求項１の発
明において、前記内部記録回路は、さらに、前記パラレ
ル・シリアル変換回路により変換されたシリアルデータ
を符号化するエンコーダ回路を含んでなることを特徴と
する。

【００２２】請求項２記載の発明によれば、ライトアン
プと、エンコーダ回路を含むライトアンプの前段回路と
の間のシリアル伝送経路が、ケース内に納まるので、従
来の磁気ディスク装置におけるライトアンプとその前段
回路との間のシリアル伝送経路に比べて、著しく短くな
る。また、ケース外の外部記録回路とケース内の内部記
録回路との間の伝送経路の長い部分において、データが
パラレル伝送されるので、パルスの振幅が低下すること
なく高速でライトデータを転送することができる。

【００２３】請求項３に係る記憶装置は、請求項１また
は２の発明において、前記ライトコンペンセーション回
路は、書込みタイミングをずらすことによって、波形干
渉によるピークシフトを予め補償する回路であることを
特徴とする。

【００２４】請求項３記載の発明によれば、ライトアン
プと、ライトコンペンセーション回路を含むライトアン
プの前段回路との間のシリアル伝送経路が、ケース内に
納まるので、従来の磁気ディスク装置におけるライトア
ンプとその前段回路との間のシリアル伝送経路に比べ
て、著しく短くなるとともに、ケース外の外部記録回路
とケース内の内部記録回路との間の伝送経路の長い部分
において、データがパラレル伝送されるので、パルスの
幅を広げてパルスの振幅を補償することなく高速でライ
トデータを転送することができる。

【００２５】請求項４に係る記憶装置は、請求項１〜３
のいずれか一つの発明において、さらに、ケース内に内
部再生回路を有するとともに、ケース外に外部再生回路
を有し、前記内部再生回路は、前記ヘッドにより検知さ
れたリード信号を増幅するプリアンプと、前記プリアン
プにより増幅されたリード信号を復号化するデコーダ回
路と、復号化されたシリアルデータよりなるリードデー
タをパラレルデータに変換して前記外部再生回路に出力
するシリアル・パラレル変換回路と、で、少なくとも構
成されてなることを特徴とする。

【００２６】請求項４記載の発明によれば、外部再生回
路と内部再生回路との間の伝送経路においてデータがパ
ラレル伝送されるため、ライトデータのみならずリード
データも高速で転送することができる。

【００２７】請求項５に係る記憶装置は、請求項１の発
明において、前記内部記録回路は、ＰＲＭＬ検出方式で
構成するとともに、再生時にリードデータに対して行わ
れる等化演算の逆の演算を、前記パラレル・シリアル変
換回路により変換されたシリアルデータに対して予め行
うプリコーダ回路を含んでなることを特徴とする。

【００２８】請求項５記載の発明によれば、ライトアン
プと、プリコーダ回路を含むライトアンプの前段回路と
の間のシリアル伝送経路が、ケース内に納まるので、従
来の磁気ディスク装置におけるライトアンプとその前段
回路との間のシリアル伝送経路に比べて、著しく短くな
るとともに、ケース外の外部記録回路とケース内の内部
記録回路との間の伝送経路の長い部分において、データ
がパラレル伝送されるので、パルス幅を広げてパルスの
振幅を補償することなく高速でライトデータを転送する
ことができる。

【００２９】請求項６に係る記憶装置は、請求項１また
は５の発明において、前記内部記録回路は、ＰＲＭＬ検
出方式で構成するとともに、前記ライトコンペンセーシ
ョン回路は、書込みタイミングをずらすことによって、
記憶媒体に生じる非線形記録歪みを予め補償する回路で
あることを特徴とする。

【００３０】請求項６記載の発明によれば、ライトアン
プと、ライトコンペンセーション回路を含むライトアン
プの前段回路との間のシリアル伝送経路が、ケース内に
納まるので、従来の磁気ディスク装置におけるライトア
ンプとその前段回路との間のシリアル伝送経路に比べ
て、著しく短くなるとともに、ケース外の外部記録回路
とケース内の内部記録回路との間の伝送経路の長い部分
において、データがパラレル伝送されるので、パルスの
幅を広げてパルスの振幅を補償することなく高速でライ
トデータを転送することができる。

【００３１】請求項７に係る記憶装置は、請求項１、５
または６のいずれか一つの発明において、前記内部記録
回路は、ＰＲＭＬ検出方式で構成するとともに、さら
に、ケース内に内部再生回路を有し、またケース外に外
部再生回路を有し、前記内部再生回路は、前記プリアン
プにより増幅されたリード信号に対して等化演算を行う
イコライザ回路と、等化演算がなされたシリアルデータ
よりなるリードデータをパラレルデータに変換して前記
外部再生回路に出力するシリアル・パラレル変換回路
と、で少なくとも構成されてなることを特徴とする。

【００３２】請求項７記載の発明によれば、外部再生回
路と内部再生回路との間の伝送経路においてデータがパ
ラレル伝送されるため、ライトデータのみならずリード
データも高速で転送することができる。

【００３３】請求項８に係る記憶装置は、請求項１〜７
のいずれか一つの発明において、前記内部記録回路は、
さらに、書込み用のタイミング信号となるクロック信号
を生成するシンセサイザ回路を含んでなることを特徴と
する。

【００３４】請求項８記載の発明によれば、書込み用の
クロック信号の伝送経路も、ケース内に収納すること
で、従来よりも著しく短くなるので、クロック信号もよ
り高周波数化することができ、より一層ライトデータを
高速で転送することができる。

【００３５】請求項９に係る記憶装置は、請求項１〜８
のいずれか一つの発明において、前記内部記録回路およ
び／または内部再生回路を構成する回路の一部または全
部が、前記ヘッドを保持するキャリッジ上に設けられて
いることを特徴とする。

【００３６】請求項９記載の発明によれば、ライトアン
プとその前段回路との間のシリアル伝送経路が従来より
も著しく短くなるとともに、外部記録回路から内部記録
回路までデータがパラレル伝送されるので、ヘッドにラ
イトデータを高速で転送することができる。また、内部
記録回路を構成する回路の一部または全部からヘッドま
での伝送経路を短くすることができ、ライトデータ転送
の信頼性および高速転送が可能になる。

【００３７】請求項１０に係る記憶装置は、請求項１〜
８のいずれか一つの発明において、前記内部記録回路お
よび／または内部再生回路を構成する回路の一部または
全部が、前記ヘッドを保持するキャリッジと前記外部記
録回路および／または前記外部再生回路との間に接続さ
れ、かつ前記ケース内に設けられたフレキシブルプリン
ト回路基板上に設けられていることを特徴とする。

【００３８】請求項１０記載の発明によれば、ライトア
ンプとその前段回路との間のシリアル伝送経路が従来よ
りも著しく短くなるとともに、外部記録回路から内部記
録回路までデータがパラレル伝送されるので、ヘッドに
ライトデータを高速で転送することができる。また、内
部記録回路を構成する回路の一部または全部からヘッド
までの伝送経路を短くすることができ、ライトデータ転
送の信頼性および高速転送が可能になる。

【００３９】請求項１１に係る記憶装置は、請求項９ま
たは１０の発明において、前記内部記録回路および／ま
たは内部再生回路は、単一の半導体チップで形成されて
いることを特徴とする。

【００４０】請求項１１記載の発明によれば、外部記録
および／または外部再生回路と内部記録および／または
内部再生回路の構成を簡略化し、ケース内の収納を場所
をとらず行うことができ、また、チップ内に納めること
で、チップ外のノイズに対して強くでき、小型で、か
つ、高信頼な記憶装置が得られる。

【００４１】請求項１２に係る記憶装置は、ケース内に
少なくとも記憶媒体、該記憶媒体に対するデータの書込
みおよび読出しを行うためのヘッド、並びに前記記憶媒
体および前記ヘッドを駆動するモータが収納されてなる
記憶装置において、前記ケース外に設けられ、かつパラ
レルデータよりなるライトデータをシリアルデータに変
換して出力する外部記録回路と、前記ケース内に設けら
れ、かつ前記外部記録回路により供給されたシリアルデ
ータよりなるライトデータを受け取る内部記録回路と、
を有し、該内部記録回路は、受け取ったライトデータパ
ルスの立ち上がり立ち下がりを補正する補正回路と、増
幅されたライトデータに基づいて前記ヘッドに供給する
記録電流の極性を切り換えるライトアンプと、で構成さ
れてなることを特徴とする。

【００４２】請求項１２記載の発明によれば、内部記録
回路内のアンプにより、ケース外の外部記録回路とケー
ス内の内部記録回路との間の伝送距離の長いシリアル伝
送の場合においてライトデータの劣化したパルスの立ち
上がり立ち下がりタイミングが伝送途中で再生して送出
するので、高速でライトデータを転送することができ
る。

【００４３】

【発明の実施の形態】以下に、本発明に係る記憶装置の
実施の形態について図１〜図９を参照しつつ詳細に説明
する。

【００４４】（実施の形態１）ディスク装置１は、例え
ば磁気ディスク装置の一種であり、パーソナルコンピュ
ータ等の計算機における不揮発性の外部記憶装置である
ハードディスク装置である。このディスク装置１は、図
１に示す展開図のように、ヘッドディスクアッセンブリ
（以下、ＨＤＡと称する）１０、ベース２の底面にプリ
ント回路基板５が外付けされた構成となっている。

【００４５】ＨＤＡ１０のケース内およびケースに外付
けされたプリント回路基板５にはそれぞれデータの記録
再生回路が設けられている。ＨＤＡ１０のケース内の記
録再生回路（以下、ケース内でデータの記録または再生
を行う回路の総称としてＨＤＡ内記録再生回路と称す
る）とプリント回路基板５の記録再生回路（以下、ケー
ス外でデータの記録または再生を行う回路の総称として
ＨＤＡ外記録再生回路と称する）とはフレキシブルプリ
ントサーキットシート（以下、ＦＰＣと称する）４およ
びコネクタ５０（これと嵌合するＨＤＡ裏面のコネクタ
は図には表れていない）を介して電気的に接続されてい
る。

【００４６】そして、図示しないコンピュータ本体等の
上位装置から送られてきたパラレルのライトデータはＨ
ＤＡ外記録再生回路で受け取られて所定の処理が行われ
た後、パラレルデータのままＦＰＣ４を介してＨＤＡ内
記録再生回路へ送られる。ＨＤＡ内記録再生回路に入力
されたパラレルデータは、そこでシリアルデータに変換
されてディスク１２に書き込まれる。

【００４７】ＨＤＡ１０は、ベース２、カバー３および
パッキン６により封止されてなるケース内に、ＦＰＣ
４、スピンドルモータ１１、そのスピンドルモータ１１
によって回転させられる複数枚のディスク１２、データ
リード／ライト用のヘッド１３およびキャリッジ１４が
組み立てられて収納されてできている。キャリッジ１４
上にはヘッドＩＣ１５が取り付けられている。

【００４８】一方、ＦＰＣ４の、支持板２０により支持
された部分には、特にその数を限定しないが例えば２個
のＩＣ２１，２２が実装されている。これらＩＣ１５，
２１，２２およびＦＰＣ４上に設けられたその他の電子
部品（図示省略）はＦＰＣ４を介して相互に電気的に接
続されている。ＨＤＡ内記録再生回路は、これらＩＣ１
５，２１，２２およびＦＰＣ４上の他の電子部品（図示
省略）により構成されている。

【００４９】外付けプリント回路基板５にはＩＣ５１お
よびその他の電子部品が実装されており、ＨＤＡ外記録
再生回路やサーボ制御回路等の種々の周辺回路が構成さ
れている。電源が投入されると、スピンドルモータが回
転し、所定の回転数になると、ヘッドがディスク上を浮
上する。また、各種回路等の初期設定がなされた後、上
位装置からのコマンド待ち状態となる。

【００５０】図２には、この磁気ディスク装置１のデー
タ記録および再生に関連した部分の回路構成がブロック
図として示されている。この磁気ディスク装置１では、
上述したようにＨＤＡ１０内および外付けプリント回路
基板５上にそれぞれＨＤＡ内記録再生回路１１５および
ＨＤＡ外記録再生回路１２１が設けられている。ここで
ＨＤＡ内記録再生回路１１５は内部記録回路および内部
再生回路としての機能を有しており、またＨＤＡ外記録
再生回路１２１は外部記録回路および外部再生回路とし
ての機能を有している。

【００５１】なお、図２においては、書込みと読出しの
データに関する伝送路のみが示されており、パラレルデ
ータの伝送路は相対的に太い実線で、またシリアルデー
タの伝送路は相対的に細い実線でそれぞれ示されている
（図４〜図９においても同じ）。

【００５２】また、この実施の形態１の磁気ディスク装
置１では、図２に示すように、ヘッドを介してディスク
から読み出されたリードデータも、ＨＤＡ内記録再生回
路１１５からＨＤＡ外記録再生回路１２１へパラレルで
伝送されるようになっている。図２に示す例では、デー
タの記録再生方式として１／７コード等のピーク検出方
式を採用した場合について説明する。

【００５３】ＨＤＡ外記録再生回路１２１は、データ転
送回路１２２、パラレルデータ変換回路１２３およびシ
ンセサイザ回路１２４を備えている。データ転送回路１
２２は、コンピュータ本体等の上位装置の中央処理装置
（以下、ＣＰＵと称する）９から送られてきたパラレル
のライトデータをパラレルデータ変換回路１２３へ転送
するとともに、パラレルデータ変換回路１２３から送ら
れてきたパラレルのリードデータをＣＰＵ９へ転送す
る。

【００５４】パラレルデータ変換回路１２３は、必要に
応じてライトデータおよびリードデータを所定のフォー
マットのパラレルデータに変換してＨＤＡ内記録再生回
路１１５およびデータ転送回路１２２に出力するように
なっている。シンセサイザ回路１２４は、書込み時のタ
イミング信号となるクロック信号を生成してそのクロッ
ク信号をＨＤＡ外記録再生回路１２１およびＨＤＡ内記
録再生回路１１５の各部に出力する。

【００５５】ＨＤＡ内記録再生回路１１５は、パラレル
・シリアル変換回路１０１、エンコーダ回路１０２、ラ
イトコンペンセーション回路１０３およびライトアンプ
１０４を含むデータ記録回路を備えている。パラレル・
シリアル変換回路１０１は、ＨＤＡ外記録再生回路１２
１から送られてきたパラレルのライトデータをシリアル
データに変換する。エンコーダ回路１０２は、パラレル
・シリアル変換回路１０１により変換されたシリアルの
ライトデータを１／７コード等の所定形式のコードに符
号化するようになっている。

【００５６】ライトコンペンセーション回路１０３は、
エンコーダ回路１０２から送られてきたコードについて
ピークシフトを予め補正するようになっている。ライト
アンプ１０４は、ライトコンペンセーション回路１０３
から送られてきた符号化されたライトデータに基づいて
ヘッド１０５の記録電流の極性を切り換えるようになっ
ている。

【００５７】ライトコンペンセーション回路１０３内お
よびライトアンプ１０４内のいずれか一方には、ＮＲＺ
Ｉ（Ｎｏ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ Ｉｎｔｅｒ
ｌｅａｖｅ）様式で記録するための図示省略するＦＦ
（Ｆｌｉｐ Ｆｌｏｐ）が設けられている。それによっ
てそのＦＦよりも後段においては、ライトデータの周波
数は１／２になっている。

【００５８】また、ＨＤＡ内記録再生回路１１５は、プ
リアンプ１０６、ＡＧＣ（自動利得制御）回路１０７、
ローパスフィルタ（ＬＰＦ）１０８、パルス化回路１０
９、位相同期回路（ＶＦＯ回路）１１０、デコーダ回路
１１１およびシリアル・パラレル変換回路１１２を含む
データ再生回路を備えている。プリアンプ１０６は、ヘ
ッド１０５で検知した再生電圧（リード信号）の増幅を
行う。

【００５９】ＡＧＣ回路１０７は、プリアンプ１０６で
増幅されたリード信号の振幅が一定となるように利得の
自動制御を行う。ローパスフィルタ１０８は、ＡＧＣ回
路１０７により一定の振幅を有するようにされたリード
信号から不要な高周波ノイズを除去する。パルス化回路
１０９は、ローパスフィルタ１０８により高周波ノイズ
が除去されたリード信号をピークに対応したパルスに変
換してシリアルのリードデータを生成するようになって
いる。

【００６０】位相同期回路１１０は、パルス化回路１０
９により生成されたリードデータに同期化させるＰＬＬ
（位相ロックループ）回路からなる。デコーダ回路１１
１は、クロック信号に同期した例えば１／７コードのリ
ードデータを復号化する。シリアル・パラレル変換回路
１１２は、デコーダ回路１１１により復号化されたリー
ドデータを例えば２ビットないし１バイトのパラレルデ
ータに変換してＨＤＡ外記録再生回路１２１に出力する
ようになっている。

【００６１】前記データ転送回路１２２とＣＰＵ９と
は、例えば１バイトないし２バイトの所定幅のデータバ
スで接続されている。そして、データ転送回路１２２
は、特に図示しないが、所定のバイトのデータを一時的
に記憶するバッファ部と、その入来するデータの受信制
御を行う制御部とを備えている。

【００６２】前記パラレルデータ変換回路１２３は、デ
ータ転送回路１２２から送られてきたライトデータを受
け取り、必要に応じてそのデータを例えば２ビットない
し１バイトのパラレルデータに変換するようになってい
る。また、パラレルデータ変換回路１２３は、ＨＤＡ内
記録再生回路１１５から送られてきたリードデータを受
け取り、必要に応じてそのデータを例えば１バイトのパ
ラレルデータに変換するようになっている。

【００６３】なお、パラレルデータ変換回路１２３は、
パラレルデータのビット数の変換が不要な装置の場合に
は省略されるので、図２では破線で示した（図４〜図９
においても同じ）。パラレルデータ変換回路１２３が省
略された場合には、データ転送回路１２２とＨＤＡ内記
録再生回路１１５との間で直接ライトデータおよびリー
ドデータの授受が行われる。

【００６４】前記シンセサイザ回路１２４は、水晶振動
子等を用いた発振回路の周波数を逓倍することにより、
書込み用のタイミング信号（ライトクロック）を生成す
るようになっている。

【００６５】前記データ転送回路１２２とパラレルデー
タ変換回路１２３との間、パラレルデータ変換回路１２
３とパラレル・シリアル変換回路１０１およびシリアル
・パラレル変換回路１１２との間は、それぞれデータバ
スで接続されている。

【００６６】前記ライトコンペンセーション回路１０３
は、波形干渉によるピークシフトを予め補償しておくた
めに設けられる回路であり、書込みタイミングを書き込
みビットに対応して所定量遅延させるようになってい
る。

【００６７】図２に磁気ディスク装置の回路動作につい
て、上位装置からライトコマンドが来た場合を説明す
る。その際、ヘッドはディスク上の目標のトラックに移
動し、位置付けられる。バス幅が例えば１バイトないし
２バイトのデータバスを介して、上位装置であるコンピ
ュータ本体等のＣＰＵ９よりこの磁気ディスク装置にラ
イトデータが送られてくると、その送られてきたライト
データは、磁気ディスク装置のケースの外に設けられた
ＨＤＡ外記録再生回路１２１のデータ転送回路１２２で
受け取られる。そのデータ転送回路１２２において、ラ
イトデータは内部のバッファ部で一時的に記憶保持され
る。

【００６８】データ転送回路１２２のバッファ部に記憶
されたライトデータは、所定のタイミングでパラレルデ
ータ変換回路１２３に送られ、例えば２ビットないし１
バイトのパラレルデータに変換される。その際、タイミ
ング信号は、例えばシンセサイザ回路１２４により供給
される。所定のビット数のパラレルデータに変換された
ライトデータは、所定のバス幅の外部データバスを介し
てＨＤＡ内記録再生回路１１５のパラレル・シリアル変
換回路１０１に送られる。

【００６９】パラレルデータ変換回路１２３が設けられ
ていない場合には、ライトデータは、データ転送回路１
２２から外部データバスを介してＨＤＡ内記録再生回路
１１５のパラレル・シリアル変換回路１０１に直接送ら
れる。ここまでは、ライトデータはパラレルデータであ
る。

【００７０】ＨＤＡ内記録再生回路１１５のパラレル・
シリアル変換回路１０１に送られたライトデータ（パラ
レルデータ）は、パラレル・シリアル変換回路１０１に
おいてシリアルデータに変換される。以後、ライトデー
タは、シリアルデータとして処理される。

【００７１】シリアルデータに変換されたライトデータ
は、パラレル・シリアル変換回路１０１からエンコーダ
回路１０２に送られる。そして、ライトデータは、この
エンコーダ回路１０２において、例えば１／７コードに
変換された後、ライトコンペンセーション回路１０３に
出力される。

【００７２】ライトコンペンセーション回路１０３で
は、エンコーダ回路１０２において符号化されたライト
データのピークシフトの補正が予め行われる。補正後の
ライトデータはライトアンプ１０４へ送られる。

【００７３】ライトアンプ１０４では、ライトコンペン
セーション回路１０３から送られてきたライトデータに
基づいてヘッド１０５の記録電流の極性が切り換えられ
る。複数のヘッドから選択されたヘッドに記録電流が所
定のタイミングで供給されることによって、ディスクの
目標のトラックの目標のセクタにライトデータが記録さ
れる。

【００７４】つぎに、上位装置からリードコマンドが発
行され、ディスクに記録されたデータを読み出す際の回
路動作について説明する。その際、ヘッドはディスク上
の目標トラックに移動し、位置付けられる。目標のセク
タから所定のタイミングで、記録データに対応した再生
電圧がヘッドにより検知されると、その再生電圧はリー
ド信号としてプリアンプ１０６により増幅される。その
増幅されたリード信号は、ＡＧＣ回路１０７に送られ
る。

【００７５】ＡＧＣ回路１０７では、プリアンプ１０６
から送られてきたリード信号の利得が自動的に制御され
て、リード信号の振幅が一定にされる。この利得の制御
が行われたリード信号はローパスフィルタ１０８に送ら
れる。

【００７６】ローパスフィルタ１０８に送られてきたリ
ード信号は、ローパスフィルタ１０８を通過する際のフ
ィルタ作用により、不要な高周波成分が除去された信号
となる。この高周波ノイズが除去されたリード信号は、
パルス化回路１０９に送られる。

【００７７】パルス化回路１０９では、ローパスフィル
タ１０８から送られてきたリード信号がピークに対応し
たパルスに変換され、それによってリードデータ（シリ
アルデータ）が生成される。生成されたシリアルのリー
ドデータは位相同期回路（ＶＦＯ回路）１１０へ送られ
る。位相同期回路（ＶＦＯ回路）１１０に送られたリー
ドデータは、クロック信号に同期化したリードデータと
なり、デコーダ回路１１１に送られる。

【００７８】デコーダ回路１１１では、位相同期回路
（ＶＦＯ回路）１１０から送られきた例えば１／７コー
ドのリードデータの復号化が行われる。そして、復号化
されたリードデータはシリアル・パラレル変換回路１１
２に送られる。ここまでは、リードデータはシリアルデ
ータである。

【００７９】シリアル・パラレル変換回路１１２では、
復号化されたシリアルのリードデータが例えば２ビット
ないし１バイトのパラレルデータに変換される。以後、
リードデータは、パラレルデータとして処理される。そ
のパラレルのリードデータは、外部データバスを介して
ＨＤＡ外記録再生回路１２１に出力される。

【００８０】ＨＤＡ外記録再生回路１２１に送られてき
た例えば２ビットないし１バイトのパラレルのリードデ
ータは、パラレルデータ変換回路１２３において、例え
ば１バイトのパラレルデータに変換される。この変換さ
れたパラレルデータは、例えば１バイトのバス幅を有す
る内部バスを介してデータ転送回路１２２に送られる。

【００８１】パラレルデータ変換回路１２３が設けられ
ていない場合には、ＨＤＡ内記録再生回路１１５のシリ
アル・パラレル変換回路１１２から外部データバスを介
してデータ転送回路１２２に、例えば２ビットないし１
バイトのパラレルのリードデータが直接送られる。デー
タ転送回路１２２に送られたパラレルのリードデータ
は、データ転送回路１２２内のバッファ部で一時的に記
憶保持された後、１バイトまたは２バイトのデータ単位
で上位装置であるコンピュータ等のＣＰＵ９に送られ
る。

【００８２】実施の形態１によれば、ＨＤＡ１０のケー
ス内に、エンコーダ回路１０２、ライトコンペンセーシ
ョン回路１０３およびライトアンプ１０４を設けたた
め、エンコーダ回路１０２およびライトコンペンセーシ
ョン回路１０３を含むライトアンプ前段回路とライトア
ンプ１０４との間のシリアル伝送経路がＨＤＡ１０のケ
ース内のＦＰＣ４の配線の一部で構成されるので、従来
のＨＤＡのケース外のプリント回路基板上に実装された
リードチャネルＩＣ内の記録再生回路とＨＤＡのケース
内のライトアンプとの間のシリアル伝送経路に比べて、
本実施の形態のライトアンプ前段回路とライトアンプ１
０４との間のシリアル伝送経路は著しく短くなり、パル
スの振幅が低下することなく高速でライトデータを転送
することができる。

【００８３】また、実施の形態１によれば、ＨＤＡ外記
録再生回路１２１とＨＤＡ内記録再生回路１１５との間
の伝送経路の長い部分を複数ビットのパラレル伝送と
し、ライトデータをパラレル伝送するようにしたため、
パルスの振幅が低下することなく高速でライトデータを
転送することができる。

【００８４】さらに、実施の形態１によれば、ＨＤＡの
ケース内に、プリアンプ１０６、ＡＧＣ回路１０７、ロ
ーパスフィルタ１０８、パルス化回路１０９、位相同期
回路１１０およびデコーダ回路１１１を設け、ＨＤＡの
ケース外の再生回路との間を複数ビットのパラレル伝送
とし、リードデータをパラレル伝送するようにしたた
め、リードデータも高速で転送することができる。

【００８５】また、実施の形態１によれば、ライトコン
ペンセーション回路１０３として既に開発済みのシリア
ルデータ用の回路を用いることができるので、ライトコ
ンペンセーション回路１０３の新たな開発等が不要であ
り、またライトコンペンセーション回路１０３の動作の
安定性が確保され、ライトコンペンセーション回路１０
３、およびそれを含むＨＤＡ内記録再生回路１１５、さ
らにはディスク装置１全体の信頼性が高まる。さらにシ
リアルデータ用のライトコンペンセーション回路１０３
の構成は、例えば特開平９−５５０２３号公報に開示さ
れたパラレルデータ用のライトコンペンセーション回路
（記録タイミング補正回路）に比べて回路構成が簡素で
あるため、コストがかからない、発熱量が少ない、ライ
トコンペンセーション回路１０３を有するＩＣチップ等
の小型化がはかれるという利点がある。

【００８６】なお、上記実施の形態１においては、ＨＤ
Ａ内記録再生回路１１５にエンコーダ回路１０２が設け
られており、そのエンコーダ回路１０２においてシリア
ルのライトデータを符号化するとしたが、これに限ら
ず、エンコーダ回路１０２を設ける代わりに、ＨＤＡ内
記録再生回路１１５の外部、例えばＨＤＡ外記録再生回
路１２１の内部にエンコーダ回路を設けてもよい。この
場合には、パラレルのライトデータを符号化した後、Ｈ
ＤＡ内記録再生回路１１５内のパラレル・シリアル変換
回路１０１によりシリアルデータに変換するようにすれ
ばよい。

【００８７】また、上記実施の形態１においては、図１
に示すように、ＨＤＡ内記録再生回路１１５を構成する
ＩＣ１５およびＩＣ２１，２２は、キャリッジ１４およ
びＦＰＣ４上に実装されているとしたが、これに限ら
ず、例えば図３に示す磁気ディスク装置１００のよう
に、ＨＤＡ内記録再生回路を単一のＩＣ２３に集積し、
それを例えばキャリッジ１４上に取り付けるようにして
もよい。なお、図３では、ＩＣ２３を明示するために便
宜上ＦＰＣ４の一部が破断して示されている。

【００８８】（実施の形態２）図４には、磁気ディスク
装置のデータ記録および再生に関連した部分の回路構成
の実施の形態２がブロック図として示されている。図４
に示す磁気ディスク装置の回路構成が、図２に示す実施
の形態１の磁気ディスク装置の回路構成と異なるのは、
以下の４点である。

【００８９】すなわち、第１の点は、データ再生回路が
ＨＤＡ外記録再生回路に含まれることである。第２の点
は、リードデータがＨＤＡ内記録回路２１５からＨＤＡ
外記録再生回路２２１にシリアルのリード信号として転
送されるようになっていることである。第３の点は、シ
リアル・パラレル変換回路に相当する回路が、ＨＤＡ外
記録再生回路２２１に含まれていることである。第４の
点は、シンセサイザ回路２２４が、ＨＤＡ内記録回路２
１５に含まれていることである。ここでＨＤＡ内記録回
路２１５は内部記録回路としての機能を有しており、ま
たＨＤＡ外記録再生回路２２１は外部記録回路および外
部再生回路としての機能を有している。なお、上記実施
の形態１と同一の構成については、同じ符号を付してそ
の詳細な説明を省略する。

【００９０】図４に示す例では、データの記録再生方式
として１／７コード等のピーク検出方式を採用してい
る。ＨＤＡ外記録再生回路２２１は、データ転送回路１
２２、パラレルデータ変換回路１２３、ＡＧＣ回路２０
７、ローパスフィルタ（ＬＰＦ）２０８、パルス化回路
２０９、位相同期回路（ＶＦＯ回路）２１０、デコーダ
回路２１１およびシリアル・パラレル変換回路２１２を
備えている。

【００９１】ＡＧＣ回路２０７、ローパスフィルタ２０
８、パルス化回路２０９、位相同期回路２１０、デコー
ダ回路２１１およびシリアル・パラレル変換回路２１２
は、データ再生回路を構成している。ＡＧＣ回路２０７
は、ＨＤＡ内記録回路２１５のプリアンプ１０６から送
られてきたシリアルのリード信号の振幅が一定となるよ
うに利得の自動制御を行う。ローパスフィルタ（ＬＰ
Ｆ）２０８は、ＡＧＣ回路２０７により一定の振幅を有
するようにされたリード信号から不要な高周波ノイズを
除去する。

【００９２】パルス化回路２０９は、ローパスフィルタ
２０８により高周波ノイズが除去されたリード信号をピ
ークに対応したパルスに変換してシリアルのリードデー
タを生成する。位相同期回路（ＶＦＯ回路）２１０は、
パルス化回路２０９により生成されたリードデータを同
期化させるＰＬＬ回路からなる。

【００９３】デコーダ回路２１１は、クロック信号に同
期した例えば１／７コードのリードデータを復号化する
ようになっている。シリアル・パラレル変換回路２１２
は、デコーダ回路２１１により復号化されたリードデー
タを例えば２ビットないし１バイトのパラレルデータに
変換してパラレルデータ変換回路１２３に出力する。

【００９４】ＨＤＡ内記録回路２１５は、パラレル・シ
リアル変換回路１０１、エンコーダ回路１０２、ライト
コンペンセーション回路１０３およびライトアンプ１０
４を含むデータ記録回路を備えている。またＨＤＡ内記
録回路２１５は、プリアンプ１０６およびシンセサイザ
回路２２４を備えている。シンセサイザ回路２２４は、
水晶振動子等を用いた発振回路の周波数を逓倍すること
により、書込み用のタイミング信号（ライトクロック）
を生成するようになっている。生成されたタイミング信
号はＨＤＡ内記録回路２１５およびＨＤＡ外記録再生回
路２２１の各部に出力される。

【００９５】前記データ転送回路１２２とパラレルデー
タ変換回路１２３との間、パラレルデータ変換回路１２
３とパラレル・シリアル変換回路１０１およびシリアル
・パラレル変換回路２１２との間は、それぞれデータバ
スで接続されている。

【００９６】図４に示す回路構成の磁気ディスク装置に
ついて、その作用を説明する。ディスクにデータを書き
込む際の動作は図２に示す実施の形態１の回路構成の作
用と同じであるので説明を省略する。上位装置からリー
ドコマンドが発行され、ディスクに記録されたデータを
読み出す際の回路動作について説明する。

【００９７】その際、ヘッドはディスク上の目標トラッ
クに移動し、位置付けられる。目標のセクタから所定の
タイミングで記録データに対応した再生電圧がヘッドに
より検知されると、その再生電圧はリード信号としてプ
リアンプ１０６により増幅される。その増幅されたリー
ド信号は、シリアルの状態でＨＤＡ外記録再生回路２２
１内のＡＧＣ回路２０７に送られる。ＡＧＣ回路２０７
に送られてきたリード信号は、その利得が自動的に制御
されることによりその振幅が一定にされて、ローパスフ
ィルタ２０８に送られる。

【００９８】ローパスフィルタ２０８に送られてきたリ
ード信号は、ローパスフィルタ２０８を通過する際のフ
ィルタ作用により、不要な高周波成分が除去された信号
となり、パルス化回路２０９に送られる。パルス化回路
２０９に送られてきたリード信号は、ピークに対応した
パルスに変換されてシリアルのリードデータとなり、位
相同期回路（ＶＦＯ回路）２１０へ送られる。

【００９９】位相同期回路（ＶＦＯ回路）２１０に送ら
れたリードデータは、クロック信号に同期化したリード
データとなり、デコーダ回路２１１に送られる。デコー
ダ回路２１１では、位相同期回路（ＶＦＯ回路）２１０
から送られきた例えば１／７コードのリードデータの復
号化が行われる。そして、復号化されたリードデータ
は、シリアル・パラレル変換回路２１２において、例え
ば２ビットないし１バイトのパラレルデータに変換され
る。

【０１００】そのパラレルのリードデータは、パラレル
データ変換回路１２３およびデータ転送回路１２２を介
して１バイトまたは２バイトのデータ単位で上位装置で
あるコンピュータ等のＣＰＵ９に送られる。

【０１０１】実施の形態２によれば、ＨＤＡ１０のケー
ス内に、エンコーダ回路１０２、ライトコンペンセーシ
ョン回路１０３およびライトアンプ１０４を設けたた
め、エンコーダ回路１０２およびライトコンペンセーシ
ョン回路１０３を含むライトアンプ前段回路とライトア
ンプ１０４との間のシリアル伝送経路がＨＤＡ１０のケ
ース内のＦＰＣ４の配線の一部で構成されるので、従来
のＨＤＡのケース外のプリント回路基板上に実装された
リードチャネルＩＣ内の記録再生回路とＨＤＡのケース
内のライトアンプとの間のシリアル伝送経路に比べて、
本実施の形態のライトアンプ前段回路とライトアンプ１
０４との間のシリアル伝送経路は著しく短くなり、パル
スの振幅が低下することなく高速でライトデータを転送
することができる。

【０１０２】また、実施の形態２によれば、ＨＤＡ外記
録再生回路２２１とＨＤＡ内記録回路２１５との間のラ
イトデータの伝送経路の長い部分を複数ビットのパラレ
ル伝送とし、ライトデータをパラレル伝送するようにし
たため、パルスの振幅が低下することなく高速でライト
データを転送することができる。

【０１０３】さらに、実施の形態２によれば、ＨＤＡの
ケース内にシンセサイザ回路２２４を設けたため、ＨＤ
Ａ内記録回路２１５内における書込みに必要なクロック
信号の伝送経路が短い配線で構成されるので、クロック
信号のパルスの振幅が低下することなく高周波数のクロ
ック信号を用いることができ、書込み動作をより高速で
行うことができる。

【０１０４】また、実施の形態２によれば、ライトコン
ペンセーション回路１０３として既に開発済みのシリア
ルデータ用の回路を用いることができるので、上記実施
の形態１同様に、シリアルデータ用のライトコンペンセ
ーション回路を用いることによって、ライトコンペンセ
ーション回路１０３の新たな開発等が不要であり、また
ライトコンペンセーション回路１０３の動作の安定性が
確保され、信頼性が高いとともに、パラレルデータ用の
ライトコンペンセーション回路に比べて回路構成が簡素
であるため、コストがかからない、発熱量が少ない、ラ
イトコンペンセーション回路１０３を有するＩＣチップ
等の小型化がはかれるという利点がある。

【０１０５】また、実施の形態２によれば、リード信号
をＨＤＡ内記録回路２１５からＨＤＡ外記録再生回路２
２１にシリアル伝送するようにしているが、ＨＤＡ内記
録回路２１５内のプリアンプ１０６の出力は、ディスク
の磁化反転がピークに対応したアナログ信号であるた
め、パルス信号であるライトデータに比べて伝送に必要
な周波数帯域が狭くても伝送が可能であり、よってデー
タ読出しの高速動作に関して不都合は生じない。

【０１０６】なお、ＨＤＡ内記録回路２１５は、単一の
ＩＣチップに設けられていてもよい。

【０１０７】また、上記実施の形態２においても、ＨＤ
Ａのケース内のエンコーダ回路１０２に代えて、ＨＤＡ
のケースにエンコーダ回路を設け、そのエンコーダ回路
においてパラレルのライトデータを符号化した後、ＨＤ
Ａ内記録回路２１５のパラレル・シリアル変換回路１０
１によりシリアルデータに変換するようにしてもよい。

【０１０８】（実施の形態３）図５には、磁気ディスク
装置のデータ記録および再生に関連した部分の回路構成
の実施の形態３がブロック図として示されている。図５
に示す磁気ディスク装置は、上記第１および実施の形態
２で採用したピーク検出方式の記録再生方式に代えて、
ＰＲＭＬ（パーシャル・ レスポンス・ 最尤検出）方式の
記録再生方式を採用している。なお、上記実施の形態１
と同一の構成については、同じ符号を付してその詳細な
説明を省略する。

【０１０９】ＨＤＡ外記録再生回路３２１は、データ転
送回路１２２、パラレルデータ変換回路１２３、スクラ
ンブラ回路３２４、エンコーダ回路３２５、デコーダ回
路３２６およびデスクランブラ回路３２７とで構成され
ている。ここでＨＤＡ外記録再生回路３２１は外部記録
回路および外部再生回路としての機能を有している。ス
クランブラ回路３２４は、パラレルデータ変換回路１２
３から送られてきたパラレルのライトデータに対してラ
ンダム化を行う。

【０１１０】エンコーダ回路３２５は、ランダム化され
たライトデータを例えば９ビットのパラレルデータに変
換（例えば８−９変換）するようになっている。デコー
ダ回路３２６は、ＨＤＡ内記録再生回路３１５から送ら
れてきたパラレルのリードデータを例えば８ビットのパ
ラレルデータに変換（例えば９−８変換）するようにな
っている。デスクランブラ回路３２７は、ランダムデー
タを元のパラレルデータに戻してパラレルデータ変換回
路１２３に出力するようになっている。

【０１１１】ＨＤＡ内記録再生回路３１５は、パラ・シ
リ／シリ・パラ変換回路３０１、プリコーダ回路３０
２、ライトコンペンセーション回路３０６およびライト
アンプ１０４を含むデータ記録回路を備えている。ここ
でＨＤＡ内記録再生回路３１５は内部記録回路および内
部再生回路としての機能を有している。パラ・シリ／シ
リ・パラ変換回路３０１は、ＨＤＡ外記録再生回路３２
１から送られてきたパラレルのライトデータをシリアル
データに変換する機能と、シリアルのリードデータをパ
ラレルに変換する機能とを兼ね備えている。

【０１１２】プリコーダ回路３０２は、シリアル変換さ
れたライトデータに対して（１＋Ｄ）の等化（ただし、
Ｄは遅延演算子である）の逆演算、すなわち１／（１＋
Ｄ）の演算を予め行うようになっている。ライトコンペ
ンセーション回路３０６はピークシフトを予め補正する
ようになっている。

【０１１３】ライトコンペンセーション回路３０６内お
よびライトアンプ１０４内のいずれか一方には、ＮＲＺ
Ｉ（Ｎｏ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ Ｉｎｔｅｒ
ｌｅａｖｅ）様式で記録するための図示省略するＦＦ
（Ｆｌｉｐ Ｆｌｏｐ）が設けられている。それによっ
てそのＦＦよりも後段においては、ライトデータの周波
数は１／２になっている。

【０１１４】また、ＨＤＡ内記録再生回路３１５は、プ
リアンプ１０６、ＡＧＣ回路１０７、ローパスフィルタ
（ＬＰＦ）１０８、サンプル回路３０３、位相同期回路
（ＶＦＯ回路）３１０、イコライザ回路３０４およびビ
タビ検出回路３０５を含むデータ再生回路を備えてい
る。

【０１１５】サンプル回路３０３は、高周波ノイズの除
去されたリード信号からデータとして有効な点の電圧を
サンプリングするようになっている。位相同期回路（Ｖ
ＦＯ回路）３１０は、サンプル回路３０３にサンプリン
グのためのクロック信号を供給するとともにＨＤＡ外記
録再生回路３２１内のデコーダ回路３２６およびデスク
ランブラ回路３２７にもクロック信号を供給するように
なっている。

【０１１６】イコライザ回路３０４は、ローパスフィル
タ１０８とともに（１＋Ｄ）の等化を行い、３つの電圧
値＋１、０および−１（ただし、ノイズによりいずれも
ある電圧の幅を有する）のいずれかの電圧を出力するよ
うになっている。ビタビ検出回路３０５は、イコライザ
回路３０４のノイズを含む出力電圧を＋１、０または−
１のいずれに該当するか弁別するようになっている。

【０１１７】さらに、ＨＤＡ内記録再生回路３１５は、
水晶振動子等を用いた発振回路の周波数を逓倍すること
により書込み用のタイミング信号（ライトクロック）を
生成し、そのタイミング信号をＨＤＡ内記録再生回路３
１５およびＨＤＡ外記録再生回路３２１の各部に出力す
るシンセサイザ回路３１４を備えている。

【０１１８】前記データ転送回路１２２とパラレルデー
タ変換回路１２３との間、パラレルデータ変換回路１２
３とスクランブラ回路３２４およびデスクランブラ回路
３２７との間、スクランブラ回路３２４とエンコーダ回
路３２５との間、デコーダ回路３２６とデスクランブラ
回路３２７との間、エンコーダ回路３２５およびデコー
ダ回路３２６とパラ・シリ／シリ・パラ変換回路３０１
との間は、それぞれデータバスで接続されている。特に
限定しないが、エンコーダ回路３２５およびデコーダ回
路３２６とパラ・シリ／シリ・パラ変換回路３０１との
間のバスは、双方向バスとなっている。

【０１１９】図５に磁気ディスク装置の回路動作につい
て、上位装置からライトコマンドが来た場合を説明す
る。その際、ヘッドはディスク上の目標のトラックに移
動し、位置付けられる。外部データバスを介してＣＰＵ
９より送られてきたライトデータは、ＨＤＡ外記録再生
回路３２１のデータ転送回路１２２内のバッファ部で一
時的に記憶保持された後、例えばシンセサイザ回路３１
４により供給されるクロック信号に同期した所定のタイ
ミングでパラレルデータ変換回路１２３に送られ、例え
ば２ビットないし１バイトのパラレルデータに変換され
る。

【０１２０】そのパラレルデータ変換回路１２３により
変換されたライトデータは、スクランブラ回路３２４に
送られてランダム化された後、エンコーダ回路３２５に
送られて例えば８−９変換されて９ビットのパラレルデ
ータとなる。パラレルデータ変換回路１２３が設けられ
ていない場合には、ライトデータは、データ転送回路１
２２からスクランブラ回路３２４に直接送られ、その後
エンコーダ回路３２５に送られる。

【０１２１】エンコーダ回路３２５により例えば８−９
変換されたパラレルデータは、外部データバスを介して
ＨＤＡ内記録再生回路３１５内のパラ・シリ／シリ・パ
ラ変換回路３０１に送られ、そこでシリアルデータに変
換される。

【０１２２】シリアルデータに変換されたライトデータ
はプリコーダ回路３０２に送られ、そこでライトデータ
に対して、遅延演算子Ｄを用いて１／（１＋Ｄ）で表さ
れる演算が行われた後、ライトコンペンセーション回路
３０６においてライトデータのピークシフトが補正され
る。そして、ライトアンプ１０４において、ヘッド１０
５の記録電流の極性が切り換わってディスクにライトデ
ータが記録される。

【０１２３】なお、その際、ディスクおよびヘッドの選
択信号等により複数枚のディスクおよび複数のヘッドの
中から所定のディスクおよびヘッドが選択されるととも
に、ディスクがモータにより回転され、さらにヘッドが
所定位置に移動される。

【０１２４】つぎに、上位装置からリードコマンドが発
行され、ディスクに記録されたデータを読み出す際の回
路動作について説明する。その際、ヘッドはディスク上
の目標トラックに移動し、位置付けられる。目標のセク
タから所定のタイミングで、記録データに対応した再生
電圧がヘッドにより検知されると、その再生電圧はシリ
アルのリード信号としてプリアンプ１０６により増幅さ
れる。プリアンプ１０６により増幅されたリード信号
は、ＡＧＣ回路１０７に送られ、その利得が自動的に制
御されることによりその振幅が一定にされて、ローパス
フィルタ１０８に送られる。

【０１２５】ローパスフィルタ２０８に送られてきたリ
ード信号は、不要な高周波成分が除去されてサンプル回
路３０３に送られ、位相同期回路（ＶＦＯ回路）３１０
により供給されるクロック信号に基づいてサンプリング
される。それによって、リード信号から、データとして
有効な点の電圧が抜き出される。

【０１２６】サンプル回路でサンプリングされた点の電
圧に対して、イコライザ回路３０４により（１＋Ｄ）の
等価が行われる。それによって、このイコライザ回路３
０４からは、＋１、０および−１の３値のうちの何れか
の電圧が出力される。ただし、それら３値の値は、いず
れもノイズによりある幅を有している。そのノイズによ
る幅を有する電圧信号はビタビ検出回路３０５に送ら
れ、その送られた電圧信号が＋１、０および−１の３値
のうちの何れの電圧に対応しているか弁別される。

【０１２７】ビタビ検出回路３０５により弁別された電
圧信号よりなるリードデータは、パラ・シリ／シリ・パ
ラ変換回路３０１によりパラレルデータに変換され、そ
のパラレルデータは外部バスを介してＨＤＡ外記録再生
回路３２１内のデコーダ回路３２６に送られる。

【０１２８】ＨＤＡ内記録再生回路３１５から送られて
きたパラレルデータは、デコーダ回路３２６において例
えば９−８変換されて８ビットのパラレルデータとな
り、デスクランブラ回路３２７において、ランダム化さ
れたデータから元のデータに戻される。

【０１２９】元のデータに戻されたリードデータは、パ
ラレルデータ変換回路１２３において、例えば１バイト
のパラレルデータに変換され、内部バスを介してデータ
転送回路１２２に送られる。パラレルデータ変換回路１
２３が設けられていない場合には、リードデータがデス
クランブラ回路３２７からデータ転送回路１２２に直接
送られる。データ転送回路１２２に送られたパラレルの
リードデータは、データ転送回路１２２内のバッファ部
で一時的に記憶保持された後、１バイトまたは２バイト
のデータ単位で上位装置であるコンピュータ等のＣＰＵ
９に送られる。

【０１３０】実施の形態３によれば、ＨＤＡ１０内に、
プリコーダ回路３０２、ライトコンペンセーション回路
３０６およびライトアンプ１０４を含むＨＤＡ内記録再
生回路３１５を設けたため、プリコーダ回路３０２およ
びライトコンペンセーション回路３０６を含むライトア
ンプ前段回路とライトアンプ１０４との間のシリアル伝
送経路がＨＤＡ１０内のＦＰＣ４の配線の一部で構成さ
れるので、従来のＨＤＡ外のプリント回路基板上に実装
されたリードチャネルＩＣ内の記録再生回路とＨＤＡ内
のライトアンプとの間のシリアル伝送経路に比べて、本
実施の形態のライトアンプ前段回路とライトアンプ１０
４との間のシリアル伝送経路は著しく短くなり、パルス
の振幅が低下することなく高速でライトデータを転送す
ることができる。

【０１３１】また、実施の形態３によれば、ＨＤＡ外記
録再生回路３２１とＨＤＡ内記録再生回路３１５との間
のライトデータの伝送経路の長い部分を複数ビットのパ
ラレル伝送とし、ライトデータをパラレル伝送するよう
にしたため、パルスの振幅が低下することなく高速でラ
イトデータを転送することができる。

【０１３２】さらに、実施の形態３によれば、ＨＤＡ内
記録再生回路３１５にシンセサイザ回路３１４を設けた
ため、ＨＤＡ内記録再生回路３１５における書込みに必
要なクロック信号の伝送経路が短い配線で構成されるの
で、クロック信号のパルスの振幅が低下することなく高
周波数のクロック信号を用いることができ、書込み動作
をより高速で行うことができる。

【０１３３】さらにまた、実施の形態３によれば、ＨＤ
Ａ内記録再生回路３１５に、プリアンプ１０６、ＡＧＣ
回路１０７、ローパスフィルタ１０８、サンプル回路３
０３、位相同期回路３１０、イコライザ回路３０４およ
びビタビ検出回路３０５を含むデータ再生回路を有して
いるとともに、そのデータ再生回路とＨＤＡ外記録再生
回路３２１との間を複数ビットのパラレル伝送とし、リ
ードデータをパラレル伝送するようにしたため、リード
データも高速で転送することができる。

【０１３４】また、実施の形態３によれば、ライトコン
ペンセーション回路３０６として既に開発済みのシリア
ルデータ用の回路を用いることができるので、上記実施
の形態１同様に、シリアルデータ用のライトコンペンセ
ーション回路を用いることによって、ライトコンペンセ
ーション回路３０６の新たな開発等が不要であり、また
ライトコンペンセーション回路３０６の動作の安定性が
確保され、信頼性が高いとともに、パラレルデータ用の
ライトコンペンセーション回路に比べて回路構成が簡素
であるため、コストがかからない、発熱量が少ない、ラ
イトコンペンセーション回路３０６を有するＩＣチップ
等の小型化がはかれるという利点がある。

【０１３５】なお、ＨＤＡ内記録再生回路３１５は、単
一のＩＣチップに設けられていてもよい。

【０１３６】また、エンコーダ回路３２５およびデコー
ダ回路３２６とパラ・シリ／シリ・パラ変換回路３０１
との間のバスは、双方向バスに限らず、それぞれ片方向
バスであってもよい。

【０１３７】また、スクランブラ回路３２４、エンコー
ダ回路３２５、デスクランブラ回路３２７およびデコー
ダ回路３２６をＨＤＡ外記録再生回路３２１に設ける代
わりに、それらをＨＤＡ内記録再生回路３１５に設けて
もよい。

【０１３８】（実施の形態４）図６には、磁気ディスク
装置のデータ記録および再生に関連した部分の回路構成
の実施の形態４がブロック図として示されている。図６
に示す磁気ディスク装置は、図５に示す実施の形態３と
同様にＰＲＭＬ（パーシャル・ レスポンス・ 最尤検出）
方式の記録再生方式を採用したものであるが、この図６
に示す磁気ディスク装置の回路構成が、図５に示す実施
の形態３の磁気ディスク装置の回路構成と異なるのは、
以下の５点である。

【０１３９】すなわち、第１の点は、データ再生回路
が、ＨＤＡ外記録再生回路４２１に含まれていることで
ある。第２の点は、リードデータが、ＨＤＡ内記録回路
４１５からＨＤＡ外記録再生回路４２１にシリアルのリ
ード信号として転送されるようになっていることであ
る。第３の点は、シリアル・パラレル変換回路４２２
が、ＨＤＡ外記録再生回路４２１に含まれていることで
ある。ここでＨＤＡ内記録回路４１５は内部記録回路と
しての機能を有しており、またＨＤＡ外記録再生回路４
２１は外部記録回路および外部再生回路としての機能を
有している。

【０１４０】第４の点は、パラレル・シリアル変換回路
４０１が、ＨＤＡ内記録回路４１５内に設けられている
ことである。第５の点は、エンコーダ回路３２５とパラ
レル・シリアル変換回路４０１との間の外部データバス
が片方向バス形式になっていることである。なお、上記
第１および実施の形態３と同一の構成については、それ
ぞれ同じ符号を付してその詳細な説明を省略する。

【０１４１】ＨＤＡ外記録再生回路４２１は、データ転
送回路１２２、パラレルデータ変換回路１２３、スクラ
ンブラ回路３２４、エンコーダ回路３２５、ＡＧＣ回路
４０７、ローパスフィルタ（ＬＰＦ）４０８、サンプル
回路４０３、位相同期回路（ＶＦＯ回路）４１０、イコ
ライザ回路４０４、ビタビ検出回路４０５、シリアル・
パラレル変換回路４２２、デコーダ回路３２６およびデ
スクランブラ回路３２７とで構成されている。

【０１４２】ＡＧＣ回路４０７、ローパスフィルタ４０
８、サンプル回路４０３、位相同期回路４１０、イコラ
イザ回路４０４およびビタビ検出回路４０５は、データ
再生回路を構成している。ＡＧＣ回路４０７は、ＨＤＡ
内記録回路４１５のプリアンプ１０６から出力されたリ
ード信号の振幅が一定となるように利得の自動制御を行
う。

【０１４３】ローパスフィルタ（ＬＰＦ）４０８は、利
得制御されたリード信号から不要な高周波ノイズを除去
する。サンプル回路４０３は、高周波ノイズの除去され
たリード信号からデータとして有効な点の電圧をサンプ
リングするようになっている。位相同期回路（ＶＦＯ回
路）４１０は、サンプル回路４０３にサンプリングのた
めのクロック信号を供給するとともにＨＤＡ外記録再生
回路４２１内のデコーダ回路３２６およびデスクランブ
ラ回路３２７にもクロック信号を供給するようになって
いる。

【０１４４】イコライザ回路４０４は、ローパスフィル
タ４０８とともに（１＋Ｄ）の等化を行い、３つの電圧
値＋１、０および−１（ただし、ノイズによりいずれも
ある電圧の幅を有する）のいずれかの電圧を出力するよ
うになっている。ビタビ検出回路４０５は、イコライザ
回路４０４のノイズを含む出力電圧を＋１、０または−
１のいずれに該当するか弁別するようになっている。シ
リアル・パラレル変換回路４２２は、ビタビ検出回路４
０５により弁別された電圧信号よりなるシリアルのリー
ドデータをパラレルデータに変換する。

【０１４５】ＨＤＡ内記録回路４１５は、パラレル・シ
リアル変換回路４０１、プリコーダ回路３０２、ライト
コンペンセーション回路３０６およびライトアンプ１０
４を含むデータ記録回路を備えている。またＨＤＡ内記
録回路４１５は、プリアンプ１０６およびシンセサイザ
回路３１４を備えている。パラレル・シリアル変換回路
４０１は、ＨＤＡ外記録再生回路４２１から送られてき
たパラレルのライトデータをシリアルデータに変換す
る。

【０１４６】前記エンコーダ回路３２５と前記パラレル
・シリアル変換回路４０１との間およびシリアル・パラ
レル変換回路４２２とデコーダ回路３２６との間は、そ
れぞれデータバスで接続されている。

【０１４７】図６に磁気ディスク装置の回路動作につい
て、上位装置からライトコマンドが来た場合を説明す
る。その際、ヘッドはディスク上の目標のトラックに移
動し、位置付けられる。外部データバスを介してＣＰＵ
９より送られてきたライトデータは、ＨＤＡ外記録再生
回路４２１のデータ転送回路１２２内のバッファ部で一
時的に記憶保持された後、パラレルデータ変換回路１２
３により例えば２ビットないし１バイトのパラレルデー
タに変換される。

【０１４８】２ビットないし１バイトに変換されたパラ
レルデータはスクランブラ回路３２４、エンコーダ回路
３２５、外部データバスを介してＨＤＡ内記録回路４１
５内のパラレル・シリアル変換回路４０１に送られ、そ
こでシリアルデータに変換される。パラレルデータ変換
回路１２３が設けられていない場合には、ライトデータ
は、データ転送回路１２２からスクランブラ回路３２４
に直接送られる。

【０１４９】シリアルデータに変換されたライトデータ
はプリコーダ回路３０２、ライトコンペンセーション回
路３０６およびライトアンプ１０４を介してディスクに
記録される。

【０１５０】つぎに、上位装置からリードコマンドが発
行され、ディスクに記録されたデータを読み出す際の回
路動作について説明する。その際、ヘッドはディスク上
の目標トラックに移動し、位置付けられる。目標のセク
タから所定のタイミングで、記録データに対応した再生
電圧がヘッドにより検知されると、その再生電圧はシリ
アルのリード信号としてプリアンプ１０６により増幅さ
れる。

【０１５１】プリアンプ１０６により増幅されたリード
信号は、ＨＤＡ外記録再生回路４２１内のＡＧＣ回路４
０７に送られ、利得の制御によりその振幅が一定にされ
て、ローパスフィルタ４０８に送られる。

【０１５２】ローパスフィルタ４０８に送られてきたリ
ード信号は、不要な高周波成分が除去されてサンプル回
路４０３に送られ、位相同期回路（ＶＦＯ回路）４１０
により供給されるクロック信号に基づいてサンプリング
される。それによって、リード信号から、データとして
有効な点の電圧が抜き出される。

【０１５３】サンプル回路でサンプリングされた点の電
圧に対して、イコライザ回路４０４により（１＋Ｄ）の
等価が行われる。それによって、このイコライザ回路４
０４からは、＋１、０および−１の３値のうちの何れか
の電圧が出力される。ただし、それら３値の値は、いず
れもノイズによりある幅を有している。そのノイズによ
る幅を有する電圧信号はビタビ検出回路４０５に送ら
れ、その送られた電圧信号が＋１、０および−１の３値
のうちの何れの電圧に対応しているか弁別される。

【０１５４】ビタビ検出回路４０５により弁別された電
圧信号よりなるリードデータは、シリアル・パラレル変
換回路４２２によりパラレルデータに変換され、そのパ
ラレルデータは、デコーダ回路３２６、デスクランブラ
回路３２７、パラレルデータ変換回路１２３およびデー
タ転送回路１２２を介してＣＰＵ９に送られる。パラレ
ルデータ変換回路１２３が設けられていない場合には、
リードデータがデスクランブラ回路３２７からデータ転
送回路１２２に直接送られる。

【０１５５】実施の形態４によれば、ＨＤＡ１０のケー
ス内に、プリコーダ回路３０２、ライトコンペンセーシ
ョン回路３０６およびライトアンプ１０４を含むＨＤＡ
内記録回路４１５を設けたため、プリコーダ回路３０２
およびライトコンペンセーション回路３０６を含むライ
トアンプ前段回路とライトアンプ１０４との間のシリア
ル伝送経路がＨＤＡ１０内のＦＰＣ４の配線の一部で構
成されるので、従来のＨＤＡ外のプリント回路基板上に
実装されたリードチャネルＩＣ内の記録再生回路とＨＤ
Ａ内のライトアンプとの間のシリアル伝送経路に比べ
て、本実施の形態のライトアンプ前段回路とライトアン
プ１０４との間のシリアル伝送経路は著しく短くなり、
パルスの振幅が低下することなく高速でライトデータを
転送することができる。なお、ＦＰＣそのものの上では
なく、ＨＤＡ内に小さなプリント基板を設けてＦＰＣに
接続させてもよい。

【０１５６】また、実施の形態４によれば、ＨＤＡ外記
録再生回路４２１とＨＤＡ内記録回路４１５との間のラ
イトデータの伝送経路の長い部分を複数ビットのパラレ
ル伝送とし、ライトデータをパラレル伝送するようにし
たため、パルスの振幅が低下することなく高速でライト
データを転送することができる。

【０１５７】さらに、実施の形態４によれば、ＨＤＡ内
記録回路４１５にシンセサイザ回路３１４を設けたた
め、ＨＤＡ内記録回路４１５における書込みに必要なク
ロック信号の伝送経路が短い配線で構成されるので、ク
ロック信号のパルスの振幅が低下することなく高周波数
のクロック信号を用いることができ、書込み動作をより
高速で行うことができる。

【０１５８】また、実施の形態４によれば、リードデー
タをＨＤＡ内記録回路４１５からＨＤＡ外記録再生回路
４２１にシリアル伝送するようにしているが、ＨＤＡ内
記録回路４１５内のプリアンプ１０６の出力は、ディス
クの磁化反転がピークに対応したアナログ信号であるた
め、パルス信号であるライトデータに比べて伝送に必要
な周波数帯域が狭くても伝送が可能であり、よってデー
タ読出しの高速動作に関して何ら不都合は生じない。

【０１５９】また、実施の形態４によれば、ライトコン
ペンセーション回路３０６として既に開発済みのシリア
ルデータ用の回路を用いることができるので、上記実施
の形態１同様に、シリアルデータ用のライトコンペンセ
ーション回路を用いることによって、ライトコンペンセ
ーション回路３０６の新たな開発等が不要であり、また
ライトコンペンセーション回路３０６の動作の安定性が
確保され、信頼性が高いとともに、パラレルデータ用の
ライトコンペンセーション回路に比べて回路構成が簡素
であるため、コストがかからない、発熱量が少ない、ラ
イトコンペンセーション回路３０６を有するＩＣチップ
等の小型化がはかれるという利点がある。

【０１６０】なお、ＨＤＡ内記録回路４１５は、単一の
ＩＣチップに設けられていてもよい。

【０１６１】また、スクランブラ回路３２４およびエン
コーダ回路３２５をＨＤＡ外記録再生回路４２１に設け
る代わりに、それらをＨＤＡ内記録回路４１５に設けて
もよい。

【０１６２】また、図７に示す変形例のように、ＨＤＡ
内記録回路４１５からプリコーダ回路３０２をなくし、
かつパラレルデータに対応するように構成されたプリコ
ーダ回路４０２をＨＤＡ外記録再生回路４２１内のエン
コーダ回路３２５の後段に配置してもよい。

【０１６３】（実施の形態５）図８には、磁気ディスク
装置のデータ記録および再生に関連した部分の回路構成
の実施の形態５がブロック図として示されている。図８
に示す磁気ディスク装置は、ＰＲＭＬ（パーシャル・ レ
スポンス・ 最尤検出）方式の記録再生方式において、Ｈ
ＤＡ内記録回路５１５内のライトアンプ１０４の前段に
アンプ５１６を設け、そのアンプ５１６により、ＨＤＡ
外記録再生回路５２１から送られてきたシリアルのライ
トデータ（パルス）を増幅してその劣化した立ち上がり
立ち下がり時間を補正して送出するようにしたものであ
る。ここでＨＤＡ内記録回路５１５は内部記録回路とし
ての機能を有しており、またＨＤＡ外記録再生回路５２
１は外部記録回路および外部再生回路としての機能を有
している。なお、上述した何れかの実施の形態と同一の
構成については、同じ符号を付してその詳細な説明を省
略する。

【０１６４】ＨＤＡ外記録再生回路５２１は、データ転
送回路１２２、パラレルデータ変換回路１２３、スクラ
ンブラ回路３２４、エンコーダ回路３２５、パラレル・
シリアル変換回路５０１、プリコーダ回路５０２および
ライトコンペンセーション回路５０３を備えている。

【０１６５】パラレル・シリアル変換回路５０１は、エ
ンコーダ回路３２５により変換されたパラレルのライト
データをシリアルデータに変換する。プリコーダ回路５
０２は、シリアル変換されたライトデータに対して１／
（１＋Ｄ）の演算を予め行うようになっている。ライト
コンペンセーション回路５０３は、ピークシフトを予め
補正するようになっている。

【０１６６】また、ＨＤＡ外記録再生回路５２１は、Ａ
ＧＣ回路４０７、ローパスフィルタ（ＬＰＦ）４０８、
サンプル回路４０３、位相同期回路（ＶＦＯ回路）４１
０、イコライザ回路４０４、ビタビ検出回路４０５、シ
リアル・パラレル変換回路４２２、デコーダ回路３２６
およびデスクランブラ回路３２７とで構成されている。

【０１６７】さらに、ＨＤＡ外記録再生回路５２１は、
水晶振動子等を用いた発振回路の周波数を逓倍すること
により書込み用のタイミング信号（ライトクロック）を
生成し、そのタイミング信号をＨＤＡ外記録再生回路５
２１の各部に出力するシンセサイザ回路５２４を備えて
いる。

【０１６８】ＨＤＡ内記録回路５１５は、アンプ５１
６、ライトアンプ１０４およびプリアンプ１０６を備え
ている。アンプ５１６は、ＨＤＡ外記録再生回路５２１
から送られてきたシリアルのライトデータを増幅してそ
の低下したレベルを再生するようになっている。

【０１６９】ライトコンペンセーション回路５０３内お
よびライトアンプ１０４内のいずれか一方には、ＮＲＺ
Ｉ（Ｎｏ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ Ｉｎｔｅｒ
ｌｅａｖｅ）様式で記録するための図示省略するＦＦ
（Ｆｌｉｐ Ｆｌｏｐ）が設けられている。それによっ
てそのＦＦよりも後段においては、ライトデータの周波
数は１／２になっている。

【０１７０】前記ライトコンペンセーション回路５０３
は、記録周波数が高い時にディスク（媒体）に生じる非
線形記録歪みを予め補償しておくために設けられる回路
であり、書込みタイミングを僅かにずらすようになって
いる。なお、記録歪みが生じない場合には、ライトコン
ペンセーション回路５０３を省略してもよい。

【０１７１】前記データ転送回路１２２とパラレルデー
タ変換回路１２３との間、パラレルデータ変換回路１２
３とスクランブラ回路３２４およびデスクランブラ回路
３２７との間、スクランブラ回路３２４とエンコーダ回
路３２５との間、エンコーダ回路３２５とパラレル・シ
リアル変換回路５０１との間、シリアル・パラレル変換
回路４２２とデコーダ回路３２６との間、デコーダ回路
３２６とデスクランブラ回路３２７との間は、それぞれ
データバスで接続されている。

【０１７２】図８に磁気ディスク装置の回路動作につい
て、上位装置からライトコマンドが来た場合を説明す
る。その際、ヘッドはディスク上の目標のトラックに移
動し位置付けられる。外部データバスを介してＣＰＵ９
より送られてきたライトデータは、ＨＤＡ外記録再生回
路５２１内のデータ転送回路１２２、パラレルデータ変
換回路１２３、スクランブラ回路３２４およびエンコー
ダ回路３２５を介してパラレル・シリアル変換回路５０
１に送られ、そこでシリアルデータに変換される。パラ
レルデータ変換回路１２３が設けられていない場合に
は、ライトデータは、データ転送回路１２２からスクラ
ンブラ回路３２４に直接送られる。

【０１７３】シリアルデータに変換されたライトデータ
はプリコーダ回路５０２に送られ、そこでライトデータ
に対して、遅延演算子Ｄを用いて１／（１＋Ｄ）で表さ
れる演算が行われた後、ライトコンペンセーション回路
５０３においてライトデータのピークシフトが補正され
る。

【０１７４】ピークシフトが補正されたシリアルのライ
トデータは、ＨＤＡ内記録回路５１５内のアンプ５１６
によって、伝送距離の長いシリアル伝送により低下した
レベルが再生される。レベルが再生されたライトデータ
は、ライトアンプ１０４を介してディスクに記録され
る。

【０１７５】つぎに、上位装置からリードコマンドが発
行され、ディスクに記録されたデータを読み出す際の回
路動作について説明する。その際、ヘッドはディスク上
の目標トラックに移動し、位置付けられる。目標のセク
タから所定のタイミングで記録データに対応した再生電
圧がヘッドにより検知されると、その再生電圧はシリア
ルのリード信号としてプリアンプ１０６により増幅され
る。

【０１７６】プリアンプ１０６により増幅されたリード
信号は、ＨＤＡ外記録再生回路５２１内のＡＧＣ回路４
０７に送られ、ローパスフィルタ４０８、サンプル回路
４０３、イコライザ回路４０４、ビタビ検出回路４０
５、シリアル・パラレル変換回路４２２、デコーダ回路
３２６、デスクランブラ回路３２７、パラレルデータ変
換回路１２３およびデータ転送回路１２２を介してＣＰ
Ｕ９に送られる。パラレルデータ変換回路１２３が設け
られていない場合には、リードデータがデスクランブラ
回路３２７からデータ転送回路１２２に直接送られる。

【０１７７】実施の形態５によれば、ＨＤＡ１０内のＨ
ＤＡ内記録回路５１５内にアンプ５１６を設けたため、
そのアンプ５１６により、ＨＤＡ外記録再生回路５２１
とＨＤＡ内記録回路５１５との間の伝送距離の長いシリ
アル伝送により低下したライトデータのレベルが再生さ
れるので、高速でライトデータを転送することができ
る。

【０１７８】さらに、実施の形態５によれば、リードデ
ータをＨＤＡ内記録回路５１５からＨＤＡ外記録再生回
路５２１にシリアル伝送するようにしているが、ＨＤＡ
内記録回路５１５内のプリアンプ１０６の出力は、ディ
スクの磁化反転がピークに対応したアナログ信号である
ため、パルス信号であるライトデータに比べて伝送に必
要な周波数帯域が狭くても伝送が可能であり、よってデ
ータ読出しの高速動作に関して不都合は生じない。

【０１７９】（実施の形態６）図９には、磁気ディスク
装置のデータ記録および再生に関連した部分の回路構成
の実施の形態６がブロック図として示されている。図９
に示す磁気ディスク装置は、ピーク検出方式の記録再生
方式において、ＨＤＡ内記録回路６１５内のライトアン
プ１０４の前段にアンプ６１６を設け、そのアンプ６１
６により、ＨＤＡ外記録再生回路６２１から送られてき
たシリアルのライトデータ（パルス）を増幅してその劣
化した立ち上がり立ち下がり時間を補正して送出するよ
うにしたものである。ここでＨＤＡ内記録回路６１５は
内部記録回路としての機能を有しており、またＨＤＡ外
記録再生回路６２１は外部記録回路および外部再生回路
としての機能を有している。なお、上述した何れかの実
施の形態と同一の構成については、同じ符号を付してそ
の詳細な説明を省略する。

【０１８０】ＨＤＡ外記録再生回路６２１は、データ転
送回路１２２、パラレルデータ変換回路１２３、パラレ
ル・シリアル変換回路６０１、エンコーダ回路６０２お
よびライトコンペンセーション回路６０３を備えてい
る。パラレル・シリアル変換回路６０１は、パラレルデ
ータ変換回路１２３により変換されたライトデータをシ
リアルデータに変換する。

【０１８１】エンコーダ回路６０２は、変換されたシリ
アルのライトデータを１／７コード等の所定形式のコー
ドに符号化するようになっている。ライトコンペンセー
ション回路６０３は、エンコーダ回路６０２から送られ
てきたコードについてピークシフトを予め補正するよう
になっている。

【０１８２】また、ＨＤＡ外記録再生回路６２１は、Ａ
ＧＣ回路２０７、ローパスフィルタ（ＬＰＦ）２０８、
パルス化回路２０９、位相同期回路（ＶＦＯ回路）２１
０、デコーダ回路２１１およびシリアル・パラレル変換
回路２１２を備えている。

【０１８３】さらに、ＨＤＡ外記録再生回路６２１は、
書込み時のタイミング信号となるクロック信号を生成し
てそのクロック信号をＨＤＡ外記録再生回路６２１の各
部に出力するシンセサイザ回路６２４を備えている。

【０１８４】ＨＤＡ内記録回路６１５は、アンプ６１
６、ライトアンプ１０４およびプリアンプ１０６を備え
ている。アンプ６１６は、ＨＤＡ外記録再生回路６２１
から送られてきたシリアルのライトデータ（パルス）を
増幅してその劣化した立ち上がり立ち下がり時間を補正
して送出するようになっている。

【０１８５】ライトコンペンセーション回路６０３内お
よびライトアンプ１０４内のいずれか一方には、ＮＲＺ
Ｉ（Ｎｏ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ Ｉｎｔｅｒ
ｌｅａｖｅ）様式で記録するための図示省略するＦＦ
（Ｆｌｉｐ Ｆｌｏｐ）が設けられている。それによっ
てそのＦＦよりも後段においては、ライトデータの周波
数は１／２になっている。

【０１８６】前記ライトコンペンセーション回路６０３
は、波形干渉によるピークシフトを予め補償しておくた
めに設けられる回路であり、書込みタイミングを僅かに
ずらすようになっている。なお、波形干渉を読出回路で
補償する場合には、ライトコンペンセーション回路６０
３を省略してもよい。

【０１８７】前記データ転送回路１２２とパラレルデー
タ変換回路１２３との間、パラレルデータ変換回路１２
３とパラレル・シリアル変換回路６０１およびシリアル
・パラレル変換回路２１２との間は、それぞれデータバ
スで接続されている。

【０１８８】図９に示す回路構成の磁気ディスク装置に
ついて、その作用を説明する。まず、ディスクにデータ
を書き込む際の動作について説明する。外部データバス
を介してＣＰＵ９より送られてきたライトデータは、Ｈ
ＤＡ外記録再生回路６２１内のデータ転送回路１２２お
よびパラレルデータ変換回路１２３を介してパラレル・
シリアル変換回路６０１に送られ、そこでシリアルデー
タに変換される。パラレルデータ変換回路１２３が設け
られていない場合には、ライトデータは、データ転送回
路１２２からパラレル・シリアル変換回路６０１に直接
送られる。

【０１８９】シリアルデータに変換されたライトデータ
は、エンコーダ回路６０２において例えば１／７コード
に変換された後、ライトコンペンセーション回路６０３
においてライトデータのピークシフトが補正される。

【０１９０】ピークシフトが補正されたシリアルのライ
トデータは、ＨＤＡ内記録回路６１５に送られ、アンプ
６１６によって、伝送経路の途中で劣化した立ち上がり
立ち下がりを再生して送出し、ライトアンプ１０４を介
してディスクに記録される。

【０１９１】つぎに、ディスクに記録されたデータを読
み出す動作について説明する。ディスクおよびヘッドの
選択がなされ、モータによりディスクが回転され、ヘッ
ドが所定位置に移動される。それによって記録データに
対応した再生電圧がヘッドにより検知されると、その再
生電圧はリード信号としてプリアンプ１０６により増幅
される。

【０１９２】その増幅されたリード信号は、シリアルの
状態でＨＤＡ外記録再生回路６２１内のＡＧＣ回路２０
７に送られる。そして、リード信号はＡＧＣ回路２０
７、ローパスフィルタ２０８、パルス化回路２０９、位
相同期回路（ＶＦＯ回路）２１０、デコーダ回路２１
１、シリアル・パラレル変換回路２１２、パラレルデー
タ変換回路１２３およびデータ転送回路１２２を介して
ＣＰＵ９に送られる。

【０１９３】パラレルデータ変換回路１２３が設けられ
ていない場合には、シリアル・パラレル変換回路２１２
からデータ転送回路１２２に、例えば２ビットないし１
バイトのパラレルのリードデータが直接送られる。

【０１９４】実施の形態６によれば、ＨＤＡ１０内のＨ
ＤＡ内記録回路６１５内にアンプ６１６を設けたため、
そのアンプ６１６により、ＨＤＡ外記録再生回路６２１
とＨＤＡ内記録回路６１５との間の伝送距離の長いシリ
アル伝送の場合においてライトデータ劣化の早い段階で
再生されるので、高速でライトデータを転送することが
できる。図８、図９の例において、アンプ５１６，６１
６をＨＤＡ内記録回路とＨＤＡ外記録再生回路の中間に
配置すると、パルスがあまり劣化していなくて、補正が
容易であり、より効率的である。

【０１９５】さらに、実施の形態６によれば、リードデ
ータをＨＤＡ内記録回路６１５からＨＤＡ外記録再生回
路６２１にシリアル伝送するようにしているが、ＨＤＡ
内記録回路６１５内のプリアンプ１０６の出力は、ディ
スクの磁化反転がピークに対応したアナログ信号である
ため、パルス信号であるライトデータに比べて伝送に必
要な周波数帯域が狭くても伝送が可能であり、よってデ
ータ読出しの高速動作に関して不都合は生じない。

【０１９６】以上、本発明を磁気ディスク装置に適用し
た場合について説明したが、本発明は光磁気ディスク装
置等の他のディスク装置にも適用できるのは勿論であ
る。イコライザ回路は、サンプル回路の後段に設けた例
で説明したが、サンプル回路の前段に設けることも可能
であり、ＬＰＦとイコライザ回路を兼ね備えた構成にす
ることも可能である。また、ＰＲＭＬ検出方式には、Ｐ
ＲＭＬ、ＥＰＲＭＬ等各種が存在するが、これらに本発
明を適用しても、同様の効果が得られるのは勿論であ
る。

【０１９７】なお、この実施の形態１〜６においては、
記録／再生兼用のインダクティブ型のヘッドを採用した
例について説明したが、これに限らず、記録用のヘッド
と再生用のヘッドが別々に設けられており、再生側にＭ
Ｒ（マグネット・レジスティブ）型ヘッドを用いた複合
ヘッドを採用してもよい。

【０１９８】

【発明の効果】本発明によれば、ライトアンプとその前
段回路との間のシリアル伝送経路が従来の磁気ディスク
装置におけるライトアンプとその前段回路との間のシリ
アル伝送経路に比べて著しく短くなるとともに、ディス
クアッセンブリ外の外部記録回路とディスクアッセンブ
リ内の内部記録回路との間の伝送経路の長い部分におい
てデータがパラレル伝送されるので、ライトデータのパ
ルスの振幅低下を招くことなく、ライトデータの転送速
度を高速化した記憶装置が得られる。また、アンプをデ
ィスクアッセンブリ内の記録回路とディスクアッセンブ
リ外の記録用の回路の中間に配置させたため、パルスが
あまり劣化せず、補正が容易であり、より効率的な記憶
装置が得られる。このように、磁気ディスク装置のケー
ス内外の回路におけるデータ伝送において、データの信
頼性を維持したままデータ転送の高速化を図ることが可
能となる。

【０１９９】また既に開発済みのシリアルデータ用のラ
イトコンペンセーション回路を用いることによって、ラ
イトコンペンセーション回路の新たな開発等が不要であ
り、本発明に係る記憶装置を迅速に実施することができ
る。また既に実施されているという実績を有するライト
コンペンセーション回路を適用することによって、その
動作の安定性が確保され、ライトコンペンセーション回
路、およびそれを含む内部記録回路、さらには記憶装置
全体の信頼性が高まる。さらにシリアルデータ用のライ
トコンペンセーション回路の構成は、例えば特開平９−
５５０２３号公報に開示されたパラレルデータ用のライ
トコンペンセーション回路（記録タイミング補正回路）
に比べて回路構成が簡素であるため、コストがかからな
い、発熱量が少ない、ライトコンペンセーション回路を
有するＩＣチップ等の小型化がはかれるという利点があ
る。つまり、前述の効果を達成するとともに発熱量が少
ないので、装置の環境変化が抑えられ、記録再生の信頼
性を向上できるＩＣチップの小型化は、装置外形寸法の
小型化を図ることができるものである。

【図面の簡単な説明】

【図１】本発明に係る記憶装置の機械的な構成の一例
を、そのカバーを外し、かつその一部を破断して示す外
観斜視図である。

【図２】本発明に係る記憶装置の回路構成の実施の形態
１を示すブロック図である。

【図３】本発明に係る記憶装置の機械的な構成の他の例
を、そのカバーを外し、かつその一部を破断して示す外
観斜視図である。

【図４】本発明に係る記憶装置の回路構成の実施の形態
２を示すブロック図である。

【図５】本発明に係る記憶装置の回路構成の実施の形態
３を示すブロック図である。

【図６】本発明に係る記憶装置の回路構成の実施の形態
４を示すブロック図である。

【図７】実施の形態４の回路構成の変形例を示すブロッ
ク図である。

【図８】本発明に係る記憶装置の回路構成の実施の形態
５を示すブロック図である。

【図９】本発明に係る記憶装置の回路構成の実施の形態
６を示すブロック図である。

【図１０】従来における記憶装置の構成を示すブロック
図である。

【符号の説明】

１ ディスク装置 ４ フレキシブルプリントサーキットシート ５ 外付けプリント回路基板 １０ ＨＤＡ（ディスクアッセンブリ） １４ キャリッジ １５，２１，２２，２３ 内部記録回路用ＩＣ ５１ 外部記録回路用ＩＣ １０１，４０１，５０１，６０１ パラレル・シリアル
変換回路 １０２，３２５，６０２ エンコーダ回路 １０３，３０６，５０３，６０３ ライトコンペンセー
ション回路 １０４ ライトアンプ １０５ ヘッド １０６ プリアンプ １１１，２１１，３２６ デコーダ回路 １１２，２１２，４２２ シリアル・パラレル変換回路 １１５，３１５ ＨＤＡ内記録再生回路 １２１，２２１，３２１，４２１，５２１，６２１ Ｈ
ＤＡ外記録再生回路 １２４，２２４，３１４，５２４，６２４ シンセサイ
ザ回路 ２１５，４１５，５１５，６１５ ＨＤＡ内記録回路 ３０１ パラ・シリ／シリ・パラ変換回路 ３０２，４０２，５０２ プリコーダ回路 ３０４，４０４ イコライザ回路 ５１６，６１６ アンプ

Claims (12)

【特許請求の範囲】
1. 【請求項１】 ケース内に少なくとも記憶媒体、該記憶
   媒体に対するデータの書込みおよび読出しを行うための
   ヘッド、並びに前記記憶媒体および前記ヘッドを駆動す
   るモータが収納されてなる記憶装置において、 前記ケース外に設けられ、かつパラレルデータよりなる
   ライトデータを出力する外部記録回路と、 前記ケース内に設けられ、かつ前記外部記録回路により
   供給されたパラレルデータよりなるライトデータを受け
   取る内部記録回路と、 を有し、 該内部記録回路は、少なくとも、 受け取ったパラレルデータよりなるライトデータをシリ
   アルデータに変換するパラレル・シリアル変換回路と、 シリアルデータに変換されたライトデータの書込みタイ
   ミングをずらすライトコンペンセーション回路と、 書込タイミングが調整されたシリアルのライトデータに
   基づいて前記ヘッドに供給する記録電流の極性を切り換
   えるライトアンプと、 で構成されてなることを特徴とする記憶装置。
2. 【請求項２】 前記内部記録回路は、さらに、前記パラ
   レル・シリアル変換回路により変換されたシリアルデー
   タを符号化するエンコーダ回路を含んでなることを特徴
   とする請求項１に記載の記憶装置。
3. 【請求項３】 前記ライトコンペンセーション回路は、
   書込みタイミングをずらすことによって、波形干渉によ
   るピークシフトを予め補償する回路であることを特徴と
   する請求項１または２に記載の記憶装置。
4. 【請求項４】 さらに、ケース内に内部再生回路を有す
   るとともに、ケース外に外部再生回路を有し、前記内部
   再生回路は、 前記ヘッドにより検知されたリード信号を増幅するプリ
   アンプと、 前記プリアンプにより増幅されたリード信号を復号化す
   るデコーダ回路と、 復号化されたシリアルデータよりなるリードデータをパ
   ラレルデータに変換して前記外部再生回路に出力するシ
   リアル・パラレル変換回路と、 で、少なくとも構成されてなることを特徴とする請求項
   １〜３のいずれか一つに記載の記憶装置。
5. 【請求項５】 前記内部記録回路は、ＰＲＭＬ検出方式
   で構成するとともに、再生時にリードデータに対して行
   われる等化演算の逆の演算を、前記パラレル・シリアル
   変換回路により変換されたシリアルデータに対して予め
   行うプリコーダ回路を含んでなることを特徴とする請求
   項１に記載の記憶装置。
6. 【請求項６】 前記内部記録回路は、ＰＲＭＬ検出方式
   で構成するとともに、前記ライトコンペンセーション回
   路は、書込みタイミングをずらすことによって、記憶媒
   体に生じる非線形記録歪みを予め補償する回路であるこ
   とを特徴とする請求項１または５に記載の記憶装置。
7. 【請求項７】 前記内部記録回路は、ＰＲＭＬ検出方式
   で構成するとともに、さらに、ケース内に内部再生回路
   を有し、またケース外に外部再生回路を有し、前記内部
   再生回路は、 前記プリアンプにより増幅されたリード信号に対して等
   化演算を行うイコライザ回路と、 等化演算がなされたシリアルデータよりなるリードデー
   タをパラレルデータに変換して前記外部再生回路に出力
   するシリアル・パラレル変換回路と、 で少なくとも構成されてなることを特徴とする請求項
   １、５または６のいずれか一つに記載の記憶装置。
8. 【請求項８】 前記内部記録回路は、さらに、書込み用
   のタイミング信号となるクロック信号を生成するシンセ
   サイザ回路を含んでなることを特徴とする請求項１〜７
   のいずれか一つに記載の記憶装置。
9. 【請求項９】 前記内部記録回路および／または内部再
   生回路を構成する回路の一部または全部が、前記ヘッド
   を保持するキャリッジ上に設けられていることを特徴と
   する請求項１〜８のいずれか一つに記載の記憶装置。
10. 【請求項１０】 前記内部記録回路および／または内部
    再生回路を構成する回路の一部または全部が、前記ヘッ
    ドを保持するキャリッジと前記外部記録回路および／ま
    たは前記外部再生回路との間に接続され、かつ前記ケー
    ス内に設けられたフレキシブルプリント回路基板上に設
    けられていることを特徴とする請求項１〜８のいずれか
    一つに記載の記憶装置。
11. 【請求項１１】 前記内部記録回路および／または内部
    再生回路は、単一の半導体チップで形成されていること
    を特徴とする請求項９または１０のいずれか一つに記載
    の記憶装置。
12. 【請求項１２】 ケース内に少なくとも記憶媒体、該記
    憶媒体に対するデータの書込みおよび読出しを行うため
    のヘッド、並びに前記記憶媒体および前記ヘッドを駆動
    するモータが収納されてなる記憶装置において、 前記ケース外に設けられ、かつパラレルデータよりなる
    ライトデータをシリアルデータに変換して出力する外部
    記録回路と、 前記ケース内に設けられ、かつ前記外部記録回路により
    供給されたシリアルデータよりなるライトデータを受け
    取る内部記録回路と、 を有し、 該内部記録回路は、 受け取ったライトデータパルスの立ち上がり立ち下がり
    を補正する補正回路と、 増幅されたライトデータに基づいて前記ヘッドに供給す
    る記録電流の極性を切り換えるライトアンプと、 で構成されてなることを特徴とする記憶装置。