KR100324550B1

KR100324550B1 - 하드 디스크 드라이브용 시스템 구조

Info

Publication number: KR100324550B1
Application number: KR1019960700123A
Authority: KR
Inventors: 코트 브루너; 래리 후트셀; 제프 레흐; 로버트 메츠
Original assignee: 멕스터 코포레이션
Priority date: 1993-07-08
Filing date: 1994-07-06
Publication date: 2002-10-09
Also published as: EP0708967A1; US5914828A; CN1487517A; CA2165964A1; KR960705315A; WO1995002246A1; US5594600A; AU7217694A; CA2165964C; JPH08512423A; JP2004152480A; EP0708967B1; JP2004152479A; DE69423047D1; DE69423047T2; AU689787B2; CN1130436A; CN1134008C; BR9406887A; JP2004158178A

Abstract

투 타입 PCMCIA규격에 만족하는 이동형 하드 디스크 드라이브를 제공하고 3.3V전력 공급으로 효율적으로 작동할 수 있는 전자 구조.

Description

하드 디스크 드라이브(HDD)용 시스템

발명의 분야

본 발명은 하드 디스크 드라이브용 전차 장치에 관한 것이다.

관련 기술

대부분의 컴퓨터 시스템은 하드 디스크 드라이브 같은 대용량 기억저장 장치를 포함한다. 하드 디스크 드라이브 장치는 많은 량의 2진 정보를 저장할 수 있는 자기 디스크를 포함한다. 자기 디스크는 통상적으로 스핀모터로서 언급되는 전기 모터에 의해 구동되는 허브에 전형적으로 결합되어 있다. 드라이브 장치는 디스크의 자기 범위를 감지하고 자기화 되는 헤드를 갖고 있다. 헤드는 디스크 드라이브의 바닥 판에 부착된 베어링 어셈블리에 대해 회전 할 수 있는 외팔보 작동기 아암의 단부에 통상적으로 위치해 있다. 작동기 아암은 바닥 판에 부착된 자기와 협동하는 코일을 갖고 있다. 코일에 전류를 공급되면 아암에 토크가 발생하고 디스크에 대해 헤드를 구동한다. 코일 및 자기는 보이스 코일 모터 또는 VCM으로 언급된다. 작동기 아암, 모터 및 통상적인 디스크 드라이브 장치의 다른 성분은 상대적으로 작고 깨지기 쉽고, 그러므로 외부에 충격 부하 또는 진동이 가해질 때 해를 입을 수 있다. 이런 이유로, 하드 디스크 드라이브는 나사 또는 다른 고정수단에 의해 컴퓨터의 하우징에 단단히 부착된다.

하드 디스크는 사용자에게 중요한 프로그램 및 다른 정보를 저장한다. 하드디스크는 때때로 그런 정보를 다른 컴퓨터 시스템에 전송하기도 한다. 하드 디스크로부터 정보를 전달하기 위해서는 플로피 디스크에 정보를 담아서 옮기거나 전화선에 그런 정보를 전송한다. 만약 프로그램이 길거나 많은 량의 데이터가 있다면, 그런 방법은 시간이 많이 소모된다. 컴퓨터의 슬롯에 끼울 수 있는 이동형 하드 디스크 드라이브의 연구가 있었다. 드라이브 장치에 해를 입힐 수 있는 성분을 가능한 많이 줄이기 위해, 하우징과 디스크 어셈블리가 아주 튼튼하게 만들어져야 한다. 이 튼튼한 어셈블리는 통상적으로 무겁거나 부피가 커서 운반하거나 저장에 일반적으로 실용적이지 못하다.

개인용 컴퓨터 메모리 카드 국제 기구(PCMCIA)는 컴퓨터 내의 슬롯에 끼울 수 있는 이동용 메모리 카드에 대한 규격을 최근 공포했다. PCMCIA의 표준은 다른 카드 두께에 의해 구분될 수 있는 각각의 형식, 즉 I형, II형, III형을 포함한다. 메모리는 추가 카드로 단지 끼워 넣음으로서 컴퓨터에 부가될 수 있다. 유사하게, 모뎀이나 팩시밀리 카드는 손으로 밀어 넣음으로서 시스템에 더해질 수 있다. 카드의 표준화된 형식은 형태나 시스템에 관계없이 사용자가 한 컴퓨터의 메모리 카드를 다른 컴퓨터에 끼워 넣을 수 있다.

표준화된 PCMCIA 카드는 거의 크레디트 카드 크기이고 컴퓨터 내에 상응하는 연결기와 맞출 수 있는 연결기를 포함한다. 카드의 작은 크기는 운반과 저장이 쉬운 전자 어셈블리를 제공한다. 하드 디스크 드라이브가 쉽게 운반할 수 있고 컴퓨터의 확장 슬롯에 끼워 넣을 수 있게 PCMCIA 형식을 따르는 하드 디스크 드라이브를 갖는 것은 매우 바람직하다. 그런 하드디스크 카드는 딱딱한 표면에 카드를 떨어뜨리거나, 드라이브 장치에 인가될 수 있는 큰 충격 부하를 층분히 견딜 수 있게 단단해야 한다. 그러한 카드의 존재는 사용자가 요즘 플로피 디스크가 사용되는 똑같은 방식으로 메모리를 저장 할 수 있게 한다.

하드 디스크 드라이브 장치는 드라이브 작동을 제어하는 수많은 집적된 회로를 포함한다. 이 회로는 통상적으로 작동기 아암 어셈블리의 변환기에 연결된 판독/기록 채널을 포함한다. 판독/기록 채널은 호스트 컴퓨터에 연결된 인터페이스 제어기에 연결되어 있다. 인터페이스 제어기는 디스크와 호스트 사이에서 전송된 데이터를 저장하기 위하여 버퍼로서 사용된 임의 접근 메모리 장치에 연결될 수 있다.

디스크 드라이브는 트랙에서 트랙(루틴을 찾음)으로 헤드를 움직이고 트랙(서보 루틴)의 중심에 헤드를 유지하기 위한 보이스 코일에 전류를 공급하는 회로를 포함한다. 부가적으로 하드 디스크 드라이브는 통상적으로 모터를 정류하기 위한 회로 및 모터와 디스크가 일정한 속도로 회전하기 위한 회로를 포함한다.

상기 기술된 회로의 작동은 마이크로콘트롤러 제어기에 의해 통상적으로 제어된다. 통상적인 디스크 드라이브는 제어기가 다른 회로와 접속하는 분리 회로를 포함한다. 이 칩을 통상적으로 글룩 로직(glue logic)이라 한다. 스콰이어에 의해 제기된 미국 특허 번호 4,979,056에는 인터페이스 제어기, 판독/기록 채널, 작동기 및 스핀 모터 회로의 작동을 제어하는 마이크로콘트롤러 제어기를 갖는 하드 디스크 구조를 기술하고 있다. 스콰이어 시스템은 데이터와 동일한 트랙의 섹터에 서보 정보를 저장하는 내장된 서보 형식을 이용한다. 각 섹터 중에 프로세서는 드라이브의 스핀 구동 회로 및 보이스 코일을 제공한다. 프로세서는 스핀 모터와 보이스 코일이 호스트 컴퓨터와 디스크 사이에 데이터 전송과 관련되도록 하는 체계를 갖고 있다. 비록 스콰이어형 시스템은 디스크와 호스트사이에 데이터 전송을 효과적으로 하기 위한 시스템에 근거한 제어기를 제공하고, 그러한 시스템은 인쇄 회로 기판에 부착되어야 될 많은 전자 성분을 요구한다.

모어하우스 등에 의해 제기된 미국 특허 번호 4,933,785 및 스데판키에 의해 제기된 미국 특허 5, 025, 335에서, HDA로 통상적으로 언급되는 하드 디스크 드라이브에 부착되는 인쇄 회로 기판을 갖는 통상적인 하드 디스크 드라이브를 기술하고 있다. HDA는 통상적으로 봉인되어 있고 디스크, 작동기 아암, 어셈블리의 스핀 모터를 포함한다. HDA는 드라이브 헤드에 연결되어 있는 전치 증폭기를 포함할 수 있다. 나머지 전자 성분(인터페이스 제어기, 판독/ 기록 채널, 구동기 회로)이 인쇄 회로 기판의 외부에 배치된다. 회로 기판은 HDA의 폭과 전체 길이를 따라서 확장된다. 그러므로, 전체 어셈블리의 두께는 HDA의 두께, 인쇄 회로 기판의 두께 및 전자 성분의 높이에 의해 결정된다.

본 응용과 동일한 출원인에 의해 1992, 11, 13에 출원된 특허 번호 07/975,008에서 직경 1.8인치 디스크를 포함하고 및 PCMCIA 규격의 III형 요구를 충족하는 하드 디스크 드라이브를 기술하고 있다. 모그하우스 및 스테판키 특허와 같이, '008응용은 HDA의 폭 및 길이 양단을 확장하는 인쇄회로 기판을 포함한다. '008응용은 제 III형 PCMCIA 규격을 충족하는 디스크 드라이브가 제공되지 않는 회로 배열을 사용하고 있는 것이 발견되었다. 제 III형 PCMCIA 규격을 충족하는 하드디스크 드라이브의 어셈블리를 제공하는 것이 바람직하다.

PCMCIA 규격을 충족하는 이동형 디스크 드라이브는 휴대용 랩탑 컴퓨터에 사용될 수 있다. 어떤 휴대용 랩탑 컴퓨터는 3.3V의 전력 공급으로 작동되게 설계된다. 통상적인 컴퓨터는 5.0V의 전력 공급으로 작동되게 설계된다. 통상적인 컴퓨터가 3.3V의 전력 공급되는 휘발성 기억 장치에 접근하는 시간이 더 걸린다는 것을 발견하였다. 긴 접근 시간은 기억 장치를 이용하는 어떤 프로세서의 수행이 느려진다. 드라이브의 수행이 떨어짐이 없이 3.3V에서 수행할 수 있는 하드 디스크 드라이브용 전자 장치를 갖는 것이 바람직하다.

본 발명은 제 III형 PCMCIA 규격을 충족하는 디스크 드라이브내에 포함될 수 있는 전자 장치이다. 디스크 드라이브는 디스크를 스핀 하는 하부 측면 스핀 모터를 포함한다. 스핀 모터의 회전은 서보 칩내에 스핀 모터 회로에 의해 제어된다. 디스크는 디스크로부터 정보를 검색하고 저장하는 변환기를 갖는 작동기 아암 어셈블리에 대하여 회전한다. 작동기 아암은 서보 칩내에 있는 작동기 회로에 의해 제어되는 보이스 코일에 의해 스핀 된다.

디스크 드라이브는 드라이브가 호스트 컴퓨터에 끼울 수 있게 하는 외부 하우징과 연결기를 갖고 있다. 변환기는 데이터 관리 칩을 통하여 디스크와 호스트 컴퓨터 사이에 정보를 변환하는 판독/기록 칩에 연결된다. 데이타 관리기, 판독/기록 및 서보 칩이 제어 칩에 의해 모두 제어된다. 드라이브의 전자 성분의 모두가 단일 인쇄 회로 기판에 부착된다. 회로 기판은 하우징의 약 1/3이고 디스크와 연결기 사이에 배치된다. 기판 길이에서 감소는 회로 기판이 디스크의 동일 평면에 놓여지고 그러므로 어셈블리 전체 두께에 부가되지 않는다. 조밀한 어셈블리는 제 III형 PCMCIA 규격을 충족하는 하드 디스크 드라이브를 제공한다. 제어기 칩은 드라이브 작동을 제어하는 코어 프로세서 및 상태 기계를 포함한다. 코어 프로세서는 프로세서가 명령 실행, 복호, 판독 및 병렬로 실행 루틴을 수행할 수 있도록 하는 2중 버스 구조를 갖는 줄어든 명령 세트 칩("RISC")로 언급되어 만들어진다. 본 발명의 프로세서는 선행기술의 하드 디스크 드라이브에 사용된 프로세서보다 더 적은 기억 명령 수행을 요구한다. 기억 명령 수행의 줄어듬은 전체 시스템이 3.3V 전력 공급을 포함하는 시스템에 사용될 수 있게 한다. PCMCIA 규격의 II형을 충족하는 하드 디스크 드라이브를 제공하는 것이 본 발명의 목적이다. 하드 디스크 드라이브 어셈블리의 인쇄 회로 기판의 크기를 줄일 수 있는 전자 장치를 제공하는 것이 또한 본 발명의 목적이다.

3.3V 전력 공급으로 작동할 수 있는 하드 디스크용 전자 장치를 제공하는 것이 또한 본 발명의 목적이다.

본 발명의 목적 및 장점이 아래의 상세한 설명과 부속 도면을 재고한후 당업자에게 더 분명 해질 것이다.

제 1도는 본 발명의 하드 디스크 드라이브의 투시도;

제 2도는 하드 디스크 드라이브의 상부 단면도;

제 3도는 하드 디스크 드라이브의 덮개 바닥도;

제 4도는 작동기 아암 어셈블리의 단면도;

제 5도는 인쇄 회로 기판 및 드라이브 연결기를 나타내는 하드 디스크 드라이브의 단면도;

제 6도는 스핀 모터의 단면도;

제 7도는 인쇄 회로 기판의 바닥면도;

제 8도는 하드 디스크 드라이브의 시스템의 개략도;

제 9도는 시스템의 데이터 관리 칩의 개략도;

제 10도는 시스템의 서보 칩의 개략도;

제 11도는 디스크 섹터의 설명도;

제 12도는 시스템의 제어 칩의 개략도;

제 13도는 시스템의 R/W칩의 개략도;

제 14a도 내지 제 14g도는 디스크 드라이브 작동의 흐름도;

본 발명의 상세한 설명

제 1도의 참조 번호에 의해 더 상세히 도면에 언급으로 본 발명의 하드 디스크 드라이브(10)를 나타낸다. 디스크 드라이브(10)는 호스트 컴퓨터(도시되지 않았음) 끼울 수 있는 카드로서 만들어진다. 유닛(10)은 하우징(12) 및 연결기(14)를 포함한다. 바람직한 실시예에서, 하우징은 치수 85.6 x 54.0 x 5.0 mm를 갖는다. 치수는 II형 전자 카드에 대한 개인용 컴퓨터 메모리 카드 국제 기구(PCMCIA)에 제기된 규격에 따른다. PCMCIA는 표준 전자 카드에 대한 다른 요구 및 치수가 나타난 규격을 공포했던 단체이다. PCMCIA 규격을 따르는 각각의 컴퓨터는 표준화된 카드를 수용할 수 있는 슬롯을 포함한다. 그러한 표준으로 모델이나 시스템에 상관없이한 컴퓨터의 전자 카드는 다른 컴퓨터에 쉽게 끼울 수 있다. PCMCIA의 표준화 자료는 캘리포니아 94086 서니벨, 이스트 두안네 애브뉴, 1030 지에 있는 개인용 컴퓨터 메모리 카드 국제 기구에서 우편으로 얻을 수 있다.

PCMCIA의 표준은 각각 다양한 두께를 갖는 3가지 형태의 카드를 포함한다. I형 카드는 약 3.3mm 두께, II형 카드는 약 5.0mm 두께, III형 카드는 약 10.5mm두께이다. 컴퓨터는 II형 카드를 충분히 수용할 수 있는 넓은 다수의 인접 슬롯을 갖고 있다. III형 카드가 2개의 슬롯을 차지하는 반면, I형과 II형은 단일 슬롯을 차지한다. 각각의 컴퓨터 슬롯은 컴퓨터 시스템에 상호 연결을 제공하기 위해 마더기판에 통상적으로 부착되는 68핀 연결기를 포함한다. 메모리 및 논리 카드를 위해 설립된 PCMCIA의 표준은 내장 모뎀 및 팩시밀리 기판을 포함한다. 본 발명은 PCMCIA의 II형 카드형에 따르는 하드 디스크 드라이브 장치를 제공한다.

바람직한 실시예에서, 카드 어셈블리(10)의 연결기(14)는 컴퓨터에 배치된 68핀 연결기의 맞출 수 있는 68핀을 갖고 있다. 연결기(14)는 컴퓨터 연결기에 배치된 핀(도시되지 않았음)과 맞출 수 있는 다수의 소켓(16)을 갖는 유전체 물질로 만들어진다. 연결기는 전력, 접지 및 데이터로 표시된 어떤 핀을 갖는다. PCMCIA의 규격에 의해 요구된 바로는, 접지로 표시된 소켓은 전력으로 표시된 소켓보다 길고, 전력으로 표시된 소켓은 데이터로 표시된 소켓보다 길다. 그런 배열은 카드 내에 전력의 동요 또는 전압 스파크가 생기지 않고 작동되는 "라이브" 시스템에 카드가 끼워질 수 있다.

제 2도 내지 7도에서, 하드 디스크 드라이브는 스핀 모터(20)에 의해 스핀되는 디스크(18)를 포함한다. 디스크(18)는 선행 기술에서 언급된 자기 코팅으로 덮어진 금속, 유리, 세라믹, 또는 혼합물 기판으로 만들어진다. 제6도에 나타난 바와 같이, 스핀 모터(20)는 한 쌍의 원뿔형 베어링(26)에 의해 축 자기(24)에 연결된 허브(22)를 포함한다. 허브(22)는 허브(22)의 내부 표면에 부착된 자기(32)와 협동하는 고정자(28) 및 다수의 코일(30)로 구성되어 있다. 코일(30)에 전류가 흐르면 자기(32)를 통하여 흐르는 자속을 만들고 허브(22) 및 자기(18)의 스핀을 일으킨다. 허브(22)는 원뿔형 베어링(26)의 가늘어진 표면(36)에 상응하는 측면을 따라서 한 쌍의 가늘어진 내부 표면(34)을 갖는다. 가늘어진 표면(36) 및 베어링(26)사이는 2개의 부재(22, 26)사이에 상대적으로 마찰 없이 회전하는 얇은 액체 층이다. 원뿔형 베어링(26)사이는 베어링 액체를 저장하기 위한 저장소를 제공하는 공간(38)이다. 베어링 액체는 축 자기(24)의 자속에 의해 허브(22) 및 베어링(26)사이에 유지되는 아마도 철분 성분의 윤활유이다. 원뿔형 베어링(26)은 손바닥 크기의 컴퓨터 및 디스크 드라이브에 인가될 수 있는 충격 크기를 견딜 수 있는 저측면 스핀 모터(20)를 제공한다.

디스크(18)는 디스크 클램프(42)에 의해 허브 어깨(40)에 대해 클램프된다. 디스크 클램프(42)는 모터(20)에 초음파로 녹는 열가소성 물질로 만들어진다. 다수의 홈(44)에 흐르는 열가소성 물질은 허브(22)에 배치된다. 홈(44)의 프라스틱은 Z축에 디스크(18)의 움직임을 막는다. 클램프(42)의 부분이 디스크(18)의 내부 직경과 디스크 (18)의 측면 움직임을 막기 위한 허브(22) 사이의 공간에 흐른다.

고정된 축(24)은 한 쌍의 뚜껑(45, 46)에 의해 지지된다. 바닥 뚜껑(45)은부착층(50)에 의해 베이스 판(48)에 부착된다. 바람직한 실시예에서, 부착층은 3M에서 판매되는 AF46으로 호칭되는 물질이다. 박막(50)은 뚜껑(45)에 하부 원통형 베어링(26)을 부착하기 위해 사용된다. 상부 뚜껑(46)은 고정된 방추(24)에 부착된다. 바람직한 실시예에서, 뚜껑(46) 및 덮개(52)는 덮개(52)에 부착된 점성 및 탄성을 지닌 필름 물질(54)에 의해 함께 결합된다. 점성 및 탄성을 지닌 필름 물질(54)은 베이스 판(48) 및 덮개(52)사이의 공간과 모터(20)의 높이 사이의 오차를 보상한다. 점성 및 탄성을 지닌 물질(54)은 모터(20)에 인가된 충격과 진동 부하를 완충한다.

제 2도에 나타난 바와 같이, 디스크(18)는 통상적 헤드로서 언급된 한 쌍의 변환기(58)를 갖는 작동기 아암 어셈블리(56)에 대하여 회전한다. 변환기(58)는 디스크(18)의 인접한 부분의 자기 범위를 감지하고 자기화 할수 있는 코일을 포함한다. 각각의 헤드(58)는 작동기 아암(62)에 부착되는 플렉스빔(flexbeam)(60)에 의해 지지된다. 바람직한 실시예에서, 플렉스빔(60)은 탄력성 있는 유전체 물질(도시되지 않았음)에 분리되는 하나 또는 그 이상의 전도성 판(도시되지 않았음)로부터 제조된다. 금속판은 변환기(58)에 보내지는 신호로부터 전도성 통로를 제공할 지 모른다. 헤드(58)는 디스크표면과 변환기 사이에 공기 베어링을 만들기 위한 디스크(18)의 스핀에 의해 만들어지는 공기 흐름과 협동하는 슬라이드를 포함한다. 공기 베어링은 디스크(18)의 표면의 헤드(58)를 들어올린다. 플레스빔은 헤드가 공기 베어링에 디스크 표면으로 분리되게 충분히 유연하게 만들어지고 디스크(18)를 들어올리고 모터(20)를 구동한다. 헤드(58)는 수평 또는 수직 기록을 제공하기 위하여 만들어질 수 있다.

플렉스빔(60)은 부착 층에 의해 작동기 아암(62)의 슬롯 안에 삽입된다. 바람직한 실시예에서, 부착층은 프리머, 열, 자외선에 의해 경화될 수 있다. 작동기 아암(62)은 가볍고 강한 실리콘 탄화물로 만들어진다. 작동기 아암(62)은 베어링 어셈블리(66)에 대해 회전한다. 제 4도에 나타난 바와 같이, 베어링 어셈블리(66)는 베이스 판(48)로부터 확장되는 베어링 블록(68)을 포함한다. 제 2도에서, 작동기 아암(62)은 블록(68)에 있는 V형태의 슬롯(72)에 확장되는 삼각형 모양의 롤러 베어링(70)을 갖는다.

로울러 베어링(70)은 C형 스프링 클립(74)에 의해 블록(68)과 접촉하여 프레스 된다. 롤러 베어링(70)의 정점은 작동기 아암(62)이 베어링 어셈블리(66)주위에서 회전될 때 베어링 롤러가 블록(68)에 비례하도록 슬롯(72)의 정점에 맞물린다. 본 발명의 롤러 베어링은 마찰이 상대적으로 작으며 수동 고정 디스크 드라이브에 공급된 전형적인 충격 로드에 견딜 수 있는 하부 측면 베어링 장치를 제공한다.

작동기 아암(62)의 단부에는 한 쌍의 고정 코일(78)사이에 위치한 자석(76)이 존재한다. 자석은 북(N) 및 남(S)극을 가져서, 전류가 한 방향으로 코일을 통해 흐를 때 북극은 코일에 수직한 힘에 영향을 받으며 전류가 반대 방향으로 흐를 때 남극은 동일 방향의 힘에 영향을 받는다. 보통, 보이스 코일 모터(voice coil motor) 또는 VCM(80)로서 언급된 자석 및 코일은 작동기 아암(62)을 회전시키며 디스크(18)에 따라 헤드(58)를 이동시킨다. 제 4도에 도시된 것처럼, 코일(78)은 자속에 대한 리턴 경로를 제공하는 강자성 물질로 이루어진 C형 차폐판(82)에 장착되며 보이스 코일(80)의 영역에서 플럭스를 유지시킨다.

제 2도 및 5도에 도시된 것처럼, 접속기(14)는 하우징(12)의 한 단부에 위치하며 베이스판(14) 및 커버(52)에서 톱니 모양 표면(84)에 의해 포착된다. 톱니 모양 표면(84)은 접속기(14)가 하우징(12)에 따라 임의의 방향으로 이동하는 것을 막는다. 접속기 소켓(16)은 각각 인쇄회로기판(90)(PCB)상에서 전도 표면(22) 패드(88)에 납땜된 테일(86)을 가진다. 제 5도에 도시된 것처럼, 인쇄회로기판(90)은 베이스판(48)에 의해 지지되며 디스크 드라이브 어셈블리(10)를 동작하기 위해 요구된 모든 전기 소자를 포함한다.

제 7도에 도시된 것처럼, 제어기 칩(92), 판독/기록 채널칩(94) 및 서보 칩(96)은 인쇄회로기판(90)상에 장착된다. 각각의 칩은 공지된 종래 기술로 기판(90)에 납땜된 집적회로 패키지 내에 장착된다. 제 2도에 도시된 것처럼, 회로기판(90)의 대향 측면은 데이터 관리칩(98), 전치 증폭기 칩(100) 및 읽기 전용 메모리(ROM) 칩(102)을 포함한다. 기판(90)은 또한 드라이브 어셈블리의 전기 시스템을 완성하기 위해서 저항(104) 및 커패시터(106)와 같은 수동 소자를 포함한다. 기판(90)은 디스크(18) 및 접속기(14) 사이에 위치한다. 제 5도에 도시된 것처럼, 인쇄회로기판(90)은 디스크(18)와 평행한 평면에 위치한다. 평면 내에 디스크(18)와 기판(90)을 위치시키는 것은 디스크 드라이브 어셈블리의 전체 두께를 감소시킨다.

제 2도에 도시된 것처럼, 인쇄회로기판(90)은 가요성 회로기판(108)에 의해 작동기 아암 어셈블리(56)에 접속된다. 가요성 회로기판(108)은 전형적으로 상표 KAPTON로 시판되는 폴리이미드 시트로 이루어지며, 이것은 회로를 통해 확장하는전도 추적을 캡슐화한다. 가요성 회로(108)의 한 단부는 플렉스빔(60)으로 납땜되거나 또는 결합되는 접촉 패드를 가진다. 제 5도에 도시된 것처럼, 회로(108)의 대향 단부는 커버판(52)상에 위치하는 클램프 다운 스트립(116)에 의해 인쇄회로기판(90)상의 대응 패드와 접촉하는 접촉 패드를 가진다. 클램프 다운 스트립(116)은 커버판(52)이 베이스판(48)에 부착될 때 가요성 회로(108)의 접촉 패드(108)에 압력을 가한다. 클램프 다운 스트립(116)은 두 개의 부재를 납땜하지 않고 인쇄회로기판(90)에 가요성 회로(108)를 접속/분리하는 수단을 제공한다. 제 2도에 도시된 것처럼, 디스크 드라이브 어셈블리는 보이스 코일(80) 및 스핀 모터(20)의 권선(30)에 인쇄회로기판(90)을 접속하는 가요성 회로(118, 120)를 포함한다. 가요성 회로(118, 120)는 클램프 다운 스트립(116)에 의해 회로기판(90)상의 대응 패드와 접촉하는 접촉 패드를 가진다.

제 3 및 4도에 도시된 것처럼, 베이스판(48)에서 대응 표면(124)에 대향하여 압박되는 탄성 중합체 스캘(122)를 커버(52)상에 장착된다. 탄성 중합체(122)는 보통 HDA(126)로서 언급된 영역에서 디스크(18), 스핀 모터(20) 및 작동기 아암 어셈블리(56)를 밀봉한다. 커버판(52)은 클램프(128)에 의해 베이스판(48)에 부착된다. 클램프(128)는 판(48, 52)에서 대응 슬롯(132)으로 뻗는 다수의 스프링 태브(130)를 가진다. 클램프(128)는 디스크 드라이브 어셈블리(10)의 모서리에 가해지는 외부 충격 및 진동을 흡수하기는 탄성 중합체 스트립(134)을 가질 수 있다. 디스크 드라이브(10)는 전형적으로 카드의 모서리가 컴퓨터 하우징에 의해 지지되도록 호스트 컴퓨터로 적재된다. 따라서, 컴퓨터에 가해진 임의의 충격 또는 진동로드는전형적으로 드라이브의 모서리를 통해 디스크 드라이브에 전달된다. 탄성 중합체 스트립(134)은 드라이브 동작의 손상 또는 방해를 막기 위해 이들 로드를 감쇄시킨다. 클램프는 나사 또는 다른 잠금 수단을 사용하지 않고 베이스 판(48)을 커버(52)에 부착하기 위한 수단을 제공한다. 나사 패스너는 어셈블리의 전체 높이를 감소시킨다. 제 2 및 3도에 도시된 것처럼, 커버(52)는 두 개의 부재(48, 52)를 정렬시키기 위해 베이스 판(48)에서 대응 그로브(138)로 삽입되는 직사각형 핀(136)을 가진다.

베이스판(48)은 HDA(126)의 외부에 위치한 브리이더 필터(142)를 포함하는 필터 챔버(140)를 가진다. 베이스 판(48)은 HDA(126) 및 챔버(140)사이에 액체가 흐를 수 있는 슬롯(144)을 가진다. HDA(126)내의 공기 압력이 드라이브(10) 외부의 주위 공기보다 낮을 때, 차이 압력은 커버(52) 및 베이스판(48)의 인터페이스를 통해 HDA 영역(126) 및 베이스(48)로 클램프(128)이상 공기를 분출할 것이다. 이 HDA영역(126)은 HDA와 유체 통신하는 필터 챔버(140)와 유체 통신한다. 펌프된 공기는 필터 챔버(140)를 통해 HDA(126)로 흐른다. 공기의 탄화수소, 산가스 및 다른 불순물은 브리이더 필터(142)에 의해 포착된다. 브리이더 필터는 습기 제어 소자를 가진다.

디스크 드라이브 어셈블리(10)는 또한 HDA내의 불순물을 제거하는 재순환 필터(146)를 가진다. 재순환 필터(146)는 벽(146)에 의해 HDA로부터 분리된 챔버(147)의 중앙에 위치한다. 필터(148)는 하부 챔버(147)로부터 상부 챔버(150)를 분리한다. 디스크(18)의 스핀은 필터(146)를 통해 상부 챔버(152),하부챔버(147) 및 디스크(18)의 HDA영역(126)의 후면으로 공기를 흐르게 한다. 디스크 드라이브는 탄화수소, 산 가스 및 물을 흡수하는 물질로 이루어진다.

제 8도는 경화 드라이브 어셈블리(10)의 개략적인 시스템 구조를 도시한다. 시스템은 디스크 드라이브의 동작을 제어한다. 데이터는 디스크의 직경 중심에 위치한 고리형 트랙을 따라 자기 디스크(12)상에 저장된다. 바람직한 실시예에 있어서, 디스크는 1.8인치 직경이다. 비록 1.8인치 디스크가 기술될 지라도, 본 발명은 1.3", 2.5", 3.5" 등과 같은 다른 직경을 가진 디스크가 사용될 수 있다. 1.8" 디스크에서, 시스템은 전형적으로 디스크 표면당 130 트랙상에 데이터를 저장한다. 각각의 트랙은 다수의 서보 단면을 포함한다. 각각의 섹터는 768 byte 데이터까지 저장할 수 있다. 전체 어셈블리는 130Mbyte 데이터까지 저장할 수 있다.

제 8도에 도시된 것처럼, 시스템(10)은 데이터 관리 칩(98), 제어기 칩(92), 서보 칩(96) 및 판독/기록("R/W") 칩(94)를 포함한다. 시스템은 제어기(92)에 접속된 읽기 전용 메모리("ROM") 장치(102) 및 헤드(58) 및 R/W 칩(94)에 접속된 전치 증폭 회로("pre-amp")를 가진다. 제어기(92)는 직렬 라인(204, 206)을 통해 서보(96) 및 R/W(94) 칩에 각각 접속된다. 제어기(92)는 어드레스/데이타 버스(208)에 의해 데이터 관리자(98) 및 명령 버스(210)에 의해 ROM(202)에 접속된다. 데이터 관리자(98)는 어드레스/데이타 버스(214)에 의해 호스트(212) 및 데이터 버스(216)에 의해 R/W 칩(94)에 접속된다. R/W 칩(94)은 서보 라인(220)을 통해 R/W 칩(94)에 접속된다. 서보 칩(96)은 라인(222, 224)을 통해 보이스 코일(80) 및 스핀 모터(20)에 접속된다. 전치 증폭기 칩(100)은 라인(226)을 통해 헤드(58)에접속된다. 제어기(92)는 원래 데이타 라인(228)에 의해 R/W 칩(94)에 접속된다. 직렬 라인 및 어드레스/데이타 버스는 각각의 칩사이에 정보를 전달하기 위해 필요한 제어신호 라인을 포함한다. 비록 한계 라인이 이 명세서를 통해 사용될 지라도, 한계 라인은 다중 라인을 포함할 것이다.

제 9도에 도시된 것처럼, 데이터 관리자(98)는 호스트 인터페이스 제어기 회로(230)에 의해 호스트(212)에 접속된다. 인터페이스 제어기(230)는 호스트 프로토콜에 따라 리턴 핸드셰이크(handshake) 등을 제공함으로서 호스트(212)를 인터페이스하는 하드웨어를 포함한다. 바람직한 실시예에 있어서, 인터페이스 제어기(230)는 PCMCIA 프로토콜을 컴파일한다. 인터페이스 제어기(230)는 데이터 버스(234)를 통해 임의 접근 메모리(램) 장치(232)에 접속된다. 램(232)은 호스트(212) 및 디스크(18)사이에 전송된 데이터를 저장하기 위해 데이터 버퍼를 제공한다. 바람직한 실시예에 있어서, 램은 4.0 Kbyte 데이터까지 저장할 수 있다. 메모리의 3.5Kbyte가 호스트와 디스크사이에 전송될 데이터를 저장하기 위하여 할당된다. 나머지 0.5 Kbyte의 메모리는 임의의 소정 디스크 드라이브 특성이 저장되는 스크래치 패드를 제공한다. 각각의 디스크 드라이브가 어셈블리될 때, 드라이브 유닛의 다양한 특성은 디스크 상에서 결정되어 저장된다. 디스크 드라이브에 전력이 공급될 때, 제어기는 초기화 루틴을 실행한다. 루틴의 일부분은 디스크로부터 드라이브 특성을 검색하여 램의 스크래치 패드 부분에 저장한다.

램(232)의 관리는 어드레스 버스(236)를 통해 메모리 장치(232)에 어드레스를 제공하여 라인(240)을 통해 인에이블 제어 신호를 제공하는 메모리 제어기회로(236)에 의해 제어된다. 메모리 제어기 회로(236)는 라인(242)을 통해 인터페이스 제어기 회로로부터의 엑세스 요구를 수신한다. 제어기 회로(236)는 또한 라인(246)을 통해 디스크 제어기 회로(244)로부터의 엑세스 요구를 수신한다. 디스크 제어기 회로(244)는 디스크 관리자 칩(98) 및 R/W 칩(94)사이에 인터페이스를 제공한다. 디스크 제어기 회로(244)는 읽기 및 쓰기 게이트 라인(250, 252)을 통해 R/W 칩(94)을 중계되는 인터페이스 회로(236)으로부터 라인(248)를 통해 판독/기록 제어 신호를 수신한다. 인터페이스, 메모리 및 디스크 제어기 회로는 또한 라인(254, 256, 258)을 통해 제어기 칩(92)에 접속된다.

메모리 제어기(236)는 램(232) 및 인터페이스 제어기 회로(230)사이, 램 (232) 및 인터페이스 제어기 회로(244)사이, 및 제어기 칩(92) 및 데이터관리자 칩(98)사이의 저장 및 검색을 제어한다. 램(232) 및 제어기 칩(92)은 전용 데이터 버스(208)에 의해 함께 접속된다. 제어기 칩은 램(232)에 액세스를 원할 때 어드레스 및 데이터 관리자 칩 선택(DMCS) 제어 신호(256)를 공급한다.

디스크(18)상에 데이터를 기록하기 위해서, 호스트(212)는 인터페이스 제어기 회로(230)에 의해 수신된 쓰기 요구를 초기에 제공하며, 인터페이스 제어기 회로는 요구한 핸드셰이크 시퀀스를 실행한다. 인터페이스 제어기 회로(230)는 호스트에서 메모리 버퍼(232)로 논리 어드레스를 저장하기 위해서 메모리 제어기 회로(236)에 엑세스 요구를 발생시킨다. 메모리 제어기회로(236)는 메모리 매핑 계획에 따라 버퍼(232)에 데이터를 저장한다. 인터페이스 제어기 회로(230)는 제어기 칩(92)에 전송되는 호스트 인터럽트(HOSTINT)를 발생시킨다.

HOSTINT 신호를 인식한 다음, 제어기 칩(92)은 호스트(212)에 제공된 논리 어드레스를 읽기 위해서 램(232)에 엑세스를 요구할 것이다. 제어기 칩(92)은 논리 어드레스를 물리적인 디스크 어드레스로 변환한다. 그때, 제어기 칩은 디스크(18)상의 적당한 위치에 헤드(58)를 위치시키기 위해 탐색(seek) 루틴을 개시한다. 보이스 코일(80)이 원하는 디스크 섹터로 변환기(58)를 이동시킬 때, 제어기 칩(92)은 데이터 관리자(98)에 Z 섹터 신호(258)를 제공한다. Z 섹터 신호를 수신할 때, 디스크 제어기 회로(244)는 메모리 제어기 회로(236)에 데이터 액세스 요구를 제공한다. 메모리 제어기 회로(236)는 버스(216)를 통해 램(232)의 대응 내용을 위치시킴으로서 디스크(18)에서 쓰기 요구를 개시한다.

데이터를 읽기 위해서, 호스트(212)는 인터페이스 제어기 회로(230)에 의해 수신된 읽기 요구를 제공한다. 요구된 논리 어드레스는 버퍼(232)에 저장된다. HOSTINT 신호가 발생되어 논리 어드레스는 제어기 칩(92)에 의해 검색된다. 제어기 칩(92)은 물리적인 어드레스를 디스크상의 실제 섹터로 변환한 다음 작동기 아암을 이동시키기 위해 탐색 루틴을 개시한다. 따라서, 변환기가 적당한 디스크 위치 위에 있을 때, 제어기 칩(92)은 Z섹터 신호를 데이터 관리자(98)에 전송한다. 그때, 디스크 제어기 회로(244)는 램(232)을 인에이블 하는 메모리 제어기 회로(236)에 메모리 엑세스 요구를 발생시킨다. 그때, 데이터는 디스크 제어기 회로(244)를 통해 R/W 칩(94)에서 버퍼(232)로 전송된다. 그때, 메모리 제어기 회로(236)는 인터페이스 제어기 회로(230)를 통해 램(232)에서 호스트(212)로 데이터를 전송한다.

제 10도에 도시된 것처럼, 서보 칩(96)은 보이스 코일(80) 및 스핀 모터(20)를 각각 구동시키기 위해 보이스 코일 제어회로(270) 및 스핀 제어회로(272)를 포함한다. 서보 칩(96)은 쌍방향 16비트 동기 시리얼 포트(274)에 의해 제어기 칩(92)에 접속된다. 시리얼 포트(274)는 라인(278)에 의해 디지털 아날로그 변환기(DAC)(276)에 접속된다. DAC(276)는 스핀 모터 DAC 포트(280), 보이스 코일 DAC 포트(282) 및 아날로그 디지털 (Ad) DAC 포트(284)를 포함한다.

보이스 코일부(282)는 라인 (288-292)상의 보이스 제어 회로에 3신호 Vvcmoffset, Vvcmtrack 및 Vcm게인 영역을 제공한다. 3신호는 합산회로(294)내에서 합산된다. Vvcmoffset 신호는 보이스 코일(80)에 바이어스 전압을 제공한다. Vvcmtrack신호는 제 2 전압 신호를 제공하며, 보이스 코일(80)의 구동 신호를 더 정확히 제어하기 위해 바이어스 신호를 변화시킨다. VCm게인 영역 신호는 바이어스 신호의 더 높은 분해능을 제공하는 또다른 제 2신호이며 서보루틴의 구동중에 전형적으로 이용된다. Vcm신호의 진폭은 제어기 칩(92)에 의해 양방향으로 직렬포트(274)를 통해 보이스 코일 포트(280)에 제공되는 8비트 데이타 스트림으로 결정된다. 데이타 명령은 직렬포트에 의해 디코드 되는 7비트 어드레스 및 판독/기록 비트로 이루어진다. 데이타는 7비트 어드레스의 내용에 따라 적절한 DAC포트에 지향된다.

합산회로(294)는 구동기회로(298)를 바이어스하는 연산 증폭기(296)에 신호를 제공한다. 구동기 회로(298)는 핀 VcmP(300) 및 VcmN(302)을 통해 보이스 코일의 코일(78)에 접속된다. 또한 보이스 코일 제어회로(270)는 보이스 코일 (80)에 공급된 전류의 직류 제어를 제공하기 위해 연산 증폭기(296)에 궤환되는 전류센서(304)를 포함한다. 스핀 모터 포트(280)는 라인(306-310)을 통해 스핀 모터 제어회로(272)에 신호 Vspnoffset, Vspntrack 및 Vspn게인 영역을 제공한다. 신호는 보이스 코일회로(270)와 동일한 합산회로(312), OP앰프(314), 구동기회로(316) 및 전류센서 (318)를 필수적으로 포함하는 스핀 모터회로에 의해 수신된다. 합산회로는 상술한 바와 같이 Vspin( )신호를 합산한다. 보이스 코일 신호처럼, 오프셋 신호는 바이어스전압을 제공하고 다른 신호는 바이어스 전압의 조정을 제공한다. 구동기(316)는 Vcomm라인(328)에서 제어기 칩 (92)에 의해 제공된 통신 어드밴스 신호를 수신한 후에, 출력라인 (A, B, C)의 구동기의 적절한 결합을 순차적으로 수행하는 스핀들 제어로직(326)에 의해 제어된다. 각 시간에 통신 어드밴스 신호 Vcomm신호가 제공되고 제어로직(326)이 정확한 구동기를 순차적으로 수행함으로써, 전류는 라인(A, B 또는 C)의 적절한 결합으로 스핀 모터에 제공된다.

스핀 모터제어회로(272)는 라인 (332)상에서 라인 (A, B 및 C)및 모터의 중앙 탭(CT)에 접속된 백 emf 센서 (330)를 구비한다. 센서 (330)는 센서 백 emf신호를 기준전압과 신호를 비교하는 비교기(92)에 제공한다. 비교기(334)는 라인 (336)상에서 Vphase 신호를 제어기 칩(92)에 제공한다. 제어기 칩(92)은 Vcomm라인 (328)을 통해 스핀 모터(20)를 통신하기 위해 Vphase신호를 이용한다. 바람직한 실시예에서, 구동기회로(316)는 모터에 제공되는 전류레벨을 증가시키기 위해 추가적인 구동기에 접속될 수 있는 추가라인 SpnGa, SpnGb 및 SpnGc를 구비한다. 이 특징은 서보칩(96)이 비교적 높은 회전토크를 요구하는 추가적인 디스크를 기지는 디스크 드라이브에 이용 되게 한다.

서보칩(96)은 여러 입력 신호를 수신하는 아날로그 멀티플렉서(338)를 갖는다. 신호는 DAC 변환기(276)의 디지털/아날로그회로를 이용하는 아날로그/디지털(ADC) 변환기(340)에 멀티플렉스된다. ADC는 직렬 8비트 데이타 스트링을 발생하는 비교기(342) 및 직렬 접근 레지스터(SAR; 344)를 포함한다.

동작시에, 멀티플렉서(338)는 아날로그 신호를 비교기(342)에 제공한다. SAR(344)은 워드를 아날로그 비교 신호로 변환하는 Ad DAC포트에 보내지는 8비트 워드를 발생한다. 아날로그 비교기 신호는 멀티플렉스(338)로부터 아날로그 신호와 비교된다. 제 1워드는 가장 중요한 비트는 1로 세트되고 다른 비트의 전부는 0으로 세트된 것을 갖는다. 만약 가장 중요한 비트가 아날로그 신호 보다 크다면, 그러면 비트 1이 직렬 포트(274)에 제공된다. SAR(344)는 다시 아날로그 신호로 전환되는 다음 8비트 워드를 발생하고 비교기(342)에 의해 비교된다. 새로운 워드는 다음 중요한 비트를 1로 세트한 것을 갖는다. 이 루틴은 아날로그 신호의 진폭을 한정하기 위해 직렬포트(274)에 8비트가 제공될 때 까지 계속된다. 직렬 포트(274)는 직렬라인(204)을 통하여 제어기 칩(92)에 비트를 전송한다.

멀티플렉서(338)는 각각의 라인 (346 및 348)상에서 백 emf센서(330) 및 전류 센서(318)로부터 입력신호 Vbemf 및 Vispn을 수신한다. R/W칩(94)로부터 A-D 및 CD서보 신호는 라인 (350 및 352)을 통해 멀티플렉서에 제공된다. 보이스 코일 전류 센서(364)의 출력신호 Vicvm는 라인 (354)상에서 멀티플렉서(338)에 제공된다. 이 궤환 신호는 ADC(340) 및 직렬포트(274)를 통해 제어기 칩(92)에 전송된다.

보이스코일 제어 회로(270)에는 제어기 칩(92)으로 부터의 명령에 응답하여디스크에 관한 헤드(58)가 위치한다. 제어기 칩(92) 및 제어회로(270)는 탐색루틴 이나 서보루틴에 따른 작동기를 이동시킨다. 루틴을 탐색할때, 헤드(58)는 디스크상의 제 1트랙위치에서 디스크상의 제2트랙위치로 이동된다. 서보루틴은 트랙의 중앙선에서 트랜스듀서(58)를 유지하는데 이용된다.

바람직한 실시예에서, 디스크(18)는 내장된 서보정보를 갖는다. 제 11도는 디스크상의 전형적인 섹터를 나타낸다. 각각의 섹터는 초기에 ID필드에 따른 서보필드를 갖는다. ID필드는 섹터를 식별하는 헤더 어드레스를 포함한다. ID 필드는 데이타 필드 및 오류정정코드 정보에 따른다. ECC필드는 데이타 필드DO의 데이터의 단편을 포함하는 연속데이타 필드D1을 식별하는 또다른 ID필드를 따른다.

서보필드는 초기에 필드를 판독하기 위한 기록과, 무데이타의 기간(DC갭)에 따른 자동게인제어(AGC)를 포함한다. DC갭의 종단에는 동기(Sync)펄스가 있다. 또한 서보필드는 특수한 원통형(트랙)의 섹터 및 다수의 서보 버스트(A, B, C 및 D)를 식별하기 위하여 그레이 코드를 갖는다. 서보버스트(A 및B)는 트랙의 중심선에서 외측엣지를 갖는다. 서보 버스트(C)는 우수트랙에 대한 트랙의 중심선에 중심적으로 위치한다. 서보 버스트(D)는 서보 버스트(C)의 상부엣지에 위치된 하부 엣지를 갖는다.

트랙의 중심선에 관한 트랜스듀서의 위치는 서보 버스트(A-D)의 진폭을 판독함으로써 결정될 수 있다. AGC필드는 서보 버스트의 기준전압 값을 선정하는데 이용된다.

동기펄스는 AGC필드 후에 전이를 갖지 않는 소정수의 클럭사이클후에 감지되는 제 1전압 전이로서 식별된다. 예컨대, 트랜스듀서가 AGC필드를 감지한 후에, 3클럭싸이클은 동기 펄스의 탐지 전에 어떤 전압전이 없이 발생할 수 있다. 선택구성으로서 그레이코드의 초기는 동기펄스를 나타내는 전압전이를 제공할 수 있다.

제 12도는 코아 마이크로 프로세서(360)를 포함하는 제어기 칩(92)의 구성도이다. 바람직한 실시예에서, 코아는 부분지정 DSP TM320 C25하에 텍사스인스러먼트사에 의해 판매된 프로세서의 변경된 버젼이다. 프로세서(360)는 지정부류 80C196하에 인텔 코포레이션에 의해 판매된 제어기 칩과 같은 종래의 하드디스크 드라이브 제어기 보다 더 적은 지시 세트로써 동작한다. 지시세트에서 감소는 더 작은 메모리 엑세스 요청 결과이다. 프로세서 블럭 (360)은 램 메모리(도시하지 않음)를 포함한다. 종래의 램은 5.0V미소전력공급으로서 동작한다. 휴대용 랩탑 컴퓨터에 공통적으로 이용되는 전압레벨인 3.3V에서 실행하는 하드 디스크를 제공하는 것이 바람직하다. 종래의 램은 램 장치가 5.0V에서 동작할때 보다 3.3 V에서 동작할때 더 느린 속도로 프로세서 메모리 엑세스 요청에 응답한다. 더 느린 램 속도는 프로세서의 성능을 감소시킨다. 주어진 기능을 위해 더 작은 메모리 엑세스를 요청하는 프로세서를 이용함으로써 프로세서의 성능에 상당한 영향을 주지않고 3.3V에서 동작할 수 있는 시스템을 제공한다.

DSP마이크로 프로세서는 명령 및 데이타를 전달하는 2개 분리 내부버스(도시하지 않은)를 갖는다. 2중 버스구조는 프로세서가 병렬로 페칭, 복호, 판독 및 실행루틴을 실행하는 것을 허용한다. DSP 파이프라인 특성이 프로세서의 수행을 증가시킨다. DSP프로세서는 레지스터 및 램장치로서 기능을 하는 온 기판 메모리를 갖는다.

또한 제어기 칩은 프로세서(360)에 결합된 "온 칩"하드웨어를 지지하고 있다. 지지 하드웨어는 직렬라인(204 및 206)을 통해 서보(96) 및 R/W 칩(94)에 결합되는 양방향 16비트 동기직렬포트(362를 포함한다. 직렬포트(362)는 버스(364)를 통해 프로세서(360)에 또한 접속된다. 직렬포트(362)는 프로세서(360)의 칩 (94 및 96)사이에 버퍼를 제공하는 레지스터를 포함한다. 또한 포트(362)는 프로세서(360)에 의해 제공된 어드레스에 응답하여 R/W칩(94) 및 서보칩(96)에 칩선택 신호를 발생한다. 직렬포트 (362)는 레지스터 파일(366)에 접속된다.

제어기 칩(96)은 그레이 코드(370), 서보 스트로브 회로(372), 버스트 디모드 회로(374), 자동게인 제어(AGC)회로 (376) 및 기록 디스에이블 회로(378)를 갖는 스테이트 머신(368)을 갖는다. 버스트 디모드(374)는 라인(380)을 통해 다른 회로의 동작을 제어한다. 양쪽 그레이 코드회로(370) 및 버스트 디모드 회로(376)는R/W칩 (94)으로 부터 미가공 데이타를 수신하기 위해 미가공 데이타 라인 (228)에 접속된다.

타이머 회로(382)는 다수의 타이머를 갖는데, 이들중 하나는 서보버스트의 섹터에 앞서서 "타임 아웃"이다. 이전-서보 타이머가 타임 아웃이면, 타이머 회로(382)는 라인 (386)상에서 AGC회로(376)에 AGC신호를 제공한다. AGC신호는 라인(388)을 통해 R/W칩(94)의 자동게인 제어회로를 인에이블하는 AGC회로(376)를 인에이블한다. 또한 타이머회로(382)는 라인(382)상에서 버스트모드(374)에 서치신호를 제공한다. 서치신호는 섹터의 서보버스내에서 동기 펄스에 대한 서칭을 시작하기위해 버스트 디모드(374)를 인에이블한다. 서치신호의 수신시에, 버스트 디모드(374)는 (미 가공데이타 라인(228)으로 부터)신호 전이가 소정수의 클럭 사이클내에서 발생하지 않을때 내부 동기 마크 필드를 인에이블한다. 필드가 인에이블된후에 전이가 소정 시간내에서 발생하면 버스트 디모드(374)는 동기 펄스의 검출을 나타내는 H섹터 신호를 발생한다.

H섹터 신호는 (394)상에서 Z섹터 회로(392) 및 라인(390)상에서 프로세서(360)에 제공된다. 디모드회로(374)로 부터 H 섹터 신호는 Z섹터회로(392)내에 한쌍의 타이머를 설정한다. Z섹터회로 (392)는 타이머가 "타임아웃"일때 라인(258)상에서 데이타 관리자(98) 및 R/W칩에 Z섹터신호를 제공한다. 각 데이타 필드(D0 및 D1)에 대한 타이머는 우선적이다. Z섹터 회로(392)는 단지 회로(392)가 인에이블라인 (396)을 통해 프로세서(360)에 의해 인에이블 되면 Z섹터 신호를 발생한다. 버스트 디모드(374)회로는 동기 펄스의 검출 후에 그레이 코드회로(372)를 인에이블한다. 그레이 코드회로(372)는 미가공 데이타라인 (228)에 제공된 그레이코드를 저장하는 이동 레지스터를 포함한다. 이때, 그레이 코드는 프로세서(360)에 의한 연속 검색펄스동안에 버스(398)를 통해 레지스터 파일 (366)에 제공된 어드레스에 기억된다. 또한 동기 펄스의 검출은 버스트 모드(374)에서 내부 타이머를 설정한다. 타이머가 타임 아웃일때, 버스트디모드(374)는 그레이 코드회로(370)를 디스에이블하고 서보 스트로브회로(372)를 인에이블한다. 서보 스트로브 신호(372)는 A-B 및 C-D신호를 서보칩(96)에 제공하기 위해 R/W칩(94)내에 내부회로를 인에이블하도록 라인 (399)상에서 직렬로 2비트 신호를 전송한다. 이때 A-B 및 C-D신호는ADC변환기(340) 및 직렬포트 (274 및 362)를 통해 레지스터에 전송된다.

타이머(382)가 서치신호를 발생할 때, 또한 버스트 디모드(374)는 기록 디스에이블 회로(378)를 인에이블한다. 데이타 관리자 칩(98)으로부터의 기록 인에이블 라인 (252)은 기록디스에이블 회로(378)를 통해 프리엠프(100)에 루트되고, 그 결과 기록 디스에이블 회로(378)는 기록신호를 디스에이블하고 디스크로의 데이타의 기록을 방지할 수 있다. 기록 디스에이블 회로(378)는 서보 필드로의 데이타의 기록을 방지하기 위해 서보 버스트 동안에 기록신호를 디스에이블한다. 또한 기록 디스에이블 회로(378)는 라인(400)을 통해 쇼크센서(도시하지 않음)에 의해 인에이블된다. 쇼크센서는 디스크 드라이브가 소정값 이상으로 가속될때 인에이블링 신호를 제공한다. 쇼크센서와 기록 디스에이블 회로(378)는 드라이브가 초과 쇼크를 받을 때 데이타의 기록을 방지한다.

제어기 칩(92)은 버스(404 및 406)를 통해 프로세서(360) 및 레지스터 파일(366)과 결합된다. 인터페이스 모듈(402)은 프로세서(260)와 레지스터 파일 (366)사이에 메모리 맵을 제공한다. 모듈러 인터페이스(402)는 다른 형태의 프로세서에 결합되도록 지지 온-칩 하드웨어를 허용한다. 모듈(402)은 라인(410)을 통해 디코더(408)에 결합된다. 디코더(408)는 라인 (412 및 256)을 통해 ROM(102) 또는 데이타 괸리자 칩(98)을 선택하는 칩 선택 제어신호(ROM 및 DM)를 인에이블하기 위해 프로세서(360)에 의해 제공된 어드레스를 디코딩한다.

제어기칩(92)은 라인 (414)사이의 시스템 클럭으로부터 클럭신호를 수신하는 발진기(412)를 갖는다. 발진기(412)는 라인(418)상에서 클럭킹 신호를클럭회로(416)에 제공한다. 클럭회로(416)는 클럭신호를 라인(420-428)상에서 R/W칩(94), 데이타 괸리자 칩(98), 서보칩(96), 마이크로프로세서(360) 및 제어기(92)의 지지 하드웨어에 제공한다.

바람직한 실시예에서, 발진기(412)는 30MHz 클럭 신호를 생성한다. 발진기(412)는 라인(432)을 통하여 슬리프 회로(430)에 접속된다. 슬리프 회로(430)는 INTb 신호가 라인(434)상의 회로(430)에 제공될 때 발진기(412)를 디스에블 한다. INTb 신호는 통상적으로 호스트 프로세서(도시되지 않음)에 의해 제공된다. 호스트 프로세서는 레지스터 파일(366)의 레지스터 내에 한 비트를 세팅함으로써, 디스크 액세스 요구가 소정 시간 간격 동안 생성되지 않을 때, 슬리프 신호를 통상적으로 제공한다.

보조 하드웨어는 브이페이스(Vphase) 및 브이콤(Vcomm) 라인(336 및 328)을 통하여 서보칩(96)에 접속되는 스핀 회로(436)를 역시 포함한다. 스핀 회로(436)는 라인(438 및 440)에 의해 레지스터 파일(336) 및 프로세서(360)에 접속된다. 스핀 회로(336)가 브이페이스 신호를 수신할 때, 회로(436)는 중단 신호를 SPININT 라인(440)상의 프로세서(360)에 제공한다. 브이페이스 신호는 역시 스핀 회로(436)내에 내부 브이콤 타이머를 설정한다. 부가적으로 스핀 블록 회로(436)는 역시 레지스터 파일(366)에서 헌납된 레지스터(S)를 판독한다. 레지스터 파일(366)의 내용은 스핀 회로(436)가 브이패스 신호를 수신할 때와 회로(436)가 서보 모듈(96)의 스핀 제어 회로(272)를 위한 브이콤 신호를 생성할 때의 사이에 시간 간격을 제공한다.

프로세서(360)는 연속적으로 동작하는 내부 타이머(도시되지 않음)를 가진다. 프로세서(360)가 SPININT 핀(440)을 인식하고 라인이 스핀 회로(436)에 의해 활성화될 때, 프로세서(360)는 내부 타이머의 시간 및 스핀 회로(436)에서 브이콤 타이머의 값을 판독한다. 브이콤 타이머 값은 브이페이스 신호의 수신 및 SPININT 중단 신호의 프로세서(360)에 의한 알림 사이에 경과된 신호량을 나타낸다. 브이콤 시간은 내부 프로세서 타이머의 시간 값으로부터 분리된다. 결과 시간은 만약 스핀 모터(20)의 속도에서 에러가 있는지를 결정하기 위하여 이론적 시간과 비교한다. 스핀 모터(20)는 통상적으로 스핀 운동당 36 브이페이스 신호가 생성되는 12개의 홀을 가진다.

교대로, 회전 모터(20)의 속도는 AGC 필드의 끝부분과 DC갭의 초기사이에 다수의 펄스를 계산함으로서 측정될 수 있다. 이 실시예에서, 마이크로세칸드의 시간 범위는 AGC 필드의 끝부분과 각각의 디스크의 DC갭의 초기 사이에 생성된다. 이 시간 범위는 소정 펄스 수를 포함한다. sync 펄스가 검출된 후 회전 타이머(383)가 세트된다. 회전 타이머(383)가 다음 섹터의 AGC 범위의 끝부분에서 시간 아웃된다. 회전 타이머(383)는 활성 핀(385)에 의해 버스트 디모드(374)에서 카운터(375)를 인에이블한다. 카운터(375)는 변환기에 의해 검출된 펄스의 수를 계산한다. 펄스의 수는 레지스터 파일(366)에 저장된다. 프로세서(360)가 보이스 코일(80) 루틴을 완성한 후에, 프로세서(360)는 카운터(375)에 의해 계산된 펄스의 수를 검색하고 카운터를 계획된 값과 비교한다. 만약 카운터가 계획된 값과 다르다면 프로세서(360)는 회전 모터(20)의 속도를 올릴것인지 낮출 것인지를 서보 모듈(96)에 보내는 디지탈 명령을 발생한다. 프로세서(360)는 타이머(383)가 다음 섹터의 AGC 범위의 끝부분에서 정확히 타임 아웃되도록 타이머(383)를 조정한다. 이런 방법으로 프로세서는 카운터(375)가 AGC 범위의 끝부분에서 카운팅을 시작하게 하고 정확한 회전 모터 제어 에러 값을 보장한다.

프로세서는 제 1 H 섹터 중단(보이스 코일 부과업), 제 2 SPININT 중단 신호(스핀 모터 부과업) 및 HOSTINT 또는 DISKINT 중단 신호(데이타 부과업)에 응답하는 체계에 관한 중단 신호 H 섹터, SPININT, HOSTINT 및 DISKINT를 알린다. 따라서, 버스트 디모드(burst demod)(374)가 동기 펄스 신호를 검출할 때, 펄스는 H 섹터 라인(390)상의 프로세서(360)로 보내진다. H 섹터 신호를 수신할 때 프로세서(360)는 서보 루틴을 시작한다. 프로세서(360)는 그레이 코드 정보를 포함하는 레지스터 파일(366)내의 레지스터를 판독하기 시작한다. 프로세서(360)는 헤드(58)의 원통 위치를 결정하여 보이스 코일 제어 정보를 포함하는 데이타를 직렬 포트(362)에 기록한다. 직렬 포트(362)는 그 데이타를 서보칩(96)에 보낸다. 만약 그레이 코드가 예정된 트랙 위치(예를 들어 디스크로부터 데이타의 판독 또는 기록하기 위한)에 일치하면, 프로세서는 인에이블 라인(396)을 통하여 Z 섹터 회로(392)를 인에이블한다.

그레이 코드가 판독된 후, 프로세서(360)는 A-B 및 C-D 서보 정보를 포함한다. 서보 버스트 정보는 트랙의 중앙 라인에 대해 헤드(58)의 위치를 결정하기 위하여 프로세서(360)에 의해 처리된다. 프로세서(360)는 서보칩(96)에 연속적인 전송을 위한 직렬 포트(362)에 데이타를 기록한다. 만약 프로세서(360)가 탐색 루틴에 있으면, 서보 정보는 레지스터 파일(366)로부터 인출되지 않는다.

서보 루틴 후에, 프로세서는 스핀 회로(436)로부터 어떤 SPININT 신호를 인식하고 실제 모터 속도 및 이론 모터 속도 사이의 차를 계산한다. 바람직한 실시예에서, 프로세서는 각 섹터의 에러값을 저장하고 디스크의 스핀의 각각의 스핀 모터 에러 평균을 계산한다. 프로세서(360)는 인덱스 섹터가 통상적으로 디스크(18)의 스핀당 1회 발생하는 동안 스핀 모터(20)의 속도를 제어하기 위하여 직렬 포트(362)를 통하여 제어 데이타를 서보칩(96)에 제어 데이터를 기록한다.

스핀 루틴 후에 프로세서(360)는 어떤 HOSTINT 또는 DISKINT 중단 신호를 인식한다. 만약 HOSTINT 핀이 동작하면, 프로세서(360)는 데이타 관리자(98)의 버퍼(232)에 저장된 논리 어드레스를 검색한다. 프로세서(360)는 논리 어드레스를 디스크 상의 실제 섹터 위치로 전환한다. 프로세서(360)는 만약 헤드(58)가 예정된 트랙상에 있지 않으면 탐색 루틴을 시작한다. 일단 헤드가 헤드의 예정된 섹터에 이르면, 제어기 칩(92)은 Z 섹터 신호를 R/W 칩(94)으로 데이타를 전송하는 데이타 관리자(98)에 제공한다. 동작 DISKINT 신호는 전송 데이타의 처리에서 에러 또는 데이타 전송의 끝부분을 가리킨다. 레지스터 파일(366)은 통상적으로 에러가 발생할 때 지정되는 에러 비트를 갖는다. 프로세서(360)는 에러 비트를 판독하고 만약 에러가 있으면 에러 수정 루틴을 수행한다.

제 13 도는 개략적인 R/W 칩(94)의 개략도이다. R/W 칩(94)은 제어기 칩(92)의 직렬 포트(362)에 결합된 양방향 16 비트 동기 직렬 포트(450)를 포함한다. 직렬 포트(450)는 라인(454)을 통하여 제어기 회로(452)에 결합된다. 제어기(452)는라인(458)을 통하여 다중 채널(456)에 접속된다. 다중 채널(456)은 직렬 포트(450) 및 제어기 회로(452)를 통하여 제어기 칩(92)으로부터 수신된 명령에 대해 헤드의 다양한 라인을 다중 송신한다.

R/W 칩(94)은 버스(464)를 통하여 검출 회로(462)에 결합된 데이타 포트(460)를 가진다. 검출 회로(462)는 각각 라인(466 및 468)에 의해 다중채널(456) 및 제어기 회로(452)에 결합된다. 회로(462)는 변환기에 의해 제공된 전압에서 변환을 검출하고 라인(370)을 통하여 데이타 포트(246)에 디지털 출력을 제공한다. R/W 칩(94)은 제어기 칩(92)의 서보 스트로브 회로(372)에 접속된다. 디코드(472)는 라인(476)을 통하여 서보 버스트 회로(474)에 결합된다. 디코더(472)는 서보 스트로브로부터 수신된 펄스에 응답하여 서보 버스트 회로(474)를 인에이블한다. 서보 버스트 회로(474)는 서보 신호 A-B 및 C-D를 라인(350 및 352)상의 서보칩(96)에 제공한다.

바람직한 실시예에서, R/W 칩(94)은 부분 지정 32P4730하의 실리콘 시스템스 인코포레이티드("SSI")에 의해 팔린 생산물과 유사한 집적 회로이다. 전치 증폭기 칩은 바람직하게 부분 지정 TLV2234하의 TI에 의해 팔린 통상적인 집적 회로이다.

제 14a도 내지 제 14g도는 디스크 구동의 통상적인 동작 순서의 흐름도를 제공한다. 처리 블록(500)에서 호스트(212)는 논리 어드레스 AO-A63에 데이타를 기록하기 위한 요구를 가지는 디스크 구동이 제공된다. 다른 상태는 디스크의 섹터 끝부분에서 헤드 위치이다. 블록(502)에서 데이타 관리자(98)는 물리적인 어드레스 및 호스트로부터 데이타를 램 버퍼(232)에 저장하고 HOSTINT 중단 신호를 활성화시킨다. 디스크가 섹터의 서보 필드를 스핀시킴으로서 헤드에 접근시킨다. 블록(404)에서, 타이머 회로(382)의 조사 타이머는 휴식하고 각각 조사 신호 및 H 섹터 신호를 버스트 디모드 회로(374) 및 프로세서(360)에 제공한다. AGC 회로는 블록(506)에서 자동 이득 제어를 초기화하기 위한 제어 신호를 R/W 칩(94)에 제공하기 위하여 인에이블된다.

병렬 경로를 따라 서보칩(96)의 스핀 모터 제어 회로는 블록(508)에서 제어기 칩(92)의 스핀 회로(436)에 의해 수신된 브이페이스 신호를 생성한다. 스핀 회로(436)는 프로세서(360)를 위한 SPININT 중단 신호를 생성하고 블록(510)에서 내부 타이머를 초기화한다. 스핀 회로(436)는 역시 브이페이스 신호 및 브이콤 신호의 생성 사이에 간격을 결정하기 위하여 레지스터 파일(366)을 액세스할 수 있다. 블록(512)에서, 스핀 회로(336)는 소정 시간 간격 후에 브이콤 신호를 생성한다.

제 14C도에 나타난 것처럼, 블록(506)후에, 버스트 디모드 회로(374)는 R/W 칩(94)으로부터 로우(raw) 데이타를 판독하고 블록(514)에서 동기 펄스의 검출 중에 그레이 코드 회로(370)를 인에이블한다. 블록(516)에서, 버스트 디모드 회로(374)는 그레이 코드 회로(370)를 디스에이블하고 서보 스트로브 회로(372)를 인에이블하고, 그것은 서보 스트로브 펄스를 R/W 칩(94)에 제공한다. R/W 칩(94)은 서보 신호 A-B 및 C-D를 블록(518)에서 칩(96)에 제공한다. 서보칩(96)은 아날로그 서보 신호를 디지털 데이타 문자열로 전환하고, 그것은 제어기 칩(92)에 전송되고 블록(518 및 520)의 레지스터파일(366)에 저장된다. 서보 버스트의 ID 필드는 블록(522)에서 레지스터 파일(366)에 추후에 저장된다.

처리 블록(524)에서, 프로세서(360)는 H 섹터 중단 신호를 알린다. 결정 블록(526)에서, 프로세서(360)는 디스크 구동이 탐색 루틴에 있는지를 결정한다. 만약 구동이 탐색 루틴에 있으면, 프로세서는 처리 블록(528)에서, 그레이 코드 정보를 포함하는 레지스터 파일(366)의 내용을 판독한다. 블록(530-532)에서, 프로세서(360)는 예정된 트랙 위치와 그레이 코드 데이터를 비교하고, 탐색 전류를 계산하며, 직렬 포트(274 및 362)를 통하여 서보칩(96)에 전송되는 기록 명령을 생성한다. 제 4e도에 나타난 바와 같이, 디스크가 서보 루틴에 있으면, 프로세서(360)는 처리 블록(534)에서 서보 버스트 정보를 포함하는 레지스터 파일(366)의 내용을 판독한다. 서보 버스트 정보는 헤드(58)가 트랙의 중앙 라인에 있는지를 결정하고 처리 블록(537-538)에서 보이스 코일 수정 명령을 계산하기 위하여 사용된다. 프로세서(360)는 기록 명령 포함 보이스 코일 제어 데이터를 블록(532)에서 직렬포트를 통하여 서보칩(96)에 생성한다. 디지털 보이스 코일 제어 데이타는 서보칩의 ac에 의해 아날로그 신호로 전환되고 작동기 아암 및 어셈블리의 헤드를 움직이기 위하여 보이스 코일에 제공된다.

블록(538)에서, 프로세서(260)는 만약 하나가 존재한다면, SPININT중단 신호를 알린다. 프로세서(360)는 프로세서 내부 타이머 및 처리 블록(540) 브이폐이스 신호 사이의 시간 간격을 계산하기 위한 스핀 회로(436)의 브콤 타이머를 판독하고 축적된 시간에 시간 간격을 더한다. 결정 블록(542)에 관해, 만약 중단수가 한 스핀과 동일하면, 스핀 수정 명령은 계산되고 프로세서(360)는 처리 블록(544 및 546)에서 직렬 포트를 통하여 서보칩(96)에 기록 명령을 생성한다. 스핀 수정 명령은 기준 시간 및 축적된 시간 사이의 차이로부터 계산된다. 축적된 시간은 블록(547)에서 0으로 리셋된다. 새로운 시간 간격 값은 스핀 회로(436)에 의해 연속적인 사용을 위해 레지스터 파일(366)에 역시 저장된다. 새로운 명령은 디지탈 문자열이 아날로그 신호로 전환하는 서보칩에 전송되고 스핀 모터 제어 회로에 제공된다. 만약 인터럽터의 수가 회전과 같지 않다면, 누적된 시간이 블록(548)에 프로세서(360)에 의해 저장된다.

처리 블록(550)에서, 프로세서(360)는 데이터 관리자(98)로부터 HOSTINT 인터럽트 신호를 인식한다. 그러면 프로세서(360)는 처리 블록(552)에서 레지스터 파일(366)에 ID 필드 데이터와 데이터 관리자(96)내의 버퍼(232)로부터 물리적 어드레스를 검색한다. 블록(554)에서, 프로세서(360)는 논리적 어드레스를 실재 섹터 위치로 전환한다. 결정 블록(556)에 따라서, 만약 헤드(58)가 상기 실제 섹터 위치가 아니라면, 프로세서(360)는 탐색 루틴을 시작하고 프로세서 블록(558)에 보이스 코일을 이동하기 위하여 서보칩(96)에 기록 명령을 발생한다.

새로운 시간 간격 값은 탐색 루틴을 위하여 레지스터 파일(366)에 역시 저장되고, 프로세서는 처리 블록(528)에서 그레이 코드 정보를 포함하는 레지스터 파일(366)의 내용을 판독한다. 블록(530-531)에서, 프로세서(360)는 예정된 트랙 위치와 그레이 코드 데이타를 비교하고, 탐색 전류를 계산하며 직렬 포트(274 및 362)를 통하여 서보칩(96)에 전송된 기록 명령을 생성한다. 만약 디스크가 서보 루틴 내에 있으면, 프로세서(360)는 처리 블록(534)에서 서보 버스트 정보를 포함하는 레지스터 파일(366)의 내용을 포함한다. 서보 버스트 정보는 헤드(58)가 트랙의중앙 라인 상에 있는지를 결정하고 보이스 코일 수정 명령을 계산하기 위하여 사용된다. 처리 블록(536-7)에서, 프로세서(360)는 기록 명령 포함 보이스 코일 제어 데이타를 블록(532)에서 직렬 포트를 통하여 서보칩(96)에 생성한다. 디지털 보이스 코일 제어 데이타는 서보칩의 ac에 의해 아날로그 신호로 전환되고 작동기 아암 및 어셈블리의 헤드를 이동하기 위하여 보이스 코일에 제공된다.

제 14d에 나타난바와 같이 블록(538)에서, 프로세서(260)는 만약 필요하다면, SPININT 중단 신호를 알린다. 프로세서(360)는 프로세서 내부 타이머 및 처리 블록(540)에서 브이페이스 신호 사이의 시간 간격을 계산하기 위한 스핀 회로(436)의 브이콤 타이머를 판독하고 시간 간격을 축적된 시간에 가한다. 결정 블록(542)에 관해, 만약 중단 수가 일회전과 동일하면, 스핀수정 명령은 계산되고 프로세서(360)는 처리 블록(544 및 546)에서 직렬 포트를 통하여 서보칩(96)에 기록 명령을 생성한다. 스핀 수정 명령은 기준시간 및 축적된 시간 사이의 차이로부터 계산된다. 축적 시간은 블록(547)에서 0으로 리셋된다. 새로운 시간 간격 값은 스핀 회로(436)에 의해 추후 사용을 위하여 레지스터 파일(366)에서 역시 저장된다. 기록 명령은 디지털 문자열은 스핀 모터 제어 회로에 제공된 아날로그 신호로 전환하기 위하여 서보칩에 전송된다. 만약 중단수가 일 회전과 같지 않으면, 축적 시간은 블록(548)에서 프로세서(360)에 의해 저장된다. 작동기 암은 헤드가 적당한 트랙에 있을 때까지 이동된다. 프로세서(360)는 작동기 위치가 헤드에 인접할때 까지 그레이 코드를 계속적으로 판독한다. 블록(560)에서, 프로세서(360)는 섹터의 서보 필드 후에 Z 섹터 핀 활성화하는 Z섹터 회로(392)를 인에이블한다. 블록(560)에서, 프로세서(360)는 섹터의 서보 필드 후에 Z 섹터 필을 활성화하는 Z 섹터 회로(392)를 인에이블한다. Z 섹터 핀의 활성화는 데이타 매니저(98)로부터 R/W 칩(94)으로 데이타의 기록을 시작하고, 그것은 처리 블록(562)에서 데이타를 섹터의 데이타 필드에 기록한다.

몇몇 실시예가 첨부 도면에서 기술되고 도시되는 동안, 상기 실시예가 넓은 발명으로 단지 도시되고 제한되지 않고, 본 발명은 도시되고 기술된 특정 구성 및 배열로 제한되지 않는다는 것이 이해될 것이다. 다양한 다른 변형이 당업자에 의해 발생할 수 있다.

Claims

외부 장치에 연결할 수 있는 하드 디스크 드라이브용 전자장치에 있어서,

정보를 저장하는 디스크와,

상기 디스크를 회전시키는 스핀 모터와,

상기 디스크에 정보를 전송할 수 있는 판독/기록 헤드를 포함하는 작동기 암 어셈블리와,

외부 장치에 정보를 전송하는 데이터 관리자 회로와,

상기 작동기 암 어셈블리의 상기 기록/판독 헤드와 상기 데이터 관리자 회로사이에 정보를 전송하는 판독/기록 회로와,

상기 작동기 암 어셈블리를 제어하는 보이스 코일 제어 회로와,

상기 스핀 모터를 제어하는 회전 모터 제어 회로와,

코어 디지탈 신호 프로세서를 포함하여, 상기 데이터 관리자 회로, 상기 판독/기록 회로, 상기 보이스 코일 제어 회로, 상기 회전 모터 제어 회로 및 상기 데이터 관리자 회로를 제어하는 제어기 회로와,

세로축 확장부 및 측면 확장부를 가지며, 상기 제어기 회로, 상기 기록/판독 회로, 상기 보이스 코일 제어 회로, 상기 회전 모터 제어 회로 및 상기 데이터 관리자 회로가 부착되는 인쇄 회로 기판과,

덮개 및 베이스판을 가지며, 상기 디스크, 상기 작동기 암 어셈블리 및 상기 인쇄 회로 기판을 완전히 밀봉하는 하우징을 포함하는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 1 항에 있어서,

상기 제어기 회로는 상기 회전 모터 및 상기 작동기 암 어셈블리를 제어하는 디지탈 명령을 제공하는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 2 항에 있어서,

상기 보이스 코일 제어 회로는 아날로그 보이스 코일 제어 신호를 상기 작동기 암 어셈블리의 보이스 코일에 제공하고, 상기 회전 모터 제어 회로는 상기 회전 모터에 아날로그 회전 모터 제어 신호를 제공하는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 3 항에 있어서,

상기 제어기 회로로부터 상기 디지탈 명령을 상기 보이스 코일 및 회전 모터 제어 회로에 제공되는 아날로그 입력 신호로 변환하는 디지탈 아날로그 변환기를 더 포함하는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 1 항에 있어서,

아날로그 괴한 신호를 상기 제어기 회로에 전송되는 디지탈 신호로 변환하는 아날로그 디지탈 변환기를 더 포함하는 것을 특징으로 하는 하드디스크 드라이브용전자 장치.
제 5 항에 있어서,

상기 아날로그 궤환 신호는 서보 버스트 신호를 포함하는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 1 항에 있어서,

상기 제어기 회로는 상기 제어기 회로 및 상기 보이스 코일 제어 회로 각각의 동기 직렬 비트 포트 및 직렬 라인에 의해 상기 보이스 코일 회로에 결합되는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 1 항에 있어서,

상기 칩은 3.3V 전력에서 작동되는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
외부 장치에 결합되는 하드 디스크 드라이브용 전자 장치에 있어서,

정보를 저장하는 디스크와,

상기 디스크를 회전시키는 스핀 모터와,

상기 디스크에 정보를 전송할 수 있고 보이스 코일을 가지며 상기 디스크에 대하여 기록/판독 헤드를 이동시키는 작동기 암 어셈블리와,

외부 장치로 정보를 전송하는 데이터 관리자 칩과,

상기 데이터 관리자 칩과 상기 판독/기록 칩 사이에 정보를 전송하는 판독/기록 칩 및,

상기 보이스 코일을 제어하는 보이스 코일 제어 회로 및 상기 회전 모터를 제어하는 회전 모터 제어 회로를 가지며, 또한 상기 보이스 코일 및 상기 회전 모터 제어 회로에 제공되도록 디지탈 명령 신호를 아날로그 입력 신호로 변환하는 디지탈 아날로그 변환기를 가진 서보 모듈 칩과,

상기 데이터 관리자 칩, 상기 판독/기록 칩 및 상기 서보 모듈 칩을 제어하며, 상기 회전 모터 및 상기 작동기 암 어셈블리를 제어하기 위하여 상기 서보 모듈 칩에 디지탈 명령 신호를 제공하는 상기 제어기 칩과,

상기 제어기 회로, 상기 데이터 관리자 칩, 상기 기록/판독 칩 및 상기 서보 모듈 칩이 부착되는 인쇄 회로 기판과,

상기 디스크 및 상기 디스크와 동일한 평면에 있는 상기 인쇄 회로기판을 완전히 밀봉하는 덮개 및 베이스판을 갖는 하우징을 포함하는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 9 항에 있어서,

상기 제어기 칩은 코어 디지탈 신호 프로세서를 포함하는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 10 항에 있어서,

상기 서보 모듈 칩은 상기 판독/기록 칩으로부터 상기 서보 모듈 칩에 제공된 아날로그 궤환 신호를 디지탈 신호로 변환하고, 상기 아날로그 궤환 신호를 상기 제어기 칩에 전송되는 디지탈 신호로 변환하는 아날로그 디지털 변환기를 포함하는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 9 항에 있어서,

상기 칩은 3.3V 전력으로 작동되는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
외부에 결합될 수 있는 하드 디스크 드라이브용 전자 장치에 있어서,

정보 저장용 디스크 수단과,

상기 디스크 수단을 회전하기 위한 회전 모터 수단과,

상기 디스크 수단에 정보를 전송하기 위한 작동기 암 어셈블리 수단과,

외부 장치로 정보를 전송하기 위한 데이터 관리자 수단과,

상기 작동기 암 어셈블리 수단 및 상기 데이터 관리자 수단사이에 정보를 전송하기 위한 판독/기록 수단과,

상기 작동기 암 어셈블리 수단 및 상기 회전 수단을 제어하기 위한 서보 모듈 수단과,

코어 디지탈 신호 프로세서를 포함하여, 상기 데이터 관리자 수단, 상기 판독/기록 수단 및 상기 서보 모듈 수단을 제어하는 제어기 수단과,

상기 각각의 제어기 수단, 상기 데이터 관리자 수단, 상기 기록/판독 수단 및 상기 서보 모듈 수단이 서로 연결되는 인쇄 회로 기판을 포함하는데, 상기 인쇄 회로 기판은 세로 축 확장부 및 측면 확장부을 갖으며, 상기 측면 확장부는 상기 세로축 확장부에 따라서 변하며;

상기 디스크 수단, 상기 작동기 암 어셈블리 및 상기 인쇄 회로 기판을 완전히 밀봉하기 위한 덮개 및 베이스판을 가진 하우징을 포함하는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 13 항에 있어서,

상기 제어기 수단은 상기 작동기 암 어셈블리 수단 및 상기 회전 모터 수단을 제어하도록 상기 서보 모듈 수단에 디지탈 명령을 제공하는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 14 항에 있어서,

상기 서보 모듈 수단은 상기 작동기 암 어셈블리 수단의 보이스 코일에 아날로그 보이스 코일 제어 신호를 제공하기 위한 보이스 코일 제어 회로 및 상기 회전 모터 수단에 아날로그 회전 모터 제어 신호를 제공하기 위한 회전 모터 제어 회로 수단을 포함하는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 15 항에 있어서,

상기 서보 모듈 수단은 상기 제어기 수단으로부터의 상기 디지탈 명령을 상기 보이스 코일 및 회전 모터 제어 회로 수단에 제공되는 아날로그 입력 신호로 변환하는 디지탈 아날로그 변환기 수단을 포함하는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 13 항에 있어서,

상기 서보 모듈 수단은 상기 판독/기록 수단으로부터 상기 서보 모듈 수단에 제공되는 아날로그 궤환 신호를 디지탈 신호로 변환하고 상기 아날로그 궤환 신호를 상기 제어기 수단에 전송되는 디지탈 신호로 변환하는 아날로그 디지탈 변환기를 포함하는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 13 항에 있어서,

상기 제어기 수단은 한 쌍의 동기 직렬 비트 포트 및 직렬 라인에 의해 상기 서보 모듈 수단에 결합되는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 13 항에 있어서,

상기 제어기 수단은 3.3V 전력으로 작동되는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
외부 장치에 결합될 수 있는 하드 디스크 드라이브용 전자 장치에 있어서,

정보를 저장하기 위한 디스크 수단과,

상기 디스크 수단을 회전 하기 위한 회전 모터 수단 및,

상기 디스크 수단에 정보를 전송하며, 보이스 코일을 포함하며, 상기 디스크 수단에 대하여 기록/판독 헤드를 이동시키는 작동기 암 어셈블리와,

외부 장치로 정보를 전송하기 위한 정보 관리자 수단과,

상기 판독/기록 헤드와 상기 데이터 관리자 수단사이에 정보를 전송하기 위한 판독/기록 수단과,

상기 보이스 코일을 제어하기 위한 상기 보이스 코일 제어 회로 수단, 회전 모터 수단을 제어하기 위한 회전 모터 제어 회로 수단 및 상기 디지탈 명령 신호를 상기 보이스 코일 및 상기 회전 모터 제어 회로 수단에 제공되는 아날로그 입력 신호로 변환하는 디지탈 아날로그 변환기 수단을 가지는 서보 모듈 수단과,

상기 데이터 관리자 수단, 상기 판독/기록 수단 및 상기 서보 모듈 수단을 제어하며, 상기 회전 모터 수단 및 상기 작동기 암 어셈블리 수단을 제어하기 위한 상기 서보 모듈 수단에 디지탈 명령 신호를 제공하며, 명령을 전송하기 위한 상기 제 1버스 및 데이터를 전송하기 위한 제 2 버스를 가지며 상기 명령을 수행함과 동시에 데이터를 동시에 수신할 수 있는 디지털 신호 프로세서를 포함하는 제어기 수단과,

상기 서보 모듈 수단에 상기 디지탈 명령 신호를 전송하기 위한 상기 디지탈신호 프로세서로 연결되는 제 1버스와,

상기 디지탈 신호 프로세서로부터 디지탈 데이터를 전송하기 위한 상기 디지탈 신호 프로세서에 연결된 제 2버스를 포함하는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 20 항에 있어서,

상기 서보 모듈 수단은 상기 기록/판독 수단으로부터 상기 서보 모듈 수단에 제공되는 아날로그 궤환 신호를 디지탈 신호로 변환하고 상기 아날로그 궤환 신호를 상기 제어기 수단에 전송되는 디지탈 신호로 변환하는 아날로그 디지탈 변환기를 포함하는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 1 항에 있어서,

상기 인쇄 회로 기판의 상기 측면 확장부는 상기 인쇄 회로 기판의 세로측 확장부에 대하여 변하는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 1 항에 있어서,

상기 인쇄 회로 기판은 상기 디스크와 동일 평면인 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 1 항에 있어서,

상기 디스크는 약 1.8인치의 직경을 갖는 것을 특징으로 하는 하드디스크 드라이브용 전자 장치.
제 1 항에 있어서,

상기 인쇄 회로 기판은 가요성 회로 기판에 의해 상기 작동기 암 어셈블리에 결합되고 상기 가요성 회로 기판은 상기 덮개 및 상기 베이스판에 의해 완전히 밀봉되는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 25 항에 있어서,

상기 가요성 회로 기판은 클램핑 수단에 의해 상기 인쇄 회로 기판에 결합되는 접촉 패드를 갖는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 1 항에 있어서,

상기 베이스 판 및 상기 덮개중 적어도 하나는 오목한 표면 및 외부 장치와 연결되는 연결기 수단을 가지며, 상기 연결기 수단은 상기 오목한 표면에 의해 지지되는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 1 항에 있어서,

상기 인쇄 회로 기판의 상기 측면 확장부는 상기 인쇄 회로 기판의 상기 세로축 확장부에 대하여 상기 디스크의 직경의 1/2보다 적은 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 21 항에 있어서,

상기 아날로그 디지탈 변환수단은 디지탈 아날로그 변환기의 디지탈 아날로그 회로를 포함하고 아날로그 디지탈 변환기는 아날로그 신호에서 디지탈 신호로 변환되는 중에 상기 디지탈 아날로그 회로를 이용하는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
외부 장치에 결합될 수 있는 하드 디스크용 전자 장치에 있어서,

정보를 저장하는 디스크와,

상기 디스크를 회전하는 회전 모터와,

상기 디스크에 정보를 전송할 수 있는 기록/판독 헤드를 포함하는 작동기 암 어셈블리와,

상기 디스크에 대하여 상기 작동기 암 어셈블리를 이동시키는 보이스 코일 모터와,

상기 회전 모터 및 상기 보이스 코일 모터의 각각에 디지탈 회전 모터 명령 및 디지탈 보이스 코일 모터 명령을 출력하기 위한 제어기 회로와,

상기 제어기 회로에 결합된 서보 집적 회로 칩을 포함하며,

상기 서보 집적 회로 칩은:

상기 제어기 회로로부터의 디지털 회전 모터 명령 및 디지탈 보이스 코일 모터 명령을 아날로그 회전 모터 제어 신호 및 아날로그 보이스 코일 모터 제어 신호로 변환하는 디지탈 아날로그 변환기 회로와,

상기 디지털 아날로그 변환기 회로로부터의 상기 아날로그 회전 모터 제어 신호를 수신하고 상기 회전 모터를 제어하여 상기 디스크의 회전 속도를 제어하는 회전 모터 제어 회로와,

상기 디지탈 아날로그 변환기 회로로부터 상기 아날로그 보이스 모터 제어 신호를 수신하고 상기 디스크에 대하여 상기 작동기 암 어셈블리의 위치를 제어하도록 상기 보이스 코일 모터를 포함하고,

상기 디지탈 아날로그 변환기 회로, 상기 회전 모터 제어 회로 및 상기 보이스 코일 모터 제어 회로는 서보 집적 회로 패키지내의 공통 기판에 배치되는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 30 항에 있어서,

직렬 포트를 더 포함하고 상기 제어기 회로로부터 상기 디지탈 회전 모터 명령 및 디지탈 보이스 코일 모터 명령을 직렬로 수신하고 상기 디지탈 아날로그 변환기 회로에 상기 디지탈 회전 모터 명령 및 디지탈 보이스 코일 모터 명령을 제공하기 위하여 상기 서보 집적된 회로 패키지내의 상기 공통 기판 상에 배치되는 직렬 포트를 더 포함하는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 30 항에 있어서,

상기 서보 집적회로 패키지내에 상기 공통 기판에 놓여지고, 상기 보이스 코일 모터 및 상기 회전 모터의 작동을 나타내는 아날로그 궤환 신호를 상기 제어기 회로에 제공되는 디지탈 궤환 신호로 전환하는 아날로그 디지탈 변환기 회로를 더 포함하는 것을 특징으로 하는 하드 디스코 드라이브용 전자 장치.
제 32 항에 있어서,

상기 아날로그 디지탈 변환기 회로로부터 상기 디지탈 궤환 신호를 수신하고 상기 궤환 신호를 상기 제어기 회로에 직렬로 전송하기 위하여 상기 집적된 회로 패키지내에 상기 공통 기판상에 배치되는 직렬 포트를 더 포함하는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 33 항에 있어서,

상기 아날로그 궤환 신호는 서보 버스트 신호를 포함하는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 30 항에 있어서,

상기 아날로그 회전 모터 제어 신호는 상기 회전 모터 제어 회로내에 누산 회로에 제공되는 회전 모터 트랙 신호, 회전 모터 오프세트 신호 및 회전 모터 이득 범위 신호를 포함하는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 30 항에 있어서,

상기 아날로그 보이스 코일 모터 제어 신호는 상기 보이스 코일 모터 제어 회로내에 누산 회로에 제공되는 보이스 코일 회전 트랙 신호, 보이스 코일 모터 오프세트 신호 및 보이스 코일 모터 이득 범위 신호를 포함하는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 32 항에 있어서,

상기 아날로그 디지탈 변환기 회로는 상기 디지탈 아날로그 변환기 회로에 결합되는 직렬 근접 레지스터 및 디지탈 아날로그 변환기 회로에 결합되는 제 1 입력과 상기 아날로그 궤환 신호를 전송하는 제 2입력를 갖는 비교기를 포함하고, 상기 직렬 근접 레지스터는 상기 디지탈 아날로그 변환기 회로에 의해 아날로그 입력 신호로 변환되는 디지털 비트 스트링을 방생시키며, 상기 아날로그 입력 신호는 상기 비교기에 의해 상기 아날로그 궤환 신호와 비교되며, 상기 비교기는 상기 직렬 근접 레지스터에 결합되는 출력을 갖고 상기 직렬 근접 레지스터는 상기 아날로그 궤환 신호의 진폭에 상응하는 디지탈 비트 스트링을 저장하는 직렬 포트에 결합되는 출력을 갖는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 30 항에 있어서,

상기 디스크, 상기 제어기 집적 회로 칩, 상기 서보 집적 회로 칩을 감싸는 하우징을 더 포함하고,

상기 제어기 집적 회로 칩 및 상기 서보 집적 회로 칩은 상기 디스크와 동일 평면인 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 38 항에 있어서,

상기 제어기 칩 및 상기 서보 집적 회로 칩이 부착되는 인쇄 회로 기판을 더 포함하는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 38항에 있어서,

상기 하우징은 약 85.6mm이하의 길이 및 약 54mm이하의 넓이를 갖는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 38 항에 있어서,

상기 하우징은 약 10.5mm이하의 두께를 갖는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 38 항에 있어서,

상기 하우징은 약 5mm이하의 두께를 갖는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
외부 장치에 결합될 수 있는 하드 디스크 드라이브용 전자 장치에 있어서,

그레이 코드, 서보 버스트 펄스, 동기 펄스를 포함하는 정보를 저장하는 디스크와,

상기 디스크를 회전하는 회전 모터와,

상기 디스크에 정보를 전송할 수 있는 판독/기록 헤드를 포함하는 작동기 암 어셈블리와,

상기 디스크에 대하여 상기 작동기 암 어셈블리를 이동시키는 보이스 코일 모터 및,

집적된 회로 칩 제어기를 포함하고

상기 회전 모터 및 상기 보이스 코일 모터를 제어하기 위한 디지탈 회전 모터 및 디지탈 보이스 코일 명령을 발생하는 프로세서 및 상기 동기 펄스를 수신하고 상기 정보의 상기 서보 버스트 펄스 및 상기 그레이 코드를 저장하고 데이터 인터페이스 및 판독/기록 회로중 하나를 인에이블하는데 사용된 Z섹터 신호를 발생하기 위하여 상기 프로세서에 연결되는 상태 기계 회로를 가지는 제어 집적 회로를 포함하며,

상기 프로세서 및 상기 상태 기계 회로는 제어기 집적 회로 패키지내에서 공통 기판상에 배치되는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 40 항에 있어서,

상기 제어기 집적 회로 칩은 상기 회전 모터 및 상기 디스크의 회전 속도를 제어하기 위해 디지탈 회전 모터 명령을 제공하기 위하여 집적된 회로 패키지 제어기내의 상기 공통 기판상에 배치되는 회전 모터 회로를 더 포함하는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 44 항에 있어서,

상기 제어기 집적 회로 칩은 상기 집적된 회로 패키지 제어기내의 상기 공통 기판상에 배치되고 상기 프로세서 및 상기 회전 모터 회로에 결합되는 레지스터 파일을 더 포함하고, 상기 레지스터 파일은 상기 회전 모터 및 상기 디스크의 회전 속도를 제어하기 위해 상기 회전 모터 회로에 의해 판독되는 시간 간격 데이터를 포함하는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 43 항에 있어서,

상기 상태 기계회로는 프로그램가능 타이머와 카운터를 포함하며, 프로그램가능 타임은 상기 동기 펄스에 의하여 세트되고 AGC 필드의 끝부분에서 타이밍 아웃되며, 상기 카운터는 상기 AGC 필드의 끝부분과 DC 갭사이의 펄스 수를 계수하며, 상기 프로세서는 카운터 펄스 수로부터 회전 모터 속도 에러를 계산하는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 43 항에 있어서,

상기 상태 기계 회로는 상기 동기 펄스를 검출하고 상기 프로세서에 제공되는 H 섹터 인터럽트 신호를 발생하는 버스트 디모드 회로를 포함하고 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 47 항에 있어서,

상기 프로세서는 상기 H 섹터 인터럽트 신호를 응답 후에 보이스 코일 모터 서브루틴 프로그램을 시작하는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 43 항에 있어서,

상기 상태 기계 회로는 그레이 코드를 검출하여 레지스터 파일에 저장하는 그레이 코드 회로를 포함하는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 43 항에 있어서,

상기 상태 기계 회로는 상기 판독/기록 회로가 서보 버스트를 판독하도록 하는 서보 스트로브 신호를 발생시키는 서보 스트로브 회로를 포함하는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 43 항에 있어서,

상기 상태 기계 회로는 자동 이득 제어 인에이블 신호를 발생하는 자동 이득 제어 회로를 포함하는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 43 항에 있어서,

상기 프로세서는 분리된 내부 제 1 및 제 2버스를 갖는 디지탈 신호 프로세서를 포함하고, 상기 제 1버스는 명령을 전송하고 상기 제 2버스는 데이터를 전송하며 상기 디지탈 신호 프로세서는 상기 명령을 수행하는 동시에 데이터를 수신할 수 있는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.
제 43 항에 있어서,

상기 제어기 집적 회로 칩은 상기 디지탈 회전 모터 및 디지탈 보이스 코일 명령을 직렬로 전송하기 위해 상기 제어기 집적 회로 패키지내의 상기 공통 기판에 배치되는 직렬 포트를 더 포함하는 것을 특징으로 하는 하드 디스크 드라이브용 전자 장치.