JPH08512423A - Ｈｄｄ用のシステムアーキテクチャ - Google Patents

Abstract

(57)【要約】 II型PCMCIA仕様に適うとともに３．３ボルトの電力供給にて効率的に作動することか可能なポータブルハードディスクドライブを提供する電子アーキテクチャ。

Description

【発明の詳細な説明】 ＨＤＤ用のシステムアーキテクチャ 発明の背景 １．発明の分野 本発明はハードディスクドライブ用の電子アーキテクチャに関する。 ２．関連技術の説明 大部分のコンピュータシステムはハードディスクドライブのような大容量のメ モリ記憶装置を有する。ハードディスクドライブユニットは、大量の二進情報を 記憶することが可能な磁気ディスクを有する。通常、磁気ディスクは、一般にス ピンモータと呼ばれる電気モータにより回転させられるハブに接続される。ドラ イブユニットはディスクの磁気フィールドを磁化し、かつ検知するヘッドも有す る。通常、ヘッドはカンチレバー式アクチュエータアームの端部に配置される。 アクチュエータアームはディスクドライブのベースプレートに装着されたベアリ ングアセンブリを中心に回動することが可能である。アクチュエータアームは、 ベースプレートに装着された磁石と協働するコイルを有する。コイルに電流を供 給することにより、アームに対してトルクを発生させ、ディスクに対してヘッド を移動する。コイル及び磁石は一般に音声コイルモータ、即ちＶＣＭと呼ばれる 。典型的なディスクドライブユニツトのアクチュエータアーム、モータ及び他の 部品は比較的小型であって脆く、従って、過度の外部衝撃荷重又は振動を受ける 時、損傷しやすい。この理由により、通常、ハードディスクドライブはねじ又は 他の締付け手段によりコンピュータシステムのハウジングに固着される。 ハードディスクドライブは使用者にとって不可欠なプログラム及び他の情報を 有している。このような情報を異なるコンピュータシステムに転送することが望 ましい時がある。通常、ハードディスクからプログラムを転送するには、情報を フロッピーディスクにロードし、或いはこのような情報を電話回線に対して送信 することが必要である。このような方法は、特にプログラムが長く、或いは大量 のデータが存在する場合には、時間の消費となり得る。コンピュータのスロット に差し込むことが可能なポータブルハードディスクドライブが開発されている。 ドライブユニットに対して生じ得る部品の損傷度を低減すべく、ハウジング及び ディスクのアセンブリは相当頑丈に構成される。通常、これら頑丈なアセンブリ は重量があってかさばり、一般的に運搬及び保存するには非実用的である。 最近、パーソナルコンピュータメモリカード・インターナショナルアソシエー ション（Personal Computer Memory Card Intemational Association,PCMCIA） は、コンピュータ内のスロットに差込可能なポータブルメモリカード用の仕様書 を公表した。PCMCIA規格はＩ型フォーマット、II型フォーマット及びIII型フォ ーマット有し、各フォーマットはカードの厚さが異なることで区別される。更な るカードを差し込むだけでコンピュータにメモリを加えることが可能である。同 様に、モデム又はファクシミリ（ＦＡＸ）のカードも手を押し動かすだけでシス テムに加えることが可能である。カードの規格化フォーマットにより、双方のシ ステムの形式又は構造に拘わらず、使用者は１つのコンピュータのメモリカード を別のコンピュータに差し込むことが可能である。 規格化PCMCIAカードはほぼクレジットカードの大きさであって、コンピュータ において対応するコネクタに係合するコネクタを有する。カードが小型であるこ とにより、運搬及び保存が容易な電子アセンブリが得られる。ディスクドライブ がコンピュータの既存のスロットに運搬され、かつ差し込まれることが可能であ るように、PCMCIAフォーマットに準拠したハードディスクドライブユニットを有 することが非常に望ましい。カードをハード面に落下させるなどしてドライブユ ニットに加えられる大きい衝撃荷重に耐え得るように、このようなハードディス クは頑丈でなければならない。このようなカードが存在することより、今日、フ ロッピーディスクが使用されている場合と同様にして、使用者はメモリ を蓄積することが可能になる。 ハードディスクドライブユニットはドライブの作動を制御する複数の集積回路 を有する。通常、これら回路はアクチュエータアームアセンブリの変換器に接続 された読取り／書込みチャネルを有する。読取り／書込みチャネルはホストコン ピュータに接続されたインターフェース制御装置に接続される。このインターフ ェース制御装置は、ディスクとホストとの間にて転送されるデータを記憶するた めのバッファとして使用されるランダムアクセスメモリ装置に接続される。 ディスクドライブは、ヘッド（１つ又は複数）をトラックの中心部に保持し（ サーボルーチン）、かつヘッド（１つ又は複数）をトラックからトラックに移動 するように（シークルーチン）、音声コイルに電流を供給する回路も有する。加 えて、通常、ディスクドライブはモータの整流を行い、かつモータ及びディスク が均一の速度で回転するようにするための回路を有する。 通常、上記の回路の作動はマイクロプロセッサベースの制御装置により制御さ れる。従来のディスクドライブは制御装置を他の回路に接続する別個の回路も有 する。このチップは一般にグルー（glue）論理と呼ばれる。スクワイアーズ（Sq uires）らに付与された米国特許第４，９７９，０５６号は、インターフェース 制御装置、読取り／書込みチャネル、アクチュエータ及びスピンモータ回路の作 動を制御するマイクロプロセッサベースの制御装置を有するハードディスクアー キテクチャを開示している。スクワイアーズのシステムは、データと同一のトラ ックのセクタにサーボ情報を記憶する組込型サーボフォーマットを使用する。各 セクタの間、プロセッサはドライブの音声コイル及びスピンモータ回路を使用す る。プロセッサは、ホストコンピュータとディスクとの間におけるデータ転送に 関連して使用されるスピンモータ及び音声コイルを使用可能にする階層を用いる 。スクワイアーズ型システムはディスクとホストとの間にて効率的にデータを転 送するように、制御装置ベースのシステムを設けているが、通常、このようなシ ステムは印刷回路基板に装着されねばならない多数の電子部品を必要とする。 モアハウス（Morehouse）らに付与された米国特許第４，９３３，７８５号 及びステファンスキー（Stefansky）らに付与された米国特許第５，０２５，３ ３５号は、一般にＨＤＡと呼ばれるディスクドライブハウジングに装着された印 刷回路板を有する従来のハードディスクドライブを開示している。通常、ＨＤＡ は封緘され、アセンブリのディスク、アクチュエータアーム及びスピンモータを 有する。ＨＤＡはドライブのヘッドに接続された前置増幅器を有することもある 。残りの電気部品（インターフェース制御装置、読取り／書込みチャネル、アク チュエータ回路等）は外部印刷回路板上に配置される。回路板はＨＤＡの全長及 び全幅にわたり延びている。従って、アセンブリ全体の厚さはＨＤＡの厚さ、印 刷回路板の厚さ及び電気部品の高さによって決まる。 １９９２年１１月１３日に出願され、かつ本発明と同一の譲受人に譲渡された 米国特許出願第０７／９７５，００８号は、１．８インチ（４．６ｃｍ）径のデ ィスクを有するとともにPCMCIA仕様のIII型要件に適うハードディスクドライブ を開示している。モアハウス及びステファンスキーの特許と同様に、米国特許出 願第０７／９７５，００８号にはＨＤＡの全長及び全幅にわたり延びる印刷回路 板が開示されている。このような回路板装置ではII型PCMCIA仕様に適うディスク ドライブが得られないことが見出された。II型PCMCIA仕様に適うハードディスク ドライブアセンブリを得ることが望ましい。 PCMCIA仕様に適うポータブルディスクドライブは、ポータブルラップトップコ ンピュータにおいて使用することが可能である。ラップトップコンピュータの中 には３．３ボルトの電力供給にて作動するように設計されるものもある。従来の コンピュータエレタトロニクスは５．０ボルトの電力供給にて作動するように設 計される。３．３ボルトのみの電力を供給される揮発性記憶装置にアクセスする ほうが、より時間がかかることが見出された。アクセス時間が長くなると、記憶 装置を使用するプロセッサの実行が遅くなる。従って、ドライブの性能を低下さ せることなく、３．３ボルトにて作動可能なハードディスクドライブ用の電子ア ーキテクチャを得ることが望ましい。 発明の概要 本発明はII型PCMCIA仕様に適うハードディスクドライブ内に完全に収容するこ とが可能な電子アーキテクチャである。ディスクドライブはディスクを回転させ る小形状のスピンモータを有する。スピンモータの回転はサーボチップ内のスピ ンモータ回路により制御される。ディスクはアクチュエータアームアセンブリに 対して回転する。アクチュエータアームアセンブリはディスクからの情報を記憶 し、かつ検索する変換器を有する。アタチュエータアームは音声コイルにより回 転される。音声コイルはサーボチップ内のアクチュエータ回路により制御される 。 ディスクドライブは外側ハウジング、及びホストコンピュータの中にドライブ を差し込み可能にするコネクタを有する。変換器は読取り／書込みチップに接続 される。読取り／書込みチップはデータマネージャチップを介し、ディスクとホ ストコンピュータとの間にて情報を転送する。データマネージャチップ、読取り ／書込みチップ及びサーボチップは、全てコントローラチップにより制御される 。ドライブの全ての電子部品は１枚の印刷回路板に装着される。回路板はハウジ ングのほぼ１／３の長さであって、ディスクとコネクタとの間に配置される。回 路板の長さを縮小することにより回路板はディスクと同一平面に配置される。従 って、アセンブリ全体の厚さが増すことがない。コンパクトなアセンブリはII型 PCMCIAの厚さ要件に適うハードディスクドライブを可能にする。 コントローラチップはコアプロセッサ、及びドライブの作動を制御するステー トマシン（stat emachine）を有する。コアマイクロプロセッサは一般に簡略化 命令セット（「ＲＩＳＣ」）と呼ばれる製品である。簡略化命令セットは、プロ セッサが取出し、復号化、読取り及び実行のルーチンを並行に実行することを可 能にするデュアルバスアーキテクチャを有する。本発明のプロセッサは所定の機 能に対し、従来技術のハードディスクドライブにおいて使用されるプロセッサよ り、メモリの取出しが少なくて済む。メモリの取出しが減少することにより、シ ステム全体は３．３ボルトの電力供給を有するシステムにおいて使用することが 可能である。 従って、本発明の目的は、II型PCMCIA仕様に適うハードディスクドライブを提 供することにある。 本発明の別の目的は、ハードディスクドライブアセンブリの印刷回路板の寸法 を縮小する電子アーキテクチャを提供することにある。 本発明の更に別の目的は、３．３ボルトの電力供給により作動可能なハードデ ィスクドライブ用の電子アーキテキチャを提供することにある。 図面の簡単な説明 本発明の目的及び効果については、以下の詳細な説明及び添付図面を丹念に見 た後、当業者には更に明らかになろう。 図１は本発明のハードディスクドライブの斜視図である。 図２はハードディスクドライブの平断面図である。 図３はハードディスクドライブのカバーの底面図である。 図４はアクチュエータアセンブリの断面図である。 図５はドライブの印刷回路板及びコネクタを示すハードディスクドライブの断 面図である。 図６はスピンモータの断面図である。 図７は印刷回路板の底面図である。 図８はディスクドライブのシステムアーキテクチャの概略図である。 図９はシステムのデータマネージャチップの概略図である。 図１０はシステムのサーボチップの概略図である。 図１１はディスクのセクタの図である。 図１２はシステムのコントローラチップの概略図である。 図１３はシステムのＲ／Ｗチップの概略図である。 図１４ａ−ｇはディスクドライブのオペレーションのフローチャートである。 発明の詳細な説明 符号を用いて更に詳細に図面について説明する。図１は本発明のハードディス クドライブ１０を示す。ディスクドライブ１０はホストコンピュータ（図示せず ）に差込可能なカードとして構成されている。ユニット１０はハウジング１２及 びコネクタ１４を有している。好ましい実施形態において、ハウジングは長さ、 幅及び厚さが８５．６×５４．０×５．０ｍｍの寸法を有している。この寸法は パーソナルコンピュータメモリカード・インターナショナルアソシェーション（ PCMCIA）が発行しているII型電子カードの仕様書に準拠している。 PCMCIAは規格カードの寸法及び他の必要条件を記載した仕様書を公開している協 会である。PCMCIA仕様書に準拠した各コンピュータは規格カードを受承すること が可能なスロットを有している。このような規格により、システムの型式又は構 成に拘わらず、１つのコンピュータの電子カードは別のコンピュータに容易に差 込可能である。郵便番号９４０８６、カリフォルニア州サニーベール、ジーイー ストドゥエーンアベニュー１０３０番地（1030 G East Duane Avenue，Sunnyval e，Califomia 94086）に所在するパーソナルコンピュータメモリカード・インタ ーナショナルアソシエーションに一報を入れれば、PCMCIA規格のコピーを入手す ることが可能である。 PCMCIA規格は各々が異なる厚さを有する３種類のカードを有している。Ｉ型カ ードは約３．３ｍｍの厚さであり、II型カードは約５．０ｍｍの厚さであり、II I型カードは約１０．５ｍｍの厚さである。コンピュータはII型カードを受承す るほどに幅広の複数の隣接スロットを有している。Ｉ型カード及びII型カードの 双方とも１つのスロットを占拠するが、III型カードは２つのスロットを占拠す る。各コンピュータのスロットは、通常、コンピュータシステムと相互接続する ようにマザーボードに装着される６８個のピンコネクタを有している。当初、PC MCIA規格は内部モデム及びファクシミリボードを有するメモリカード及び／又は 論理カード用に確立された。本発明はPCMCIAのII型カードのフォーマッ トに準拠可能なハードディスクドライブを提供する。 好ましい実施形態において、カードアセンブリ１０のコネクタ１４はコンピュ ータに配置された６８個のピンコネクタに係合可能な６８個のピンを有している 。通常、コネクタ１４は複数のソケット１６を有する誘電体材料から構成されて いる。ソケット１６はコンピュータのコネクタ（図示せず）に配置されたピンに 係合する。コネクタは電力、接地及びデータ用に指定されたピンを有している。 PCMCIA規格の要項として、接地用ソケットは電力用ソケットより長く、電力用ソ ケットはデータ用ソケットより長い。このような配置により、カード内にて電圧 スパイク又は電力サージを生じさせることなく、「ライブ」オペレーティングシ ステムにカードを差し込むことが可能である。 図２〜図７について説明する。ハードディスクドライブはスピンモータ２０に より回転させられるディスク１８を有している。通常、ディスク１８は当業者に は周知の磁気コーティングで覆われた金属、ガラス、セラミック又は合成の基板 から構成されている。図６に示すように、スピンモータ２０は一対の円錐形軸受 け２６によりスピンドル磁石２４に接続されたハブ２２を有している。ハブ２２ 内には固定子２８、及びハブ２２の内面に取り付けられた磁石３２と協働する複 数の巻線３０が存在する。巻線３０に電流を流すことにより、磁石３２を通過す る磁束が生じ、ハブ２２及びディスク１８が回転し始める。ハブ２２はテーパ状 の一対の内面３４を有し、これは円錐形軸受け２６の対応するテーパ状面３６に 沿って摺動する。テーパ状ハブ面３６と軸受け２６との間には流体の薄層が存在 し、これにより２つの部材２２及び２６は比較的摩擦を生ぜずに回転可能となっ ている。軸受け２６間には軸受け用流体のためのリザーバを形成する空間３８が 存在する。軸受け用流体は、スピンドル磁石２４の磁束によりハブ２２と軸受け ２６との間に保持される鉄−流体潤滑剤であることが好ましい。円錐形軸受け２ ６によりスピンモータ２０の形状は狭くなっている。このためにスピンモータ２ ０は、手に持ったコンピュータ及び／又はディスクドライブにかかり得る標準衝 撃荷重に耐えることが可能である。 ディスク１８はディスククランプ４２によりハブの肩部４０に対して締め付け られている。ディスククランプ４２はモータ２０に対して超音波で溶融された熱 可塑性材料から構成されることが好ましい。熱可塑性物質はハブ２２内に位置す る複数の溝４４の中に流れ込んでいる。溝４４におけるプラスチックはディスク １８がｚ軸において移動することを防止している。クランプ４２の一部もディス ク１８の内径とハブ２２との間における空間に流れ込み、ディスク１８が横方向 に移動することを防止している。 固定スピンドル２４は一対のキャップ４５，４６により捕捉されている。底部 キャップ４５は接着剤層５０によりベースプレート４８に装着されている。好ま しい実施形態において、この接着剤はＡＦ４６の名称でミネソタマニュファクチ ャリングアンドマイニング社（「３Ｍ」）により販売されている材料である。薄 膜５０は下部円錐形軸受け２６をキャップ４５に装着するためにも使用されてい る。上部キャップ４６は固定スピンドル２４に装着されている。好ましい実施形 態において、キャップ４６とカバー５２とは、カバー５２に装着された接着性か つ粘弾性の薄膜材料５４により接続されている。粘弾性材料５４はモータ２０の 高さと、ベースプレート４８とカバー５２との間の空間との許容誤差を補正して いる。粘弾性材料５４はモータ２０にかかる衝撃及び振動荷重も減衰させている 。 図２に示すように、ディスク１８は、一般的にヘッドと呼ばれる一対の変換器 ５８を有するアクチュエータアームアセンブリ５６に対して回転する。変換器５ ８はディスク１８の各対応隣接面の磁界を磁化し、検知することが可能なコイル （図示せず）を有している。各ヘッド５８はアクチュエータアーム６２に取り付 けられたフレックスビーム（flexbeam）６０に支持されている。好ましい実施形 態において、各フレックスビーム６０は、比較的弾性の誘電体材料（図示せず） により分離された１つ以上の導電性プレート（図示せず）から構成されている。 金属プレートは変換器５８に送信される信号の導電路を設けることができる。各 ヘッド５８はディスク１８の回転により生成されるエアストリームと協働するス ライダ（図示せず）を有し、ディスク面と変換器との間に空気軸受けを形成する 。 この空気軸受けはディスク１８の表面からヘッド５８を持ち上げる。ヘッドが空 気軸受けによりディスク面から分離され、かつディスク１８及びモータ２０の振 れを拾い取ることが可能であるほどに可撓性であるように、フレックスビームは 構成されている。ヘッド５８は水平方向又は鉛直方向のいずれかで記録するよう に構成することが可能である。 フレックスビーム６０は接着剤によりアクチュエータアーム６２のスロットに 挿入されている。好ましい実施形態において、この接着剤はプライマ、熱又は紫 外線の光源により硬化可能である。アクチュエータアーム６２は軽量かつ強固な 炭化ケイ素から構成されることが好ましい。アクチュエータアーム６２はベアリ ングアセンブリ６６を中心に回動する。図４に示すように、ベアリングアセンブ リ６６はベースプレート４８から延びるころ軸受け６８を有している。図２につ いて説明する。アクチュエータアーム６２は、ブロック６８におけるＶ字形スロ ット７２に延びる三角形状のローラベアリング７０を有している。ローラベアリ ング７０はＣ字形スプリングクリップ７４によりブロック６８に接触させられて いる。アクチュエータアーム６２がベアリングアセンブリ６６を中心に回転させ られる時、ベアリングがブロック６８に対して回動するように、ローラベアリン グ７０のアペックスはスロット７２のアペックスに係合する。本発明のローラベ アリングによりベアリングアセンブリの形状は狭くなっている。このためにベア リングアセンブリは比較的小さい摩擦を生じさせるとともに、手に持ったディス クドライブに加えられる標準衝撃荷重に耐えることが可能である。 アクチュエータアーム６２の端部には一対の固定コイル７８の間に配置された 磁石７６が設けられている。この磁石は北極（Ｎ）及び南極（Ｓ）を有し、一方 向にてコイルに電流が流れる時、北極がコイルに対して垂直方向の力を受け、こ れとは反対方向に電流が流れる時、南極が同一方向の力を受ける。一般的に磁石 及びコイルは音声コイルモータ、即ちＶＣＭ８０と呼ばれ、アクチュエータアー ム６２を回転させ、ディスク１８に対してヘッド５８を移動させる。図４に示す ように、コイル７８はフェライト材料から構成されるとともに、磁束の帰還路を 構成するＣ字形遮蔽プレート８２に装着されて、磁束を音声コイル８０の領域に 保持する。 図２及び図５に示すように、コネクタ１４はハウジング１２の一端に配置され るとともに、ベースプレート４８及びカバー５２における鋸歯状面８４により保 持されている。鋸歯状面８４はコネクタ１４がハウジング１２に対していずれの 方向にも移動することを阻止している。各コネクタソケット１６は印刷回路板（ ＰＣＢ）９０上の導電面パッド８８にハンダ付けされたテール８６を有している 。図４に示すように、印刷回路板９０はベースプレート４８に支持されるととも に、ディスクドライブアセンブリ１０を駆動させるのに必要な全ての電気部品を 有している。 図７に示すように、印刷回路板９０に装着されているのは、コントローラチッ プ９２、読取り／書込みチャネルチップ９４及びサーボチップ９６である。各チ ップは、当業者には周知の従来技術により回路板９０にハンダ付けされた集積回 路パッケージ内に収容されている。図２に示すように、回路板９０の反対側はデ ータマネージャチップ９８、前置増幅器チップ１００及び読取り専用メモリ（Ｒ ＯＭ）チップ１０２を有している。回路板９０は抵抗器１０４及びコンデンサ１ ０６のような受動素子も有し、ドライブアセンブリの電気系をなしている。回路 板９０はディスク１８とコネクタ１４との間に配置されている。図５に示すよう に、回路板９０はディスク１８とほぼ平行な平面に配置されている。回路板９０ をディスク１８に対してほぼ「平面内」に配置することにより、ディスクドライ ブアセンブリ全体の厚さが低減している。 図２に示すように、回路板９０は可撓性回路板１０８によりアクチュエータア センブリ５６に連結されている。通常、可撓性回路板１０８はカプトン（ＫＡＰ ＴＯＮ）という商標名で市販されているポリイミドシートから構成されている。 これらポリイミドシートは回路全体にわたって延びる導電跡を封緘している。可 撓性回路板１０８の一端は、フレックスヒーム６０にハンダ付けされ、或いは超 音波を使用して取り付けられた接触パッド１１０を有している。図５に示すよう に、回路板１０８の対向端部は、カバープレート５２に配置された締付けストリ ップ１１６により、印刷回路板９０上の対応パットに作動接触するように押圧さ れた接触パッドを有している。カバープレート５２がベースプレート４８に取り 付けられる時、締付けストリップ１１６は可撓性回路板１０８の接触パットに圧 力を加えるように適合されている。締付けストリップ１１６は可撓性回路１０８ 板を印刷回路板９０に断続させる手段を付与し、これら２つの部材をハンダ付け する必要がない。図２に示すように、ディスクドライブアセンブリは、印刷回路 板９０を音声コイル８０のコイル７８及びスピンモータ２０の巻線３０にそれぞ れ接続する可撓性回路１２６及び１２８も有している。可撓性回路１２６及び１ ２８は締付けストリップ１１６により回路板９０上の対応パットに接触するよう に押圧された接触パッドを有している。 図３及び図４に示すように、カバー５２に装着されているのは、ベースプレー ト４８における対応面１２４に押圧されたエラストマシール１２２である。エラ ストマ１２２は一般的にＨＤＡ１２６と呼ばれる領域において、ディスク１８、 スピンモータ２０及びアクチュエータアセンブリ５６を密閉している。カバープ レート５２はクランプ１２８によりベースプレート４８に取り付けられている。 クランプ１２８はプレート４８及び５２における対応スロット１３２に延びる複 数のスプリングタブ１３０を有している。クランプ１２８はディスクドライブア センブリ１０の縁部に加えられる外部の衝撃荷重及び振動荷重を吸収するエラス トマストリップ１３４を有することが可能である。通常、ディスクドライブ１０ は、コンピュータのハウジングによりカードの縁部が支持されるように、ホスト コンピュータにロードされる。従って、通常、コンピュータに加えられる衝撃荷 重又は振動荷重はドライブの縁部を介してディスクドライブに伝達される。エラ ストマストリップ１３４はこれら荷重を減衰させ、ドライブの作動に対する損傷 又は中断を防止する。クランプはねじ又は他の同様の締付け手段を用いることな く、ベースプレート４８をカバー５２に取り付けるための手段を付与している。 ねじ部品の省略はアセンブリの全高を低減するのに寄与している。図２及び図３ に示すように、カバー５２は２つの部材４８及び５２を配列するように、ベース プレート４８における対応溝１３８に挿入された方形ピン１３６を有している。 ベースプレート４８はＨＤＡ１２６の外部に配置されたブリーザフィルタ１４ ２を有するフィルタチャンバ１４０を備えている。ベースプレート４８はＨＤＡ １２６とチャンバ１４０との間を流体を介して連通させるスロット１４２を有し ている。ＨＤＡ１２６内の空気圧がドライブ１０の外側の周囲空気より低い時、 差圧によりクランプ１２８を通過し、カバー５２とベースプレート４８との間の 中間面を介し、ＨＤＡ領域１２６及びベース４８に空気が注入される。このＨＤ Ａ領域１２６はフィルタチャンバ１４０に流体を介して連通し、フィルタチャン バ１４０もＨＤＡに流体を介して連通している。注入された空気はフィルタチャ ンバ１４０を介してＨＤＡ１２６に流入する。空気中の炭化水素、酸性ガス及び 他の不純物はブリーザフィルタ１４２により捕捉される。ブリーザフィルタは湿 度制御エレメントを有することも可能である。 ディスクドライブアセンブリ１０はＨＤＡ内の不純物を除去する再循環フィル タ１４６も有している。再循環フィルタ１４６は壁部１４６によりＨＤＡから分 離されたチャンバの中央部に配置されている。フィルタ１４６は上流チャンバ１ ５０を下流チャンバ１５１から分離している。ディスク１８を回転させることに より、空気は上流チャンバ１５２に流入し、フィルタ１４６を介して下方チャン バ１４６に流入し、ディスク１８のＨＤＡ領域１２６に帰還する。ディスクドラ イブは炭化水素、酸性ガス及び水を吸収する材料から構成された環境制御アセン ブリ１８０を有することも可能である。 図８はハードディスクドライブアセンブリ１０のシステムアーキテクチャの概 略図を示す。このシステムはディスクドライブの作動を制御する。通常、データ はディスクの直径と同心の環状トラックに沿って磁気ディスク１２に記憶される 。好ましい実施形態において、ディスクは直径が１．８インチである。１．８イ ンチのディスクについて説明しているが、本発明は１．３インチ（３．３ｃｍ） 、２．５インチ（６．４ｃｍ）、３．５インチ（８．９ｃｍ）等の他の径を有す る ディスクにも使用可能であると理解されたい。１．８インチのディスクでは、デ ィスク面毎に１３０個のトラックにデータを記憶させる。各トラックは複数のサ ーボセクタを有している。各セクタは７６８バイトまでのデータを記憶すること が可能である。アセンブリ全体では１３０メガバイトまでのデータを記憶可能で ある。 図８に示すように、システム１０はデータマネージャチップ９８、コントロー ラチップ９２、サーボチップ９６及び読取り／書込み（「Ｒ／Ｗ」）チップ９４ を有している。このシステムは制御装置９２に接続された読取り専用メモリ（「 ＲＯＭ」）装置１０２、並びにヘッド５８及びＲ／Ｗチップ９４に接続された前 置増幅器回路（「プリアンプ」）１００も有している。制御装置９２は連続線２ ０４及び２０６を介し、それぞれサーボ９６及びＲ／Ｗ９４チップに接続されて いる。制御装置９２はアドレス／データバス２０８によりデータマネージャ９８ に接続されるとともに、命令バス２１０によりＲＯＭ２０２に接続されている。 データマネージャ９８はアドレス／データバス２１４によりホスト２１２に接続 されるとともに、データバス２１６によりＲ／Ｗチップ９４に接続されている。 Ｒ／Ｗチップ９４はライン２１８により前置増幅器チップに接続されている。サ ーボチップ９６はサーボライン２２０を介してＲ／Ｗチップ９４に接続されてい る。サーボチップ９６はライン２２２，２２４を介し、それぞれ音声コイル８０ 及びスピンモータ２０にも接続されている。プリアンプチップ１００はライン２ ２６を介してヘッド５８に接続されている。制御装置９２は生データライン２２ ８によりＲ／Ｗチップ９４にも接続されている。連続線及びアドレス／データバ スは、それそれのチップ間に情報を転送するのに必要な制御信号線を有している 。本明細書中においては連続線が使用されているが、連続線は多重線を有するこ とが可能であると理解されたい。 図９に示すように、データマネージャ９８はホストインターフェースコントロ ーラ回路２３０によりホスト２１２に接続されている。インターフェースコント ローラ２３０はホストプロトコルに基づいてリターンハンドシェーク等を出力す ることによりホスト２１２にインターフェースで接続するように、ハードウェア を有している。好ましい実施形態において、インターフェースコントローラ２３ ０はＰＣＭＣＩＡプロトコルに対応している。インターフェースコントローラ２ ３０はデータバス２３４を介し、ランダムアクセスメモリ（ＲＡＭ）装置２３２ に接続されている。ＲＡＭ２３２はホスト２１２とディスク１８との間にて転送 されるデータを記憶するようにデータバッフアを供給する。好ましい実施形態に おいて、ＲＡＭは４．０キロバイトまでのデータを記憶することが可能である。 通常、３．５キロバイトのメモリはホスト・ディスク間にて転送されるデータを 記憶することを専用としている。残りの０．５キロバイトのメモリは、通常、所 定のディスクドライブの特性を記憶することを専用とするスクラッチパッドを供 給する。各ディスクドライブが組み立てられる時、ドライブユニットの種々の特 性が確定され、ディスクに記憶される。ディスクドライブがパワーアップされる 時、制御装置は初期化ルーチンを行う。ルーチンの一部はディスクからドライブ 特性を検索し、これをＲＡＭのスクラッチパッド部分に記憶させる。 ＲＡＭ２３２の管理は、アドレスバス２３８にて記憶装置２３２にアドレスを 出力し、かつライン２４０にて使用可能制御信号を供給するメモリコントローラ 回路２３６により制御されている。メモリコントローラ回路２３６はライン２４ ２を介し、インターフェースコントローラ回路からアクセス要求を受信する。コ ントローラ回路２３６はライン２４６を介し、ディスクコントローラ回路２４４ からもアクセス要求を受信する。ディスクコントローラ回路２４４はディスクマ ネージャチップ９８とＲ／Ｗチップ９４との間にインターフェースを付与してい る。ディスクコントローラ回路２４４はインターフェース回路２３６からライン ２４８にて読取り／書込み制御信号を受信する。これら読取り／書込み制御信号 は読取りゲート線２５０及び書込みゲート線２５２にてＲ／Ｗチップ９４に中継 される。また、インターフェースコントローラ回路、メモリコントローラ回路及 びディスクコントローラ回路は、ライン２５４，２５６及び２５８を介してコン トローラチップ９２に接続されている。 メモリコントローラ２５６はＲＡＭ２３２とインターフェースコントローラ回 路２３０との間、ＲＡＭ２３２とディスクコントローラ回路２４４との間、及び コントローラチップ９２とデータマネージャチップ９８との間におけるデータの 記憶及び検索を制御している。ＲＡＭ２３２及びコントローラチップ９２は専用 データバス２０８により接続されている。コントローラチップ９２がＲＡＭ２３ ２にアクセスしたい時、コントローラチップはアドレス及びデータマネージャチ ップセレクト（ＤＭＣＳ）制御信号を供給する。 ディスクにデータを書き込むには、当初、ホスト２１２はインターフェースコ ントローラ回路２３０が受信する書込み要求を供給する。この書込み要求は必須 初期接続手順シーケンスを実行する。インターフェースコントローラ回路２３０ はホストからメモリバッフア２３２への論理アドレス及びデータを記憶するよう に、メモリコントローラ回路２３６に対してアクセス要求を生成する。そして、 メモリコントローラ回路２３６はメモリマッピング型に基づいてバッファ２３２ にデータを記憶する。インターフェースコントローラ回路２３０はコントローラ チップ９２に送信されるＨＯＳＴＩＮＴ割込み信号を発生させる。 ＨＯＳＴＩＮＴ信号の認識後、コントローラチップ９２はホスト２１２が供給 する論理アドレスを読み取るように、ＲＡＭ２３２へのアクセスを要求する。コ ントローラチップ９２は諭理アドレスを物理的なディスクアドレスに変換する。 そして、コントローラチップ９２はシークルーチンを開始し、ヘッド５８をディ スク１８上の適正位置に移動させることが可能である。音声コイル８０が変換器 ５８を所望のディスクセクタに移動させてしまう時、コントローラチップ９２は Ｚセクタ信号をデータマネージャ９８に供給する。Ｚセクタ信号の受信後、ディ スクコントローラ回路２４４はデータアクセス要求をメモリコントローラ回路２ ３６に供給する。メモリコントローラ回路２３６はＲＡＭ２３２の対応内容をバ ス２１６に配置することにより、ディスク１８に対して書込みシーケンスを開始 する。 データを読み込むには、ホスト２１２はインターフェースコントローラ回路２ ３０が受信する読取り要求を供給する。要求された諭理アドレスはバッファ２３ ２に記憶される。ＨＯＳＴＩＮＴ信号が生成され、コントローラチップ９２によ り論理アドレスが検索される。コントローラチップ９２は物理的アドレスをディ スク上の実際のセクタに変換し、これに応じてアクチュエータアームを移動させ るようにシークルーチンを開始する。変換器が適正なディスク位置の上方に存在 する時、コントローラチップ９２はＺセクタ信号をデータマネージャ９８に供給 する。そして、ディスクコントローラ回路２４４はメモリアクセス要求をメモリ コントローラ回路２３６に出力し、ＲＡＭ２３２が使用可能になる。そして、デ ィスクコントローラ回路２４４を介し、Ｒ／Ｗチップ９４からバッファ２３２に データが転送される。そして、メモリコントローラ回路２３６はインターフェー スコントローラ回路２３０を介し、ＲＡＭ２３２からホスト２１２にデータを転 送する。 図１０に示すように、サーボチップ９６はボイスコイル８０及びスピンモータ ２０を駆動するように、それぞれ音声コイル制御回路２７０及びスピンモータ制 御回路２７２を有している。サーボチップ９６は双方向の１６ビット同期シリア ルポート２７４によりコントローラチップ９２に接続されている。シリアルポー ト２７４はライン２７８によりデジタル・アナログ（Ｄａｃ）変換器に接続され ている。Ｄａｃ２７８はスピンモータＤａｃポート２８０、音声コイルＤａｃポ ート２８２及びアナログ・デジタル（Ａｄ）変換器Ｄａｃポート２８４を有して いる。 音声コイルポートは３つの信号、Vvcmoffset，Vvcmtrack及びVcm gain range をライン２８８〜２９２にて音声制御回路２７０に供給する。これら３つの信号 は加算回路２９４内にて加算される。Vvcmoffset信号は音声コイル８０にバイア ス電圧を加える。Vvcmtrack信号は音声コイル８０の駆動信号を更に正確に制御 するように、バイアス信号を変化させる二次電圧信号を供給する。Vcm gain ran ge信号はバイアス信号の高分解能を付与する別の二次信号であって、通常、ドラ イブのサーボルーチン中に使用される。Vcm信号の振幅は８ビットデータ ストリームにより確定される。この８ビットデータストリームはコントローラチ ップ９２により双方向のシリアルポート２７４を介し、音声コイルポート２８０ に加えられる。データ命令にはシリアルポートにより復号される７ビットアドレ ス及び読取り／書込みビットが伴う。この７ビツトアドレスの内容に基づき、適 正なＤａｃポートにデータが向けられる。 加算回路２９４はドライブ回路２９８をバイアスする演算増幅器２９６に信号 を供給する。ドライブ回路２９８はピンVcmP３００及びVcmN３０２を介し、音声 コイルのコイル７８に接続されている。音声コイル制御回路２７０は電流センサ ３０４も有している。電流センサ３０４は演算増幅器２９６にフィードバックさ れ、音声コイル８０に供給される電流を直接電流制御する。 スピンモータポート２８０はライン３０６〜３１０を介し、信号Vspnoffset， Vspntrack及びVspn gain rangeをスピンモータ制御回路２７２に供給する。これ ら信号はスピンモータ回路により受信される。スピンモータ回路は音声コイル回 路２７０とほぼ同一の構成部品である加算回路３１２、演算増幅器３１４、ドラ イバ回路３１６及び電流センサ３１８を有している。加算回路は上記のVspin（ ）信号を加算する。音声コイル信号と同様に、オフセット信号はバイアス電圧を 加え、他の信号はこのバイアス電圧を調整する。ドライバ回路３１６はライン３ ２０〜３２４にてそれそれピンＡ，Ｂ及びＣを介し、スピンモータの巻線に接続 されている。ドライバ回路３１６はスピンドル制御諭理３２６により制御されて いる。スピンドル制御諭理３２６はVcommライン３２８にてコントローラチップ ９２により加えられるコミュテーションアドバンス（commutation advance）信 号の受信後、出力線Ａ，Ｂ及びＣのドライバの適正な組合せを連続的に可能にす る。コミュテーションアドバンス信号Vcommが出力される毎に、制御論理３２６ は適正ドライブを連続的に可能にし、ラインＡ，Ｂ及びＣが適正に組み合わされ てスピンモータに電流が供給される。 スピンモータ制御回路２７２はラインＡ，Ｂ及びＣ、並びにライン３３２にて モータのセンタタップ（ＣＴ）に接続された逆起電力センサ３３０を有している 。 センサ３３０は逆起電力信号を比較器３３４に供給する。比較器３３４はこの信 号と基準電圧とを比較する。比較器３３４はライン３３６にてVphase信号をコン トローラチップ９２に供給する。コントローラチップ９２はVcommライン３２８ を介してスピンモータ２０を整流するように、Vphase信号を用いる。好ましい実 施形態において、ドライバ回路３１６は更なるラインSpnGa，SpnGb及びSpnGcを 有している。ラインSpnGa，SpnGb及びSpnGcは更なるドライバに接続され、モー タに加えられる電流レベルを上げることが可能である。この特徴により、サーボ チップ９６は比較的高い回転トルクを必要とする更なるディスクを有するディス クドライバにおいて使用することが可能である。 サーボチップ９６は種々の入力信号を受信するアナログマルチプレクサ３３８ を有している。これら信号は、Ｄａｃ変換器２７６のデジタル・アナログ回路を 用いるアナログ・デジタル（Ａｄｃ）変換器３４０に多重化される。Ａｄｃは比 較器３４２、及び一連の８ビットデータ列を生成するシリアル近似レジスタ（Ｓ ＡＲ）３４４を有している。 稼動時、マルチプレクサ３３８はアナログ信号を比較器３４２に供給する。S ＡＲ３４４はＡｄＤａｃポート２８４に送信される連続した８ビットワードを生 成する。ＡｄＤａｃポート２８４はこのワードをアナログコンパレータ信号に変 換する。このアナログコンパレータ信号はマルチプレクサ３３８からのアナログ 信号と比較される。第１のワードは１に設定された最重要なビット及び０に設定 された他の全てのビットを有している。最重要なビットがアナログ信号より大き ければ、シリアルポート２７４にビット１が供給される。ＳＡＲ３４４は次の８ ビットワードを生成し、これもアナログ信号に変換され、かつ比較器３４２と比 較される。この新ワードは１に設定された次なる最も重要性が低いビットを有し ている。このルーチンは、アナログ信号の振幅を規定するようにシリアルポート ２７４に８ビットが供給されるまで継続される。そして、シリアルポート２７４ は連続線３０４を介し、コントローラチップ９２にビットを送信する。 マルチプレクサ３３８はライン３４６及び３４８にて逆起電力センサ３３０及 び電流センサ３１８から、それぞれ入力信号Vbemf及びVispnを受信する。Ｒ／ｗ チップ９４からのＡ−Ｂ及びＣ−Ｄサーボ信号がライン３５０及び３５２を介し 、マルチプレクサ３３８に供給される。音声コイル電流センサ３０４の出力信号 Vivcmがライン３５４にてマルチプレクサ３３８に供給される。これらフィード バック信号はＡｄｃ３４０及びシリアルポート２７４を介してコントローラチッ プ９２に送信される。 音声コイル制御回路２７０はコントローラチツプ９２からの命令に応じて、ヘ ッド５８をディスクに対して位置決めする。コントローラチップ９２及び制御回 路２７０は、シークルーチン又はサーボルーチンのいずれかに従ってアクチュエ ータを移動させる。シークルーチンにおいては、ヘッド５８はディスク上の第１ のトラック位置からディスク上の第２のトラック位置に移動させられる。サーボ ルーチンは変換器５８をトラックの中心線に保持するのに用いられる。 好ましい実施形態において、ディスク１８は埋込サーボ情報を有している。図 １１はディスクのトラックにおける典型的なセクタを示す。当初、各セクタはサ ーボフィールドを有し、この後にＩＤフィールドを有している。ＩＤフィールド はセクタを認識するヘッダアドレスを有している。ＩＤフィールドの後にはデー タフィールド及び誤り訂正符号（ＥＣＣ）情報が続いている。ＥＣＣフィールド の後には別のＩＤフィールドが続き、これはデータフィールドＤ０のデータ片を 有する後続のデータフィールドＤ１を同定する。 当初、サーボフィールドは書込み／読取りフィールドを有し、次に自動利得制 御（ＡＧＣ）フィールドを有し、この後にデータが存在しない過程（ＤＣギャッ プ）が続いている。ＤＣキャップの端部には同期パルスが存在する。サーボフィ ールドはセクタの特定のシリンダ（トラック）を同定するためのグレイコード、 及び複数のサーボバーストＡ，Ｂ，Ｃ及びＤも有している。サーホバーストＡ及 びＢはトラックの中心線において外縁を有している。サーホバーストＣは偶数番 トラックのトラックの中心線に配置されている。サーボバーストＤはサーボバー ストＣの上縁に位置する底部縁を有している。トラックの中心線に対する変換器 の位置はサーボバーストＡ〜Ｄの振幅を読み取ることにより決めることが可能で ある。ＡＧＣフィールドはサーボバーストの基準電圧値を設定するのに用いられ る。 同期パルスはＡＧＣフィールドの後に遷移を有さない所定数のクロックサイク ル後に検知される第１の電圧遷移として同定される。例えば、変換器がＡＧＣフ ィールドを検知した後、同期サイクルの検出前に電圧遷移が生じることなく３ク ロックサイクルが生じ得る。別のシステムとして、グレイコードの開始が同期パ ルスを示す電圧遷移を出力することが可能である。 図１２はコアマイクロプロセッサ３６０を有するコントローラチップ９２の図 を示す。好ましい実施形態において、このコアはＤＳＰ ＴＭＳ３２０Ｃ２５と いう部品名でテキサスインスツルメンツ社（「ＴＩ」）により販売されているプ ロセッサの改良版である。プロセッサ３６０は、８０Ｃ１９６という系統名でイ ンテル社により販売されているコントローラチップのような従来のハードディス クドライブ制御装置よりも少ない命令セットで稼動する。命令セットが減少する ことによりメモリアクセス要求が減少する。プロセッサブロック３６０はＲＡＭ メモリ（図示せず）を有している。従来のＲＡＭ装置は５．０ボルトの公称電力 供給により作動する。ポータブルラップトップ型コンピュータにおいて一般的に 使用される電圧レベルである３．３ボルトの公称電力供給にて作動するハードデ ィスクドライブを備えることが望ましい。従来のＲＡＭ装置が３．３ボルトにて 作動している時、ＲＡＭ装置が５．０ボルトにて作動している時より、プロセッ サメモリアクセス要求に応答する速度が遅い。ＲＡＭの速度が遅いとプロセッサ の性能が低下する。所定の機能に対するメモリアクセス要求の必要性が少なくな るプロセッサを用いることにより、プロセッサの性能をそれほど左右することな く、３．３ボルトにて稼動するシステムが得られる。 ＤＳＰマイクロプロセッサは命令及びデータを転送するための２つの別個の内 部バス（図示せず）を有している。デュアルバスアーキテキチャによりプロセッ サは取出し、復号化、読取り及び実行のルーチンを並行して実行することが可能 である。ＤＳＰのパイプラィン特性によりプロセッサの性能は著しく高まってい る。ＤＳＰプロセッサはレジスタ及びＲＡＭ装置の双方として機能するオンボー ドメモリを有している。 コントローラチップはプロセッサ３６０に接続された支援「オンチップ（on-c hip）」ハードウェアも有している。支援ハードウェアは連続線２０４及び２０ ６を介してサーボ９６及びＲ／Ｗチップ９４に接続された双方向性１６ビット同 期シリアルポート３６２を有している。また、シリアルポート３６２はバス３６ ４を介してプロセッサ３６０に接続されている。シリアルポート３６２はプロセ ッサ３６０とチップ９４，９６との間にバッファを供給するレジスタを有してい る。ポート３６２はプロセッサ３６０により供給されるアドレスに応答し、Ｒ／ Ｗチップ９４及びサーボチップ９６に対してチップセレクト信号も生成する。シ リアルポート３６２はレジスタファイル３６６に接続されている。 コントローラチップ９６はグレイコード回路３７０、サーボストローブ回路３ ７２、バースト復調器回路３７４、自動利得制御（ＡＧＣ）回路３７６及び書込 み使用禁止回路３７８を有するステートマシン３６８を備えている。バースト復 調器３７４はライン３８０を介して他の回路の作動を制御する。復調器回路３７ ４はライン３８４を介してタイマ回路３８２に接続されている。グレイコード回 路３７０及びバースト復調器回路３７６の双方は、Ｒ／Ｗチップ９４から生デー タを受信するように生データライン３２８に接続されている。 タイマ回路３８２は複数のタイマを有し、このうちの１つはセクタのサーボバ ースト前に「タイムアウト」になる。プリサーボ（pre-servo）タイマがタイム アウトになる時、タイマ回路３８２はライン３８６にてＡＧＣ信号をＡＧＣ回路 ３７６に供給する。ＡＧＣ信号はＡＧＣ回路３７６を使用可能にし、ＡＧＣ回路 ３７６はライン３８８を介してＲ／Ｗチップ９４の自動利得制御回路を使用可能 にする。また、タイマ回路３８２はライン３８４にて検索信号をバースト復調器 ３７４に供給する。この検索信号によりバースト復調器３７４はセクタのサーボ バースト内の同期パルスの検索を開始することが可能である。検索信号の受信後 、 所定数のクロックサイクル内にて（生データライン２２８から）信号の遷移が生 じない時、バースト復調器３７４は内部シンクロマークフィールドを使用可能に する。このフィールドの使用可能化後、所定時間内に遷移は生じれば、バースト 復調器３７４は同期パルスの検出を示すＨセクタ信号を発生させる。 Ｈセクタ信号はライン３９４にてＺセクタ回路に供給されるとともに、ライン ３９０にてプロセッサ３６０に供給される。復調器回路３７４からのＨセクタ信 号はｚセクタ回路３９２内にて一対のタイマを設定する。タイマが「タイムアウ ト」になる時、ｚセクタ回路３９２はデータマネージャチップ９８及びＲ／Ｗチ ップ９４にｚセクタ信号を供給する。各データフィールドＤｏ及びＤ１に対して タイマを設けることが好ましい。ｚセクタ回路３９２が使用可能線３９６を介し てプロセッサ３６０により使用可能になっていれば、回路３９２はｚセクタ信号 のみを発生させる。 バースト復調器３７４回路は同期パルスの検出後、グレイコード回路３７２を 使用可能にする。グレイコード回路３７２は生データライン２２８にて供給され るグレイコードを記憶するシフトレジスタを有している。そして、グレイコード はバス３９８を介してレジスタファイル３６６における専用アドレスに記憶され 、引き続いてプロセッサ３６０により検索される。また、同期パルスの検出によ りバースト復調器３７４における内部タイマが設定される。このタイマがタイム アウトになる時、バースト復調器３７４はグレイコード回路３７０を使用禁止に し、サーボストローブ回路３７２を使用可能にする。サーボストローブ回路３７ ２はライン３９９にて一連の２つのビット信号を送信し、Ｒ／Ｗチップ９４内の 内部回路がＡ−Ｂ及びＣ−Ｄ信号をサーボチップ９６に供給することを可能にし ている。そして、Ａ−Ｂ及びＣ−Ｄ信号はＡｄｃ変換器３４０及びシリアルポー ト３７４，３６２を介してレジスタファイル３６６に送信される。 また、タイマ３８２が検索信号を発生させる時、バースト復調器３７４は書込 み使用禁止回路３７８を使用可能にする。書込み使用禁止回路３７８が書込み信 号を使用禁止にするとともに、ディスクへのデータの書込みを阻止することが可 能となるように、データマネージャチップ９８からの書込み使用可能線２５２は 書込み使用禁止回路３７８を介してプリアンプ１００に通じている。書込み使用 禁止回路３７８はサーボフィールドに対するデータの書込みを阻止するように、 サーボバースト中に書込み信号を使用禁止にする。また、書込み使用禁止回路３ ７８はライン４００を介して衝撃センサ（図示せず）により使用可能にされる。 ディスクドライブが所定値を越えて加速される時、衝撃センサは使用可能信号を 供給する。衝撃センサ及び書込み使用禁止回路３７８は、ドライブが過度の衝撃 を受ける時にデータの書込みを阻止する。 コントローラチップ９２はバス４０４及び４０６を介してプロセッサ３６０及 びレジスタファイル３６６に接続されたインターフェースモジュール４０２を有 している。インターフェースモジュール４０２はプロセッサ２６０とレジスタフ ァイル３６６との間にメモリマップを付与している。モジュラインターフェース ４０２は支援オンチップハードウェアが異なる種類のプロセッサに接続されるこ とを可能にしている。モジュール４０２はライン４１０を介してデコーダ４０８ に接続されている。デコーダ４０８はプロセッサ３６０により供給されるアドレ スを復号化し、ライン４１２及び２５６を介し、ＲＯＭ１０２又はデータマネー ジャチップ９８のいずれかを選択するチップセレクト制御信号ＲＯＭ及びＤＭを 使用可能にする。 コントローラチップ９２はライン４１４にてシステムクロックからクロック信 号を受信するオシレータ４１２を有している。オシレータ４１２はライン４１８ にてクロック回路４１６に刻時信号を供給する。クロック回路４１６はライン４ ２０〜４２８にて、Ｒ／Ｗチップ９４、データマネージャチップ９８、サーボチ ップ９６、マイクロプロセッサ３６０及び制御装置９２の支援ハードウェアに対 して刻時信号を供給する。好ましい実施形態において、オシレータ４１２は３０ ＭＨｚのクロック信号を発生させる。オシレータ４１２はライン４３２を介して 休止回路４３０に接続されている。ライン４３４にて回路４３０にＩＮＴｂ信号 が供給される時、休止回路４３０はオシレータ４１２を 使用禁止にする。通常、ＩＮＴｂ信号はホストプロセッサ（図示せず）により供 給される。通常、所定の時間間隔において、レジスタファイル３６６のレジスタ 内にビットを設定することによりディスクアクセス要求が生成されていない時、 ホストプロセッサは休止信号を供給する。 支援ハードウェアはスピン回路４３６も有している。スピン回路４３６はVpha seライン３３６及びVcommライン３２８を介してサーボチップ９６に接続されて いる。スピン回路４３６はライン４３８及び４４０によりレジスタファイル３６ ６及びプロセッサ３６０の双方に接続されている。スピン回路３３６がVphase信 号を受信する時、回路４３６はSPININTライン４４０にてプロセッサ３６０に割 込み信号を供給する。また、Vphase信号はスピン回路４３６内の内部Vcommタイ マを設定する。加えて、スピンブロック回路４３６はレジスタファイル３６６に おける専用レジスタ（１つ又は複数）も読み取る。レジスタファイル３６６の内 容は、サーボモジュール９６のスピン制御回路２７２に対し、スピン回路４３６ がVphase信号を受信する時と、回路４３６がVcomm信号を発生させる時との間に 時間間隔を設ける。 プロセッサ３６０は継続的に作動する内部タイマ（図示せず）を有している。 プロセッサ３６０がSPININTピン４４０を認識し、かつこのラインがスピン回路 ４３６により起動される時、プロセッサ３６０は内部タイマの時間及びスピン回 路４３６におけるVcommタイマの値を読み取る。Vcommタイマの値は、Vphase信号 の受信とプロセッサ３６０によるSPININT割込み信号の認識との間にて経過した 時間を示す。Vcomm時間は内部プロセッサタイマの値から減じられる。この結果 生じる時間は理論上の時間と比較され、スピンモータ２０の速度においてエラー が存在するか否かを判定する。通常、スピンモータ２０は１２個の極を有し、一 回転毎に３６個のVphase信号が生成される。 代替として、スピンモータ２０の速度は、ＡＧＣフィールドの端部とＤＣギャ ップの開始との間におけるパルスの数をカウントすることにより測定することが 可能である。この実施形態において、各ディスクセクタのＡＧＣフィールドの端 部とＤＣギャップの開始との間にマイクロ秒のタイムフィールドが形成されてい る。このタイムフィールドは所定数のパルスを有している。同期パルスの検出後 、スピンタイマ３８３が設定される。スピンタイマ３８３は次のセクタのＡＧＣ フィールドの端部においてタイムアウトになる。スピンタイマ３８３はピン３８ ５を起動することにより、バースト復調器３７４においてカウンタ３７５を使用 可能にする。カウンタ３７５は変換器により検出されるパルスの数をカウントす る。そして、パルス数はレジスタファイル３６６に記憶される。プロセッサ３６ ０が音声コイル８０ルーチンを完了した後、プロセッサ３６０はカウンタ３７５ によりカウントされるパルスの数を検索するとともに、このカウントを公称値と 比較する。このカウントが公称値と異なれば、プロセッサ３６０はデジタル命令 を発生させる。このデジタル命令はスピンモータ２０の速度を上げ、或いは下げ るようにサーボモジュール９６に送信される。また、タイマ３８３が次のセクタ のＡＧＣフィールドの正に端部にてタイムアウトになるように、プロセッサ３６ ０はタイマ３８３を変化させる。このように、プロセッサは、カウンタ３７５が 常時、ＡＧＣフィールドの端部にてカウントし始めるようにしており、スピンモ ータの制御エラー値が確実に正確になるようにしている。 プロセッサは、Ｈセクタの割込み第１（音声コイルのサブタスク）、SPININT の割込み信号第２（スピンモータのサブタスク）並びにHOSTINT又はDISKINTのい ずれかの割込み信号（データのサブタスク）に応答する階層に基づき、割込み信 号のＨセクタ、SPININT、HOSTINT及びDISKINTを認識する。従って、バースト復 調器３７４が同期パルス信号を検出する時、パルスはＨセクタライン３９０にて プロセッサ３６０に送信される。Ｈセクタの信号を受信後、プロセッサ３６０は サーボルーチンを開始することが可能である。当初、プロセッサ３６０はグレイ コード情報を有するレジスタファイル３６６内のレジスタを読み取る。プロセッ サ３６０はヘッド５８のシリンダ位置を確定し、次に、音声コイル制御情報を有 するデータをシリアルポート３６２に書き込む。そして、シリアルポート３６２ はこのデータをサーボチップ９６に送信する。グレイコードが（例えば ディスクからのデータの読取り又は書込みの）所望のトラック位置と一致すれば 、プロセッサは使用可能線３９６を介してＺセクタ回路３９２を使用可能にする 。 グレイコードの読取り後、プロセッサ３６０はＡ−Ｂ及びＣ−Ｄサーボ情報を 有する。トラックの中心線に対するヘッド５８の位置を決めるように、サーボバ ースト情報はプロセッサ３６０により処理される。そして、プロセッサ３６０は サーボチップ９６に対して引き続いて送信するように、シリアルポート３６２に データを書き込む。プロセッサ３６０がシークルーチンの状態にあれば、サーボ 情報はレジスタファイル３６６から取り出されない。 サーボルーチン後、プロセッサはスピン回路４３６からの如何なるSPININT信 号も認識し、実際のモータ速度と理論上のモータ速度との差を計算する。好まし い実施形態において、プロセッサは各セクタのエラー値を記憶し、ディスクの回 転毎にスピンモータの平均エラー値を計算する。そして、プロセッサ３６０はス ピンモータ２０の速度を制御するように、シリアルポート３６２を介し、制御デ ータをサーボチップ９６に書き込む。通常、これはディスク１８の一回転に一回 生じる指標セクタ中に行われる。 スピンルーチン後、プロセッサ３６０は如何なるHOSTINT又はDISKINT割込み信 号も認識する。HOSTINTピンが起動状態にあれば、プロセッサ３６０はデータマ ネージャ９８のバッファ２３２に記憶された論理アドレスを検索する。プロセッ サ３６０は論理アドレスをディスク上の実際のセクタ位置に変換する。ヘッド５ ８が所望のトラックの上方になければ、プロセッサ３６０はシークルーチンを開 始する。ヘッドがヘッドの所望のセクタに達すると、コントローラチップ９２は Ｚセクタ信号をデータマネージヤ９８に供給し、次に、データマネージャ９８は データをＲ／Ｗチップ９４に転送する。DISKINT活性信号はデータ転送の終了又 はデータ転送処理におけるエラーを示す。通常、レジスタファイル３６６は、エ ラーが生じた時に設定されるエラービットを有している。プロセッサ３６０はエ ラービットを読み取り、エラーが存在すれば誤り訂正ルーチンを行う。 図１３はＲ／Ｗチップ９４の図を示す。Ｒ／Ｗチップ９４は、コントローラチ ップ９２のシリアルポート３６２に接続された双方向性１６ビット同期シリアル ボート４５０を有している。シリアルポート４５０はライン４５４を介してコン トローラ回路４５２に接続されている。コントローラ４５２はライン４５８を介 してマルチプレクサ４５６に接続されている。マルチプレクサ４５６は、シリア ルポート４５０及びコントローラ回路４５２を介してコントローラチップ９２か ら受信される命令に基づき、ヘッドの種々のラインを多重化する。 Ｒ／Ｗチップ９４はバス４６４を介して検出回路４６２に接続されたデータポ ート４６０を有している。検出回路４６２はライン４６６及び４６８により、そ れそれマルチプレクサ４５６及びコントローラ回路４５２に接続されている。回 路４６２は変換器により供給される電圧の遷移を検出するとともに、ライン３７ ０を介してデータポート２４６にデジタル出力を供給する。Ｒ／Ｗチップ９４は コントローラチップ９２のサーボストローブ回路３７２に接続されたデコーダ４ ７２を有している。デコーダ４７２はライン４７６を介してサーボバースト回路 ４７４に接続されている。デコーダ４７２はサーボストローブから受信されるパ ルスに応答し、サーボバースト回路４７４を使用可能にする。サーボバースト回 路４７４はライン３５０及び３５２にて、サーボ信号Ａ−Ｂ及びＣ−Ｄをサーボ チップ９６に供給する。 好ましい実施形態において、Ｒ／Ｗチップ９４は３２Ｐ４７３０という部品名 称でシリコンシステムズ社（Silicon Systems Inc.(「ＳＳＩ」)）により販売さ れている製品に類似した集積回路である。前置増幅器チップはＴＬＶ２２３４と いう部品名称でＴＩにより販売されている従来の集積回路であることが好ましい 。 図１４ａ−ｇはディスクドライブの典型的なオペレーティングシーケンスのフ ローチャートを示す。処理ブロック５００において、ホスト２１２は諭理アドレ スＡ０−Ａ６３にデータを書き込むための要求をディスクドライブに出力してい る。他の状態はディスクのセクタの端部におけるヘッドの位置である。ブロック ５０２において、データマネージャ９８はホストからの物理的アドレス及びデー タをＲＡＭバッファに２３２に記憶するとともに、HOSTINT割込み信号を活性 させる。ディスクがセクタのサーボフィールドを回転させると、がヘッドに接近 する。ブロック４０４において、タイマ回路３８２の検索タイマはタイムアウト になり、バースト復調器３７４及びプロセッサ３６０に、それそれ検索信号及び Ｈセクタ信号を供給する。また、ＡＧＣ回路は使用可能にされ、Ｒ／Ｗチップ９ ４に制御信号を出力してブロック５０６において自動利得制御を開始する。 並行路に沿って、サーボチップ９６のスピンモータ制御回路はVphase信号を発 生させる。このVphase信号はブロック５０８においてコントローラチップ９２の スピン回路４３６により受信される。ブロック５１０において、スピン回路４３ ６はプロセッサ３６０に対してSPININT割込み信号を発生させるとともに、内部 タイマを初期化する。また、スピン回路４３６はレジスタファイル３６６にアク セスし、Vphase信号とVcomm信号の発生との間における時間間隔を判定する。ブ ロック５１２において、所定の時間間隔後、スピン回路３３６はVcomm信号を発 生させる。 ブロック５０６の後、バースト復調器回路３７４はＲ／Ｗチップ９４からの生 データを読み取り、ブロック５１４において、同期パルスの検出後にグレイコー ド回路３７０を使用可能にする。ブロック５１６において、バースト復調器回路 ３７４はグレイコード回路３７０を使用禁止にするとともに、サーボストローブ 回路３７２を使用可能にする。サーボストローブ回路３７２はＲ／Ｗチップ９４ にサーボストローブパルスを供給する。ブロック５１８において、Ｒ／Ｗチップ ９４はサーボ信号Ａ−Ｂ及びＣ−Ｄをサーボチップ９６に供給する。ブロック５ １８において、サーボチップ９６はアナログサーボ信号をデジタルデータ列に変 換する。これらデジタルデータ列はコントローラチップ９２に送信されるととも に、ブロック５２０においてレジスタファイル３６６に記憶される。次に、ブロ ック５２２において、サーボバーストのＩＤフィールドはレジスタファイル３６ ６に記憶される。 処理ブロック５２４において、プロセッサ３６０はＨセクタの割込み信号を認 識する。判定ブロック５２６において、プロセッサ３６０はディスクドライブが シークルーチン状熊にあるか否かを判定する。ドライブがシークルーチン状態に あれば、処理ブロック５２８において、プロセッサは、グレイコード情報を有す るレジスタファイル３６６の内容を読み取る。ブロック５３０〜５３１において 、プロセッサ３６０はグレイコードデータを所望のトラック位置と比較し、シー ク電流を計算するとともに、シリアルポート２７４及び３６２を介してサーボチ ップ９６に送信される書込み命令を発生させる。ディスクがサーボルーチンの状 態にあれば、処理ブロック５３４において、プロセッサ３６０はサーボバースト 情報を有するレジスタファイル３６６の内容を読み取る。処理ブロック５３７〜 ５３８において、サーボバースト情報は、ヘッドがトラックの中心線に存在する か盃かを判定するのに用いられるとともに、音声コイルの訂正命令を計算するの に用いられる。そして、ブロック５３２において、プロセッサ３６０はシリアル ポートを介し、音声コイル制御データを有する書込み命令をサーボチップ９６に 対して発生させる。デジタル音声コイル制御データはサーボチップのＤａｃによ りアナログ信号に変換されるとともに、アセンブリのアクチュエータアーム及び ヘッドを動かすように音声コイルに供給される。 ブロック５３８において、プロセッサ２６０はSPININT割込み信号が存在すれ ば、これを認識する。プロセッサ３６０はプロセッサの内部タイマ及びスピン回 路４３６のVcommタイマを読み取り、処理ブロック５４０において、Vphase信号 間の時間間隔を計算し、この時間間隔を累積時間に加算する。判定ブロック５４ ２により割込み数が一回転と同等であれば、処理ブロック５４４及び５４６にお いて、スピン訂正命令が計算され、プロセッサ３６０はシリアルポートを介し、 サーボチップ９６に対して書込み命令を発生させる。スピン訂正命令は基準時間 と累積時間との間の差から計算される。ブロック５４７において、累積時間は０ に再設定される。また、レジスタファイル３６６に新しい時間間隔値が記憶され 、これは後にスピン回路４３６により用いられる。書込み命令はサーボチップに 送信される。サーボチップはデジタル列をアナログ信号に変換する。アナログ信 号はスピンモータの制御回路に供給される。割込み数が一回転と同等でなけ れば、ブロック５４８において、累積時間はプロセッサ３６０により記憶される 。 処理ブロック５５０において、プロセッサ３６０はデータマネージャ９８から のHOSTINT割込み信号を認識する。そして、処理ブロック５５２において、プロ セッサ３６０はデータマネージャ９８内のバッファ３３２からの物理的アドレス 、及びレジスタファイル３６６におけるＩＤフィールドデータを検索する。ブロ ック５５４において、プロセッサ３６０は論理アドレスを実際のセクタ位置に変 換する。判定ブロック５５６によりヘッド５８が実際のセクタ位置の上方に存在 しなければ、ブロック５５８において、プロセッサ３６０はシークルーチンを開 始するとともに、音声コイルを移動させるようにサーボチップ９６に対して書込 み命令を発生させる。ヘッドがトラックの適正位置に達するまで、アクチュエー タアームは移動される。実際のセクタ位置がヘッドに隣接するまで、プロセッサ ３６０は継続してグレイコードを読み取る。ブロック５６０において、プロセッ サ３６０は、セクタのサーボフィールド後にＺセクタピンを起動するＺセクタ回 路３９２を使用可能にする。処理ブロック５６２において、Ｚセクタピンを起動 することにより、データマネージャ９８からのデータをＲ／Ｗチップ９４に書き 込み始める。Ｒ／Ｗチップ９４はセクタのデータフィールドにデータを書き込む 。 例示的な実施形態について説明し、かつ添付図面において図示しているが、こ れら実施形態は例示にすぎず、広範囲の発明を限定するものではなく、また、当 業者であれば他の種々の変更が考え得るため、本発明は図示され、かつ説明され ている特定の構成及び装置に限定されるものではないということを理解されたい 。

【手続補正書】特許法第１８４条の８ 【提出日】１９９５年６月３０日 【補正内容】 トに準拠可能なハードディスクドライブを提供する。 好ましい実施形態において、カードアセンブリ１０のコネクタ１４はコンピュ ータに配置された６８個のピンコネクタに係合可能な６８個のピンを有している 。通常、コネクタ１４は複数のソケット１６を有する誘電体材料から構成されて いる。ソケット１６はコンピュータのコネクタ（図示せず）に配置されたピンに 係合する。コネクタは電力、接地及びデータ用に指定されたピンを有している。 PCMCIA規格の要項として、接地用ソケットは電力用ソケットより長く、電力用ソ ケットはデータ用ソケットより長い。このような配置により、カード内にて電圧 スパイク又は電力サージを生じさせることなく、「ライブ」オペレーティングシ ステムにカードを差し込むことが可能である。 図２〜図７について説明する。ハードディスクドライブはスピンモータ２０に より回転させられるディスク１８を有している。通常、ディスク１８は当業者に は周知の磁気コーティングで覆われた金属、ガラス、セラミック又は合成の基板 から構成されている。図６に示すように、スピンモータ２０は一対の円錐形軸受 け２６によりスピンドル磁石２４に接続されたハブ２２を有している。ハブ２２ 内には固定子２８、及びハブ２２の内面に取り付けられた磁石３２と協働する複 数の巻線３０が存在する。巻線３０に電流を流すことにより、磁石３２を通過す る磁束が生じ、ハブ２２及びディスク１８が回転し始める。ハブ２２はテーパ状 の一対の内面３４を有し、これは円錐形軸受け２６の対応するテーパ状面３６に 沿って摺動する。テーパ状ハブ面３６と軸受け２６との間には流体の薄層が存在 し、これにより２つの部材２２及び２６は比較的摩擦を生ぜずに回転可能となっ ている。軸受け２６問には軸受け用流体のためのリザーバを形成する空間３８が 存在する。軸受け用流体は、スピンドル磁石２４の磁束によりハブ２２と軸受け ２６との間に保持される鉄−流体潤滑剤であることが好ましい。円錐形軸受け２ ６によりスピンモータ２０の形状は狭くなっている。このためにスピンモータ２ ０は、手に持ったコンピユータ及び／又はディスクドライブにかかり得る衝撃度 に耐えることが可能である。 ディスク１８はディスククランプ４２によりハブの肩部４０に対して締め付け られている。ディスククランプ４２はモータ２０に対して超音波で溶融された熱 可塑性材料から構成されることが好ましい。熱可塑性物質はハブ２２内に位置す る複数の溝４４の中に流れ込んでいる。溝４４におけるプラスチックはディスク １８がｚ軸において移動することを防止している。クランプ４２の一部もディス ク１８の内径とハブ２２との間における空間に流れ込み、ディスク１８が横方向 に移動することを防止している。 固定スピンドル２４は一対のキャップ４５，４６により捕捉されている。底部 キャップ４５は接着剤層５０によりベースプレート４８に装着されている。好ま しい実施形態において、この接着剤はＡＦ４６の名称でミネソタマニュファクチ ャリングアンドマイニング社（「３Ｍ」）により販売されている材料である。薄 膜５０は下部円錐形軸受け２６をキャップ４５に装着するためにも使用されてい る。上部キャップ４６は固定スピンドル２４に装着されている。好ましい実施形 態において、キャップ４６とカバー５２とは、カバー５２に装着された接着性か つ粘弾性の薄膜材料５４により接続されている。粘弾性材料５４はモータ２０の 高さと、ベースプレート４８とカバー５２との間の空間との許容誤差を補正して いる。粘弾性材料５４はモータ２０にかかる衝撃及び振動荷重も減衰させている 。 図２に示すように、ディスク１８は、一般的にヘッドと呼ばれる一対の変換器 ５８を有するアクチュエータアームアセンブリ５６に対して回転する。変換器５ ８はディスク１８の各対応隣接面の磁界を磁化し、検知することが可能なコイル （図示せず）を有している。各ヘッド５８はアタチュエータアーム６２に取り付 けられたフレックスビーム（flexbeam）６０に支持されている。好ましい実施形 態において、各フレックスビーム６０は、比較的弾性の誘電体材料（図示せず） により分離された１つ以上の導電性プレート（図示せず）から構成されている。 金属プレートは変換器５８に送信される信号の導電路を設けることができる。各 ヘッド５８はディスク１８の回転により生成されるエアストリームと協働するス ライダ（図示せず）を有し、ディスク面と変換器との間に空気軸受けを形成する 。 この空気軸受けはディスク１８の表面からヘッド５８を持ち上げる。ヘッドが空 気軸受けによりディスク面から分離され、かつディスク１８及びモータ２０の振 れを拾い取ることが可能であるほどに可撓性であるように、フレックスビームは 構成されている。ヘッド５８は水平方向又は鉛直方向のいずれかで記録するよう に構成することが可能である。 フレックスビーム６０は接着剤によりアクチュエータアーム６２のスロットに 挿入されている。好ましい実施形態において、この接着剤はプライマ、熱又は紫 外線の光源により硬化可能である。アクチュエータアーム６２は軽量かつ強固な 炭化ケイ素から構成されることか好ましい。アクチュエータアーム６２はベアリ ングアセンブリ６６を中心に回動する。図４に示すように、ベアリングアセンブ リ６６はベースプレート４８から延びるころ軸受け６８を有している。図２につ いて説明する。アタチュエータアーム６２は、ブロック６８におけるＶ字形スロ ット７２に延びる三角形状のローラベアリング７０を有している。ローラベアリ ング７０はＣ字形スプリングクリップ７４によりブロック６８に接触させられて いる。アクチュエータアーム６２がベアリングアセンブリ６６を中心に回転させ られる時、ベアリングがブロック６８に対して回動するように、ローラベアリン グ７０のアペックスはスロット７２のアペックスに係合する。本発明のローラベ アリングによりベアリングアセンブリの形状は狭くなっている。このためにベア リングアセンブリは比較的小さい摩擦を生じさせるとともに、手に持ったディス クドライブに加えられる標準衝撃荷重に耐えることが可能である。 アクチュエータアーム６２の端部には一対の固定コイル７８の間に配置された 磁石７６が設けられている。この磁石は北極（Ｎ）及び南極（Ｓ）を有し、一方 向にてコイルに電流が流れる時、北極がコイルに対して垂直方向の力を受け、こ れとは反対方向に電流が流れる時、南極が同一方向の力を受ける。一般的に磁石 及びコイルは音声コイルモータ、即ちＶＣＭ８０と呼ばれ、アクチュエータアー ム６２を回転させ、ディスク１８に対してヘッド５８を移動させる。図４に示す ように、コイル７８はフェライト材料から構成されるとともに、磁束の帰還路を 構成するＣ字形遮蔽プレート８２に装着されて、磁束を音声コイル８０の領域に 保持する。 図２及び図５に示すように、コネクタ１４はハウジング１２の一端に配置され るとともに、ベースプレート４８及びカバー５２における鋸歯状面８４により保 持されている。鋸歯状面８４はコネクタ１４がハウジング１２に対していずれの 方向にも移動することを阻止している。各コネクタソケット１６は印刷回路板（ ＰＣＢ）９０上の導電面パッド８８にハンダ付けされたテール８６を有している 。図５に示すように、印刷回路板９０はベースプレート４８に支持されるととも に、ディスクドライブアセンブリ１０を駆動させるのに必要な全ての電気部品を 有している。 図７に示すように、印刷回路板９０に装着されているのは、コントローラチッ プ９２、読取り／書込みチャネルチップ９４及びサーボチップ９６である。各チ ップは、当業者には周知の従来技術により回路板９０にハンダ付けされた集積回 路パッケージ内に収容されている。図２に示すように、回路板９０の反対側はデ ータマネージャチップ９８、前置増幅器チップ１００及び読取り専用メモリ（Ｒ ＯＭ）チップ１０２を有している。回路板９０は抵抗器１０４及びコンデンサ１ ０６のような受動素子も有し、ドライブアセンブリの電気系をなしている。回路 板９０はディスク１８とコネクタ１４との間に配置されている。図５に示すよう に、回路板９０はディスク１８とほぼ平行な平面に配置されている。回路板９０ をディスク１８に対してほぼ「平面内」に配置することにより、ディスクドライ ブアセンブリ全体の厚さが低減している。 図２に示すように、回路板９０は可撓性回路板１０８によりアクチュエータア センブリ５６に連結されている。通常、可撓性回路板１０８はカプトン（ＫＡＰ ＴＯＮ）という商標名で市販されているポリイミドシートから構成されている。 これらポリイミドシートは回路全体にわたって延びる導電跡を封緘している。可 撓性回路板１０８の一端は、フレッタスビーム６０にハンダ付けされ、或いは超 音波を使用して接着された接触パッド１１０を有している。図５に示すように、 回路板１０８の対向端部は、カバープレート５２に配置された締付けストリップ １１６により、印刷回路板９０上の対応パッドに作動接触するように押圧された 接触パッドを有している。カバープレート５２がベースプレート４８に取り付け られる時、締付けストリップ１１６は可撓性回路板１０８の接触パッドに圧力を 加えるように適合されている。締付けストリップ１１６は可撓性回路板１０８を 印刷回路板９０に断続させる手段を付与し、これら２つの部材をハンダ付けする 必要がない。図２に示すように、ディスクドライブアセンブリは、印刷回路板９ ０を音声コイル８０のコイル７８及びスピンモータ２０の巻線３０にそれぞれ接 続する可撓性回路１１８及び１２０も有している。可撓性回路１１８及び１２０ は締付けストリップ１１６により回路板９０上の対応パッドに接触するように押 圧された接触パッドを有している。 図３及び図４に示すように、カバー５２に装着されているのは、ベースプレー ト４８における対応面１２４に押圧されたエラストマシール１２２である。エラ ストマ１２２は一般的にＨＤＡ１２６と呼ばれる領域において、ディスク１８、 スピンモータ２０及びアクチュエータアセンブリ５６を密閉している。カバープ レート５２はクランプ１２８によりベースプレート４８に取り付けられている。 クランプ１２８はプレート４８及び５２における対応スロット１３２に延びる複 数のスプリングタブ１３０を有している。クランプ１２８はディスクドライブア センブリ１０の縁部に加えられる外部の衝撃荷重及び振動荷重を吸収するエラス トマストリップ１３４を有することが可能である。通常、ディスクドライブ１０ は、コンピュータのハウジングによりカードの縁部が支持されるように、ホスト コンピユータにロードされる。従って、通常、コンピユータに加えられる衝撃荷 重又は振動荷重はドライブの縁部を介してディスクドライブに伝達される。エラ ストマストリップ１３４はこれら荷重を減衰させ、ドライブの作動に対する損傷 又は中断を防止する。クランプはねじ又は他の同様の締付け手段を用いることな く、ベースプレート４８をカバー５２に取り付けるための手段を付与している。 ねじ部品の省略はアセンブリの全高を低減するのに寄与している。図２及び図３ に示すように、カバー５２は２つの部材４８及び５２を配列するように、ベース プレート４８における対応溝１３８に挿入された方形ピン１３６を有している。 ベースプレート４８はＨＤＡ１２６の外部に配置されたブリーザフィルタ１４ ４を有するフィルタチャンバ１４０を備えている。ベースプレート４８はＨＤＡ １２６とチャンバ１４０との間を流体を介して連通させるスロット１４２を有し ている。ＨＤＡ１２６内の空気圧がドライブ１０の外側の周囲空気より低い時、 差圧によりクランプ１２８を通過し、カバー５２とベースプレート４８との間の 中間面を介し、ＨＤＡ領域１２６及びベース４８に空気が注入される。このＨＤ Ａ領域１２６はフィルタチャンバ１４０に流体を介して連通し、フィルタチャン バ１４０もＨＤＡに流体を介して連通している。注入された空気はフィルタチャ ンバ１４０を介してＨＤＡ１２６に流入する。空気中の炭化水素、酸性ガス及び 他の不純物はブリーザフィルタ１４２により捕捉される。ブリーザフィルタは湿 度制御エレメントを有することも可能である。 ディスクドライブアセンブリ１０はＨＤＡ内の不純物を除去する再循環フィル タ１４６も有している。再循環フィルタ１４６は壁部１４６によりＨＤＡから分 離されたチャンバ１４７の中央部に配置されている。フィルタ１４６は上流チャ ンバ１５０を下流チャンバ１４７から分離している ディスク１８を回転させる ことにより、空気は上流チャンバ１５２に流入し、フィルタ１４６を介して下方 チャンバ１４７に流入し、ディスク１８のＨＤＡ領域１２６に帰還する。ディス クドライブは炭化水素、酸性ガス及び水を吸収する材料から構成された環境制御 アセンブリ１８０を有することも可能である。 図８はハードディスクドライブアセンブリ１０のシステムアーキテクチャの概 略図を示す。このシステムはディスクドライブの作動を制御する。通常、データ はディスクの直径と同心の環状トラックに沿って磁気ディスク１２に記憶される 。好ましい実施形態において、ディスクは直径が１．８インチである。１．８イ ンチのディスクについて説明しているが、本発明は１．３インチ（３．３ｃｍ） 、２．５インチ（６．４ｃｍ）、３．５インチ（８．９ｃｍ）等の他の径を有す る ディスクにも使用可能であると理解されたい。１．８インチのディスクでは、デ ィスク面毎に１３０個のトラックにデータを記憶させる。各トラックは複数のサ ーボセクタを有している。各セクタは７６８バイトまでのデータを記憶すること が可能である。アセンブリ全体では１３０メガバイトまでのデータを記憶可能で ある。 図８に示すように、システム１０はデータマネージャチップ９８、コントロー ラチップ９２、サーボチップ９６及び読取り／書込み（「Ｒ／Ｗ」）チップ９４ を有している。このシステムは制御装置９２に接続された読取り専用メモリ（「 ＲＯＭ」）装置１０２、並びにヘッド５８及びＲ／Ｗチップ９４に接続された前 置増幅器回路（「プリアンプ」）１００も有している。制御装置９２は連続線２ ０４及ひ２０６を介し、それそれサーボ９６及びＲ／Ｗ９４チップに接続されて いる。制御装置９２はアドレス／データバス２０８によりデータマネージャ９８ に接続されるとともに、命令バス２１０によりＲＯＭ２０２に接続されている。 データマネージャ９８はアドレス／データバス２１４によりホスト２１２に接続 されるとともに、データバス２１６によりＲ／Ｗチップ９４に接続されている。 Ｒ／Ｗチップ９４はライン２１８により前置増幅器チップに接続されている。サ ーボチップ９６はサーボライン２２０を介してＲ／Ｗチップ９４に接続されてい る。サーボチップ９６はライン２２２，２２４を介し、それぞれ音声コイル８０ 及びスピンモータ２０にも接続されている。プリアンプチップ１００はライン２ ２６を介してヘッド５８に接続されている。制御装置９２は生データライン２２ ８によりＲ／Ｗチップ９４にも接続されている。連続線及びアドレス／データバ スは、それそれのチップ間に情報を転送するのに必要な制御信号線を有している 。本明細書中においては連続線が使用されているが、連続線は多重線を有するこ とが可能であると理解されたい。 図９に示すように、データマネージャ９８はホストインターフェースコントロ ーラ回路２３０によりホスト２１２に接続されている。インターフェースコント ローラ２３０はホストプロトコルに基づいてリターンハンドシェーク等を出力す ることによりホスト２１２にインターフェースで接続するように、ハードウェア を有している。好ましい実施形態において、インターフェースコントローラ２３ ０はＰＣＭＣＩＡプロトコルに対応している。インターフェースコントローラ２ ３０はデータバス２３４を介し、ランダムアクセスメモリ（ＲＡＭ）装置２３２ に接続されている。ＲＡＭ２３２はホスト２１２とディスク１８との間にて転送 されるデータを記憶するようにデータバッファを供給する。好ましい実施形態に おいて、ＲＡＭは４．０キロバイトまでのデータを記憶することが可能である。 通常、３．５キロバイトのメモリはホスト・ディスク間にて転送されるデータを 記憶することを専用としている。残りの０．５キロバイトのメモリは、通常、所 定のディスクドライブの特性を記憶することを専用とするスクラッチパッドを供 給する。各ディスクドライブが組み立てられる時、ドライブユニットの種々の特 性が確定され、ディスクに記憶される。ディスクドライブがパワーアップされる 時、制御装置は初期化ルーチンを行う。ルーチンの一部はディスクからドライブ 特性を検索し、これをＲＡＭのスクラッチパッド部分に記憶させる。 ＲＡＭ２３２の管理は、アドレスバス２３８にて記憶、装置２３２にアドレス を出力し、かつライン２４０にて使用可能制御信号を供給するメモリコントロー ラ回路２３６により制御されている。メモリコントローラ回路２３６はライン２ ４２を介し、インターフェースコントローラ回路からアクセス要求を受信する。 コントローラ回路２３６はライン２４６を介し、ディスクコントローラ回路２４ ４からもアクセス要求を受信する。ディスクコントローラ回路２４４はディスク マネージャチップ９８とＲ／Ｗチップ９４との間にインターフェースを付与して いる。ディスクコントローラ回路２４４はインターフェース回路２３６からライ ン２４８にて読取り／書込み制御信号を受信する。これら読取り／書込み制御信 号は読取りゲート線２５０及び書込みゲート線２５２にてＲ／Ｗチップ９４に中 継される。また、インターフェースコントローラ回路、メモリコントローラ回路 及びディスクコントローラ回路は、ライン２５４，２５６及び２５８を介してコ ントローラチップ９２に接続されている。 メモリコントローラ２３６はＲＡＭ２３２とインターフェースコントローラ回 路２３０との問、ＲＡＭ２３２とディスクコントローラ回路２４４との間、及び コントローラチップ９２とデータマネージャチップ９８との間におけるデータの 記憶及び検索を制御している。ＲＡＭ２３２及びコントローラチップ９２は専用 データバス２０８により接続されている。コントローラチップ９２がＲＡＭ２３ ２にアクセスしたい時、コントローラチップはアドレス及びデータマネージャチ ップセレタト（ＤＭＣＳ）制御信号２５６を供給する。 ディスクにデータを書き込むには、当初、ホスト２１２はインターフェースコ ントローラ回路２３０が受信する書込み要求を供給する。この書込み要求は必須 初期接続手順シーケンスを実行する。インターフェースコントローラ回路２３０ はホストからメモリバッフア２３２への諭理アドレス及びデータを記憶するよう に、メモリコントローラ回路２３６に対してアクセス要求を生成する。そして、 メモリコントローラ回路２３６はメモリマッピング型に基づいてバッファ２３２ にデータを記憶する。インターフェースコントローラ回路２３０はコントローラ チップ９２に送信されるＨＯＳＴＩＮＴ割込み信号を発生させる。 ＨＯＳＴＩＮＴ信号の認識後、コントローラチップ９２はホスト２１２が供給 する論理アドレスを読み取るように、ＲＡＭ２３２へのアクセスを要求する。コ ントローラチップ９２は諭理アドレスを物理的なディスクアドレスに変換する。 そして、コントローラチップ９２はシークルーチンを開始し、ヘッド５８をディ スク１８上の適正位置に移動させることが可能である。音声コイル８０が変換器 ５８を所望のディスクセクタに移動させてしまう時、コントローラチップ９２は Ｚセクタ信号をデータマネージャ９８に供給する。Ｚセクタ信号の受信後、ディ スクコントローラ回路２４４はデータアクセス要求をメモリコントローラ回路２ ３６に供給する。メモリコントローラ回路２３６はＲＡＭ２３２の対応内容をバ ス２１６に配置することにより、ディスク１８に対して書込みシーケンスを開始 する。 データを読み込むには、ホスト２１２はインターフェースコントローラ回路２ ３０が受信する読取り要求を供給する。要求された論理アドレスはバッファ２３ ２に記憶される。ＨＯＳＴＩＮＴ信号が生成され、コントローラチップ９２によ り論理アドレスが検索される。コントローラチップ９２は物理的アドレスをディ スク上の実際のセクタに変換し、これに応じてアクチュエータアームを移動させ るようにシークルーチンを開始する。変換器が適正なディスク位置の上方に存在 する時、コントローラチップ９２はＺセクタ信号をデータマネージャ９８に供給 する。そして、ディスクコントローラ回路２４４はメモリアクセス要求をメモリ コントローラ回路２３６に出力し、ＲＡＭ２３２が使用可能になる。そして、デ ィスクコントローラ回路２４４を介し、Ｒ／Ｗチップ９４からバッファ２３２に データが転送される。そして、メモリコントローラ回路２３６はインターフェー スコントローラ回路２３０を介し、ＲＡＭ２３２からホスト２１２にデータを転 送する。 図１０に示すように、サーボチップ９６はボイスコイル８０及びスピンモータ ２０を駆動するように、それぞれ音声コイル制御回路２７０及びスピンモータ制 御回路２７２を有している。サーボチップ９６は双方向の１６ビット同期シリア ルポート２７４によりコントローラチップ９２に接続されている。シリアルポー ト２７４はライン２７８によりデジタル・アナログ（Ｄａｃ）変換器に接続され ている。Ｄａｃ２７６はスピンモータＤａｃポート２８０、音声コイルＤａｃポ ート２８２及びアナログ・デジタル（Ａｄ）変換器Ｄａｃポート２８４を有して いる。 音声コイルポート２８２は３つの信号、Vvcmoffset，Vvcmtrack及びVcm gain rangeをラィン２８８〜２９２にて音声制御回路２７０に供給する。これら３つ の信号は加算回路２９４内にて加算される。Vvcmoffset信号は音声コイル８０に バイアス電圧を加える。Vvcmtrack信号は音声コイル８０の駆動信号を更に正確 に制御するように、バイアス信号を変化させる二次電圧信号を供給する。Vcm ga in range信号はバイアス信号の高分解能を付与する別の二次信号であって、通常 、ドライブのサーボルーチン中に使用される。Vcm信号の振幅は８ビット データストリームにより確定される。この８ビットデータストリームはコントロ ーラチップ９２により双方向のシリアルポート２７４を介し、音声コイルポート ２８０に加えられる。データ命令にはシリアルポートにより復号される７ビット アドレス及び読取り／書込みビットが伴う。この７ビットアドレスの内容に基づ き、適正なＤａｃポートにデータが向けられる。 加算回路２９４はドライブ回路２９８をバイアスする演算増幅器２９６に信号 を供給する。ドライブ回路２９８はピンVcmP３００及びVcmN３０２を介し、音声 コイルのコイル７８に接続されている。音声コイル制御回路２７０は電流センサ ３０４も有している。電流センサ３０４は演算増幅器２９６にフィードバックさ れ、音声コイル８０に供給される電流を直接電流制御する。 スピンモータポート２８０はライン３０６〜３１０を介し、信号Vspnoffset， Vspntrack及びvspn gain rangeをスピンモータ制御回路２７２に供給する。これ ら信号はスピンモータ回路により受信される。スピンモータ回路は音声コイル回 路２７０とほぼ同一の構成部品である加算回路３１２、演算増幅器３１４、ドラ イバ回路３１６及び電流センサ３１８を有している。加算回路は上記のVspin（ ）信号を加算する。音声コイル信号と同様に、オフセット信号はバイアス電圧を 加え、他の信号はこのバイアス電圧を調整する。ドライバ回路３１６はライン３ ２０〜３２４にてそれぞれピンＡ，Ｂ及びＣを介し、スピンモータの巻線に接続 されている。ドライバ回路３１６はスピンドル制御諭理３２６により制御されて いる。スピンドル制御諭理３２６はVcommライン３２８にてコントローラチップ ９２により加えられるコミュテーションアドバンス（commutation advance）信 号の受信後、出力線Ａ，Ｂ及びＣのドライバの適正な組合せを連続的に可能にす る。コミュテーションアドバンス信号Vcommが出力される毎に、制御論理３２６ は適正ドライブを連続的に可能にし、ラインＡ，Ｂ及びＣが適正に組み合わされ てスピンモータに電流が供給される。 スピンモータ制御回路２７２はラインＡ，Ｂ及びＣ、並びにライン３３２にて モータのセンタタップ（ＣＴ）に接続された逆起電力センサ３３０を有している 。 センサ３３０は逆起電力信号を比較器３３４に供給する。比較器３３４はこの信 号と基準電圧とを比較する。比較器３３４はライン３３６にてVphase信号をコン トローラチップ９２に供給する。コントローラチップ９２はVcommライン３２８ を介してスピンモータ２０を整流するように、Vphase信号を用いる。好ましい実 施形態において、ドライバ回路３１６は更なるラインSpnGa，SpnGb及びSpnGcを 有している。ラインSpnGa，SpnGb及びSpnGcは更なるドラィバに接続され、モー タに加えられる電流レベルを上げることが可能である。この特徴により、サーボ チップ９６は比較的高い回転トルクを必要とする更なるディスクを有するディス クドライバにおいて使用することが可能である。 サーボチップ９６は種々の入力信号を受信するアナログマルチプレタサ３３８ を有している。これら信号は、Ｄａｃ変換器２７６のデジタル・アナログ回路を 用いるアナログ・デジタル（Ａｄｃ）変換器３４０に多重化される。Ａｄｃは比 較器３４２、及び一連の８ビットデータ列を生成するシリアル近似レジスタ（Ｓ ＡＲ）３４４を有している。 稼動時、マルチプレクサ３３８はアナログ信号を比較器３４２に供給する。Ｓ ＡＲ３４４はＡｄ Ｄａｃポート２８４に送信される連続した８ビットワードを 生成する。Ａｄ Ｄａｃポート２８４はこのワードをアナログコンパレータ信号 に変換する。このアナログコンパレータ信号はマルチプレクサ３３８からのアナ ログ信号と比較される。第１のワードは１に設定された最重要なビット及び０に 設定された他の全てのビットを有している。最重要なビットがアナログ信号より 大きければ、シリアルポート２７４にビット１が供給される。ＳＡＲ３４４は次 の８ビットワードを生成し、これもアナログ信号に変換され、かつ比較器３４２ と比較される。この新ワードは１に設定された次なる最も重要性が低いビットを 有している。このルーチンは、アナログ信号の振幅を規定するようにシリアルポ ート２７４に８ビットが供給されるまで継続される。そして、シリアルポート２ ７４は連続線２０４を介し、コントローラチップ９２にビットを送信する。 マルチプレクサ３３はライン３４６及び３４８にて逆起電力センサ３３０及び 電流センサ３１８から、それぞれ入力信号Vbemf及びVispnを受信する。Ｒ／Ｗチ ップ９４からのＡ−Ｂ及びＣ−Ｄサーボ信号がライン３５０及び３５２を介し、 マルチプレクサ３３８に供給される。音声コイル電流センサ３０４の出力信号Vi vcmがライン３５４にてマルチプレクサ３３８に供給される。これらフィードバ ック信号はＡｄｃ３４０及びシリアルポート２７４を介してコントローラチップ ９２に送信される。 音声コイル制御回路２７０はコントローラチップ９２からの命令に応じて、ヘ ッド５８をディスクに対して位置決めする。コントローラチップ９２及び制御回 路２７０は、シークルーチン又はサーボルーチンのいずれかに従ってアクチュエ ータを移動させる。シークルーチンにおいては、ヘッド５８はディスク上の第１ のトラック位置からディスク上の第２のトラック位置に移動させられる。サーボ ルーチンは変換器５８をトラックの中心線に保持するのに用いられる。 好ましい実施形態において、ディスク１８は埋込サーボ情報を有している。図 １１はディスクのトラックにおける典型的なセクタを示す。当初、各セクタはサ ーボフィールドを有し、この後にＩＤフィールドを有している。ＩＤフィールド はセクタを認識するヘッダアドレスを有している。ＩＤフィールドの後にはデー タフィールド及び誤り訂正符号（ＥＣＣ）情報が続いている。ＥＣＣフィールド の後には別のＩＤフィールドが続き、これはデータフィールドＤＯのデータ片を 有する後続のデータフィールドＤ１を同定する。 当初、サーボフィールドは書込み／読取りフィールドを有し、次に自動利得制 御（ＡＧＣ）フィールドを有し、この後にデータが存在しない過程（ＤＣギャッ プ）が続いている。ＤＣキャップの端部には同期パルスが存在する。サーボフィ ールドはセクタの特定のシリンダ（トラック）を同定するためのグレイコード、 及び複数のサーボバーストＡ，Ｂ，Ｃ及びＤも有している。サーボバーストＡ及 びＢはトラックの中心線において外縁を有している。サーボバーストＣは偶数番 トラックのトラックの中心線に配置されている。サーボバーストＤはサーボバー ストＣの上縁に位置する底部縁を有している。トラックの中心線に対する変換器 の位置はサーボバーストＡ〜Ｄの振幅を読み取ることにより決めることが可能で ある。ＡＧＣフィールドはサーボバーストの基準電圧値を設定するのに用いられ る。 同期パルスはＡＧＣフィールドの後に遷移を有さない所定数のクロックサイク ル後に検知される第１の電圧遷移として同定される。例えば、変換器がＡＧＣフ ィールドを検知した後、同期サイタルの検出前に電圧遷移が生じることなく３ク ロックサイクルが生じ得る。別のシステムとして、グレイコードの開始が同期パ ルスを示す電圧遷移を出力することが可能である。 図１２はコアマイクロプロセッサ３６０を有するコントローラチップ９２の図 を示す。好ましい実施形態において、このコアはＤＳＰ ＴＭＳ３２ＯＣ２５と いう部品名でテキサスインスツルメンツ社（「ＴＩ」）により販売されているプ ロセッサの改良版である。プロセッサ３６０は、８ＯＣ１９６という系統名でイ ンテル社により販売されているコントローラチップのような従来のハードディス クドライブ制御装置よりも少ない命令セットで稼動する。命令セットが減少する ことによりメモリアクセス要求が減少する。プロセッサブロック３６０はＲＡＭ メモリ（図示せず）を有している。従来のＲＡＭ装置は５．０ボルトの公称電力 供給により作動する。ポータブルラップトップ型コンピュータにおいて一般的に 使用される電圧レベルである３．３ボルトの公称電力供給にて作動するハードデ ィスクドライブを備えることが望ましい。従来のＲＡＭ装置が３．３ボルトにて 作動している時、ＲＡＭ装置が５．０ボルトにて作動している時より、プロセッ サメモリアクセス要求に応答する速度が遅い。ＲＡＭの速度が遅いとプロセッサ の性能が低下する。所定の機能に対するメモリアクセス要求の必要性が少なくな るプロセッサを用いることにより、プロセツサの性能をそれほど左右することな く、３．３ボルトにて稼動するシステムが得られる。 ＤＳＰマイクロプロセッサは命令及びデータを転送するための２つの別個の内 部バス（図示せず）を有している。デュアルバスアーキテキチャによりプロセッ サは取出し、復号化、読取り及び実行のルーチンを並行して実行することが可能 である。ＤＳＰのパイプライン特性によりプロセッサの性能は著しく高まってい る。ＤＳＰプロセッサはレジスタ及びＲＡＭ装置の双方として機能するオンボー ドメモリを有している。 コントローラチップはプロセッサ３６０に接続された支援「オンチップ（on-c hip）」ハードウェアも有している。支援ハードウェアは連続線２０４及び２０ ６を介してサーボ９６及びＲ／Ｗチップ９４に接続された双方向性１６ビット同 期シリアルポート３６２を有している。また、シリアルポート３６２はバス３６ ４を介してプロセッサ３６０に接続されている。シリアルポート３６２はプロセ ッサ３６０とチップ９４，９６との間にバッファを供給するレジスタを有してい る。ポート３６２はプロセッサ３６０により供給されるアドレスに応答し、Ｒ／ Ｗチップ９４及びサーボチップ９６に対してチップセレクト信号も生成する。シ リアルポート３６２はレジスタファイル３６６に接続されている。 コントローラチップ９６はグレイコード回路３７０、サーボストローブ回路３ ７２、バースト復調器回路３７４、自動利得制御（ＡＧＣ）回路３７６及び書込 み使用禁止回路３７８を有するステートマシン３６８を備えている。バースト復 調器３７４はライン３８０を介して他の回路の作動を制御する。復調器回路３７ ４はライン３８４を介してタイマ回路３８２に接続されている。グレイコード回 路３７０及びバースト復調器回路３７６の双方は、Ｒ／Ｗチップ９４から生デー タを受信するように生データライン２２８に接続されている。 タイマ回路３８２は複数のタイマを有し、このうちの１つはセクタのサーボバ ースト前に「タイムアウト」になる。プリサーボ（pre-servo）タイマがタイム アウトになる時、タイマ回路３８２はライン３８６にてＡＧＣ信号をＡＧＣ回路 ３７６に供給する。ＡＧＣ信号はＡＧＣ回路３７６を使用可能にし、ＡＧＣ回路 ３７６はライン３８８を介してＲ／Ｗチツプ９４の自動利得制御回路を使用可能 にする。また、タイマ回路３８２はライン３８４にて検索信号をバースト復調器 ３７４に供給する。この検索信号によりバースト復調器３７４はセクタのサーボ バースト内の同期パルスの検索を開始することが可能である。検索信号の受信後 、 所定数のクロックサイクル内にて（生データライン２２８から）信号の遷移が生 じない時、バースト復調器３７４は内部シンタロマークフィールドを使用可能に する。このフィールドの使用可能化後、所定時間内に遷移は生じれば、バースト 復調器３７４は同期パルスの検出を示すＨセクタ信号を発生させる。 Ｈセクタ信号はライン３９４にてＺセクタ回路に供給されるとともに、ライン ３９０にてプロセッサ３６０に供給される。復調器回路３７４からのＨセクタ信 号はｚセクタ回路３９２内にて一対のタイマを設定する。タイマが「タイムアウ ト」になる時、ｚセクタ回路３９２はデータマネージャチップ９８及びＲ／Ｗチ ップ９４にｚセクタ信号を供給する。各データフィールドＤｏ及びＤＩに対して タイマを設けることが好ましい。Ｚセクタ回路３９２が使用可能線３９６を介し てプロセッサ３６０により使用可能になっていれば、回路３９２はセクタ信号の みを発生させる。バースト復調器３７４回路は同期パルスの検出後、グレイコー ド回路３７２を使用可能にする。グレイコード回路３７２は生データライン２２ ８にて供給されるグレイコードを記憶するシフトレジスタを有している。そして 、グレイコードはバス３９８を介してレジスタファイル３６６における専用アド レスに記憶され、引き続いてプロセッサ３６０により検索される。また、同期パ ルスの検出によりバースト復調器３７４における内部タイマが設定される。この タイマがタイムアウトになる時、バースト復調器３７４はグレイコード回路３７ ０を使用禁止にし、サーボストローブ回路３７２を使用可能にする。サーボスト ローブ回路３７２はラィン３９９にて一連の２つのビット信号を送信し、Ｒ／Ｗ チップ９４内の内部回路がＡ−Ｂ及びＣ−Ｄ信号をサーボチップ９６に供給する ことを可能にしている。そして、Ａ−Ｂ及びＣ−Ｄ信号はＡｄｃ変換器３４０及 びシリアルポート２３９６．７４，３６２を介してレジスタファイル３６６に送 信される。 また、タイマ３８２が検索信号を発生させる時、バースト復調器３７４は書込 み使用禁止回路３７８を使用可能にする。書込み使用禁止回路３７８が書込み信 号を使用禁止にするとともに、ディスクへのデータの書込みを阻止することが可 能となるように、データマネージャチップ９８からの書込み使用可能線２５２は 書込み使用禁止回路３７８を介してプリアンプ１００に通じている。書込み使用 禁止回路３７８はサーボフィールドに対するデータの書込みを阻止するように、 サーボバースト中に書込み信号を使用禁止にする。また、書込み使用禁止回路３ ７８はライン４００を介して衝撃センサ（図示せず）により使用可能にされる。 ディスクドライブが所定値を越えて加速される時、衝撃センサは使用可能信号を 供給する。衝撃センサ及び書込み使用禁止回路３７８は、ドラィブが過度の衝撃 を受ける時にデータの書込みを阻止する。 コントローラチップ９２はバス４０４及び４０６を介してプロセッサ３６０及 びレジスタファイル３６６に接続されたインターフェースモジュール４０２を有 している。インターフェースモジュール４０２はプロセッサ２６０とレジスタフ ァイル３６６との間にメモリマップを付与している。モジュラインターフェース ４０２は支援オンチップハードウェアが異なる種類のプロセッサに接続されるこ とを可能にしている。モジユール４０２はライン４１０を介してデコーダ４０８ に接続されている。デコーダ４０８はプロセッサ３６０により供給されるアドレ スを復号化し、ライン４１２及び２５６を介し、ＲＯＭ１０２又はデータマネー ジャチップ９８のいずれかを選択するチップセレクト制御信号ＲＯＭ及びＤＭを 使用可能にする。 コントローラチップ９２はライン４１４にてシステムクロックからクロック信 号を受信するオシレータ４１２を有している。オシレータ４１２はライン４１８ にてクロック回路４１６に刻時信号を供給する。クロック回路４１６はライン４ ２０〜４２８にて、Ｒ／Ｗチップ９４、データマネージャチップ９８、サーボチ ップ９６、マイクロプロセッサ３６０及び制御装置９２の支援ハードウェアに対 して刻時信号を供給する。好ましい実施形態において、オシレータ４１２は３０ ＭＨｚのクロック信号を発生させる。オシレータ４１２はライン４３２を介して 休止回路４３０に接続されている。ライン４３４にて回路４３０にＩＮＴＢ信号 が供給される時、休止回路４３０はオシレータ４１２を使用禁止にする。通常、 ＩＮＴＢ信号はホストプロセッサ（図示せず）により供給される。通常、所定の 時間間隔において、レジスタファイル３６６のレジスタ内にビットを設定するこ とによりディスクアクセス要求が生成されていない時、ホストプロセッサは休止 信号を供給する。 支援ハードウェアはスピン回路４３６も有している。スピン回路４３６はVpha seラィン３３６及びVcommライン３２８を介してサーボチップ９６に接続されて いる。スピン回路４３６はライン４３８及び４４０によりレジスタファイル３６ ６及びプロセッサ３６０の双方に接続されている。スピン回路３３６がVphase信 号を受信する時、回路４３６はSPININTライン４４０にてプロセッサ３６０に割 込み信号を供給する。また、Vphase信号はスピン回路４３６内の内部Vcommタイ マを設定する。加えて、スピンブロック回路４３６はレジスタファイル３６６に おける専用レジスタ（１つ又は複数）も読み取る。レジスタファイル３６６の内 容は、サーボモジュール９６のスピン制御回路２７２に対し、スピン回路４３６ がVphase信号を受信する時と、回路４３６がVcomm信号を発生させる時との間に 時間間隔を設ける。 プロセッサ３６０は継続的に作動する内部タイマ（図示せず）を有している。 プロセッサ３６０かSPININTピン４４０を認識し、かつこのラインがスピン回路 ４３６により起動される時、プロセッサ３６０は内部タイマの時間及びスピン回 路４３６におけるVcommタイマの値を読み取る。Vcommタイマの値は、Vphase信号 の受信とプロセッサ３６０によるSPININT割込み信号の認識との間にて経過した 時間を示す。Vcomm時間は内部プロセッサタイマの値から減じられる。この結果 生じる時間は、理論上の時間と比較され、スピンモータ２０の速度においてエラ ーが存在するか否かを判定する。通常、スピンモータ２０は１２個の極を有し、 一回転毎に３６個のVphase信号が生成される。 代替として、スピンモータ２０の速度は、ＡＧＣフィールドの端部とＤＣギャ ップの開始との間におけるパルスの数をカウントすることにより測定することが 可能である。この実施形態において、各デイスクセクタのＡＧＣフィールドの端 部とＤＣギャップの開始との間にマイクロ秒のタイムフィールドが形成されてい る。このタイムフィールドは所定数のパルスを有している。同期パルスの検出後 、スピンタイマ３８３が設定される。スピンタイマ３８３は次のセクタのＡＧＣ フィールドの端部においてタイムアウトになる。スピンタイマ３８３はピン３８ ５を起動することにより、バースト復調器３７４においてカウンタ３７５を使用 可能にする。カウンタ３７５は変換器により検出されるパルスの数をカウントす る。そして、パルス数はレジスタファイル３６６に記憶される。プロセッサ３６ ０が音声コイル８０ルーチンを完了した後、プロセッサ３６０はカウンタ３７５ によりカウントされるパルスの数を検索するとともに、このカウントを公称値と 比較する。このカウントが公称値と異なれば、プロセッサ３６０はデジタル命令 を発生させる。このデジタル命令はスピンモータ２０の速度を上げ、或いは下げ るようにサーボモジュール９６に送信される。また、タイマ３８３が次のセクタ のＡＧＣフィールドの正に端部にてタイムアウトになるように、プロセッサ３６ ０はタイマ３８３を変化させる。このように、プロセッサは、カウンタ３７５が 常時、ＡＧＣフィールドの端部にてカウントし始めるようにしており、スピンモ ータの制御エラー値が確実に正確になるようにしている。 プロセッサは、Ｈセクタの割込み第１（音声コイルのサブタスク）、SPININT の割込み信号第２（スピンモータのサブタスク）並びにHOSTINT又はDISKINTのい ずれかの割込み信号（データのサブタスク）に応答する階層に基づき、割込み信 号のＨセタタ、SPININT、HOSTINT及びDISKINTを認識する。従って、バースト復 調器３７４が同期パルス信号を検出する時、パルスはＨセクタライン３９０にて プロセッサ３６０に送信される。Ｈセクタの信号を受信後、プロセッサ３６０は サーボルーチンを開始することが可能である。当初、プロセッサ３６０はグレイ コード情報を有するレジスタファイル３６６内のレジスタを読み取る。プロセッ サ３６０はヘッド５８のシリンダ位置を確定し、次に、音声コイル制御情報を有 するデータをシリアルポート３６２に書き込む。そして、シリアルポート３６２ はこのデータをサーボチップ９６に送信する。グレイコードが（例えば、 ディスクからのデータの読取り又は書込みの）所望のトラック位置と一致すれば 、プロセッサは使用可能線３９６を介してＺセクタ回路３９２を使用可能にする 。 グレイコードの読取り後、プロセッサ３６０はＡ−Ｂ及びＣ−Ｄサーボ情報を 読み取る。トラックの中心線に対するヘッド５８の位置を決めるように、サーボ バースト情報はプロセッサ３６０により処理される。そして、プロセッサ３６０ はサーボチップ９６に対して引き続いて送信するように、シリアルポート３６２ にデータを書き込む。プロセッサ３６０がシークルーチンの状態にあれば、サー ボ情報はレジスタファイル３６６から取り出されない。 サーボルーチン後、プロセッサはスピン回路４３６からの如何なるSPININT信 号も認識し、実際のモータ速度と理諭上のモータ速度との差を計算する。好まし い実施形態において、プロセッサは各セクタのエラー値を記憶し、ディスクの回 転毎にスピンモータの平均エラー値を計算する。そして、プロセッサ３６０はス ピンモータ２０の速度を制御するように、シリアルポート３６２を介し、制御デ ータをサーボチップ９６に書き込む。通常、これはディスク１８の一回転に一回 生じる指標セクタ中に行われる。 スピンルーチン後、プロセッサ３６０は如何なるHOSTINT又はDISKINT割込み信 号も認識する。HOSTINTピンが起動状態にあれば、プロセッサ３６０はデータマ ネージャ９８のバッファ２３２に記憶された論理アドレスを検索する。プロセッ サ３６０は諭理アドレスをディスク上の実際のセクタ位置に変換する。ヘッド５ ８が所望のトラックの上方になければ、プロセッサ３６０はシークルーチンを開 始する。ヘッドがヘッドの所望のセクタに達すると、コントローラチップ９２は Ｚセクタ信号をデータマネージャ９８に供給し、次に、データマネージャ９８は データをＲ／Ｗチップ９４に転送する。DISKINT活性信号はデータ転送の終了又 はデータ転送処理におけるエラーを示す。通常、レジスタファイル３６６は、エ ラーが生じた時に設定されるエラーヒットを有している。プロセッサ３６０はエ ラービットを読み取り、エラーが存在すれば誤り訂正ルーチンを行う。 図１３はＲ／Ｗチップ９４の図を示す。Ｒ／Ｗチップ９４は、コントローラチ ップ９２のシリアルポート３６２に接続された双方向性１６ビット同期シリアル ポート４５０を有している。シリアルポート４５０はライン４５４を介してコン トローラ回路４５２に接続されている。コントローラ４５２はライン４５８を介 してマルチプレクサ４５６に接続されている。マルチプレクサ４５６は、シリア ルポート４５０及びコントローラ回路４５２を介してコントローラチップ９２か ら受信される命令に基づき、ヘッドの種々のラインを多重化する。 Ｒ／Ｗチップ９４はバス４６４を介して検出回路４６２に接続されたデータポ ート４６０を有している。検出回路４６２はライン４６６及び４６８により、そ れそれマルチプレタサ４５６及びコントローラ回路４５２に接続されている。回 路４６２は変換器により供給される電圧の遷移を検出するとともに、ライン３７ ０を介してデータポート２４６にデジタル出力を供給する。Ｒ／Ｗチップ９４は コントローラチップ９２のサーボストローブ回路３７２に接続されたデコーダ４ ７２を有している。デコーダ４７２はライン４７６を介してサーボバースト回路 ４７４に接続されている。デコーダ４７２はサーボストローブから受信されるパ ルスに応答し、サーボバースト回路４７４を使用可能にする。サーボバースト回 路４７４はライン３５０及び３５２にて、サーボ信号Ａ−Ｂ及びＣ−Ｄをサーボ チップ９６に供給する。 好ましい実施形態において、Ｒ／Ｗチップ９４は３２Ｐ４７３０という部品名 称でシリコンシステムズ社（Silicon Systems Inc.(「ＳＳＩ」)）により販売さ れている製品に類似した集積回路である。前置増幅器チップはＴＬＶ２２３４と いう部品名称でＴＩにより販売されている従来の集積回路であることが好ましい 。 図１４ａ−ｇはディスクドライブの典型的なオペレーティングシーケンスのフ ローチャートを示す。処理ブロック５００において、ホスト２１２は論理アドレ スＡＯ−Ａ６３にデータを書き込むための要求をディスクドライブに出力してい る。他の状態はディスクのセクタの端部におけるヘッドの位置である。ブロック ５０２において、データマネージャ９８はホストからの物理的アドレス及びデー タをＲＡＭバッファに２３２に記憶するとともに、HOSTINT割込み信号を活性 させる。ディスクがセクタのサーボフィールドを回転させると、がヘッドに接近 する。ブロック４０４において、タイマ回路３８２の検索タイマはタイムアウト になり、バースト復調器３７４及びプロセッサ３６０に、それぞれ検索信号及び Ｈセクタ信号を供給する。また、ＡＧＣ回路は使用可能にされ、Ｒ／Ｗチップ９ ４に制御信号を出力してブロック５０６において自動利得制御を開始する。 並行路に沿って、サーボチップ９６のスピンモータ制御回路はVphase信号を発 生させる。このVphase信号はブロック５０８においてコントローラチップ９２の スピン回路４３６により受信される。ブロック５１０において、スピン回路４３ ６はプロセッサ３６０に対してSPININT割込み信号を発生させるとともに、内部 タイマを初期化する。また、スピン回路４３６はレジスタファイル３６６にアク セスし、Vphase信号とVcomm信号の発生との間における時間間隔を判定する。ブ ロック５１２において、所定の時間間隔後、スピン回路３３６はVcomm信号を発 生させる。 図１４ｃに示すように、ブロック５０６の後、バースト復調器回路３７４はＲ ／Ｗチップ９４からの生データを読み取り、ブロック５１４において、同期パル スの検出後にグレイコード回路３７０を使用可能にする。ブロック５１６におい て、バースト復調器回路３７４はグレイコード回路３７０を使用禁止にするとと もに、サーボストローブ回路３７２を使用可能にする。サーボストローブ回路３ ７２はＲ／Ｗチップ９４にサーボストローブパルスを供給する。ブロック５１８ において、Ｒ／Ｗチップ９４はサーボ信号Ａ−Ｂ及びＣ−Ｄをサーボチップ９６ に供給する。ブロック５１８において、サーボチップ９６はアナログサーボ信号 をデジタルデータ列に変換する。これらデジタルデータ列はコントローラチップ ９２に送信されるとともに、ブロック５２０においてレジスタファイル３６６に 記憶される。次に、ブロック５２２において、サーボバーストのＩＤフィールド はレジスタファイル３６６に記憶される。 処理ブロック５２４において、プロセッサ３６０はＨセクタの割込み信号を認 識する。判定ブロック５２６において、プロセッサ３６０はディスクドライブが シークルーチン状態にあるか否かを判定する。ドライブがシークルーチン状態に あれば、処理ブロック５２８において、プロセッサは、グレイコード情報を有す るレジスタファイル３６６の内容を読み取る。ブロック５３０〜５３２において 、プロセッサ３６０はグレイコードデータを所望のトラック位置と比較し、シー ク電流を計算するとともに、シリアルポート２７４及び３６２を介してサーボチ ップ９６に送信される書込み命令を発生させる。図１４ｅに示すように、ディス クがサーボルーチンの状態にあれば、処理ブロック５３４において、プロセッサ ３６０はサーボバースト情報を有するレジスタファイル３６６の内容を読み取る 。処理ブロック５３６〜５３７において、サーボバースト情報は、ヘッドがトラ ックの中心線に存在するか否かを判定するのに用いられるとともに、音声コイル の訂正命令を計算するのに用いられる。そして、ブロック５３２において、プロ セッサ３６０はシリアルポートを介し、音声コイル制御データを有する書込み命 令をサーボチップ９６に対して発生させる。デジタル音声コイル制御データはサ ーボチップのＤａｃによりアナログ信号に変換されるとともに、アセンブリのア クチュエータアーム及びヘッドを動かすように音声コイルに供給される。 図１４ｄに示すように、ブロック５３８において、プロセッサ２６０はSPININ T割込み信号が存在すれば、これを認識する。プロセッサ３６０はプロセッサの 内部タイマ及びスピン回路４３６のVcommタイマを読み取り、処理ブロック５４ ０において、Vphase信号間の時間間隔を計算し、この時間間隔を累積時間に加算 する。判定ブロック５４２により割込み数が一回転と同等であれば、処理ブロッ ク５４４及び５４６において、スピン訂正命令が計算され、プロセッサ３６０は シリアルポートを介し、サーボチップ９６に対して書込み命令を発生させる。ス ピン訂正命令は基準時間と累積時間との間の差から計算される。ブロック５４７ において、累積時間は０に再設定される。また、レジスタファイル３６６に新し い時間間隔値が記憶され、これは後にスピン回路４３６により用いられる。書込 み命令はサーボチップに送信される。サーボチップはデジタル列をアナログ信号 に変換する。アナログ信号はスピンモータの制御回路に供給される。 割込み数が一回転と同等でなければ、ブロック５４８において、累積時間はプロ セッサ３６０により記憶される。 処理ブロック５５０において、プロセッサ３６０はデータマネージャ９８から のHOSTINT割込み信号を認識する。そして、処理ブロック５５２において、プロ セッサ３６０はデータマネージャ９８内のバッフア３３２からの物理的アドレス 、及びレジスタファイル３６６におけるＩＤフィールドデータを検索する。ブロ ック５５４において、プロセッサ３６０は論理アドレスを実際のセクタ位置に変 換する。判定ブロック５５６によりヘッド５８が実際のセクタ位置の上方に存在 しなければ、ブロック５５８において、プロセッサ３６０はシークルーチンを開 始するとともに、音声コイルを移動させるようにサーボチップ９６に対して書込 み命令を発生させる。ヘッドがトラックの適正位置に達するまで、アクチュエー タアームは移動される。実際のセクタ位置がヘッドに隣接するまで、プロセッサ ３６０は継続してグレイコードを読み取る。ブロック５６０において、プロセッ サ３６０は、セクタのサーボフィールド後にＺセクタピンを起動するＺセクタ回 路３９２を使用可能にする。処理ブロツク５６２において、Ｚセクタピンを起動 することにより、データマネージャ９８からのデータをＲ／Ｗチップ９４に書き 込み始める。Ｒ／Ｗチップ９４はセクタのデータフィールドにデータを書き込む 。 例示的な実施形態について説明し、かつ添付図面において図示しているが、こ れら実施形態は例示にすぎず、広範囲の発明を限定するものではなく、また、当 業者であれば他の種々の変更が考え得るため、本発明は図示され、かつ説明され ている特定の構成及び装置に限定されるものではないということを理解されたい 。 請求の範囲 １．情報を記憶するディスクと、 前記ディスクを回転させるスピンモータと、 前記ディスクに対して情報を転送することか可能な読取り／書込みヘッドを有 するアタチュエータアームアセンブリと、 外部装置に対して情報を転送するデータマネージャ回路と、 前記アクチュエータアームアセンブリの読取り／書込みヘッドとデータマネー ジャ回路との間において情報を転送する読取り／書込み回路と、 前記アクチュエータアームアセンブリを制御する音声コイル制御回路と、 前記スピンモータを制御するスピンモータ制御回路と、 前記データマネージャ回路、読取り／書込み回路、音声コイル制御回路及びス ピンモータ制御回路を制御するとともに、コアデジタル信号プロセッサを備えた コントローラ回路と、 前記コントローラ回路、読取り／書込み回路、音声コイル制御回路、スピンモ ータ制御回路及びデータマネージャ回路が装着されるとともに、縦方向及び横方 向に延びている印刷回路板と、 前記ディスク、アクチュエータアームアセンブリ及び印刷回路板を完全密閉す るカバー及びベースプレートを有するハウジングと を備えた外部装置に接続可能なハードディスクドライブ用の電子アーキテクチャ 。 ２．前記コントローラ回路はスピンモータ及びアクチュエータアームアセンブリ を制御するようにデジタル命令を出力する請求項１に記載のアーキテクチャ。 ３．前記音声コイル制御回路はアナログ音声コイル制御信号をアクチュエータア ームアセンブリの音声コイルに出力し、前記スピンモータ制御回路はアナログス ピンモータ制御信号をスピンモータに出力する請求項２に記載のアーキテクチャ 。 ４．前記コントローラ回路からのデジタル命令を音声コイル及びスピンモータ制 御回路に出力されるアナログ入力信号に変換するデジタル・アナログ変換器を更 に備えた請求項３に記載のアーキテクチャ。 ５．アナログフィードバック信号をコントローラ回路に送信されるデジタル信号 に変換するアナログ・デジタル変換器を更に備えた請求項１に記載のアーキテク チャ。 ６．前記アナログフィードバック信号はサーボバースト信号を有する請求項５に 記載のアーキテクチャ。 １２．前記コントローラ回路は連続線並びに各コントローラ回路及び音声コイル 制御回路における同期シリアルビットポートにより音声コイル制御回路に接続さ れた請求項１に記載のアーキテクチャ。 １３．前記チップは３．３ホルトの電力にて作動する請求項１に記載のアーキテ クチャ。 １４．情報を記憶するディスクと、 ディスクを回転させるスピンモータと、 前記ディスクに対して情報を転送するとともに、ディスクに対して読取り／書 込みヘッドを移動するのに有用な音声コイルを有するアクチュエータアームアセ ンブリと、 外部装置に対して情報を転送するデータマネージャチップと、 前記読取り／書込みヘッドとデータマネージャチップとの間において情報を転 送する読取り／書込みチップと、 前記音声コイルを制御する音声コイル制御回路と、スピンモータを制御するス ピンモータ制御回路とを有し、更にデジタル命令信号を音声コイル及びスピンモ ータ制御回路に出力されるアナログ入力信号に変換するためのデジタル・アナロ グ変換器を有するサーボモジュールチップと、 前記データマネージャチップ、読取り／書込みチップ及びサーボモジュールチ ップを制御するとともに、スピンモータ及びアクチュエータアームアセンブリを 制御するようにデジタル命令信号をサーボモジュールチップに出力するコントロ ーラチップと、 前記コントローラチップ、データマネージャチップ、読取り／書込みチップ及 びサーボモジュールチップの各々が装着される印刷回路板と、 前記ディスク及び同ディスクとほぼ同一平面に設けられた印刷回路板を完全密 閉するためのカバー及びベースプレートを有するハウジングと を備えた外部装置に接続可能なハードディスクドライブ用の電子アーキテクチャ 。 １５．前記コントローラチップはコアデジタル信号プロセッサを有する請求項１ ４に記載のアーキテクチャ。 １６．前記サーボモジュールチョップ（chop）は読取り／書込みチョップからサ ーボモジュールチョップに出力されるアナログフィードバック信号を変換し、か つ同アナログフィードバック信号をコントローラチップに送信されるデジタル信 号に変換するためのアナログ・デジタル変換器を有する請求項１５に記載のアー キテクチャ。 ２３．前記チップは３．３ボルトの電力にて作動する請求項１４に記載のアーキ テクチャ。 ２４．前記アナログフィードバック信号はサーボバースト信号を有する請求項２ ３に記載のアーキテクチャ。 ２５．情報を記憶するためのディスク手段と、 前記ディスク手段を回転させるためのスピンモータ手段と、 前記ディスク手段に対して情報を転送するためのアクチュエータアームアセン ブリ手段と、 外部装置に対して情報を転送するためのデータマネージャ手段と、 前記アタチュエータアームアセンブリ手段とデータマネージャとの間において 情報を転送するための読取り／書込み手段と、 前記アクチュエータアームアセンブリ手段及びスピンモータ手段を制御するた めのサーボモジュール手段と、 前記データマネージャ手段、読取り／書込み手段及びサーボモジュール手段を 制御するとともに、コアデジタル信号プロセツサを有するコントローラ手段と、 前記コントローラ手段、データマネージャ手段、読取り／書込み手段及びサー ボモジュール手段の各々が接続される印刷回路板であって、縦方向及び横方向に 延びて横方向の広がりは縦方向の広がりに沿って変動する印刷回路板と、 前記ディスク、アクチュエータアームアセンブリ及び印刷回路板を完全に収容 するためのカバー及びベースプレートを有するハウジングと を備えた外部装置に接続可能なハードディスクドライブ用の電子アーキテクチャ 。 ２６．前記コントローラ手段はスピンモータ手段及びアクチュエータアームアセ ンブリ手段を制御するようにサーボモジュール手段にデジタル命令を出力する請 求項２５に記載のアーキテクチャ。 ２７．前記サーボモジュール手段はアナログ音声コイル制御信号をアクチュエー タアームアセンブリ手段の音声コイルに出力するための音声コイル制御回路手段 と、アナログスピンモータ制御信号をスピンモータ手段に出力するためのスピン モータ制御回路手段とを有する請求項２６に記載のアーキテクチャ。 ２８．前記サーボモジュール手段はコントローラ手段からのデジタル命令を音声 コイル及びスピンモータ制御回路手段に出力されるアナログ入力信号に変換する ためのデジタル・アナログ変換器手段を有する請求項２７に記載のアーキテクチ ャ。 ２９．前記サーボモジュール手段は読取り／書込みチップからサーボモジュール 手段に出力されるアナログフィードバック信号を変換し、かつ同アナログフィー ドバック信号をコントローラ手段に送信されるデジタル信号に変換するためのア ナログ・デジタル変換器手段を有する請求項２５に記載のアーキテクチャ。 ３６．前記コントローラ手段は連続線及び一対の同期シリアルビットポートによ りサーボモジュール手段に接続された請求項２５に記載のアーキテクチャ。 ３７．前記コントローラ手段は３．３ボルトの電力にて作動する請求項２５に記 載のアーキテクチャ。 ３８．情報を記憶するためのディスク手段と、 前記ディスク手段を回転させるためのスピンモータ手段と、 前記ディスク手段に対して情報を転送するためのアクチュエータアームアセン ブリ手段であって、ディスク手段に対して読取り／書込みヘッドを移動するのに 有用な音声コイルを有するアクチュエータアームアセンブリ手段と、 外部装置に対して情報を転送するためのデータマネージャ手段と、 前記読取り／書込みヘッドとデータマネージャ手段との間において情報を転送 するための読取り／書込み手段と、 前記スピンモータ手段を制御するための音声コイル、スピンモータ制御回路手 段を制御するための音声コイル制御回路手段を有し、更にデジタル命令信号を音 声コイル及びスピンモータ制御回路手段に出力されるアナログ入力信号に変換す るためのデジタル・アナログ変換器手段を有するサーボモジュール手段と、 前記データマネージャ手段、読取り／書込み手段及びサーボモジュール手段を 制御するためのコントローラ手段であって、スピンモータ手段及びアタチュエー タアームアセンブリ手段を制御するようにデジタル命令信号をサーボモジュール 手段に出力するとともに、別個の内部バス、即ち命令を転送するための第１のバ ス及びデータを転送するための第２のバスを有するデジタル信号プロセッサを備 え、デジタ同ル信号プロセッサは命令を実行している時と同時にデータを受信す ることが可能であるコントローラ手段と、 前記デジタル信号プロセッサの外部に設けられ、デジタル命令信号をサーボモ ジュール手段に伝達するための第１のバスと、 前記デジタル信号プロセッサの外部に設けられ、デジタル信号プロセッサから のデジタルデータを伝達するための第２のバスと を備えた外部装置に接続可能なハードディスクドライブ用の電子アーキテクチャ 。 ４０．前記サーボモジュール手段は読取り／書込み手段からサーボモジユール手 段に出力されるアナログフィードバック信号を変換し、かつ同アナログフィード バック信号をコントローラ手段に送信されるデジタル信号に変換するためのアナ ログ・デジタル変換器手段を有する請求項３８に記載のアーキテクチャ。 ４９．前記印刷回路板の横方向の広がりは印刷回路板の縦方向の広がりにわたっ て変動する請求項１に記載のアーキテクチャ。 ５０．前記印刷回路板はディスクとほぼ同一平面に設けられた請求項１に記載の アーキテクチャ。 ５１．前記ディスクは約１．８インチの直径を有する請求項１に記載のアーキテ クチヤ。 ５２．前記印刷回路板は可撓性回路板によりアクチュエータアームアセンブリに 接続され、同可撓性回路板はカバー及びベースプレートにより完全に収容された 請求項１に記載のアーキテクチャ。 ５３．前記可撓性回路板は締付け手段により印刷回路板に接合された接触パッド を有する請求項１に記載のアーキテクチャ。 ５４．前記ベースプレート及びカバーのうちの少なくとも一方は鋸歯状面を有し 、コネクタ手段は外部装置に接続し、同コネクタ手段は鋸歯状面により捕捉され る請求項１に記載のアーキテクチャ。 ５５．前記印刷回路板の横方向の広がりは印刷回路板の大部分の縦方向の広がり にわたってディスクの直径の半分を下回る請求項１に記載のアーキテクチャ。 ５６．前記アナログ・デジタル変換器手段はデジタル・アナログ変換器のデジタ ル・アナログ回路を有し、同アナログ・デジタル変換器はアナログ信号からデジ タル信号に変換する間、デジタル・アナログ回路を使用する請求項４０に記載の アーキテクチャ。 ５７．情報を記憶するディスクと、 前記ディスクを回転させるスピンモータと、 前記ディスクに対して情報を転送することが可能な読取り／書込みヘッドを有 するアクチュエータアームアセンブリと、 前記ディスクに対してアクチュエータアームアセンブリを移動する音声コイル モータと、 前記スピンモータ及び音声コイルモータに対し、それそれデジタルスピンモー タ命令及びデジタル音声コイルモータ命令を出力するためのコントローラ回路と 、 前記コントローラ回路に接続されたサーボ集積回路チップであって、コントロ ーラ回路からのデジタルスピンモータ命令及びデジタル音声コイルモータ命令を アナログスピンモータ制御信号及びアナログ音声コイルモータ制御回路に変換す るデジタル・アナログ変換器回路と、デジタル・アナログ変換器回路からアナロ グスピンモータ制御信号を受信し、スピンモータを制御してディスクの回転速度 を制御するスピンモータ制御回路と、デジタル・アナログ変換器回路からアナロ グ音声コイルモータ制御信号を受信し、ディスクに対してアタチュエータアーム アセンブリの位置を制御するように音声コイルモータを制御する音声コイルモー タ制御回路とを備え、同デジタル・アナログ変換器回路、スピンモータ制御回路 及び音声コイルモータ制御回路はサーボ集積回路パッケージ内の共通の基板上に 配置されたサーボ集積回路チップと を備えた外部装置に接続可能なハードディスクドライブ用の電子アーキテクチャ 。 ５８．前記サーボ集積回路パッケージ内の共通の基板上に配置され、コントロー ラ回路からデジタルスピンモータ命令及びデジタル音声コイルモータ命令を連続 的に受信するとともに、デジタルスピンモータ命令及びデジタル音声コイルモー タ命令をデジタル・アナログ変換器回路に出力するためのシリアルポートを更に 備えた請求項５７に記載の電子アーキテクチャ。 ５９．前記サーボ集積回路パッケージ内の共通の基板上に配置され、スピンモー タ及び音声コイルモータのうちの一方の作動を示すアナログフィードバック信号 を、コントローラ回路に出力されるデジタルフィードバック信号に変換するアナ ログ・デジタル変換器回路を更に備えた請求項５７に記載の電子アーキテクチャ 。 ６０．前記集積回路パッケージ内の共通の基板上に配置され、アナログ・デジタ ル変換器回路からデジタルフィードバック信号を受信するとともに、同フィード バック信号をコントローラ回路に連続的に伝達するためのシリアルポートを更に 備えた請求項５９に記載の電子アーキテクチャ。 ６１．前記アナログフィードバック信号はサーボバースト信号を有する請求項６ ０に記載の電子アーキテクチャ。 ６２．前記アナログスピンモータ制御信号はスピンモータ制御回路内の加算回路 に出力されるスピンモータトラック信号、スピンモータオフセット信号及びスピ ンモータケインレンジ（gain range）信号を有する請求項５７に記載の電子アー キテクチャ。 ６３．前記アナログ音声コイルモータ制御信号は音声コイルモータ制御回路内の 加算回路に出力される音声コイルモータトラック信号、音声コイルモータオフセ ット信号及び音声コイルモータゲインレンジ信号を有する請求項５７に記載の電 子アーキテクチャ。 ６４．前記アナログ・デジタル変換器回路はデジタル・アナログ変換器回路に接 続されたシリアル近似レジスタと、デジタル・アナログ変換器回路に接続された 第１の入力及びアナログフィードバック信号を運搬する第２の入力を有する比較 器とを備え、同シリアル近似レジスタはデジタル・アナログ変換器回路によりア ナログ入力信号に変換されるデジタルヒット列を発生させ、同アナログ入力信号 は比較器によりアナログフィードバック信号と比較され、同比較器はシリアル近 似レジスタに接続される出力を有し、同シリアル近似レジスタはシリアルポート に接続される出力を有し、この結果、同シリアルポートはアナログフィードバッ ク信号の振幅に対応するデジタルビット列を記憶する請求項５９に記載の電子ア ーキテクチャ。 ６５．前記ディスク、コントローラ集積回路チップ及びサーボ集積回路チップを 密封するためのハウジングを更に備え、同コントローラ集積回路チップ及びサー ボ集積回路チップはディスクとほぼ同一平面に配置された請求項５７に記載のデ ィスクドライブ電子アーキテクチャ。 ６６．前記コントローラチップ及びサーボ集積回路チップが装着される印刷回路 板を更に備えた請求項６５に記載のディスクドライブ電子アーキテクチャ。 ６７．前記ハウジングは僅か約８５．６ミリメートルの長さ及び僅か約５４ミリ メートルの幅を有する請求項６５に記載のディスクドライブ電子アーキテクチャ 。 ６８．前記ハウジングは僅か約１０．５ミリメートルの厚さを有する請求項６５ に記載のディスクドライブ電子アーキテクチャ。 ６９．前記ハウジングは僅か約５ミリメートルの厚さを有する請求項６５に記載 のディスクドライブ電子アーキテクチャ。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ， ＴＤ，ＴＧ)，ＡＭ，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ， ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＳ，Ｆ Ｉ，ＧＢ，ＧＥ，ＨＵ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ ，ＫＺ，ＬＫ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＮ， ＭＷ，ＮＬ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，Ｓ Ｄ，ＳＥ，ＳＩ，ＳＫ，ＴＪ，ＴＴ，ＵＡ，ＵＺ，ＶＮ (72)発明者 リー、ジェフ アメリカ合衆国 80502 コロラド州 ロ ングモント ピー．オー．ボックス 1915 (72)発明者 メッツ、ロバート アメリカ合衆国 80030 コロラド州 ウ エストミンスター ペリー ストリート 9052

Claims (1)

1. 【特許請求の範囲】 １．情報を記憶するディスクと、 前記ディスクを回転させるスピンモータと、 前記ディスクに対して情報を転送することが可能なアクチュエータアームアセ ンブリと、 外部装置に対して情報を転送するデータマネージャチップと、 前記アクチュエータアームアセンブリとデータマネージャチップとの間におい て情報を転送する読取り／書込みチップと、 前記アクチュエータアームアセンブリ及びスピンモータを制御するサーボモジ ュールチップと、 前記データマネージャチップ、読取り／書込みチップ及びサーボモジュールチ ップを制御するとともに、取出し、復号化、読取り及び実行タスクを並行に実行 することが可能なデュアルバスアーキテクチャを有するコアプロセッサを備えた コントローラチップと を備えた外部装置に接続可能なハードディスクドライブ用の電子アーキテタチャ 。 ２．前記コントローラチップはスピンモータ及びアクチュエータアームアセンブ リを制御するようにサーボモジュールチップにデジタル命令を出力する請求項１ に記載のアーキテクチャ。 ３．前記サーボモジュールチップはアナログ音声コイル制御信号をアクチュエー タアームアセンブリの音声コイルに出力する音声コイル制御回路と、アナログス ピンモータ制御信号をスピンモータに出力するスピンモータ制御回路とを有する 請求項２に記載のアーキテクチャ。 ４．前記サーボモジュールチップはコントローラチップからのデジタル命令を音 声コイル及びスピンモータ制御回路に出力されるアナログ入力信号に変換するた めのデジタル・アナログ変換器を有する請求項３に記載のアーキテクチャ。 ５．前記サーボモジュールチップは読取り／書込みチップからサーボモジュール チップに出力されるアナログフィードバック信号を変換し、かつ同アナログフィ ードバック信号をコントローラチップに送信されるデジタル信号に変換するため のアナログ・デジタル変換器を有する請求項１に記載のアーキテクチャ。 ６．前記アナログフィードバック信号はサーボバースト信号を有する請求項５に 記載のアーキテクチャ。 ７．前記コントローラチップはディスクのセクタ内における同期パルスを検知す るバースト復調器回路を有する請求項１に記載のアーキテクチャ。 ８．前記コントローラチップはディスクのセクタからのグレイコード情報を記憶 するグレイコード回路を有する請求項１に記載のアーキテクチャ。 ９．前記コントローラチップはディスクのセクタからのサーボバースト信号を記 憶するサーボ回路を有する請求項１に記載のアーキテクチャ。 １０．前記コントローラチップはスピンモータを整流するスピンモータ回路を有 する請求項１に記載のアーキテクチャ。 １１．前記スピンモータ回路はディスクの速度を制御するようにコアプロセッサ に接続されたタイマ回路を有する請求項１０に記載のアーキテクチャ。 １２．前記コントローラチップは連続線及び各チップにおける同期シリアルビッ トポートによりサーボモジュールチップに接続された請求項１に記載のアーキテ クチャ。 １３．前記チップは３．３ボルトの電力にて作動する請求項１に記載のアーキテ クチャ。 １４．情報を記憶するディスクと、 前記ディスクを回転させるスピンモータと、 前記ディスクに対して情報を転送することが可能であるとともに、ディスクに 対して変換器を移動することが可能な音声コイルを有するアクチュエータアーム アセンブリと、 外部装置に対して情報を転送するデータマネージャチップと、 前記変換器とデータマネージャチップとの間において情報を転送する読取り／ 書込みチップと、 前記音声コイルを制御する音声コイル制御回路と、スピンモータを制御するス ピンモータ制御回路とを有し、更にデジタル命令信号を音声コイル及びスピンモ ータ制御回路に出力されるアナログ入力信号に変換するためのデジタル・アナロ グ変換器を有するサーボモジュールチップと、 前記データマネージャチップ、読取り／書込みチップ及びサーボモジュールチ ップを制御するとともに、スピンモータ及びアクチュエータアームアセンブリを 制御するようにデジタル命令信号をサーボモジュールチップに出力することが可 能であるコントローラチップと を備えた外部装置に接続可能なハードディスクドライブ用の電子アーキテクチャ 。 １５．前記コントローラチップは取出し、復号化、読取り及び実行タスクを並行 に実行することが可能なデュアルバスアーキテクチャを有するコアプロセッサを 備えた請求項１４に記載のアーキテクチャ。 １６．前記サーボモジュールチップは読取り／書込みチップからサーボモジュー ルチップに出力されるアナログフィードバック信号を変換し、かつ同アナログフ ィードバック信号をコントローラチップに送信されるデジタル信号に変換するた めのアナログ・デジタル変換器を有する請求項１５に記載のアーキテクチャ。 １７．前記コントローラチップはディスクのセクタ内における同期パルスを検知 するバースト復調器回路を有する請求項１６に記載のアーキテクチャ。 １８．前記コントローラチップはディスクのセクタからのグレイコード情報を記 憶するグレイコード回路を有する請求項１７に記載のアーキテクチャ。 １９．前記コントローラチップはディスクのセクタからのサーボバースト信号を 記憶するサーボ回路を有する請求項１８に記載のアーキテクチャ。 ２０．前記コントローラチップはスピンモータを整流するスピンモータ回路を有 する請求項１９に記載のアーキテクチャ。 ２１．前記スピンモータ回路はディスタの速度を制御するようにコアプロセッサ に接続されたタイマ回路を有する請求項２０に記載のアーキテクチャ。 ２２．前記コントローラチップは連続線及び各チップにおける同期シリアルビッ トポートによりサーボモジュールチップに接続された請求項２１に記載のアーキ テクチヤ。 ２３．前記チップは３．３ボルトの電力にて作動する請求項２２に記載のアーキ テクチャ。 ２４．前記アナログフィードバック信号はサーボバースト信号を有する請求項２ ３に記載のアーキテクチャ。 ２５．情報を記憶するためのディスク手段と、 前記ディスク手段を回転させるためのスピンモータ手段と、 前記ディスク手段に対して情報を転送するためのアクチュエータアームアセン ブリ手段と、 外部装置に対して情報を転送するためのデータマネージャ手段と、 前記アクチュエータアームアセンブリ手段とデータマネージャ手段との間にお いて情報を転送するための読取り／書込みチップ手段と、 前記アクチュエータアームアセンブリ手段及びスピンモータ手段を制御するた めのサーボモジュール手段と、 前記データマネージャ手段、読取り／書込み手段及びサーボモジュール手段を 制御するためのコントローラ手段であって、取出し、復号化、読取り及び実行タ スクを並行に実行することが可能なデュアルバスアーキテクチャを有するコア処 理手段を備えたコントローラ手段と を備えた外部装置に接続可能なハードディスクドライブ用の電子アーキテクチャ 。 ２６．前記コントローラ手段はスピンモータ手段及びアクチュエータアームアセ ンブリ手段を制御するようにサーボモジュール手段にデジタル命令を出力する請 求項２５に記載のアーキテクチャ。 ２７．前記サーボモジュール手段はアナログ音声コイル制御信号をアクチュエー タアームアセンブリ手段の音声コイルに出力するための音声コイル制御回路手段 と、アナログスピンモータ制御信号をスピンモータ手段に出力するためのスピン モータ制御回路手段とを有する請求項２６に記載のアーキテクチャ。 ２８．前記サーボモジュール手段はコントローラ手段からのデジタル命令を音声 コイル及びスピンモータ制御回路手段に出力されるアナログ入力信号に変換する ためのデジタル・アナログ変換器手段を有する請求項２７に記載のアーキテクチ ャ。 ２９．前記サーボモジュール手段は読取り／書込みチップからサーボモジュール 手段に出力されるアナログフィードバック信号を変換し、かつ同アナログフィー ドバック信号をコントローラ手段に送信されるデジタル信号に変換するためのア ナログ・デジタル変換器手段を有する請求項２５に記載のアーキテクチャ。 ３０．前記アナログフィードバック信号はサーボバースト信号を有する請求項２ ９に記載のアーキテクチャ。 ３１．前記コントローラ手段はディスク手段のセクタ内における同期パルスを検 知するためのバースト復調器回路手段を有する請求項２５に記載のアーキテクチ ャ。 ３２．前記コントローラ手段はディスク手段のセクタからのグレイコード情報を 記憶するためのグレイコード回路手段を有する請求項２５に記載のアーキテクチ ャ。 ３３．前記コントローラ手段はディスク手段のセクタからのサーボバースト信号 を記憶するためのサーボ回路手段を有する請求項２５に記載のアーキテクチャ。 ３４．前記コントローラ手段はスピンモータ手段を整流するためのスピンモータ 回路手段を有する請求項２５に記載のアーキテクチャ。 ３５．前記スピンモータ回路手段はディスク手段の速度を制御するようにコア処 理手段に接続されたタイマ回路手段を有する請求項３４に記載のアーキテクチャ 。 ３６．前記コントローラ手段は連続線及び一対の同期シリアルビットポートによ りサーボモジュール手段に接続された請求項２５に記載のアーキテクチャ。 ３７．前記コントローラ手段は３．３ボルトの電力にて作動する請求項２５に記 載のアーキテクチャ。 ３８．情報を記憶するためのディスク手段と、 前記ディスク手段を回転させるためのスピンモータ手段と、 前記ディスク手段に対して情報を転送するためのアクチュエータアームアセン ブリ手段であって、ディスク手段に対して変換器を移動することが可能な音声コ イルを有するアクチュエータアームアセンブリ手段と、 外部装置に対して情報を転送するためのデータマネージャ手段と、 前記変換器とデータマネージャ手段との間において情報を転送するための読取 り／書込み手段と、 前記スピンモータ手段を制御するための音声コイルスピンモータ制御回路手段 を制御するための音声コイル制御回路手段を有し、更にデジタル命令信号を音声 コイル及びスピンモータ制御回路手段に出力されるアナログ入力信号に変換する ためのデジタル・アナログ変換器手段を有するサーボモジュール手段と、 前記データマネージャ手段、読取り／書込み手段及びサーボモジュール手段を 制御するためのコントローラ手段であって、スピンモータ手段及びアクチュエー タアームアセンブリ手段を制御するように、デジタル命令信号をサーボモジュー ル手段に出力することが可能なコントローラ手段と を備えた外部装置に接続可能なハードディスクドライブ用の電子アーキテクチャ 。 ３９．前記コントローラ手段は取出し、復号化、読取り及び実行タスクを並行に 実行することが可能なデュアルバスアーキテクチャを有するコア処理手段を有す る請求項３８に記載のアーキテクチャ。 ４０．前記サーボモジュール手段は読取り／書込み手段からサーボモジュール手 段に出力されるアナログフィードバック信号を変換し、かつ同アナログフィード バック信号をコントローラ手段に送信されるデジタル信号に変換するためのアナ ログ・デジタル変換器手段を有する請求項３９に記載のアーキテクチャ。 ４１．前記コントローラ手段はディスク手段のセクタ内における同期パルスを検 知するためのバースト復調器回路手段を有する請求項４０に記載のアーキテクチ ャ。 ４２．前記コントローラ手段はディスク手段のセクタからのグレイコード情報を 記憶するためのグレイコード回路手段を有する請求項４１に記載のアーキテクチ ャ。 ４３．前記コントローラ手段はディスク手段のセクタからのサーボバースト信号 を記憶するためのサーボ回路手段を有する請求項４２に記載のアーキテクチャ。 ４４．前記コントローラ手段はスピンモータ手段を整流するためのスピンモータ 回路手段を有する請求項４３に記載のアーキテクチャ。 ４５．前記スピンモータ回路手段はディスク手段の速度を制御するようにコア処 理手段に接続されたタイマ回路手段を有する請求項４４に記載のアーキテクチャ 。 ４６．前記コントローラ手段は連続線及び一対の同期シリアルビットポートによ りサーボモジュール手段に接続された請求項４５に記載のアーキテクチャ。 ４７．前記コントローラ手段は３．３ボルトの電力にて作動する請求項４６に記 載のアーキテクチャ。 ４８．前記アナログフィードバック信号はサーボバースト信号を有する請求項４ ７に記載のアーキテクチャ。