JP2007095236A - ハードディスクドライブ及びこれを用いた無線情報端末 - Google Patents

ハードディスクドライブ及びこれを用いた無線情報端末 Download PDF

Info

Publication number
JP2007095236A
JP2007095236A JP2005286690A JP2005286690A JP2007095236A JP 2007095236 A JP2007095236 A JP 2007095236A JP 2005286690 A JP2005286690 A JP 2005286690A JP 2005286690 A JP2005286690 A JP 2005286690A JP 2007095236 A JP2007095236 A JP 2007095236A
Authority
JP
Japan
Prior art keywords
hard disk
disk drive
digital
drive according
bus line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005286690A
Other languages
English (en)
Inventor
Toshiichi Endo
敏一 遠藤
Kenichi Kawabata
賢一 川畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005286690A priority Critical patent/JP2007095236A/ja
Priority to US11/529,975 priority patent/US7733600B2/en
Priority to KR1020060096372A priority patent/KR20070037419A/ko
Priority to TW095136240A priority patent/TW200739532A/zh
Priority to CNA2006101321039A priority patent/CN1941154A/zh
Publication of JP2007095236A publication Critical patent/JP2007095236A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Structure Of Printed Boards (AREA)
  • Moving Of Heads (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】ノイズが抑制され、且つ小型・薄型化されたハードディスクドライブ及び当該ハードディスクドライブを内蔵した無線情報端末を提供する。
【解決手段】ハードディスクドライブ１０は、記録媒体であるプラッタ１１と、プラッタ１１を回転駆動するためのスピンドルモータ１２と、先端部に磁気ヘッド１３が取り付けられたアーム１４と、アーム１４の後端部を軸支する軸受け１５と、アーム１４をスライド駆動するためのボイスコイルモータ１６と、各機能ブロックの制御回路を構成する第１の回路基板１７と、これらの部品が収容される金属製の筐体１８と、金属製の筐体カバー１９とを備えている。第１の回路基板１７には多層基板が用いられ、これに実装すべきデジタル系ＩＣのいくつかはベアチップの状態で基板内に埋め込まれている。デジタル系ＩＣ間を接するバスラインの上方及び下方はそれぞれ第１及び第２のグランド層に覆われている。
【選択図】図１

Description

本発明は、ハードディスクドライブ及びこれを用いた無線情報端末に関し、特に、携帯電話機などの無線情報端末に搭載可能な小型・薄型のハードディスクドライブ及びこのハードディスクドライブを内蔵する携帯無線端末に関するものである。
近年、ハードディスクドライブの普及は目覚ましく、パソコンはもちろんのこと、ビデオレコーダから携帯音楽プレーヤまで、ありとあらゆる情報機器に搭載されるようになってきた。最近は５ＧＢの容量をもつ１インチのハードディスクドライブも登場するなど、ハードディスクドライブの小型・薄型化が急速に進んでおり、将来的には携帯電話機の多くにハードディスクドライブが搭載されるものと期待されている。
図１４は、従来のハードディスクドライブの構造を示す略分解斜視図である。
図１４に示すように、このハードディスクドライブ７０は、記録媒体であるプラッタ１１と、プラッタ１１を回転駆動するためのスピンドルモータ１２と、先端部に磁気ヘッド１３が取り付けられたアーム１４と、アーム１４の後端部を軸支する軸受け１５と、アーム１４をスライド駆動するためのボイスコイルモータ１６と、各機能ブロックの制御回路を構成する第１及び第２の回路基板１７，７１と、これらの部品を収容し且つ電気的にシールドする金属製の筐体１８と、金属製の筐体カバー１９とを備えている。第１の回路基板１７はコネクタ２０を備えており、筐体１８の底面部にはコネクタ２０を筐体外に引き出すための引出口１８ａが形成されている。これにより、第１の回路基板１７と第２の回路基板７１とがコネクタ２０を介して接続される。第１の回路基板１７にはヘッドアンプＩＣ４１が搭載されており、またアーム１４の自然な動作を可能にするため、ヘッドアンプＩＣ４１とアーム１４側の信号ラインとの接続にはフレキシブルプリント基板２１が用いられる。
図１５は、図１４のハードディスクドライブ７０が組み立てられた状態を示す略側面断面図である。
図１５に示すように、筐体１８内には、プラッタ１１、スピンドルモータ１２、アーム１４、ボイスコイルモータ１６、及び第１の回路基板１７がすべて収容され、筐体１８の開口は筐体カバー１９でシールドされる。筐体１８の底面部にはスピンドルモータ１２及びアームの軸受け１５を収容するための窪み（凹部）１８ｂ，１８ｃが設けられており、スピンドルモータ１２及びアームの軸受け１５は対応する凹部１８ｂ，１８ｃ内にそれぞれ収容されて固定されている。
第１の回路基板１７は、筐体１８の内部においてプラッタ１１などの部品を避けた領域に設けられている。そのため、第１の回路基板１７は、単なる矩形状の基板ではなく、細長く不規則な形状を有している。このように、第１の回路基板１７は、筐体１８内のわずかなスペースに設けられることから、基板面積は比較的小さく、搭載できる部品点数も限られている。そこで、第１の回路基板には実装しきれない他の回路を実装するための別の回路基板として、第２の回路基板７１が必要となる。
第２の回路基板７１は、筐体１８の底面部の外側に設けられている。スピンドルモータ１２やボイスコイルモータの軸受け１５の実装位置である筐体の凹部１８ｂ，１８ｃをその筐体１８の裏側から見た場合は凸部となるが、第２の回路基板７１は、この凸部を避けた領域に設けられている。つまり、第２の回路基板７１は、単なる矩形状の平板ではなく、凸部に対応する部分が円形に打ち抜かれた形状を有している。第２の回路基板７１はコネクタ２０を介して第１の回路基板１７と接続されている。
第１の回路基板１７には、主にヘッドアンプＩＣ４１及びその周辺部品が実装されている。ヘッドアンプＩＣ４１はアナログ回路であって、データ記録用のリードアンプと再生用のライトドライバを内蔵しており、磁気ヘッドが読み出した信号を増幅したり、書き込み用信号の電流を増幅したりするものである。ノイズの影響を極力少なくするため、ヘッドアンプＩＣ４１はヘッドアセンブリからできるだけ近いところに設けることが好ましく、このような理由から第１の回路基板１７上に実装される。
第２の回路基板７１には、リードライトチャネルＩＣ、モータドライバＩＣ、ハードディスクコントローラＩＣ、マイコンＩＣ、メモリＩＣ及びこれらの周辺部品が実装され、これらのＩＣ間はバスラインで接続される。リードライトチャネルＩＣは、書き込むデータをデコード変調してヘッドアンプに出力したり、逆に読み出した再生波形、つまりヘッドアンプの出力信号からデータを検出して、コード復調したりする。モータドライバＩＣは、スピンドルモータとボイスコイルモータを制御する。ハードディスクコントローラＩＣは、その名の通り、ハードディスクを制御する回路であり、エラー訂正回路、バッファコントロール回路、キャッシュコントロール回路、インターフェース制御回路、サーボ回路等で構成されている。マイコンＩＣは、ハードディスクドライブ全体の制御を司り、主にヘッドの位置決め制御、インターフェース制御、周辺ＬＳＩの設定や初期化、ディフェクト管理などを行う。
特開２００４−１１１０３７号公報 特開２００２−２０８２５３号公報 特開平０４−２６８２７９号公報
上述のように、ハードディスクドライブの小型・薄型化に対する要求はますます高まっているが、プラッタサイズ、各種モータやメカ部の大きさについてはもはや小型化が困難なレベルにあるため、その他の方法によりハードディスクドライブのさらなる小型・薄型化を図る新たな工夫が必要とされている。
また、従来のハードディスクドライブにおいては、デジタル系ＩＣの多くが第２の回路基板７１に実装されているが、第２の回路基板７１がシールドされることなく筐体の外部に露出した状態のハードディスクドライブを携帯電話機にそのまま搭載した場合には、デジタル系ＩＣ又はそれらを接続するバスラインから発生する高周波ノイズの不要輻射が携帯電話機側の無線系の回路に影響を与え、携帯電話機の通信品質を大幅に劣化させるおそれがある。特に、ＣＤＭＡ等の周波数拡散方式を採用する携帯電話機の受信感度への影響は大きい。
第２の回路基板７１を金属板でシールドしたり、携帯電話機側の無線系の回路を個別にシールドしたりすることも可能であるが、極めて小型・薄型化が図られている携帯電話機において、ノイズの影響を受けやすい個々の部品をそれぞれシールドしたのでは、携帯電話機のさらなる薄型化を図ることが困難となる。
したがって、本発明の第１の目的は、ノイズが抑制され、且つ小型・薄型化されたハードディスクドライブを提供することにある。
また、本発明の第２の目的は、ハードディスクドライブを内蔵し、小型・薄型で通信品質の良好な無線情報端末を提供することにある。
本発明の第１の目的は、プラッタと、前記プラッタを駆動するスピンドルモータと、先端部に磁気ヘッドが取り付けられたアームと、前記アームを駆動するボイスコイルモータと、回路基板と、前記プラッタ、前記スピンドルモータ、前記アーム、前記ボイスコイルモータ及び前記回路基板が収容を収容し且つ電気的にシールドする筐体とを備え、前記回路基板は、多層基板と、前記多層基板にベアチップの状態で埋め込まれた複数のデジタル系ＩＣと、前記デジタル系ＩＣ間を接続するバスラインと、少なくとも前記バスラインの上方及び下方をそれぞれ覆う第１及び第２のグランド層とを備えることを特徴とするハードディスクドライブによって達成される。
本発明において、前記複数のデジタル系ＩＣは、リードライトチャネルＩＣ及びモータドライバＩＣを含むことが好ましく、ハードディスクコントローラ、マイコン及びメモリを含んで構成されたシステムＬＳＩをさらに含むことがより好ましい。
本発明において、前記多層基板の表面及び裏面の少なくとも一方には、電子部品が実装されていることが好ましい。前記電子部品は、受動素子のチップ部品であってもよく、ヘッドアンプＩＣのようなアナログ系ＩＣであってもよく、前記多層基板に埋め込まれた前記複数のデジタル系ＩＣとは別のデジタル系ＩＣであってもよい。
ここで、前記受動素子がチップコンデンサの場合、前記チップコンデンサの一方の端子を前記バスラインに接続し、他方の端子を前記第１又は第２のグランド層に接続することでバイパスコンデンサを構成してもよい。
本発明において、前記多層基板は、積層された複数の絶縁層と、前記複数の絶縁層の層間に設けられた配線層とを含み、前記配線層の一部が前記バスラインを構成していることが好ましい。
本発明において、前記第１のグランド層は、前記多層基板の表面に形成されており、前記第２のグランド層は、前記多層基板の裏面に形成されていることが好ましい。
本発明においては、前記デジタル系ＩＣと前記バスラインとが導電性突起物を介して実質的に直接接続されていることが好ましい。
本発明においては、前記バスラインを構成するすべての信号ラインが同一の配線層に設けられていることが好ましいが、前記バスラインを構成する信号ラインの一部であって、少なくとも他の信号ラインと交差する部分が、前記配線層とは異なる層に設けられていてもよい。
本発明においては、前記複数の絶縁層のうち、前記バスラインの上面に接する絶縁層又は下面に接する絶縁層の少なくとも一方が強磁性材料を含んで構成されていることが好ましい。
本発明においては、前記デジタル系ＩＣを含むデジタル回路領域と前記デジタル回路と同層に設けられたアナログ回路領域との間の領域に設けられたシールド部材をさらに備えることが好ましく、前記シールド部材は、前記第１及び第２のグランド層間を接続するビアホール電極であることがより好ましい。
本発明において、前記第１及び第２のグランド層は、前記デジタル系ＩＣを含むデジタル回路領域を覆うデジタル側グランド領域と、前記デジタル回路と同層に設けられたアナログ回路領域を覆うアナログ側グランド領域とに分離して形成されていることが好ましい。
本発明においては、前記多層基板に埋め込まれた前記デジタルＩＣの裏面に接続されたサーマルビアをさらに備えることが好ましい。
本発明においては、前記回路基板に設けられた外部インターフェースと、前記外部インターフェースとの接続ライン上に設けられたフィルタ回路とをさらに備えることが好ましい。
本発明の第２の目的は、以上の特徴を有するハードディスクドライブを内蔵する無線情報端末によって達成される。
本発明によれば、ハードディスクドライブの筐体内に設けられる回路基板に多層基板を用い、多層基板内にデジタル系ＩＣのいくつかをベアチップの状態で埋め込むことにより、高密度実装を実現することができる。これにより、従来は筐体の外側に設ける必要のあった第２の回路基板を不要にすることができる。また、デジタル系ＩＣ間を接続するバスラインの最短配線が実現されるので、バスラインから発生する高周波ノイズを低減することができる。また、バスラインの上方及び下方を第１及び第２のグランド層で覆うことにより、バスラインから発生するノイズが周辺の回路、特にアナログ回路に対して与える影響を十分に抑制することができる。
また、本発明によれば、ハードディスクドライブを内蔵する小型・薄型で通信品質の良好な無線情報端末を提供することができる。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
図１は、本発明の好ましい実施形態に係るハードディスクドライブの構造を概略的に示す分解斜視図である。
図１に示すように、このハードディスクドライブ１０は、記録媒体であるプラッタ１１と、プラッタ１１を回転駆動するためのスピンドルモータ１２と、先端部に磁気ヘッド１３が取り付けられたアーム１４と、アーム１４の後端部を軸支する軸受け１５と、アーム１４をスライド駆動するためのボイスコイルモータ１６と、各機能ブロックの制御回路を構成する第１の回路基板１７と、これらの部品を収容し且つ電気的にシールドする金属製の筐体１８と、金属製の筐体カバー１９とを備えている。第１の回路基板１７はコネクタ２０を備えており、筐体１８の底面部にはコネクタ２０を筐体外に引き出すための引出口１８ａが形成されている。第１の回路基板１７にはヘッドアンプＩＣ４１が搭載されており、またアーム１４の自然な動作を可能にするため、ヘッドアンプＩＣ４１とアーム１４側の信号ラインとの接続にはフレキシブルプリント基板２１が用いられる。
コネクタ２０は、ハードディスクドライブ１０の外部インターフェースを構成している。ここに、「外部インターフェース」とは、ハードディスクドライブ１０内の回路と外部の回路とを接続するンターフェースである。本実施形態においては、図示していないが、外部インターフェースとの接続ライン上にフィルタ回路が設けられていることが好ましい。第１の回路基板１７を筐体１８でシールドしたとしても、外部インターフェースとの接続ラインにノイズが重畳した場合には、筐体１８によるせっかくのシールド構造が無駄となるが、外部インターフェースとの接続ライン上にフィルタ回路を設けることで、シールド効果を最大限に発揮することができるからである。
図２は、図１のハードディスクドライブ１０が組み立てられた状態を示す略側面断面図である。
図２に示すように、筐体１８内には、プラッタ１１、スピンドルモータ１２、アーム１４、ボイスコイルモータ１６及び第１の回路基板１７が収容され、筐体１８の開口は筐体カバー１９でシールドされる。筐体１８の底面部にはスピンドルモータ１２及びアームの軸受け１５を収容するための窪み（凹部）１８ｂ，１８ｃが設けられており、スピンドルモータ１２及びアームの軸受け１５は対応する凹部１８ｂ，１８ｃ内にそれぞれ収容されて固定されている。なお、これらの凹部１８ｂ，１８ｃを筐体１８の裏側から見た場合は凸部となり、従来は、この凸部を避けた筐体１８の裏側の領域に第２の回路基板が設けられていたが、本実施形態においてそのような回路基板は必要でない。
図３は、ハードディスクドライブ１０の構造を示す略平面図である。
図３に示すように、第１の回路基板１７は、筐体１８の内部においてプラッタ１１などの部品を避けた領域に設けられている。そのため、第１の回路基板１７は、単なる矩形状の基板ではなく、細長く不規則な形状を有している。このように、第１の回路基板１７は、筐体１８内のわずかなスペースに設けられることから、基板面積は比較的小さい。しかし、本実施形態においては、第１の回路基板１７として多層基板を用い、これに実装すべきデジタル系ＩＣをベアチップの状態で基板内に埋め込むことにより、第１の回路基板１７のみで必要な回路構成を実現している。つまり、第１の回路基板１７には、ヘッドアンプＩＣ４１のみならず、ハードディスクドライブの構成に必要なＩＣ及びこれらの周辺部品がすべて実装されている。
図４は、ハードディスクドライブ１０の回路構成を示すブロック図である。
図４に示すように、ハードディスクドライブ１０の回路は大きく４つの回路ブロックに分けられる。信号処理やモータを制御するアナログ回路３１、マイコン、エラー訂正や各種制御を行うロジック回路３２、モータを駆動するパワー回路３３、そして、データバッファやプログラムで使用するメモリ３４である。そして、これらの回路ブロックは、ヘッドアンプＩＣ４１、リードライトチャネルＩＣ４２、モータドライバＩＣ４３、ハードディスクコントローラＩＣ４４、マイコンＩＣ４５、メモリＩＣ４６及びこれらの周辺部品によって実現されている。
このうち、アナログ回路３１は、ヘッドアンプＩＣ４１，リードライトチャネルＩＣ４２の一部、モータドライバＩＣ４３の一部によって構成され、ロジック回路３２は、リードライトチャネルＩＣ４２の一部、モータドライバＩＣ４３の一部、ハードディスクコントローラＩＣ４４，マイコンＩＣ４５によって構成され、パワー回路３３はモータドライバＩＣ４３の一部によって構成され、メモリ３４はメモリＩＣ４６によって構成される。リードライトチャネルＩＣ４２やモータドライバＩＣ４３は一部にアナログ回路を含んでいるが、その大部分はデジタル系の回路である。よって、これらのＩＣのうち純粋なアナログ系ＩＣはヘッドアンプＩＣ４１のみであり、その他のＩＣ（リードライトチャネルＩＣ４２、モータドライバＩＣ４３、ハードディスクコントローラＩＣ４４、マイコンＩＣ４５及びメモリＩＣ４６）はデジタル系ＩＣに位置づけられる。
ヘッドアンプＩＣ４１は、データ記録用のリードアンプと再生用のライトドライバを内蔵しており、磁気ヘッド１３が読み出した信号を増幅したり、書き込み用信号の電流を増幅したりするものである。ノイズの影響を極力少なくするため、ヘッドアンプＩＣ４１はヘッドアセンブリからできるだけ近いところに設けることが好ましく、このような理由から第１の回路基板１７上に実装されている。
リードライトチャネルＩＣ４２は、書き込むデータをデコード変調してヘッドアンプに出力したり、逆に読み出した再生波形、つまりヘッドアンプの出力信号からデータを検出して、コード復調したりする。上述の通り、リードライトチャネルＩＣ４２は一部にアナログ回路を含んでいるが、その大部分はデジタル回路である。モータドライバＩＣ４３は、スピンドルモータとボイスコイルモータを制御する。モータドライバＩＣ４３も一部にアナログ回路を含んでいるが、その大部分はデジタル回路である。ハードディスクコントローラＩＣ４４は、その名の通り、ハードディスクを制御する回路であり、エラー訂正回路、バッファコントロール回路、キャッシュコントロール回路、インターフェース制御回路、サーボ回路等で構成されている。マイコンＩＣ４５は、ハードディスクドライブ全体の制御を司り、主にヘッドの位置決め制御、インターフェース制御、周辺ＬＳＩの設定や初期化、ディフェクト管理などを行う。
図５は、第１の回路基板１７の構造を概略的に示す部分断面図である。
図５に示すように、第１の回路基板１７には多層基板１００が用いられる。本実施形態の多層基板１００は例えば４層構造であり、１層目（外層）の導電層が主に第１のグランド層１０１ａとして、２層目（内層）が主に配線層１０１ｂとして、３層目（内層）が主に電源層１０１ｃとして、４層目（外層）が主に第２のグランド層１０１ｄとしてそれぞれ構成されている。各導電層１０１ａ乃至１０１ｄの層間には第１乃至第３の絶縁層１０２ａ，１０２ｂ，１０２ｃがそれぞれ設けられ、必要に応じて絶縁層１０２ａ乃至１０２ｃを貫通するビアホール電極１０３が設けられている。
第１の回路基板１７に実装されるデジタル系ＩＣのいくつかは、ベアチップの状態で多層基板１００内に埋め込まれている。本実施形態においては、例えば図示のように、リードライトチャネルＩＣ４２とモータドライバＩＣ４３が基板内に埋め込まれている。それ以外のデジタル系ＩＣは図示されていないが多層基板１００の表面に実装される。また多層基板１００の表面には、図示のように、Ｒ，Ｌ，Ｃ等の受動素子又はその他の素子のチップ部品１０４も実装されている。さらに、基板内に埋め込まれたデジタル系ＩＣ４２，４３の直下にはサーマルビア１０５が設けられ、サーマルビア１０５が第２のグランド層１０１ｄに接続されることにより放熱経路が確保される。
配線層１０１ｂの一部は、リードライトチャネルＩＣ４２及びモータドライバＩＣ４３間を接続するバスライン１０１Ｘを構成している。バスライン１０１Ｘは例えば５Ｖや３．３Ｖといった比較的高電圧のデジタル信号を１００ＭＨｚといった高速クロックで伝送する信号ラインである。バスライン１０１Ｘから発生する高調波ノイズは、例えば携帯電話機に対してであればその受信感度を下げるなど、無線系のアナログ回路に対して悪影響を与え、バスラインが長くなればなるほどその影響は大きくなる。しかし、本実施形態によれば、デジタル系ＩＣがベアチップの状態で埋め込まれることでバスライン１０１Ｘの最短配線が実現されるとともに、第１及び第２のグランド層１０１ａ，１０１ｄが多層基板１０１の外層（表面）に形成されており、バスライン１０１Ｘの上下がグランド層でシールドされていることから、バスライン１０１Ｘから発生するノイズがその周辺の回路、特にアナログ回路に対して与える影響を十分に抑制することができる。なお、シールド効果を高めるには、第１及び第２のグランド層１０１ａ，１０１ｄがバスライン１０１Ｘの周囲をできるだけ広範囲に覆っていることが好ましい。
図６は、上述した第1の回路基板１７の層構成を示す略平面図であって、図６（ａ）は基板表面（第１のグランド層１０１ａ）の構成を示す平面図であり、図６（ｂ）は内層（配線層１０１ｂ）の構成を示す略平面断面図である。
図６（ａ）に示すように、第１の回路基板１７の表面には多数の電子部品が実装されており、ヘッドアンプＩＣ４１、ハードディスクコントローラＩＣ４４、マイコンＩＣ４５及びメモリＩＣ４６も基板表面に実装されている。第１の回路基板１７の表面の大部分は第1のグランド層１０１ａ、つまりグランド面を構成しているが、部分的にはこれらの電子部品を実装するためのランドパターンを構成している。これらの電子部品間の電気的な接続は、ビアホール電極１０３及び配線層１０１ｂを経由して行われる。一方、図６（ｂ）に示すように、第１の回路基板１７の内層にはリードライトチャネルＩＣ４２及びモータドライバＩＣ４３が設けられている。配線層１０１ｂの大部分は、基板表面に実装された部品間を接続する配線として構成されているが、第１の配線層１０１ｂの一部は、図示のように、リードライトチャネルＩＣ４２及びモータドライバＩＣ４３との間を接続するためのバスライン１０１Ｘとして構成されている。
ここで、図５に示したように、ＩＣチップ４２，４３のパッド電極とバスライン１０１Ｘとの接続は、ビアホール電極を介して接続されるのではなく、バンプなどの導電性突起物１０６を介して、つまり実質的に直接接続されている。これは、バスライン１０１Ｘがビアホール電極で構成されることによりそのインピーダンス制御が困難となり、ノイズが発生しやすくなるという問題を解消するためである。また、リードライトチャネルＩＣ４２やモータドライバＩＣ４３はアナログ回路とデジタル回路の両方を混載しているが、例えばリードライトチャネルＩＣ４２のパッド電極に接続される信号ラインがビアホール電極で構成されている場合、それぞれの信号ラインを構成するビアホール電極が互いの近傍にて平行に配線されてしまい、デジタル信号ラインからアナログ信号ラインへの干渉が問題となる。しかし、これらの半導体ＩＣのパッド電極とバスラインとを実質的に直接接続すれば、バスラインのインピーダンス制御も容易であり、近接する信号ライン同士が平行にならないように配線したりシールド手段を配置したりすることでアナログ−デジタル間の干渉を最小限に抑えることが可能となる。
また、本実施形態においては、リードライトチャネルＩＣ及びモータドライバＩＣが互いに横並びに配置されており、これらのＩＣの端子間がバスライン１０１Ｘで直接接続されている。例えばＩＣチップを縦方向に積み重ねた場合には、半導体ＩＣ間を接続するためにバスラインの一部として層間接続手段であるビアホール電極を必要とするため、バスラインの形成領域として多くのスペースが必要となり、バスラインのインピーダンス制御も難しくなってしまう。また、バスラインの配線距離も長くなるため高調波ノイズの影響も大きくなる。しかし、本実施形態によれば、ビアホール電極をバスラインの一部として用いる必要がないため、図５及び図６に示したように、バスライン１０１Ｘを最短距離で配線することができ、バスライン１０１Ｘから発生するノイズを低減することができる。
以上説明したように、本実施形態によれば、ハードディスクドライブの筐体内に設けられる第１の回路基板１７に多層基板１００を用い、多層基板１００内にデジタル系ＩＣのいくつかをベアチップの状態で埋め込むことにより、高密度実装を実現することができる。これにより、従来は筐体の外側に設ける必要のあった第２の回路基板を不要にすることができる。また、デジタル系ＩＣ間を接続するバスライ１０１Ｘの最短配線が実現されるので、バスライン１０１Ｘから発生する高周波ノイズを低減することができる。この場合、バスライン等のノイズの発生源となる回路も、またノイズに弱い回路も、すべての回路が一枚の回路基板上に構成されることになるが、バスライン１０１Ｘの上方及び下方を第１及び第２のグランド層１０１ａ，１０１ｄで覆うことにより、バスライン１０１Ｘから発生するノイズが周辺の回路、特にアナログ回路に対して与える影響を十分に抑制することができる。
なお、バスライン１０１Ｘは、他の導電層を経由することなく一層で構成されていることが好ましいが、例えば、バスライン１０１Ｘ中のある信号ラインを他の信号ラインと交差させなければ効率良く配線できないような場合には、図７（ａ）及び（ｂ）に示すように、他の信号ラインと交差する部分１０８を含め、当該バスライン１０１Ｘの一部を電源層１０１ｃに形成してもよい。この場合はビアホール電極１０９が必要となるが、バスライン１０１Ｘを構成する大多数の信号ラインは第１の配線層１０１ａに形成され、且つビアホール電極なしでＩＣのパッド電極と接続されており、ビアホール電極１０９間もそれほど近接していないことから、ビアホール電極１０９によるノイズの影響は非常に小さいものと考えられる。
また、多層基板１００の表面には受動素子等のチップ部品１０４が搭載されているが、このチップ部品を用いてバスライン１０１Ｘ上のノイズを除去するノイズフィルタを構成することができる。例えば、図８に示すように、第１のグランド層１０１ａにおいて所定の領域の周囲の導体を切り欠いてランドパターン２０１を形成し、このランドパターン２０１とバスライン１０１Ｘとをビアホール電極２０２で接続する。そして、チップコンデンサ２０３の一方の端子２０３ａを第１のグランド層１０１ａに接続し、他方の端子２０３ｂをランドパターン２０１に接続することにより、バイパスコンデンサを構成することができるため、バスライン１０１Ｘから発生するノイズをよりいっそう低減することができる。なお、チップコンデンサ２０３に代えて１チップのフィルタ回路を実装してもよく、複数のチップ部品の組み合わせにより構成してもよい。
図９は、第１の回路基板１７の構造のさらに他の例を示す略断面図である。
図９に示すように、この第１の回路基板１７の特徴は、多層基板１０１を構成する第１の絶縁層１０２ａが強磁性材料を含んで構成されている点にある。強磁性材料としては、フェライトや強磁性金属を挙げることができる。フェライトとしては、Ｍｎ−Ｍｇ−Ｚｎ系、Ｎｉ−Ｚｎ系、Ｍｎ−Ｚｎ系などが好ましく用いられる。また、強磁性金属としては、カーボニル鉄、鉄−シリコン系合金、鉄−アルミニウム珪素系合金（センダスト（登録商標））、鉄−ニッケル系合金（パーマアロイ（登録商標））、鉄系アモルファス、コバルト系アモルファスなどが好ましく用いられる。このようなフェライトのフィラー、或いは強磁性金属の粉体が混入された樹脂を用いることにより、第１の絶縁層１０２ａを磁性層３０１として構成することができる。このような構成とした場合、磁性層３０１と接するバスライン１０１Ｘの等価回路は、図１０に示すように、ダンピング抵抗３０２及びビーズ３０３の直列回路となるため、スプリアスの影響をさらに抑えることができ、バスライン１０１Ｘから発生するノイズをよりいっそう低減することができる。
なお、本実施形態においては、第１の絶縁層１０１ａが磁性層として構成されている場合について説明したが、本発明はこれに限定されるものではなく、第２の絶縁層１０１ｂが磁性層として構成されていてもよく、第１及び第２の絶縁層１０１ａ，１０１ｄの両方が磁性層として構成されていてもよい。つまり、バスライン１０１Ｘの上面に接する第１の絶縁層１０１ａ又はバスライン１０１Ｘの下面に接する第２の絶縁層１０１ｂの少なくとも一方が磁性層として構成されていればよい。
図１１（ａ）及び（ｂ）は、第１の回路基板１７の構造のさらに他の例を示す図であって、図１１（ａ）は略平面図、図１１（ｂ）は略断面図である。
図１１（ａ）及び（ｂ）に示すように、この第１の回路基板１７の特徴は、バスライン１０１Ｘ及びデジタル系ＩＣ４２，４３の上下を第１及び第２のグランド層１０１ａ，１０１ｄで覆うと共に、バスライン１０１Ｘやデジタル系ＩＣ４２，４３が設けられた領域（デジタル回路領域）の周囲、特に、このデジタル領域とアナログ回路４０１やアナログ信号ライン４０２が設けられた領域（アナログ回路領域）との間の領域に、第１及び第２のグランド層１０１ａ，１０１ｄ間を接続するビアホール電極４０３を多数配列した点にある。その他の構成については第１の実施形態と同様であることから、同一の構成要素には同一の符号を付して説明を省略する。配線層１０１ｂにはアナログ回路の信号ラインも多数配線されているが、このように構成した場合には、バスライン１０１Ｘから発生して基板の平面方向に伝わるノイズがビアホール電極４０３の配列によってシールドされるので、バスライン１０１Ｘから発生するノイズの影響をさらに抑制することができる。
図１２（ａ）及び（ｂ）は、第１の回路基板１７の構造のさらに他の例を示す図であって、図１２（ａ）は略平面図、図１２（ｂ）は略断面図である。
図１２に示すように、この第１の回路基板１７の特徴は、第１及び第２のグランド層１０１ａ，１０１ｄが、多層基板１００内のバスライン１０１Ｘやデジタル系ＩＣ４２，４３内が設けられた領域（デジタル回路領域）の上下を覆うデジタル側グランド領域１０１ａ１，１０１ｄ１と、アナログ回路やアナログ信号ライン１０１Ｙが設けられた領域（アナログ回路領域）の上下を覆うアナログ側グランド領域１０１ａ２，１０１ｄ２とに分離して形成されている点にある。ここで、リードライトチャネルＩＣ４２やモータドライバＩＣ４３はアナログ回路とデジタル回路の両方を混載しているため、図示のように、アナログ側グランド領域１０１ａ２，１０１ｄ２がこれらのデジタル系ＩＣ４２，４３に含まれるアナログ回路を部分的に覆っていてもよい。このように、第１及び第２のグランド層１０１ａ，１０１ｄがデジタル側グランド領域１０１ａ１，１０１ｄ１とアナログ側グランド領域１０１ａ２，１０１ｄ２とに分離して形成されている場合には、バスライン１０１Ｘ等から発生するノイズがグランド層を経由してアナログ側に伝わることがなく、バスライン１０１Ｘ等から発生するノイズの影響をさらに抑制することができる。
図１３は、上述したハードディスクドライブ１０を内蔵した携帯電話機の構成を示す略外観斜視図であって、キーパッドを取り外した状態を示している。
図１３に示すように、この携帯電話機５０は折り畳み式であり、携帯電話機５０の上部筐体５１と下部筐体５２とがヒンジ部５３によって回動可能に連結されている。上部筐体５１にはディスプレイ５４やカメラ５５が設けられている。一方、下部筐体５２の内部には、メイン基板５８及び本発明のハードディスクドライブ１０が内蔵されている。また、図示されていないが、メイン基板５８やハードディスクドライブ１０の下方にはバッテリパック、スピーカー等も収容されている。そして、実際の使用時には下部筐体５２の上面にキーパッド６３が取り付けられる。
このように、携帯電話機５０に本発明のハードディスクドライブ１０を内蔵した場合、ハードディスクドライブ１０の構成に必要な回路基板がすべてハードディスクドライブ１０の筐体内に収容され、当該回路基板から発生する不要輻射がシールドされるので、ハードディスクドライブ内蔵携帯電話機において所望の通信品質を確保することができる。つまり、デジタル回路がむき出しのハードディスクドライブが携帯電話機内にそのまま搭載されることがないため、デジタル回路から発生する高周波ノイズが携帯電話機側の無線系に与える影響を最小限に抑えることができる。したがって、ハードディスクドライブを内蔵する小型・薄型で通信品質の良好な携帯電話機を実現することができる。
また、ハードディスクドライブに必要な回路基板をその筐体内にすべて納め、ハードディスクドライブの小型・薄型化が図られているため、これを携帯電話機に搭載した場合には、非常に小型・薄型なハードディスクドライブ内蔵携帯電話機を構成することができる。ここで、図２に示したように、ハードディスクドライブの筐体にスピンドルモータやアームの軸受けを収容するための凹部が形成されている場合、たとえ第２の回路基板を不要したとしてもこの凹部（裏面から見た場合は凸部）の存在によってハードディスクドライブの最大厚みは規定され、最大厚みは従来とほぼ変わらない。しかし、ハードディスクドライブ全体の容積は第２の回路基板が不要となる分だけ小さくなるため、このようなハードディスクドライブを携帯電話機に用いれば、ハードディスクドライブ内蔵携帯電話機の小型・薄型化に十分貢献することができる。つまり、回路基板を筐体内に収容することより新たに生じたハードディスクドライブの外側のスペース（従来、第２の回路基板が設けられていたスペース）を活用し、例えば、携帯電話機内の回路の一部をこのスペース内に設けることにより、小型・薄型化されたハードディスクドライブ内蔵携帯電話機を構成することができる。
本発明は、以上の実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲内で種々の変更を加えることが可能であり、これらも本発明の範囲に包含されるものであることは言うまでもない。
例えば、本実施形態においては、上下のグランド層の一方が多層基板の内層に設けられている場合について説明したが、多層基板を５層以上のさらなる多層構造とし、上下のグランド層をともに多層基板１０１の内層に形成してもかまわない。
また、上記実施形態においては、リードライトチャネルＩＣ４２及びモータドライバＩＣ４３が第１の回路基板１７内に埋め込まれる場合について説明したが、本発明はこれに限定されるものではなく、例えば、ハードディスクコントローラ、マイコン及びメモリが１チップ化されたシステムＬＳＩを用い、リードライトチャネルＩＣ及びモータドライバＩＣと共にこのシステムＬＳＩを基板内に埋め込んでもよい。このようにした場合には、さらなる高密度実装及び最短配線が可能である。
また、上記実施形態においては、本発明のハードディスクドライブ１０が携帯電話機に搭載される場合について説明したが、本発明は携帯電話機に限定されるものではなく、例えば、ＰＤＡ（Personal Data Assistance）、通信機能を備えた携帯ゲーム機といった各種の無線情報端末に搭載することができ、この場合も携帯電話機と同様の効果を得ることができる。
図１は、本発明の好ましい実施形態に係るハードディスクドライブの構造を概略的に示す分解斜視図である。 図２は、図１のハードディスクドライブ１０が組み立てられた状態を示す略側面断面図である。 図３は、ハードディスクドライブ１０の構造を示す略平面図である。 図４は、ハードディスクドライブ１０の回路構成を示すブロック図である。 図５は、第１の回路基板１７の構造を概略的に示す部分断面図である。 図６は、第１の回路基板１７の層構成を示す略平面図であって、（ａ）は基板表面（第１のグランド層１０１ａ）の構成を示す平面図であり、（ｂ）は内層（配線層１０１ｂ）の構成を示す略平面断面図である。 図７（ａ）及び（ｂ）は、バスラインの構成の他の例を示す図であって、（ａ）は略平面図、（ｂ）は略断面図である。 図８は、第１の回路基板１７の構造の他の例を示す略断面図である。 図９は、第１の回路基板１７の構造のさらに他の例を示す略断面図である。 図１０は、磁性層３０１と接するバスライン１０１Ｘの等価回路図である。 図１１は、第１の回路基板１７の構造のさらに他の例を示す図であって、（ａ）は略平面図、（ｂ）は略断面図である。 図１２は、第１の回路基板１７の構造のさらに他の例を示す図であって、（ａ）は略平面図、（ｂ）は略断面図である。 図１３は、上述したハードディスクドライブ１０を内蔵した携帯電話機の構成を示す略外観斜視図であって、キーパッドを取り外した状態を示している。 図１４は、本発明の好ましい実施形態に係るハードディスクドライブの構造を概略的に示す分解斜視図である。 図１５は、図１４のハードディスクドライブ７０が組み立てられた状態を示す略側面断面図である。
符号の説明
１０ ハードディスクドライブ
１１ プラッタ
１２ スピンドルモータ
１３ 磁気ヘッド
１４ アーム
１６ ボイスコイルモータ
１７ 回路基板
１８ 筐体
１８ａ 引出口
１８ｂ 凹部
１８ｃ 凹部
１９ 筐体カバー
２０ コネクタ
２１ フレキシブルプリント基板
３１ アナログ回路
３２ ロジック回路
３３ パワー回路
３４ メモリ
４１ ヘッドアンプＩＣ
４２ リードライトチャネルＩＣ
４３ モータドライバＩＣ
４４ ハードディスクコントローラＩＣ
４５ マイコンＩＣ
４６ メモリＩＣ
５０ 携帯電話機
５１ 携帯電話機の上部筐体
５２ 携帯電話機の下部筐体
５３ ヒンジ部
５４ ディスプレイ
５５ カメラ
５８ メイン基板
６３ キーパッド
７０ ハードディスクドライブ
１００ 多層基板
１０１ａ 第１のグランド層
１０１ｂ 配線層
１０１ｃ 電源層
１０１ｄ 第２のグランド層
１０１ａ１，１０１ｄ１ デジタル側グランド領域
１０１ａ２，１０１ｄ２ アナログ側グランド領域
１０１Ｘ バスライン
１０１Ｙ アナログ信号ライン
１０２ａ 第１の絶縁層
１０２ｂ 第２の絶縁層
１０２ｃ 第３の絶縁層
１０３ ビアホール電極
１０４ チップ部品
１０５ サーマルビア
１０６ 導電性突起物
１０８ バスラインの一部分
１０９ ビアホール電極
２０１ ランドパターン
２０２ ビアホール電極
２０３ チップコンデンサ
２０３ａ チップコンデンサの一方の端子
２０３ｂ チップコンデンサの他方の端子
３０１ 磁性層
３０２ ダンピング抵抗
３０３ ビーズ
４０１ アナログ回路
４０２ アナログ信号ライン
４０３ ビアホール電極ＩＣ

Claims (20)

  1. プラッタと、前記プラッタを駆動するスピンドルモータと、先端部に磁気ヘッドが取り付けられたアームと、前記アームを駆動するボイスコイルモータと、回路基板と、前記プラッタ、前記スピンドルモータ、前記アーム、前記ボイスコイルモータ及び前記回路基板を収容し且つ電気的にシールドする筐体とを備え、
    前記回路基板は、多層基板と、前記多層基板にベアチップの状態で埋め込まれた複数のデジタル系ＩＣと、前記デジタル系ＩＣ間を接続するバスラインと、少なくとも前記バスラインの上方及び下方をそれぞれ覆う第１及び第２のグランド層とを備えることを特徴とするハードディスクドライブ。
  2. 前記複数のデジタル系ＩＣは、リードライトチャネルＩＣ及びモータドライバＩＣを含むことを特徴とする請求項１に記載のハードディスクドライブ。
  3. 前記複数のデジタル系ＩＣは、ハードディスクコントローラ、マイコン及びメモリを含んで構成されたシステムＬＳＩをさらに含むことを特徴とする請求項２に記載のハードディスクドライブ。
  4. 前記多層基板の表面及び裏面の少なくとも一方に電子部品が実装されていることを特徴とする請求項１乃至３のいずれか１項に記載のハードディスクドライブ。
  5. 前記電子部品は、受動素子のチップ部品を含むことを特徴とする請求項４に記載のハードディスクドライブ。
  6. 前記受動素子はチップコンデンサであり、前記チップコンデンサの一方の端子は前記バスラインに接続され、他方の端子は前記第１又は第２のグランド層に接続されていることを特徴とする請求項５に記載のハードディスクドライブ。
  7. 前記電子部品は、前記多層基板に埋め込まれた前記複数のデジタル系ＩＣとは異なるデジタル系ＩＣを含むことを特徴とする請求項４乃至６のいずれか１項に記載のハードディスクドライブ。
  8. 前記電子部品は、ヘッドアンプＩＣを含むことを特徴とする請求項４乃至７のいずれか１項に記載のハードディスクドライブ。
  9. 前記多層基板は、積層された複数の絶縁層と、前記複数の絶縁層の層間に設けられた配線層とを含み、前記配線層の一部が前記バスラインを構成していることを特徴とする請求項１乃至８のいずれか１項に記載のハードディスクドライブ。
  10. 前記第１のグランド層は、前記多層基板の表面に形成されており、前記第２のグランド層は、前記多層基板の裏面に形成されていることを特徴とする請求項１乃至９のいずれか１項に記載のハードディスクドライブ。
  11. 前記デジタル系ＩＣと前記バスラインとが導電性突起物を介して実質的に直接接続されていることを特徴とする請求項１乃至１０のいずれか１項に記載のハードディスクドライブ。
  12. 前記バスラインを構成するすべての信号ラインが同一の配線層に設けられていることを特徴とする請求項９乃至１１のいずれか１項に記載のハードディスクドライブ。
  13. 前記バスラインを構成する信号ラインの一部であって、少なくとも他の信号ラインと交差する部分が、前記配線層とは異なる層に設けられていることを特徴とする請求項９乃至１１のいずれか１項に記載のハードディスクドライブ。
  14. 前記複数の絶縁層のうち、前記バスラインの上面に接する絶縁層又は下面に接する絶縁層の少なくとも一方が強磁性材料を含んで構成されていることを特徴とする請求項９乃至１３のいずれか１項に記載のハードディスクドライブ。
  15. 前記デジタル系ＩＣを含むデジタル回路領域と前記デジタル回路と同層に設けられたアナログ回路領域との間の領域に設けられたシールド部材をさらに備えることを特徴とする請求項１乃至１４のいずれか１項に記載のハードディスクドライブ。
  16. 前記シールド部材は、前記第１及び第２のグランド層間を接続するビアホール電極であることを特徴とする請求項１５に記載のハードディスクドライブ。
  17. 前記第１及び第２のグランド層は、前記デジタル系ＩＣを含むデジタル回路領域を覆うデジタル側グランド領域と、前記デジタル回路と同層に設けられたアナログ回路領域を覆うアナログ側グランド領域とに分離して形成されていることを特徴とする請求項１乃至１５のいずれか１項に記載のハードディスクドライブ。
  18. 前記多層基板に埋め込まれた前記デジタルＩＣの裏面に接続されたサーマルビアをさらに備えることを特徴とする請求項１乃至１７のいずれか１項に記載のハードディスクドライブ。
  19. 前記回路基板に設けられた外部インターフェースと、前記外部インターフェースとの接続ライン上に設けられたフィルタ回路とをさらに備えることを特徴とする請求項1乃至１８のいずれか1項に記載のハードディスクドライブ。
  20. 請求項１乃至１９のいずれか1項に記載のハードディスクドライブを内蔵する無線情報端末。
JP2005286690A 2005-09-30 2005-09-30 ハードディスクドライブ及びこれを用いた無線情報端末 Pending JP2007095236A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005286690A JP2007095236A (ja) 2005-09-30 2005-09-30 ハードディスクドライブ及びこれを用いた無線情報端末
US11/529,975 US7733600B2 (en) 2005-09-30 2006-09-29 Hard disk drive and wireless data terminal using the same
KR1020060096372A KR20070037419A (ko) 2005-09-30 2006-09-29 하드 디스크 드라이브 및 이것을 이용한 무선 정보 단말
TW095136240A TW200739532A (en) 2005-09-30 2006-09-29 Hard disk drive and wireless data terminal using the same
CNA2006101321039A CN1941154A (zh) 2005-09-30 2006-09-30 硬盘驱动器和使用该硬盘驱动器的无线信息终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005286690A JP2007095236A (ja) 2005-09-30 2005-09-30 ハードディスクドライブ及びこれを用いた無線情報端末

Publications (1)

Publication Number Publication Date
JP2007095236A true JP2007095236A (ja) 2007-04-12

Family

ID=37959228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005286690A Pending JP2007095236A (ja) 2005-09-30 2005-09-30 ハードディスクドライブ及びこれを用いた無線情報端末

Country Status (2)

Country Link
JP (1) JP2007095236A (ja)
CN (1) CN1941154A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021101583A1 (en) * 2019-11-22 2021-05-27 Western Digital Technologies, Inc. Data storage device comprising printed circuit board installed along arc of disk shroud

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102959630B (zh) * 2011-02-17 2015-09-02 松下电器产业株式会社 光盘驱动装置
CN102959629B (zh) * 2011-02-17 2015-12-09 松下电器产业株式会社 光盘驱动装置及布线构造

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04268279A (ja) * 1991-02-22 1992-09-24 Sony Corp ハードデイスク装置
JP2000076826A (ja) * 1998-08-26 2000-03-14 Sony Corp ハードディスク装置
JP2004158178A (ja) * 1993-07-08 2004-06-03 Maxtor Corp Ｈｄｄ用のシステムアーキテクチャ
JP2005223223A (ja) * 2004-02-06 2005-08-18 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法、並びに、半導体ｉｃ内蔵モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04268279A (ja) * 1991-02-22 1992-09-24 Sony Corp ハードデイスク装置
JP2004158178A (ja) * 1993-07-08 2004-06-03 Maxtor Corp Ｈｄｄ用のシステムアーキテクチャ
JP2000076826A (ja) * 1998-08-26 2000-03-14 Sony Corp ハードディスク装置
JP2005223223A (ja) * 2004-02-06 2005-08-18 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法、並びに、半導体ｉｃ内蔵モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021101583A1 (en) * 2019-11-22 2021-05-27 Western Digital Technologies, Inc. Data storage device comprising printed circuit board installed along arc of disk shroud

Also Published As

Publication number Publication date
CN1941154A (zh) 2007-04-04

Similar Documents

Publication Publication Date Title
US7733600B2 (en) Hard disk drive and wireless data terminal using the same
JP5029605B2 (ja) アンテナ内蔵半導体メモリモジュール
US8159777B2 (en) Portable electronic device with multipurpose hard drive circuit board
JP4424295B2 (ja) 無線情報端末
US10051733B2 (en) Printed circuit board with coextensive electrical connectors and contact pad areas
US5654847A (en) Magnetic disk apparatus
JP4730196B2 (ja) カード型情報装置
JPH04111290A (ja) 磁気ディスク装置
JP2005236089A (ja) 三次元実装構造体、三次元実装構造体を備えた携帯用電子機器、および、三次元実装構造体の製造方法
JP4489133B2 (ja) プリント配線板、電子機器
US11342650B2 (en) Disk device
JP2008061109A (ja) 電子機器および電気回路
JP2007095236A (ja) ハードディスクドライブ及びこれを用いた無線情報端末
JP2005236585A (ja) アンテナモジュール及びこれを備えた携帯情報端末
JP5172311B2 (ja) 半導体モジュールおよび携帯機器
JP4014217B2 (ja) 携帯通信端末
JP6394807B2 (ja) 携帯端末機器
US11968781B2 (en) Printed circuit board and disk device
JP3650563B2 (ja) ヘッドホン型プレーヤ
JP4714300B2 (ja) プリント配線板
JP2007201762A (ja) 携帯無線端末
JP5500648B2 (ja) Ｒｆｉｄ用アンテナ、およびそれを備えた電子機器、それに用いるチップフェライト部品
JP2005348066A (ja) アンテナ配置構造、および通信端末
JP4709938B2 (ja) 電子機器
TW202207788A (zh) 具有金屬屏蔽的電感器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101221