JP4730196B2 - カード型情報装置 - Google Patents
カード型情報装置 Download PDFInfo
- Publication number
- JP4730196B2 JP4730196B2 JP2006128792A JP2006128792A JP4730196B2 JP 4730196 B2 JP4730196 B2 JP 4730196B2 JP 2006128792 A JP2006128792 A JP 2006128792A JP 2006128792 A JP2006128792 A JP 2006128792A JP 4730196 B2 JP4730196 B2 JP 4730196B2
- Authority
- JP
- Japan
- Prior art keywords
- antenna
- type information
- substrate
- information device
- terminal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Credit Cards Or The Like (AREA)
Description
図1(a)は本発明の第1の実施の形態におけるカード型情報装置(以下、「SDメモリーカード」と記す)の構成を示す内面から見た概念図、図1(b)は図1(a)のA−A線断面概念図である。なお、図1(a)は、分かりやすいように下部筐体を取り外し下部筐体側から内面を見た状態で示している。
図4(a)は本発明の第2の実施の形態におけるカード型情報装置(以下、「SDメモリーカード」と記す)の構成を示す内面から見た概念図、図4(b)は図4(a)のA−A線断面概念図である。なお、図4(a)は、分かりやすいように下部筐体を取り外し下部筐体側から内面を見た状態で示している。
図5(a)は本発明の第3の実施の形態におけるカード型情報装置(以下、「SDメモリーカード」と記す)の構成を示す内面から見た概念図、図5(b)は図5(a)のA−A線断面概念図である。なお、図5(a)は、分かりやすいように下部筐体を取り外し下部筐体側から内面を見た状態で示している。
10,30,50,80 配線基板
10a,50a 一方の面
10b,50b 他方の面
10c,50c 絶縁性基板
11,51 配線パターン
12,52 アンテナ接続電極
14,54 アンテナパターン
14a,54a 第1アンテナ端子電極
14b,54b 第2アンテナ端子電極
14c,54c 支持基板
15,55 フレキシブルアンテナ基板
16,56 磁性体
16a,56a,56b 貫通孔
18,58 導電ビア
19,39,59,89 筐体
19a,39a,59a 上部筐体
19b,39b,59b 下部筐体
20,60 半導体記憶素子
21,61 制御回路素子
22,62 コンデンサ
24,64 外部接続端子
26,66 導電部材
100,300,500 アンテナ内蔵モジュール
Claims (8)
- 少なくとも一方の面の配線パターンに実装した電子部品と他方の面に形成されたアンテナ接続電極とを有する配線基板と、
ループ状のアンテナパターンを有し、前記アンテナパターンの内側に露出して設けられた第1アンテナ端子電極と前記アンテナパターンの外側に露出して設けられた第2アンテナ端子電極が一方の面に形成されたフレキシブルアンテナ基板と、
前記配線基板の他方の面と前記フレキシブルアンテナ基板の他方の面とを対向して配置し、その間に設けられた少なくとも前記第1アンテナ端子電極の位置に貫通孔を有する磁性体と、
少なくとも前記配線基板と前記磁性体と前記フレキシブルアンテナ基板とを内蔵する筐体と、を備え、
前記アンテナ接続電極と、前記第1アンテナ端子電極とを、それら電極間のみに設けられた異方導電性材料を介して、前記貫通穴内で接続し、
前記アンテナ接続電極と、前記第2アンテナ端子電極とを、それら電極間のみに設けられた異方導電性材料を介して、接続したことを特徴とするカード型情報装置。 - 前記露出して設けられた第1と第2のアンテナ端子電極は、前記フレキシブルアンテナ基板から、飛び出し、舌状形状である請求項1記載のカード型情報装置。
- 前記露出して設けられた第1と第2のアンテナ端子電極は、前記フレキシブルアンテナ基板に設けられた分離溝により、可動できる請求項1または2記載のカード型情報装置。
- 前記磁性体として、磁性を有する金属材料を用いたことを特徴とする請求項1から請求項3のいずれか1項に記載のカード型情報装置。
- 前記磁性体は、少なくとも前記フレキシブルアンテナ基板の全体を覆う大きさを有することを特徴とする請求項1から請求項4のいずれか1項に記載のカード型情報装置。
- 前記磁性体は、少なくとも前記電子部品が存在する領域に設けられていることを特徴とする請求項1から請求項5のいずれか1項に記載のカード型情報装置。
- 前記電子部品は、少なくとも半導体記憶素子と制御回路素子を含むことを特徴とする請求項1から請求項6のいずれか1項に記載のカード型情報装置。
- 前記配線基板に、外部接続端子を設けたことを特徴とする請求項1から請求項7のいずれか1項に記載のカード型情報装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006128792A JP4730196B2 (ja) | 2006-05-08 | 2006-05-08 | カード型情報装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006128792A JP4730196B2 (ja) | 2006-05-08 | 2006-05-08 | カード型情報装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007299338A JP2007299338A (ja) | 2007-11-15 |
JP2007299338A5 JP2007299338A5 (ja) | 2009-03-26 |
JP4730196B2 true JP4730196B2 (ja) | 2011-07-20 |
Family
ID=38768756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006128792A Expired - Fee Related JP4730196B2 (ja) | 2006-05-08 | 2006-05-08 | カード型情報装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4730196B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5582654B2 (ja) * | 2008-08-29 | 2014-09-03 | ロゴモーション エス.アール.オー. | 非接触通信用の脱着可能なカード、その使用および作製方法 |
JP5307516B2 (ja) * | 2008-11-14 | 2013-10-02 | 株式会社スマート | 携帯電話におけるワイヤレスカップリング方式とその製造方法 |
EP2192651A1 (fr) * | 2008-11-27 | 2010-06-02 | Gemalto SA | Dispositif de communication radiofréquence à antenne déportée |
JP5278210B2 (ja) | 2009-07-13 | 2013-09-04 | ソニー株式会社 | 無線伝送システム、電子機器 |
KR101039594B1 (ko) | 2010-07-09 | 2011-06-09 | 인터로닉스 (주) | 안테나 모듈이 탑재된 유심카드 장치 |
JP5901130B2 (ja) | 2011-03-29 | 2016-04-06 | 富士通コンポーネント株式会社 | アンテナ装置、回路基板及びメモリカード |
JP5901154B2 (ja) | 2011-06-13 | 2016-04-06 | 富士通コンポーネント株式会社 | メモリカード |
JP2013025485A (ja) | 2011-07-19 | 2013-02-04 | Toshiba Corp | 半導体記憶装置 |
JP6077207B2 (ja) | 2011-10-18 | 2017-02-08 | 富士通コンポーネント株式会社 | メモリカード |
WO2013105565A1 (ja) * | 2012-01-10 | 2013-07-18 | 株式会社村田製作所 | アンテナ素子およびアンテナモジュール |
JP5995015B2 (ja) | 2012-05-22 | 2016-09-21 | 株式会社村田製作所 | 複合モジュール |
JPWO2014155689A1 (ja) * | 2013-03-29 | 2017-02-16 | 株式会社スマート | 近距離無線通信アンテナモジュール及びその製造方法、システム |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0816745A (ja) * | 1994-06-24 | 1996-01-19 | Seiko Instr Inc | Icカードシステム |
JPH10303563A (ja) * | 1997-04-23 | 1998-11-13 | Nec Corp | 多層プリント配線板およびその製造方法 |
JP2001351085A (ja) * | 2000-06-07 | 2001-12-21 | Sony Corp | 通信端末装置、並びに回路基板及びその製造方法 |
JP2004206736A (ja) * | 2004-03-19 | 2004-07-22 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2005086603A (ja) * | 2003-09-10 | 2005-03-31 | Tdk Corp | 電子部品モジュールおよびその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4056952B2 (ja) * | 1994-09-12 | 2008-03-05 | 松下電器産業株式会社 | 積層型セラミックチップインダクタの製造方法 |
JP4053704B2 (ja) * | 2000-01-05 | 2008-02-27 | 株式会社東芝 | 無線インタフェース機能内蔵icカード、アンテナモジュール、情報処理装置 |
JP4423771B2 (ja) * | 2000-06-27 | 2010-03-03 | ソニー株式会社 | メモリーモジュール |
JP2002288618A (ja) * | 2001-03-23 | 2002-10-04 | Toshiba Corp | 携帯可能電子媒体及び電子回路部品 |
-
2006
- 2006-05-08 JP JP2006128792A patent/JP4730196B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0816745A (ja) * | 1994-06-24 | 1996-01-19 | Seiko Instr Inc | Icカードシステム |
JPH10303563A (ja) * | 1997-04-23 | 1998-11-13 | Nec Corp | 多層プリント配線板およびその製造方法 |
JP2001351085A (ja) * | 2000-06-07 | 2001-12-21 | Sony Corp | 通信端末装置、並びに回路基板及びその製造方法 |
JP2005086603A (ja) * | 2003-09-10 | 2005-03-31 | Tdk Corp | 電子部品モジュールおよびその製造方法 |
JP2004206736A (ja) * | 2004-03-19 | 2004-07-22 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007299338A (ja) | 2007-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4730196B2 (ja) | カード型情報装置 | |
JP4812777B2 (ja) | アンテナ内蔵モジュールとカード型情報装置およびそれらの製造方法 | |
JP5029605B2 (ja) | アンテナ内蔵半導体メモリモジュール | |
JP6815807B2 (ja) | 表面実装型のコイル部品 | |
US7471260B2 (en) | Semiconductor memory module having built-in antenna | |
US7775446B2 (en) | Card type information device and method for manufacturing same | |
JP5758909B2 (ja) | 通信端末装置 | |
JP4656235B2 (ja) | アンテナ内蔵電子回路モジュールの製造方法 | |
JP4631910B2 (ja) | アンテナ内蔵型記憶媒体 | |
JP5660229B2 (ja) | アンテナ装置および通信装置 | |
WO2014199886A1 (ja) | 通信装置および電子機器 | |
WO2020066085A1 (ja) | 平面型ワイヤレス受電回路モジュール | |
JP2009027233A (ja) | 無線icデバイス及び電子機器 | |
JP2007334468A (ja) | カード型情報装置とその製造方法 | |
US11439011B2 (en) | Electronic device module and method of manufacturing electronic device module | |
KR102325622B1 (ko) | 코일 모듈 및 이를 포함하는 전자 기기 | |
JP2013003683A (ja) | メモリカード | |
JP2018037462A (ja) | 印刷配線板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090210 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090210 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110404 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |