JP2004152479A - Ｈｄｄ用のシステムアーキテクチャ - Google Patents

Abstract

【課題】
【解決手段】 II型PCMCIA仕様に適うとともに３．３ボルトの電力供給にて効率的に作動することが可能なハードディスクドライブを提供する電子アーキテキチャ。
【選択図】 図８

Description

本発明はハードディスクドライブ用の電子アーキテクチャに関する。

大部分のコンピュータシステムはハードディスクドライブのような大容量のメモリ記憶装置を有する。ハードディスクドライブユニットは、大量の二進情報を記憶することが可能な磁気ディスクを有する。通常、磁気ディスクは、一般にスピンモータと呼ばれる電気モータにより回転させられるハブに接続される。ドライブユニットはディスクの磁気フィールドを磁化し、かつ検知するヘッドも有する。通常、ヘッドはカンチレバー式アクチュエータアームの端部に配置される。アクチュエータアームはディスクドライブのベースプレートに装着されたベアリングアセンブリを中心に回動することが可能である。アクチュエータアームは、ベースプレートに装着された磁石と協働するコイルを有する。コイルに電流を供給することにより、アームに対してトルクを発生させ、ディスクに対してヘッドを移動する。コイル及び磁石は一般に音声コイルモータ、即ちＶＣＭと呼ばれる。典型的なディスクドライブユニットのアクチュエータアーム、モータ及び他の部品は比較的小型であって脆く、従って、過度の外部衝撃荷重又は振動を受ける時、損傷しやすい。この理由により、通常、ハードディスクドライブはねじ又は他の締付け手段によりコンピュータシステムのハウジングに固着される。

ハードディスクドライブは使用者にとって不可欠なプログラム及び他の情報を有している。このような情報を異なるコンピュータシステムに転送することが望ましい時がある。通常、ハードディスクからプログラムを転送するには、情報をフロッピーディスクにロードし、或いはこのような情報を電話回線に対して送信することが必要である。このような方法は、特にプログラムが長く、或いは大量のデータが存在する場合には、時間の消費となり得る。コンピュータのスロットに差し込むことが可能なポータブルハードディスクドライブが開発されている。ドライブユニットに対して生じ得る部品の損傷度を低減すべく、ハウジング及びディスクのアセンブリは相当頑丈に構成される。通常、これら頑丈なアセンブリは重量があってかさばり、一般的に運搬及び保存するには非実用的である。

最近、パーソナルコンピュータメモリカード・インターナショナルアソシエーション（Personal Computer Memory Card International Association, PCMCIA）は、コンピュータ内のスロットに差込可能なポータブルメモリカード用の仕様書を公表した。PCMCIA規格はI型フォーマット、II型フォーマット及びIII型フォーマット有し、各フォーマットはカードの厚さが異なることで区別される。更なるカードを差し込むだけでコンピュータにメモリを加えることが可能である。同様に、モデム又はファクシミリ（ＦＡＸ）のカードも手を押し動かすだけでシステムに加えることが可能である。カードの規格化フォーマットにより、双方のシステムの形式又は構造に拘わらず、使用者は１つのコンピュータのメモリカードを別のコンピュータに差し込むことが可能である。

規格化PCMCIAカードはほぼクレジットカードの大きさであって、コンピュータにおいて対応するコネクタに係合するコネクタを有する。カードが小型であることにより、運搬及び保存が容易な電子アセンブリが得られる。ディスクドライブがコンピュータの既存のスロットに運搬され、かつ差し込まれることが可能であるように、PCMCIAフォーマットに準拠したハードディスクドライブユニットを有することが非常に望ましい。カードをハード面に落下させるなどしてドライブユニットに加えられる大きい衝撃荷重に耐え得るように、このようなハードディスクは頑丈でなければならない。このようなカードが存在することより、今日、フロッピーディスクが使用されている場合と同様にして、使用者はメモリを蓄積することが可能になる。

ハードディスクドライブユニットはドライブの作動を制御する複数の集積回路を有する。通常、これら回路はアクチュエータアームアセンブリの変換器に接続された読取り／書込みチャネルを有する。読取り／書込みチャネルはホストコンピュータに接続されたインターフェース制御装置に接続される。このインターフェース制御装置は、ディスクとホストとの間にて転送されるデータを記憶するためのバッファとして使用されるランダムアクセスメモリ装置に接続される。

ディスクドライブは、ヘッド（１つ又は複数）をトラックの中心部に保持し（サーボルーチン）、かつヘッド（１つ又は複数）をトラックからトラックに移動するように（シークルーチン）、音声コイルに電流を供給する回路も有する。加えて、通常、ディスクドライブはモータの整流を行い、かつモータ及びディスクが均一の速度で回転するようにするための回路を有する。

通常、上記の回路の作動はマイクロプロセッサベースの制御装置により制御される。従来のディスクドライブは制御装置を他の回路に接続する別個の回路も有する。このチップは一般にグルー（glue）論理と呼ばれる。スクワイアーズ（Squires）らに付与された米国特許第４，９７９，０５６号は、インターフェース制御装置、読取り／書込みチャネル、アクチュエータ及びスピンモータ回路の作動を制御するマイクロプロセッサベースの制御装置を有するハードディスクアーキテクチャを開示している。スクワイアーズのシステムは、データと同一のトラックのセクタにサーボ情報を記憶する組込型サーボフォーマットを使用する。各セクタの間、プロセッサはドライブの音声コイル及びスピンモータ回路を使用する。プロセッサは、ホストコンピュータとディスクとの間におけるデータ転送に関連して使用されるスピンモータ及び音声コイルを使用可能にする階層を用いる。スクワイアーズ型システムはディスクとホストとの間にて効率的にデータを転送するように、制御装置ベースのシステムを設けているが、通常、このようなシステムは印刷回路基板に装着されねばならない多数の電子部品を必要とする。

モアハウス（Morehouse）らに付与された米国特許第４，９３３，７８５号及びステファンスキー（Stefansky）らに付与された米国特許第５，０２５，３３５号は、一般にＨＤＡと呼ばれるディスクドライブハウジングに装着された印刷回路板を有する従来のハードディスクドライブを開示している。通常、ＨＤＡは封緘され、アセンブリのディスク、アクチュエータアーム及びスピンモータを有する。ＨＤＡはドライブのヘッドに接続された前置増幅器を有することもある。残りの電気部品（インターフェース制御装置、読取り／書込みチャネル、アクチュエータ回路等）は外部印刷回路板上に配置される。回路板はＨＤＡの全長及び全幅にわたり延びている。従って、アセンブリ全体の厚さはＨＤＡの厚さ、印刷回路板の厚さ及び電気部品の高さによって決まる。

１９９２年１１月１３日に出願され、かつ本発明と同一の譲受人に譲渡された米国特許出願第０７／９７５，００８号は、１．８インチ（４．６ｃｍ）径のディスクを有するとともにPCMCIA仕様のIII型要件に適うハードディスクドライブを開示している。モアハウス及びステファンスキーの特許と同様に、米国特許出願第０７／９７５，００８号にはＨＤＡの全長及び全幅にわたり延びる印刷回路板が開示されている。このような回路板装置ではII型PCMCIA仕様に適うディスクドライブが得られないことが見出された。II型PCMCIA仕様に適うハードディスクドライブアセンブリを得ることが望ましい。

PCMCIA仕様に適うポータブルディスクドライブは、ポータブルラップトップコンピュータにおいて使用することが可能である。ラップトップコンピュータの中には３．３ボルトの電力供給にて作動するように設計されるものもある。従来のコンピュータエレクトロニクスは５．０ボルトの電力供給にて作動するように設計される。３．３ボルトのみの電力を供給される揮発性記憶装置にアクセスするほうが、より時間がかかることが見出された。アクセス時間が長くなると、記憶装置を使用するプロセッサの実行が遅くなる。従って、ドライブの性能を低下させることなく、３．３ボルトにて作動可能なハードディスクドライブ用の電子アーキテクチャを得ることが望ましい。

本発明の目的は、II型PCMCIA仕様に適うハードディスクドライブを提供することにある。
本発明の別の目的は、ハードディスクドライブアセンブリの印刷回路板の寸法を縮小する電子アーキテクチャを提供することにある。

本発明の更に別の目的は、３．３ボルトの電力供給により作動可能なハードディスクドライブ用の電子アーキテキチャを提供することにある。

本発明はII型PCMCIA仕様に適うハードディスクドライブ内に完全に収容することが可能な電子アーキテクチャである。ディスクドライブはディスクを回転させる小形状のスピンモータを有する。スピンモータの回転はサーボチップ内のスピンモータ回路により制御される。ディスクはアクチュエータアームアセンブリに対して回転する。アクチュエータアームアセンブリはディスクからの情報を記憶し、かつ検索する変換器を有する。アクチュエータアームは音声コイルにより回転される。音声コイルはサーボチップ内のアクチュエータ回路により制御される。

ディスクドライブは外側ハウジング、及びホストコンピュータの中にドライブを差し込み可能にするコネクタを有する。変換器は読取り／書込みチップに接続される。読取り／書込みチップはデータマネージャチップを介し、ディスクとホストコンピュータとの間にて情報を転送する。データマネージャチップ、読取り／書込みチップ及びサーボチップは、全てコントローラチップにより制御される。ドライブの全ての電子部品は１枚の印刷回路板に装着される。回路板はハウジングのほぼ１／３の長さであって、ディスクとコネクタとの間に配置される。回路板の長さを縮小することにより回路板はディスクと同一平面に配置される。従って、アセンブリ全体の厚さが増すことがない。コンパクトなアセンブリはII型PCMCIAの厚さ要件に適うハードディスクドライブを可能にする。

コントローラチップはコアプロセッサ、及びドライブの作動を制御するステートマシン（state machine）を有する。コアマイクロプロセッサは一般に簡略化命令セット（「ＲＩＳＣ」）と呼ばれる製品である。簡略化命令セットは、プロセッサが取出し、復号化、読取り及び実行のルーチンを並行に実行することを可能にするデュアルバスアーキテクチャを有する。本発明のプロセッサは所定の機能に対し、従来技術のハードディスクドライブにおいて使用されるプロセッサより、メモリの取出しが少なくて済む。メモリの取出しが減少することにより、システム全体は３．３ボルトの電力供給を有するシステムにおいて使用することが可能である。

符号を用いて更に詳細に図面について説明する。図１は本発明のハードディスクドライブ１０を示す。ディスクドライブ１０はホストコンピュータ（図示せず）に差込可能なカードとして構成されている。ユニット１０はハウジング１２及びコネクタ１４を有している。好ましい実施形態において、ハウジングは長さ、幅及び厚さが８５．６×５４．０×５．０ｍｍの寸法を有している。この寸法はパーソナルコンピュータメモリカード・インターナショナルアソシエーション（PCMCIA）が発行しているII型電子カードの仕様書に準拠している。PCMCIAは規格カードの寸法及び他の必要条件を記載した仕様書を公開している協会である。PCMCIA仕様書に準拠した各コンピュータは規格カードを受承することが可能なスロットを有している。このような規格により、システムの型式又は構成に拘わらず、１つのコンピュータの電子カードは別のコンピュータに容易に差込可能である。郵便番号９４０８６、カリフォルニア州サニーベール、ジーイーストドゥエーンアベニュー１０３０番地（1030 G East Duane Avenue, Sunnyvale, California 94086）に所在するパーソナルコンピュータメモリカード・インターナショナルアソシエーションに一報を入れれば、PCMCIA規格のコピーを入手することが可能である。

PCMCIA規格は各々が異なる厚さを有する３種類のカードを有している。I型カードは約３．３ｍｍの厚さであり、II型カードは約５．０ｍｍの厚さであり、III型カードは約１０．５ｍｍの厚さである。コンピュータはII型カードを受承するほどに幅広の複数の隣接スロットを有している。I型カード及びII型カードの双方とも１つのスロットを占拠するが、III型カードは２つのスロットを占拠する。各コンピュータのスロットは、通常、コンピュータシステムと相互接続するようにマザーボードに装着される６８個のピンコネクタを有している。当初、PCMCIA規格は内部モデム及びファクシミリボードを有するメモリカード及び／又は論理カード用に確立された。本発明はPCMCIAのII型カードのフォーマットに準拠可能なハードディスクドライブを提供する。

好ましい実施形態において、カードアセンブリ１０のコネクタ１４はコンピュータに配置された６８個のピンコネクタに係合可能な６８個のピンを有している。通常、コネクタ１４は複数のソケット１６を有する誘電体材料から構成されている。ソケット１６はコンピュータのコネクタ（図示せず）に配置されたピンに係合する。コネクタは電力、接地及びデータ用に指定されたピンを有している。PCMCIA規格の要項として、接地用ソケットは電力用ソケットより長く、電力用ソケットはデータ用ソケットより長い。このような配置により、カード内にて電圧スパイク又は電力サージを生じさせることなく、「ライブ」オペレーティングシステムにカードを差し込むことが可能である。

図２〜図７について説明する。ハードディスクドライブはスピンモータ２０により回転させられるディスク１８を有している。通常、ディスク１８は当業者には周知の磁気コーティングで覆われた金属、ガラス、セラミック又は合成の基板から構成されている。図６に示すように、スピンモータ２０は一対の円錐形軸受け２６によりスピンドル磁石２４に接続されたハブ２２を有している。ハブ２２内には固定子２８、及びハブ２２の内面に取り付けられた磁石３２と協働する複数の巻線３０が存在する。巻線３０に電流を流すことにより、磁石３２を通過する磁束が生じ、ハブ２２及びディスク１８が回転し始める。ハブ２２はテーパ状の一対の内面３４を有し、これは円錐形軸受け２６の対応するテーパ状面３６に沿って摺動する。テーパ状ハブ面３６と軸受け２６との間には流体の薄層が存在し、これにより２つの部材２２及び２６は比較的摩擦を生ぜずに回転可能となっている。軸受け２６間には軸受け用流体のためのリザーバを形成する空間３８が存在する。軸受け用流体は、スピンドル磁石２４の磁束によりハブ２２と軸受け２６との間に保持される鉄−流体潤滑剤であることが好ましい。円錐形軸受け２６によりスピンモータ２０の形状は狭くなっている。このためにスピンモータ２０は、手に持ったコンピュータ及び／又はディスクドライブにかかり得る衝撃度に耐えることが可能である。

ディスク１８はディスククランプ４２によりハブの肩部４０に対して締め付けられている。ディスククランプ４２はモータ２０に対して超音波で溶融された熱可塑性材料から構成されることが好ましい。熱可塑性物質はハブ２２内に位置する複数の溝４４の中に流れ込んでいる。溝４４におけるプラスチックはディスク１８がｚ軸において移動することを防止している。クランプ４２の一部もディスク１８の内径とハブ２２との間における空間に流れ込み、ディスク１８が横方向に移動することを防止している。

固定スピンドル２４は一対のキャップ４５，４６により捕捉されている。底部キャップ４５は接着剤層５０によりベースプレート４８に装着されている。好ましい実施形態において、この接着剤はＡＦ４６の名称でミネソタマニュファクチャリングアンドマイニング社（「３Ｍ」）により販売されている材料である。薄膜５０は下部円錐形軸受け２６をキャップ４５に装着するためにも使用されている。上部キャップ４６は固定スピンドル２４に装着されている。好ましい実施形態において、キャップ４６とカバー５２とは、カバー５２に装着された接着性かつ粘弾性の薄膜材料５４により接続されている。粘弾性材料５４はモータ２０の高さと、ベースプレート４８とカバー５２との間の空間との許容誤差を補正している。粘弾性材料５４はモータ２０にかかる衝撃及び振動荷重も減衰させている。

図２に示すように、ディスク１８は、一般的にヘッドと呼ばれる一対の変換器５８を有するアクチュエータアームアセンブリ５６に対して回転する。変換器５８はディスク１８の各対応隣接面の磁界を磁化し、検知することが可能なコイル（図示せず）を有している。各ヘッド５８はアクチュエータアーム６２に取り付けられたフレックスビーム（flexbeam）６０に支持されている。好ましい実施形態において、各フレックスビーム６０は、比較的弾性の誘電体材料（図示せず）により分離された１つ以上の導電性プレート（図示せず）から構成されている。金属プレートは変換器５８に送信される信号の導電路を設けることができる。各ヘッド５８はディスク１８の回転により生成されるエアストリームと協働するスライダ（図示せず）を有し、ディスク面と変換器との間に空気軸受けを形成する。この空気軸受けはディスク１８の表面からヘッド５８を持ち上げる。ヘッドが空気軸受けによりディスク面から分離され、かつディスク１８及びモータ２０の振れを拾い取ることが可能であるほどに可撓性であるように、フレックスビームは構成されている。ヘッド５８は水平方向又は鉛直方向のいずれかで記録するように構成することが可能である。

フレックスビーム６０は接着剤によりアクチュエータアーム６２のスロットに挿入されている。好ましい実施形態において、この接着剤はプライマ、熱又は紫外線の光源により硬化可能である。アクチュエータアーム６２は軽量かつ強固な炭化ケイ素から構成されることが好ましい。アクチュエータアーム６２はベアリングアセンブリ６６を中心に回動する。図４に示すように、ベアリングアセンブリ６６はベースプレート４８から延びるころ軸受け６８を有している。図２について説明する。アクチュエータアーム６２は、ブロック６８におけるＶ字形スロット７２に延びる三角形状のローラベアリング７０を有している。ローラベアリング７０はＣ字形スプリングクリップ７４によりブロック６８に接触させられている。アクチュエータアーム６２がベアリングアセンブリ６６を中心に回転させられる時、ベアリングがブロック６８に対して回動するように、ローラベアリング７０のアペックスはスロット７２のアペックスに係合する。本発明のローラベアリングによりベアリングアセンブリの形状は狭くなっている。このためにベアリングアセンブリは比較的小さい摩擦を生じさせるとともに、手に持ったディスクドライブに加えられる標準衝撃荷重に耐えることが可能である。

アクチュエータアーム６２の端部には一対の固定コイル７８の間に配置された磁石７６が設けられている。この磁石は北極（Ｎ）及び南極（Ｓ）を有し、一方向にてコイルに電流が流れる時、北極がコイルに対して垂直方向の力を受け、これとは反対方向に電流が流れる時、南極が同一方向の力を受ける。一般的に磁石及びコイルは音声コイルモータ、即ちＶＣＭ８０と呼ばれ、アクチュエータアーム６２を回転させ、ディスク１８に対してヘッド５８を移動させる。図４に示すように、コイル７８はフェライト材料から構成されるとともに、磁束の帰還路を構成するＣ字形遮蔽プレート８２に装着されて、磁束を音声コイル８０の領域に保持する。

図２及び図５に示すように、コネクタ１４はハウジング１２の一端に配置されるとともに、ベースプレート４８及びカバー５２における鋸歯状面８４により保持されている。鋸歯状面８４はコネクタ１４がハウジング１２に対していずれの方向にも移動することを阻止している。各コネクタソケット１６は印刷回路板（ＰＣＢ）９０上の導電面パッド８８にハンダ付けされたテール８６を有している。図５に示すように、印刷回路板９０はベースプレート４８に支持されるとともに、ディスクドライブアセンブリ１０を駆動させるのに必要な全ての電気部品を有している。

図７に示すように、印刷回路板９０に装着されているのは、コントローラチップ９２、読取り／書込みチャネルチップ９４及びサーボチップ９６である。各チップは、当業者には周知の従来技術により回路板９０にハンダ付けされた集積回路パッケージ内に収容されている。図２に示すように、回路板９０の反対側はデータマネージャチップ９８、前置増幅器チップ１００及び読取り専用メモリ（ＲＯＭ）チップ１０２を有している。回路板９０は抵抗器１０４及びコンデンサ１０６のような受動素子も有し、ドライブアセンブリの電気系をなしている。回路板９０はディスク１８とコネクタ１４との間に配置されている。図５に示すように、回路板９０はディスク１８とほぼ平行な平面に配置されている。回路板９０をディスク１８に対してほぼ「平面内」に配置することにより、ディスクドライブアセンブリ全体の厚さが低減している。

図２に示すように、回路板９０は可撓性回路板１０８によりアクチュエータアセンブリ５６に連結されている。通常、可撓性回路板１０８はカプトン（ＫＡＰＴＯＮ）という商標名で市販されているポリイミドシートから構成されている。これらポリイミドシートは回路全体にわたって延びる導電跡を封緘している。可撓性回路板１０８の一端は、フレックスビーム６０にハンダ付けされ、或いは超音波を使用して接着された接触パッド１１０を有している。図５に示すように、回路板１０８の対向端部は、カバープレート５２に配置された締付けストリップ１１６により、印刷回路板９０上の対応パッドに作動接触するように押圧された接触パッドを有している。カバープレート５２がベースプレート４８に取り付けられる時、締付けストリップ１１６は可撓性回路板１０８の接触パッドに圧力を加えるように適合されている。締付けストリップ１１６は可撓性回路板１０８を印刷回路板９０に断続させる手段を付与し、これら２つの部材をハンダ付けする必要がない。図２に示すように、ディスクドライブアセンブリは、印刷回路板９０を音声コイル８０のコイル７８及びスピンモータ２０の巻線３０にそれぞれ接続する可撓性回路１１８及び１２０も有している。可撓性回路１１８及び１２０は締付けストリップ１１６により回路板９０上の対応パッドに接触するように押圧された接触パッドを有している。

図３及び図４に示すように、カバー５２に装着されているのは、ベースプレート４８における対応面１２４に押圧されたエラストマシール１２２である。エラストマ１２２は一般的にＨＤＡ１２６と呼ばれる領域において、ディスク１８、スピンモータ２０及びアクチュエータアセンブリ５６を密閉している。カバープレート５２はクランプ１２８によりベースプレート４８に取り付けられている。クランプ１２８はプレート４８及び５２における対応スロット１３２に延びる複数のスプリングタブ１３０を有している。クランプ１２８はディスクドライブアセンブリ１０の縁部に加えられる外部の衝撃荷重及び振動荷重を吸収するエラストマストリップ１３４を有することが可能である。通常、ディスクドライブ１０は、コンピュータのハウジングによりカードの縁部が支持されるように、ホストコンピュータにロードされる。従って、通常、コンピュータに加えられる衝撃荷重又は振動荷重はドライブの縁部を介してディスクドライブに伝達される。エラストマストリップ１３４はこれら荷重を減衰させ、ドライブの作動に対する損傷又は中断を防止する。クランプはねじ又は他の同様の締付け手段を用いることなく、ベースプレート４８をカバー５２に取り付けるための手段を付与している。ねじ部品の省略はアセンブリの全高を低減するのに寄与している。図２及び図３に示すように、カバー５２は２つの部材４８及び５２を配列するように、ベースプレート４８における対応溝１３８に挿入された方形ピン１３６を有している。

ベースプレート４８はＨＤＡ１２６の外部に配置されたブリーザフィルタ１４４を有するフィルタチャンバ１４０を備えている。ベースプレート４８はＨＤＡ１２６とチャンバ１４０との間を流体を介して連通させるスロット１４２を有している。ＨＤＡ１２６内の空気圧がドライブ１０の外側の周囲空気より低い時、差圧によりクランプ１２８を通過し、カバー５２とベースプレート４８との間の中間面を介し、ＨＤＡ領域１２６及びベース４８に空気が注入される。このＨＤＡ領域１２６はフィルタチャンバ１４０に流体を介して連通し、フィルタチャンバ１４０もＨＤＡに流体を介して連通している。注入された空気はフィルタチャンバ１４０を介してＨＤＡ１２６に流入する。空気中の炭化水素、酸性ガス及び他の不純物はブリーザフィルタ１４２により捕捉される。ブリーザフィルタは湿度制御エレメントを有することも可能である。

ディスクドライブアセンブリ１０はＨＤＡ内の不純物を除去する再循環フィルタ１４６も有している。再循環フィルタ１４６は壁部１４６によりＨＤＡから分離されたチャンバ１４７の中央部に配置されている。フィルタ１４６は上流チャンバ１５０を下流チャンバ１４７から分離している ディスク１８を回転させることにより、空気は上流チャンバ１５２に流入し、フィルタ１４６を介して下方チャンバ１４７に流入し、ディスク１８のＨＤＡ領域１２６に帰還する。ディスクドライブは炭化水素、酸性ガス及び水を吸収する材料から構成された環境制御アセンブリ１８０を有することも可能である。

図８はハードディスクドライブアセンブリ１０のシステムアーキテクチャの概略図を示す。このシステムはディスクドライブの作動を制御する。通常、データはディスクの直径と同心の環状トラックに沿って磁気ディスク１２に記憶される。好ましい実施形態において、ディスクは直径が１．８インチである。１．８インチのディスクについて説明しているが、本発明は１．３インチ（３．３ｃｍ）、２．５インチ（６．４ｃｍ）、３．５インチ（８．９ｃｍ）等の他の径を有するディスクにも使用可能であると理解されたい。１．８インチのディスクでは、ディスク面毎に１３０個のトラックにデータを記憶させる。各トラックは複数のサーボセクタを有している。各セクタは７６８バイトまでのデータを記憶することが可能である。アセンブリ全体では１３０メガバイトまでのデータを記憶可能である。

図８に示すように、システム１０はデータマネージャチップ９８、コントローラチップ９２、サーボチップ９６及び読取り／書込み（「Ｒ／Ｗ」）チップ９４を有している。このシステムは制御装置９２に接続された読取り専用メモリ（「ＲＯＭ」）装置１０２、並びにヘッド５８及びＲ／Ｗチップ９４に接続された前置増幅器回路（「プリアンプ」）１００も有している。制御装置９２は連続線２０４及び２０６を介し、それぞれサーボ９６及びＲ／Ｗ９４チップに接続されている。制御装置９２はアドレス／データバス２０８によりデータマネージャ９８に接続されるとともに、命令バス２１０によりＲＯＭ２０２に接続されている。データマネージャ９８はアドレス／データバス２１４によりホスト２１２に接続されるとともに、データバス２１６によりＲ／Ｗチップ９４に接続されている。Ｒ／Ｗチップ９４はライン２１８により前置増幅器チップに接続されている。サーボチップ９６はサーボライン２２０を介してＲ／Ｗチップ９４に接続されている。サーボチップ９６はライン２２２，２２４を介し、それぞれ音声コイル８０及びスピンモータ２０にも接続されている。プリアンプチップ１００はライン２２６を介してヘッド５８に接続されている。制御装置９２は生データライン２２８によりＲ／Ｗチップ９４にも接続されている。連続線及びアドレス／データバスは、それぞれのチップ間に情報を転送するのに必要な制御信号線を有している。本明細書中においては連続線が使用されているが、連続線は多重線を有することが可能であると理解されたい。

図９に示すように、データマネージャ９８はホストインターフェースコントローラ回路２３０によりホスト２１２に接続されている。インターフェースコントローラ２３０はホストプロトコルに基づいてリターンハンドシェーク等を出力することによりホスト２１２にインターフェースで接続するように、ハードウェアを有している。好ましい実施形態において、インターフェースコントローラ２３０はＰＣＭＣＩＡプロトコルに対応している。インターフェースコントローラ２３０はデータバス２３４を介し、ランダムアクセスメモリ（ＲＡＭ）装置２３２に接続されている。ＲＡＭ２３２はホスト２１２とディスク１８との間にて転送されるデータを記憶するようにデータバッファを供給する。好ましい実施形態において、ＲＡＭは４．０キロバイトまでのデータを記憶することが可能である。通常、３．５キロバイトのメモリはホスト・ディスク間にて転送されるデータを記憶することを専用としている。残りの０．５キロバイトのメモリは、通常、所定のディスクドライブの特性を記憶することを専用とするスクラッチパッドを供給する。各ディスクドライブが組み立てられる時、ドライブユニットの種々の特性が確定され、ディスクに記憶される。ディスクドライブがパワーアップされる時、制御装置は初期化ルーチンを行う。ルーチンの一部はディスクからドライブ特性を検索し、これをＲＡＭのスクラッチパッド部分に記憶させる。

ＲＡＭ２３２の管理は、アドレスバス２３８にて記憶、装置２３２にアドレスを出力し、かつライン２４０にて使用可能制御信号を供給するメモリコントローラ回路２３６により制御されている。メモリコントローラ回路２３６はライン２４２を介し、インターフェースコントローラ回路からアクセス要求を受信する。コントローラ回路２３６はライン２４６を介し、ディスクコントローラ回路２４４からもアクセス要求を受信する。ディスクコントローラ回路２４４はディスクマネージャチップ９８とＲ／Ｗチップ９４との間にインターフェースを付与している。ディスクコントローラ回路２４４はインターフェース回路２３６からライン２４８にて読取り／書込み制御信号を受信する。これら読取り／書込み制御信号は読取りゲート線２５０及び書込みゲート線２５２にてＲ／Ｗチップ９４に中継される。また、インターフェースコントローラ回路、メモリコントローラ回路及びディスクコントローラ回路は、ライン２５４，２５６及び２５８を介してコントローラチップ９２に接続されている。

メモリコントローラ２３６はＲＡＭ２３２とインターフェースコントローラ回路２３０との間、ＲＡＭ２３２とディスクコントローラ回路２４４との間、及びコントローラチップ９２とデータマネージャチップ９８との間におけるデータの記憶及び検索を制御している。ＲＡＭ２３２及びコントローラチップ９２は専用データバス２０８により接続されている。コントローラチップ９２がＲＡＭ２３２にアクセスしたい時、コントローラチップはアドレス及びデータマネージャチップセレクト（ＤＭＣＳ）制御信号２５６を供給する。

ディスクにデータを書き込むには、当初、ホスト２１２はインターフェースコントローラ回路２３０が受信する書込み要求を供給する。この書込み要求は必須初期接続手順シーケンスを実行する。インターフェースコントローラ回路２３０はホストからメモリバッファ２３２への論理アドレス及びデータを記憶するように、メモリコントローラ回路２３６に対してアクセス要求を生成する。そして、メモリコントローラ回路２３６はメモリマッピング型に基づいてバッファ２３２にデータを記憶する。インターフェースコントローラ回路２３０はコントローラチップ９２に送信されるＨＯＳＴＩＮＴ割込み信号を発生させる。

ＨＯＳＴＩＮＴ信号の認識後、コントローラチップ９２はホスト２１２が供給する論理アドレスを読み取るように、ＲＡＭ２３２へのアクセスを要求する。コントローラチップ９２は論理アドレスを物理的なディスクアドレスに変換する。そして、コントローラチップ９２はシークルーチンを開始し、ヘッド５８をディスク１８上の適正位置に移動させることが可能である。音声コイル８０が変換器５８を所望のディスクセクタに移動させてしまう時、コントローラチップ９２はＺセクタ信号をデータマネージャ９８に供給する。Ｚセクタ信号の受信後、ディスクコントローラ回路２４４はデータアクセス要求をメモリコントローラ回路２３６に供給する。メモリコントローラ回路２３６はＲＡＭ２３２の対応内容をバス２１６に配置することにより、ディスク１８に対して書込みシーケンスを開始する。

データを読み込むには、ホスト２１２はインターフェースコントローラ回路２３０が受信する読取り要求を供給する。要求された論理アドレスはバッファ２３２に記憶される。ＨＯＳＴＩＮＴ信号が生成され、コントローラチップ９２により論理アドレスが検索される。コントローラチップ９２は物理的アドレスをディスク上の実際のセクタに変換し、これに応じてアクチュエータアームを移動させるようにシークルーチンを開始する。変換器が適正なディスク位置の上方に存在する時、コントローラチップ９２はＺセクタ信号をデータマネージャ９８に供給する。そして、ディスクコントローラ回路２４４はメモリアクセス要求をメモリコントローラ回路２３６に出力し、ＲＡＭ２３２が使用可能になる。そして、ディスクコントローラ回路２４４を介し、Ｒ／Ｗチップ９４からバッファ２３２にデータが転送される。そして、メモリコントローラ回路２３６はインターフェースコントローラ回路２３０を介し、ＲＡＭ２３２からホスト２１２にデータを転送する。

図１０に示すように、サーボチップ９６はボイスコイル８０及びスピンモータ２０を駆動するように、それぞれ音声コイル制御回路２７０及びスピンモータ制御回路２７２を有している。サーボチップ９６は双方向の１６ビット同期シリアルポート２７４によりコントローラチップ９２に接続されている。シリアルポート２７４はライン２７８によりデジタル・アナログ（Ｄａｃ）変換器に接続されている。Ｄａｃ２７６はスピンモータＤａｃポート２８０、音声コイルＤａｃポート２８２及びアナログ・デジタル（Ａｄ）変換器Ｄａｃポート２８４を有している。

音声コイルポート２８２は３つの信号、Vvcmoffset，Vvcmtrack及びVcm gain rangeをライン２８８〜２９２にて音声制御回路２７０に供給する。これら３つの信号は加算回路２９４内にて加算される。Vvcmoffset信号は音声コイル８０にバイアス電圧を加える。Vvcmtrack信号は音声コイル８０の駆動信号を更に正確に制御するように、バイアス信号を変化させる二次電圧信号を供給する。Vcm gain range信号はバイアス信号の高分解能を付与する別の二次信号であって、通常、ドライブのサーボルーチン中に使用される。Vcm信号の振幅は８ビットデータストリームにより確定される。この８ビットデータストリームはコントローラチップ９２により双方向のシリアルポート２７４を介し、音声コイルポート２８０に加えられる。データ命令にはシリアルポートにより復号される７ビットアドレス及び読取り／書込みビットが伴う。この７ビットアドレスの内容に基づき、適正なＤａｃポートにデータが向けられる。

加算回路２９４はドライブ回路２９８をバイアスする演算増幅器２９６に信号を供給する。ドライブ回路２９８はピンVcmP ３００及びVcmN ３０２を介し、音声コイルのコイル７８に接続されている。音声コイル制御回路２７０は電流センサ３０４も有している。電流センサ３０４は演算増幅器２９６にフィードバックされ、音声コイル８０に供給される電流を直接電流制御する。

スピンモータポート２８０はライン３０６〜３１０を介し、信号Vspnoffset，Vspntrack及びVspn gain rangeをスピンモータ制御回路２７２に供給する。これら信号はスピンモータ回路により受信される。スピンモータ回路は音声コイル回路２７０とほぼ同一の構成部品である加算回路３１２、演算増幅器３１４、ドライバ回路３１６及び電流センサ３１８を有している。加算回路は上記のVspin（）信号を加算する。音声コイル信号と同様に、オフセット信号はバイアス電圧を加え、他の信号はこのバイアス電圧を調整する。ドライバ回路３１６はライン３２０〜３２４にてそれぞれピンＡ，Ｂ及びＣを介し、スピンモータの巻線に接続されている。ドライバ回路３１６はスピンドル制御論理３２６により制御されている。スピンドル制御論理３２６はVcommライン３２８にてコントローラチップ９２により加えられるコミュテーションアドバンス（commutation advance）信号の受信後、出力線Ａ，Ｂ及びＣのドライバの適正な組合せを連続的に可能にする。コミュテーションアドバンス信号Vcommが出力される毎に、制御論理３２６は適正ドライブを連続的に可能にし、ラインＡ，Ｂ及びＣが適正に組み合わされてスピンモータに電流が供給される。

スピンモータ制御回路２７２はラインＡ，Ｂ及びＣ、並びにライン３３２にてモータのセンタタップ（ＣＴ）に接続された逆起電力センサ３３０を有している。センサ３３０は逆起電力信号を比較器３３４に供給する。比較器３３４はこの信号と基準電圧とを比較する。比較器３３４はライン３３６にてVphase信号をコントローラチップ９２に供給する。コントローラチップ９２はVcommライン３２８を介してスピンモータ２０を整流するように、Vphase信号を用いる。好ましい実施形態において、ドライバ回路３１６は更なるラインSpnGa，SpnGb及びSpnGcを有している。ラインSpnGa，SpnGb及びSpnGcは更なるドライバに接続され、モータに加えられる電流レベルを上げることが可能である。この特徴により、サーボチップ９６は比較的高い回転トルクを必要とする更なるディスクを有するディスクドライバにおいて使用することが可能である。

サーボチップ９６は種々の入力信号を受信するアナログマルチプレクサ３３８を有している。これら信号は、Ｄａｃ変換器２７６のデジタル・アナログ回路を用いるアナログ・デジタル（Ａｄｃ）変換器３４０に多重化される。Ａｄｃは比較器３４２、及び一連の８ビットデータ列を生成するシリアル近似レジスタ（ＳＡＲ）３４４を有している。

稼動時、マルチプレクサ３３８はアナログ信号を比較器３４２に供給する。ＳＡＲ３４４はＡｄ Ｄａｃポート２８４に送信される連続した８ビットワードを生成する。Ａｄ Ｄａｃポート２８４はこのワードをアナログコンパレータ信号に変換する。このアナログコンパレータ信号はマルチプレクサ３３８からのアナログ信号と比較される。第１のワードは１に設定された最重要なビット及び０に設定された他の全てのビットを有している。最重要なビットがアナログ信号より大きければ、シリアルポート２７４にビット１が供給される。ＳＡＲ３４４は次の８ビットワードを生成し、これもアナログ信号に変換され、かつ比較器３４２と比較される。この新ワードは１に設定された次なる最も重要性が低いビットを有している。このルーチンは、アナログ信号の振幅を規定するようにシリアルポート２７４に８ビットが供給されるまで継続される。そして、シリアルポート２７４は連続線２０４を介し、コントローラチップ９２にビットを送信する。

マルチプレクサ３３はライン３４６及び３４８にて逆起電力センサ３３０及び電流センサ３１８から、それぞれ入力信号Vbemf及びVispnを受信する。Ｒ／Ｗチップ９４からのＡ−Ｂ及びＣ−Ｄサーボ信号がライン３５０及び３５２を介し、マルチプレクサ３３８に供給される。音声コイル電流センサ３０４の出力信号Vivcmがライン３５４にてマルチプレクサ３３８に供給される。これらフィードバック信号はＡｄｃ３４０及びシリアルポート２７４を介してコントローラチップ９２に送信される。

音声コイル制御回路２７０はコントローラチップ９２からの命令に応じて、ヘッド５８をディスクに対して位置決めする。コントローラチップ９２及び制御回路２７０は、シークルーチン又はサーボルーチンのいずれかに従ってアクチュエータを移動させる。シークルーチンにおいては、ヘッド５８はディスク上の第１のトラック位置からディスク上の第２のトラック位置に移動させられる。サーボルーチンは変換器５８をトラックの中心線に保持するのに用いられる。

好ましい実施形態において、ディスク１８は埋込サーボ情報を有している。図１１はディスクのトラックにおける典型的なセクタを示す。当初、各セクタはサーボフィールドを有し、この後にＩＤフィールドを有している。ＩＤフィールドはセクタを認識するヘッダアドレスを有している。ＩＤフィールドの後にはデータフィールド及び誤り訂正符号（ＥＣＣ）情報が続いている。ＥＣＣフィールドの後には別のＩＤフィールドが続き、これはデータフィールドＤＯのデータ片を有する後続のデータフィールドＤ１を同定する。

当初、サーボフィールドは書込み／読取りフィールドを有し、次に自動利得制御（ＡＧＣ）フィールドを有し、この後にデータが存在しない過程（ＤＣギャップ）が続いている。ＤＣギャップの端部には同期パルスが存在する。サーボフィールドはセクタの特定のシリンダ（トラック）を同定するためのグレイコード、及び複数のサーボバーストＡ，Ｂ，Ｃ及びＤも有している。サーボバーストＡ及びＢはトラックの中心線において外縁を有している。サーボバーストＣは偶数番トラックのトラックの中心線に配置されている。サーボバーストＤはサーボバーストＣの上縁に位置する底部縁を有している。トラックの中心線に対する変換器の位置はサーボバーストＡ〜Ｄの振幅を読み取ることにより決めることが可能である。ＡＧＣフィールドはサーボバーストの基準電圧値を設定するのに用いられる。

同期パルスはＡＧＣフィールドの後に遷移を有さない所定数のクロックサイクル後に検知される第１の電圧遷移として同定される。例えば、変換器がＡＧＣフィールドを検知した後、同期サイクルの検出前に電圧遷移が生じることなく３クロックサイクルが生じ得る。別のシステムとして、グレイコードの開始が同期パルスを示す電圧遷移を出力することが可能である。

図１２はコアマイクロプロセッサ３６０を有するコントローラチップ９２の図を示す。好ましい実施形態において、このコアはＤＳＰ ＴＭＳ３２ＯＣ２５という部品名でテキサスインスツルメンツ社（「ＴＩ」）により販売されているプロセッサの改良版である。プロセッサ３６０は、８ＯＣ１９６という系統名でインテル社により販売されているコントローラチップのような従来のハードディスクドライブ制御装置よりも少ない命令セットで稼動する。命令セットが減少することによりメモリアクセス要求が減少する。プロセッサブロック３６０はＲＡＭメモリ（図示せず）を有している。従来のＲＡＭ装置は５．０ボルトの公称電力供給により作動する。ポータブルラップトップ型コンピュータにおいて一般的に使用される電圧レベルである３．３ボルトの公称電力供給にて作動するハードディスクドライブを備えることが望ましい。従来のＲＡＭ装置が３．３ボルトにて作動している時、ＲＡＭ装置が５．０ボルトにて作動している時より、プロセッサメモリアクセス要求に応答する速度が遅い。ＲＡＭの速度が遅いとプロセッサの性能が低下する。所定の機能に対するメモリアクセス要求の必要性が少なくなるプロセッサを用いることにより、プロセッサの性能をそれほど左右することなく、３．３ボルトにて稼動するシステムが得られる。

ＤＳＰマイクロプロセッサは命令及びデータを転送するための２つの別個の内部バス（図示せず）を有している。デュアルバスアーキテキチャによりプロセッサは取出し、復号化、読取り及び実行のルーチンを並行して実行することが可能である。ＤＳＰのパイプライン特性によりプロセッサの性能は著しく高まっている。ＤＳＰプロセッサはレジスタ及びＲＡＭ装置の双方として機能するオンボードメモリを有している。

コントローラチップはプロセッサ３６０に接続された支援「オンチップ（on- chip）」ハードウェアも有している。支援ハードウェアは連続線２０４及び２０６を介してサーボ９６及びＲ／Ｗチップ９４に接続された双方向性１６ビット同期シリアルポート３６２を有している。また、シリアルポート３６２はバス３６４を介してプロセッサ３６０に接続されている。シリアルポート３６２はプロセッサ３６０とチップ９４，９６との間にバッファを供給するレジスタを有している。ポート３６２はプロセッサ３６０により供給されるアドレスに応答し、Ｒ／Ｗチップ９４及びサーボチップ９６に対してチップセレクト信号も生成する。シリアルポート３６２はレジスタファイル３６６に接続されている。

コントローラチップ９６はグレイコード回路３７０、サーボストローブ回路３７２、バースト復調器回路３７４、自動利得制御（ＡＧＣ）回路３７６及び書込み使用禁止回路３７８を有するステートマシン３６８を備えている。バースト復調器３７４はライン３８０を介して他の回路の作動を制御する。復調器回路３７４はライン３８４を介してタイマ回路３８２に接続されている。グレイコード回路３７０及びバースト復調器回路３７６の双方は、Ｒ／Ｗチップ９４から生データを受信するように生データライン２２８に接続されている。

タイマ回路３８２は複数のタイマを有し、このうちの１つはセクタのサーボバースト前に「タイムアウト」になる。プリサーボ（pre-servo）タイマがタイムアウトになる時、タイマ回路３８２はライン３８６にてＡＧＣ信号をＡＧＣ回路３７６に供給する。ＡＧＣ信号はＡＧＣ回路３７６を使用可能にし、ＡＧＣ回路３７６はライン３８８を介してＲ／Ｗチップ９４の自動利得制御回路を使用可能にする。また、タイマ回路３８２はライン３８４にて検索信号をバースト復調器３７４に供給する。この検索信号によりバースト復調器３７４はセクタのサーボバースト内の同期パルスの検索を開始することが可能である。検索信号の受信後、所定数のクロックサイクル内にて（生データライン２２８から）信号の遷移が生じない時、バースト復調器３７４は内部シンクロマークフィールドを使用可能にする。このフィールドの使用可能化後、所定時間内に遷移は生じれば、バースト復調器３７４は同期パルスの検出を示すＨセクタ信号を発生させる。

Ｈセクタ信号はライン３９４にてＺセクタ回路に供給されるとともに、ライン３９０にてプロセッサ３６０に供給される。復調器回路３７４からのＨセクタ信号はｚセクタ回路３９２内にて一対のタイマを設定する。タイマが「タイムアウト」になる時、ｚセクタ回路３９２はデータマネージャチップ９８及びＲ／Ｗチップ９４にｚセクタ信号を供給する。各データフィールドＤｏ及びＤＩに対してタイマを設けることが好ましい。Ｚセクタ回路３９２が使用可能線３９６を介してプロセッサ３６０により使用可能になっていれば、回路３９２はセクタ信号のみを発生させる。バースト復調器３７４回路は同期パルスの検出後、グレイコード回路３７２を使用可能にする。グレイコード回路３７２は生データライン２２８にて供給されるグレイコードを記憶するシフトレジスタを有している。そして、グレイコードはバス３９８を介してレジスタファイル３６６における専用アドレスに記憶され、引き続いてプロセッサ３６０により検索される。また、同期パルスの検出によりバースト復調器３７４における内部タイマが設定される。このタイマがタイムアウトになる時、バースト復調器３７４はグレイコード回路３７０を使用禁止にし、サーボストローブ回路３７２を使用可能にする。サーボストローブ回路３７２はライン３９９にて一連の２つのビット信号を送信し、Ｒ／Ｗチップ９４内の内部回路がＡ−Ｂ及びＣ−Ｄ信号をサーボチップ９６に供給することを可能にしている。そして、Ａ−Ｂ及びＣ−Ｄ信号はＡｄｃ変換器３４０及びシリアルポート２３９６．７４，３６２を介してレジスタファイル３６６に送信される。

また、タイマ３８２が検索信号を発生させる時、バースト復調器３７４は書込み使用禁止回路３７８を使用可能にする。書込み使用禁止回路３７８が書込み信号を使用禁止にするとともに、ディスクへのデータの書込みを阻止することが可能となるように、データマネージャチップ９８からの書込み使用可能線２５２は書込み使用禁止回路３７８を介してプリアンプ１００に通じている。書込み使用禁止回路３７８はサーボフィールドに対するデータの書込みを阻止するように、サーボバースト中に書込み信号を使用禁止にする。また、書込み使用禁止回路３７８はライン４００を介して衝撃センサ（図示せず）により使用可能にされる。ディスクドライブが所定値を越えて加速される時、衝撃センサは使用可能信号を供給する。衝撃センサ及び書込み使用禁止回路３７８は、ドライブが過度の衝撃を受ける時にデータの書込みを阻止する。

コントローラチップ９２はバス４０４及び４０６を介してプロセッサ３６０及びレジスタファイル３６６に接続されたインターフェースモジュール４０２を有している。インターフェースモジュール４０２はプロセッサ２６０とレジスタファイル３６６との間にメモリマップを付与している。モジュラインターフェース４０２は支援オンチップハードウェアが異なる種類のプロセッサに接続されることを可能にしている。モジュール４０２はライン４１０を介してデコーダ４０８に接続されている。デコーダ４０８はプロセッサ３６０により供給されるアドレスを復号化し、ライン４１２及び２５６を介し、ＲＯＭ１０２又はデータマネージャチップ９８のいずれかを選択するチップセレクト制御信号ＲＯＭ及びＤＭを使用可能にする。

コントローラチップ９２はライン４１４にてシステムクロックからクロック信号を受信するオシレータ４１２を有している。オシレータ４１２はライン４１８にてクロック回路４１６に刻時信号を供給する。クロック回路４１６はライン４２０〜４２８にて、Ｒ／Ｗチップ９４、データマネージャチップ９８、サーボチップ９６、マイクロプロセッサ３６０及び制御装置９２の支援ハードウェアに対して刻時信号を供給する。好ましい実施形態において、オシレータ４１２は３０ＭＨｚのクロック信号を発生させる。オシレータ４１２はライン４３２を介して休止回路４３０に接続されている。ライン４３４にて回路４３０にＩＮＴＢ信号が供給される時、休止回路４３０はオシレータ４１２を使用禁止にする。通常、ＩＮＴＢ信号はホストプロセッサ（図示せず）により供給される。通常、所定の時間間隔において、レジスタファイル３６６のレジスタ内にビットを設定することによりディスクアクセス要求が生成されていない時、ホストプロセッサは休止信号を供給する。

支援ハードウェアはスピン回路４３６も有している。スピン回路４３６はVphaseライン３３６及びVcommライン３２８を介してサーボチップ９６に接続されている。スピン回路４３６はライン４３８及び４４０によりレジスタファイル３６６及びプロセッサ３６０の双方に接続されている。スピン回路３３６がVphase信号を受信する時、回路４３６はSPININTライン４４０にてプロセッサ３６０に割込み信号を供給する。また、Vphase信号はスピン回路４３６内の内部Vcommタイマを設定する。加えて、スピンブロック回路４３６はレジスタファイル３６６における専用レジスタ（１つ又は複数）も読み取る。レジスタファイル３６６の内容は、サーボモジュール９６のスピン制御回路２７２に対し、スピン回路４３６がVphase信号を受信する時と、回路４３６がVcomm信号を発生させる時との間に時間間隔を設ける。

プロセッサ３６０は継続的に作動する内部タイマ（図示せず）を有している。プロセッサ３６０がSPININTピン４４０を認識し、かつこのラインがスピン回路４３６により起動される時、プロセッサ３６０は内部タイマの時間及びスピン回路４３６におけるVcommタイマの値を読み取る。Vcommタイマの値は、Vphase信号の受信とプロセッサ３６０によるSPININT割込み信号の認識との間にて経過した時間を示す。Vcomm時間は内部プロセッサタイマの値から減じられる。この結果生じる時間は、理論上の時間と比較され、スピンモータ２０の速度においてエラーが存在するか否かを判定する。通常、スピンモータ２０は１２個の極を有し、一回転毎に３６個のVphase信号が生成される。

代替として、スピンモータ２０の速度は、ＡＧＣフィールドの端部とＤＣギャップの開始との間におけるパルスの数をカウントすることにより測定することが可能である。この実施形態において、各ディスクセクタのＡＧＣフィールドの端部とＤＣギャップの開始との間にマイクロ秒のタイムフィールドが形成されている。このタイムフィールドは所定数のパルスを有している。同期パルスの検出後、スピンタイマ３８３が設定される。スピンタイマ３８３は次のセクタのＡＧＣフィールドの端部においてタイムアウトになる。スピンタイマ３８３はピン３８５を起動することにより、バースト復調器３７４においてカウンタ３７５を使用可能にする。カウンタ３７５は変換器により検出されるパルスの数をカウントする。そして、パルス数はレジスタファイル３６６に記憶される。プロセッサ３６０が音声コイル８０ルーチンを完了した後、プロセッサ３６０はカウンタ３７５によりカウントされるパルスの数を検索するとともに、このカウントを公称値と比較する。このカウントが公称値と異なれば、プロセッサ３６０はデジタル命令を発生させる。このデジタル命令はスピンモータ２０の速度を上げ、或いは下げるようにサーボモジュール９６に送信される。また、タイマ３８３が次のセクタのＡＧＣフィールドの正に端部にてタイムアウトになるように、プロセッサ３６０はタイマ３８３を変化させる。このように、プロセッサは、カウンタ３７５が常時、ＡＧＣフィールドの端部にてカウントし始めるようにしており、スピンモータの制御エラー値が確実に正確になるようにしている。

プロセッサは、Ｈセクタの割込み第１（音声コイルのサブタスク）、SPININTの割込み信号第２（スピンモータのサブタスク）並びにHOSTINT又はDISKINTのいずれかの割込み信号（データのサブタスク）に応答する階層に基づき、割込み信号のＨセクタ、SPININT、HOSTINT及びDISKINTを認識する。従って、バースト復調器３７４が同期パルス信号を検出する時、パルスはＨセクタライン３９０にてプロセッサ３６０に送信される。Ｈセクタの信号を受信後、プロセッサ３６０はサーボルーチンを開始することが可能である。当初、プロセッサ３６０はグレイコード情報を有するレジスタファイル３６６内のレジスタを読み取る。プロセッサ３６０はヘッド５８のシリンダ位置を確定し、次に、音声コイル制御情報を有するデータをシリアルポート３６２に書き込む。そして、シリアルポート３６２はこのデータをサーボチップ９６に送信する。グレイコードが（例えば、ディスクからのデータの読取り又は書込みの）所望のトラック位置と一致すれば、プロセッサは使用可能線３９６を介してＺセクタ回路３９２を使用可能にする。

グレイコードの読取り後、プロセッサ３６０はＡ−Ｂ及びＣ−Ｄサーボ情報を読み取る。トラックの中心線に対するヘッド５８の位置を決めるように、サーボバースト情報はプロセッサ３６０により処理される。そして、プロセッサ３６０はサーボチップ９６に対して引き続いて送信するように、シリアルポート３６２にデータを書き込む。プロセッサ３６０がシークルーチンの状態にあれば、サーボ情報はレジスタファイル３６６から取り出されない。

サーボルーチン後、プロセッサはスピン回路４３６からの如何なるSPININT信号も認識し、実際のモータ速度と理論上のモータ速度との差を計算する。好ましい実施形態において、プロセッサは各セクタのエラー値を記憶し、ディスクの回転毎にスピンモータの平均エラー値を計算する。そして、プロセッサ３６０はスピンモータ２０の速度を制御するように、シリアルポート３６２を介し、制御データをサーボチップ９６に書き込む。通常、これはディスク１８の一回転に一回生じる指標セクタ中に行われる。

スピンルーチン後、プロセッサ３６０は如何なるHOSTINT又はDISKINT割込み信号も認識する。HOSTINTピンが起動状態にあれば、プロセッサ３６０はデータマネージャ９８のバッファ２３２に記憶された論理アドレスを検索する。プロセッサ３６０は論理アドレスをディスク上の実際のセクタ位置に変換する。ヘッド５８が所望のトラックの上方になければ、プロセッサ３６０はシークルーチンを開始する。ヘッドがヘッドの所望のセクタに達すると、コントローラチップ９２はＺセクタ信号をデータマネージャ９８に供給し、次に、データマネージャ９８はデータをＲ／Ｗチップ９４に転送する。DISKINT活性信号はデータ転送の終了又はデータ転送処理におけるエラーを示す。通常、レジスタファイル３６６は、エラーが生じた時に設定されるエラービットを有している。プロセッサ３６０はエラービットを読み取り、エラーが存在すれば誤り訂正ルーチンを行う。

図１３はＲ／Ｗチップ９４の図を示す。Ｒ／Ｗチップ９４は、コントローラチップ９２のシリアルポート３６２に接続された双方向性１６ビット同期シリアルポート４５０を有している。シリアルポート４５０はライン４５４を介してコントローラ回路４５２に接続されている。コントローラ４５２はライン４５８を介してマルチプレクサ４５６に接続されている。マルチプレクサ４５６は、シリアルポート４５０及びコントローラ回路４５２を介してコントローラチップ９２から受信される命令に基づき、ヘッドの種々のラインを多重化する。

Ｒ／Ｗチップ９４はバス４６４を介して検出回路４６２に接続されたデータポート４６０を有している。検出回路４６２はライン４６６及び４６８により、それぞれマルチプレクサ４５６及びコントローラ回路４５２に接続されている。回路４６２は変換器により供給される電圧の遷移を検出するとともに、ライン３７０を介してデータポート２４６にデジタル出力を供給する。Ｒ／Ｗチップ９４はコントローラチップ９２のサーボストローブ回路３７２に接続されたデコーダ４７２を有している。デコーダ４７２はライン４７６を介してサーボバースト回路４７４に接続されている。デコーダ４７２はサーボストローブから受信されるパルスに応答し、サーボバースト回路４７４を使用可能にする。サーボバースト回路４７４はライン３５０及び３５２にて、サーボ信号Ａ−Ｂ及びＣ−Ｄをサーボチップ９６に供給する。

好ましい実施形態において、Ｒ／Ｗチップ９４は３２Ｐ４７３０という部品名称でシリコンシステムズ社（Silicon Systems Inc.(「ＳＳＩ」)）により販売されている製品に類似した集積回路である。前置増幅器チップはＴＬＶ２２３４という部品名称でＴＩにより販売されている従来の集積回路であることが好ましい。

図１４ａ−ｇはディスクドライブの典型的なオペレーティングシーケンスのフローチャートを示す。処理ブロック５００において、ホスト２１２は論理アドレスＡＯ−Ａ６３にデータを書き込むための要求をディスクドライブに出力している。 他の状態はディスクのセクタの端部におけるヘッドの位置である。ブロック５０２において、データマネージャ９８はホストからの物理的アドレス及びデータをＲＡＭバッファに２３２に記憶するとともに、HOSTINT割込み信号を活性させる。ディスクがセクタのサーボフィールドを回転させると、 がヘッドに接近する。ブロック４０４において、タイマ回路３８２の検索タイマはタイムアウトになり、バースト復調器３７４及びプロセッサ３６０に、それぞれ検索信号及びＨセクタ信号を供給する。また、ＡＧＣ回路は使用可能にされ、Ｒ／Ｗチップ９４に制御信号を出力してブロック５０６において自動利得制御を開始する。

並行路に沿って、サーボチップ９６のスピンモータ制御回路はVphase信号を発生させる。このVphase信号はブロック５０８においてコントローラチップ９２のスピン回路４３６により受信される。ブロック５１０において、スピン回路４３６はプロセッサ３６０に対してSPININT割込み信号を発生させるとともに、内部タイマを初期化する。また、スピン回路４３６はレジスタファイル３６６にアクセスし、Vphase信号とVcomm信号の発生との間における時間間隔を判定する。ブロック５１２において、所定の時間間隔後、スピン回路３３６はVcomm信号を発生させる。

図１４ｃに示すように、ブロック５０６の後、バースト復調器回路３７４はＲ／Ｗチップ９４からの生データを読み取り、ブロック５１４において、同期パルスの検出後にグレイコード回路３７０を使用可能にする。ブロック５１６において、バースト復調器回路３７４はグレイコード回路３７０を使用禁止にするとともに、サーボストローブ回路３７２を使用可能にする。サーボストローブ回路３７２はＲ／Ｗチップ９４にサーボストローブパルスを供給する。ブロック５１８において、Ｒ／Ｗチップ９４はサーボ信号Ａ−Ｂ及びＣ−Ｄをサーボチップ９６に供給する。ブロック５１８において、サーボチップ９６はアナログサーボ信号をデジタルデータ列に変換する。これらデジタルデータ列はコントローラチップ９２に送信されるとともに、ブロック５２０においてレジスタファイル３６６に記憶される。次に、ブロック５２２において、サーボバーストのＩＤフィールドはレジスタファイル３６６に記憶される。

処理ブロック５２４において、プロセッサ３６０はＨセクタの割込み信号を認識する。判定ブロック５２６において、プロセッサ３６０はディスクドライブがシークルーチン状態にあるか否かを判定する。ドライブがシークルーチン状態にあれば、処理ブロック５２８において、プロセッサは、グレイコード情報を有するレジスタファイル３６６の内容を読み取る。ブロック５３０〜５３２において、プロセッサ３６０はグレイコードデータを所望のトラック位置と比較し、シーク電流を計算するとともに、シリアルポート２７４及び３６２を介してサーボチップ９６に送信される書込み命令を発生させる。図１４ｅに示すように、ディスクがサーボルーチンの状態にあれば、処理ブロック５３４において、プロセッサ３６０はサーボバースト情報を有するレジスタファイル３６６の内容を読み取る。処理ブロック５３６〜５３７において、サーボバースト情報は、ヘッドがトラックの中心線に存在するか否かを判定するのに用いられるとともに、音声コイルの訂正命令を計算するのに用いられる。そして、ブロック５３２において、プロセッサ３６０はシリアルポートを介し、音声コイル制御データを有する書込み命令をサーボチップ９６に対して発生させる。デジタル音声コイル制御データはサーボチップのＤａｃによりアナログ信号に変換されるとともに、アセンブリのアクチュエータアーム及びヘッドを動かすように音声コイルに供給される。

図１４ｄに示すように、ブロック５３８において、プロセッサ２６０はSPININT割込み信号が存在すれば、これを認識する。プロセッサ３６０はプロセッサの内部タイマ及びスピン回路４３６のVcommタイマを読み取り、処理ブロック５４０において、Vphase信号間の時間間隔を計算し、この時間間隔を累積時間に加算する。判定ブロック５４２により割込み数が一回転と同等であれば、処理ブロック５４４及び５４６において、スピン訂正命令が計算され、プロセッサ３６０はシリアルポートを介し、サーボチップ９６に対して書込み命令を発生させる。スピン訂正命令は基準時間と累積時間との間の差から計算される。ブロック５４７において、累積時間は０に再設定される。また、レジスタファイル３６６に新しい時間間隔値が記憶され、これは後にスピン回路４３６により用いられる。書込み命令はサーボチップに送信される。サーボチップはデジタル列をアナログ信号に変換する。アナログ信号はスピンモータの制御回路に供給される。割込み数が一回転と同等でなければ、ブロック５４８において、累積時間はプロセッサ３６０により記憶される。

処理ブロック５５０において、プロセッサ３６０はデータマネージャ９８からのHOSTINT割込み信号を認識する。そして、処理ブロック５５２において、プロセッサ３６０はデータマネージャ９８内のバッファ３３２からの物理的アドレス、及びレジスタファイル３６６におけるＩＤフィールドデータを検索する。ブロック５５４において、プロセッサ３６０は論理アドレスを実際のセクタ位置に変換する。判定ブロック５５６によりヘッド５８が実際のセクタ位置の上方に存在しなければ、ブロック５５８において、プロセッサ３６０はシークルーチンを開始するとともに、音声コイルを移動させるようにサーボチップ９６に対して書込み命令を発生させる。ヘッドがトラックの適正位置に達するまで、アクチュエータアームは移動される。実際のセクタ位置がヘッドに隣接するまで、プロセッサ３６０は継続してグレイコードを読み取る。ブロック５６０において、プロセッサ３６０は、セクタのサーボフィールド後にＺセクタピンを起動するＺセクタ回路３９２を使用可能にする。処理ブロック５６２において、Ｚセクタピンを起動することにより、データマネージャ９８からのデータをＲ／Ｗチップ９４に書き込み始める。Ｒ／Ｗチップ９４はセクタのデータフィールドにデータを書き込む。

例示的な実施形態について説明し、かつ添付図面において図示しているが、これら実施形態は例示にすぎず、広範囲の発明を限定するものではなく、また、当業者であれば他の種々の変更が考え得るため、本発明は図示され、かつ説明されている特定の構成及び装置に限定されるものではないということを理解されたい。

本発明のハードディスクドライブの斜視図である。 ハードディスクドライブの平断面図である。 ハードディスクドライブのカバーの底面図である。 アクチュエータアセンブリの断面図である。 ドライブの印刷回路板及びコネクタを示すハードディスクドライブの断面図である。 スピンモータの断面図である。 印刷回路板の底面図である。 ディスクドライブのシステムアーキテクチャの概略図である。 システムのデータマネージャチップの概略図である。 システムのサーボチップの概略図である。 ディスクのセクタの図である。 システムのコントローラチップの概略図である。 システムのＲ／Ｗチップの概略図である。 ディスクドライブのオペレーションのフローチャートである。 ディスクドライブのオペレーションのフローチャートである。 ディスクドライブのオペレーションのフローチャートである。 ディスクドライブのオペレーションのフローチャートである。 ディスクドライブのオペレーションのフローチャートである。 ディスクドライブのオペレーションのフローチャートである。 ディスクドライブのオペレーションのフローチャートである。

Claims (32)

1. 情報を記憶するためのディスク手段と、
   前記ディスク手段を回転させるためのスピンモータ手段と、
   前記ディスク手段に対して情報を転送するためのアクチュエータアームアセンブリ手段であって、ディスク手段に対して読取り／書込みヘッドを移動するのに有用な音声コイルを有するアクチュエータアームアセンブリ手段と、
   外部装置に対して情報を転送するためのデータマネージャ手段と、
   前記読取り／書込みヘッドとデータマネージャ手段との間において情報を転送するための読取り／書込み手段と、
   前記スピンモータ手段を制御するための音声コイル、スピンモータ制御回路手段を制御するための音声コイル制御回路手段を有し、更にデジタル命令信号を音声コイル及びスピンモータ制御回路手段に出力されるアナログ入力信号に変換するためのデジタル・アナログ変換器手段を有するサーボモジュール手段と、
   前記データマネージャ手段、読取り／書込み手段及びサーボモジュール手段を制御するためのコントローラ手段であって、スピンモータ手段及びアクチュエータアームアセンブリ手段を制御するようにデジタル命令信号をサーボモジュール手段に出力するとともに、別個の内部バス、即ち命令を転送するための第１のバス及びデータを転送するための第２のバスを有するデジタル信号プロセッサを備え、デジタ同ル信号プロセッサは命令を実行している時と同時にデータを受信することが可能であるコントローラ手段と、
   前記デジタル信号プロセッサの外部に設けられ、デジタル命令信号をサーボモジュール手段に伝達するための第１のバスと、
   前記デジタル信号プロセッサの外部に設けられ、デジタル信号プロセッサからのデジタルデータを伝達するための第２のバスと
   を備えた外部装置に接続可能なハードディスクドライブ用の電子アーキテクチャ。
2. 前記コントローラ手段は取出し、復号化、読取り及び実行タスクを並行に実行することが可能なデュアルバスアーキテクチャを有するコア処理手段を有する請求項１に記載のアーキテクチャ。
3. 前記サーボモジュール手段は読取り／書込み手段からサーボモジュール手段に出力されるアナログフィードバック信号を変換し、かつ同アナログフィードバック信号をコントローラ手段に送信されるデジタル信号に変換するためのアナログ・デジタル変換器手段を有する請求項１に記載のアーキテクチャ。
4. 前記コントローラ手段はディスク手段のセクタ内における同期パルスを検知するためのバースト復調器回路手段を有する請求項３に記載のアーキテクチャ。
5. 前記コントローラ手段はディスク手段のセクタからのグレイコード情報を記憶するためのグレイコード回路手段を有する請求項４に記載のアーキテクチャ。
6. 前記コントローラ手段はディスク手段のセクタからのサーボバースト信号を記憶するためのサーボ回路手段を有する請求項５に記載のアーキテクチャ。
7. 前記コントローラ手段はスピンモータ手段を整流するためのスピンモータ回路手段を有する請求項６に記載のアーキテクチャ。
8. 前記スピンモータ回路手段はディスク手段の速度を制御するようにコア処理手段に接続されたタイマ回路手段を有する請求項７に記載のアーキテクチャ。
9. 前記コントローラ手段は連続線及び一対の同期シリアルビットポートによりサーボモジュール手段に接続された請求項８に記載のアーキテクチャ。
10. 前記コントローラ手段は３．３ボルトの電力にて作動する請求項９に記載のアーキテクチャ。
11. 前記アナログフィードバック信号はサーボバースト信号を有する請求項１０に記載のアーキテクチャ。
12. 前記アナログ・デジタル変換器手段はデジタル・アナログ変換器のデジタル・アナログ回路を有し、同アナログ・デジタル変換器はアナログ信号からデジタル信号に変換する間、デジタル・アナログ回路を使用する請求項３に記載のアーキテクチャ。
13. ディスクドライブの各種動作を制御するデジタル信号プロセッサであって、
    命令を転送する第１の内部バスとデータを転送する第２の内部バスとを別個に有し、命令の取り出し、デコード、読取り、及びルーチンの実行を並行して行うと同時にデータを受信するデジタル信号プロセッサを備えるディスクドライブ。
14. 前記動作は読取り／書込み動作を含む請求項１３に記載のディスクドライブ。
15. 前記動作はサーボ動作を含む請求項１３に記載のディスクドライブ。
16. 前記動作はスピンモータ動作を含む請求項１３に記載のディスクドライブ。
17. 前記動作は音声コイルモータ動作を含む請求項１３に記載のディスクドライブ。
18. 前記動作は読取り／書込み動作、サーボ動作、スピンモータ動作、及び音声コイルモータ動作を含む請求項１３に記載のディスクドライブ。
19. 前記第１及び第２の内部バスは前記デジタル信号プロセッサの外部回路と直接連結されない請求項１３に記載のディスクドライブ。
20. 前記デジタル信号プロセッサはアナログ・デジタル変換器回路を有しない請求項１３に記載のディスクドライブ。
21. 前記デジタル信号プロセッサは縮小命令セットマイクロプロセッサ（ＲＩＳＣ）である請求項１３に記載のディスクドライブ。
22. 当該ディスクドライブは携帯メモリカードである請求項１３に記載のディスクドライブ。
23. データを記憶するディスクと、
    前記ディスクにデータを書込むとともに、前記ディスクからデータを読取るヘッドと、
    前記ヘッドへ、あるいは前記ヘッドからデータを転送する読取り／書込み回路と、
    前記読取り／書込み回路と外部装置との間においてデータを転送するデータマネージャ回路と、
    前記ディスクを回転させるスピンモータと、
    前記ディスクに対する前記ヘッドの位置決めを行う音声コイルモータと、
    前記スピンモータと前記音声コイルモータとを制御するサーボ制御回路と、
    前記読取り／書込み回路と、前記データマネージャ回路と、前記サーボ制御回路とを制御するコントローラであって、命令を転送する第１の内部バスとデータを転送する第２の内部バスとを別個に有し、命令の取り出し、デコード、読取り、及びルーチンの実行とを並行して行うと同時にデータを受信し、かつ命令を実行するデジタル信号プロセッサを有するコントローラと、
    を備えたディスクドライブ。
24. 前記第１及び第２の内部バスは前記デジタル信号プロセッサの外部回路と直接連結されない請求項２３に記載のディスクドライブ。
25. 前記デジタル信号プロセッサはアナログ・デジタル変換器回路を有しない請求項２３に記載のディスクドライブ。
26. 前記デジタル信号プロセッサは縮小命令セットマイクロプロセッサ（ＲＩＳＣ）である請求項２３に記載のディスクドライブ。
27. 当該ディスクドライブは、携帯メモリカードである請求項２３に記載のディスクドライブ。
28. データを記憶するディスクと、前記ディスクにデータを書込むとともに、前記ディスクからデータを読取るヘッドと、当該ディスクドライブの各種動作を制御するコントローラとを備えたディスクドライブであって、
    前記コントローラはパイプライン処理可能なコアデジタル信号プロセッサを有し、
    前記デジタル信号プロセッサは、同プロセッサ内部で命令を転送する第１の内部バスと、同プロセッサ内部でデータを転送する第２の内部バスと、ランダムアクセスメモリとを別個に有し、それら第１及び第２の内部バスによって、同プロセッサは命令の取り出し、デコード、読取り、及びルーチンの実行を並行して行うことができるとともに、当該ディスクドライブの動作中にデータを受信し、かつ命令を実行するディスクドライブ。
29. 前記コントローラは、前記デジタル信号プロセッサの外部に配置され、前記第１及び第２の内部バスとは異なる外部導体を介して同デジタル信号プロセッサと通信するハードウェア要素を有する請求項２８に記載のディスクドライブ。
30. 前記デジタル信号プロセッサは、アナログ・デジタル変換器回路を有しないとともに、前記デジタル信号プロセッサが他の回路に供給する全ての命令信号はデジタル命令信号である、請求項２８に記載のディスクドライブ。
31. 前記デジタル信号プロセッサは、複雑命令セットマイクロプロセッサ（ＣＩＳＣ）と比べてメモリアクセス要求が少ない縮小命令セットマイクロプロセッサ（ＲＩＳＣ）である請求項２８に記載のディスクドライブ。
32. 当該ディスクドライブは、ラップトップコンピュータへ差し込み可能に構成された携帯メモリカードである請求項２８に記載のディスクドライブ。

Images