JPS61117937A - クロツク插入装置 - Google Patents
クロツク插入装置Info
- Publication number
- JPS61117937A JPS61117937A JP59238194A JP23819484A JPS61117937A JP S61117937 A JPS61117937 A JP S61117937A JP 59238194 A JP59238194 A JP 59238194A JP 23819484 A JP23819484 A JP 23819484A JP S61117937 A JPS61117937 A JP S61117937A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- digital data
- data signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/06—Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
rX術分野
本発明はクロック挿入装置に関し、特にディジタルデー
タ通信回線においてディジタルデータ信号にクロック成
分を挿入するためのクロック挿入装置に関する。
タ通信回線においてディジタルデータ信号にクロック成
分を挿入するためのクロック挿入装置に関する。
11盈j
ディジタルデータ通信回線においては、受信側でディジ
タルデータ信号の符号再生を正確に行う必要があること
からクロックの再生は瓜要である。
タルデータ信号の符号再生を正確に行う必要があること
からクロックの再生は瓜要である。
そこで、ディジタルデータ信号の符号再生のために送信
側で予め当該クロック成分を伝送すべさ゛ディジタルデ
ータ信号に挿入して通信回線へ送出している。かかるり
0ツクの挿入方法どしては、送信側でシュード−ノイズ
にてスクランブラをかけてクロックを挿入する方法があ
る。しかし、この方法では、送受信両方でシュード−ノ
イズ発生回路を必要とし、また受信側にはtil1期検
出回路も必要になる。
側で予め当該クロック成分を伝送すべさ゛ディジタルデ
ータ信号に挿入して通信回線へ送出している。かかるり
0ツクの挿入方法どしては、送信側でシュード−ノイズ
にてスクランブラをかけてクロックを挿入する方法があ
る。しかし、この方法では、送受信両方でシュード−ノ
イズ発生回路を必要とし、また受信側にはtil1期検
出回路も必要になる。
他の方法として、送信側ですべてのビットを反転して送
出する方法がある。この場合、ピッドパ1“の成分が大
となって受信側でのクロック再生が容易となるが、ディ
ジタルデータ信号がない場合すなわちすべてビット“0
″の場合、ビット反転によりオール゛1″となって送出
されるので、クロック成分は挿入されたことにはならず
、よって受信側でクロック再生が不可能となる欠点があ
る。
出する方法がある。この場合、ピッドパ1“の成分が大
となって受信側でのクロック再生が容易となるが、ディ
ジタルデータ信号がない場合すなわちすべてビット“0
″の場合、ビット反転によりオール゛1″となって送出
されるので、クロック成分は挿入されたことにはならず
、よって受信側でクロック再生が不可能となる欠点があ
る。
11立亘刀
本発明は上記従来のものの欠点を排除すべくなされたも
のであり、その目的とするところは、構成が簡単で安価
にりUツク成分の挿入が可能なりロック挿入装置を提供
することにある。
のであり、その目的とするところは、構成が簡単で安価
にりUツク成分の挿入が可能なりロック挿入装置を提供
することにある。
11旦旦j
本発明によるクロック挿入装置は、ディジタルデータ信
号の正相及び逆相信号を択一的に導出する信号選択手段
と、このディジタルデータ信号に挿入すべきクロック信
号に位相同期した信号によってこのクロック信号の2倍
の周期を有する制御信号を発生する手段とを含み、当該
信号選択手段の選択状態をこの制御信号によりv制御し
つつこの選択出力をディジタルデータ信号として導出す
るようにしたことを特徴とする。
号の正相及び逆相信号を択一的に導出する信号選択手段
と、このディジタルデータ信号に挿入すべきクロック信
号に位相同期した信号によってこのクロック信号の2倍
の周期を有する制御信号を発生する手段とを含み、当該
信号選択手段の選択状態をこの制御信号によりv制御し
つつこの選択出力をディジタルデータ信号として導出す
るようにしたことを特徴とする。
1塵1
以下、図面を用いて本発明の詳細な説明する。
第1図は本発明の実tIIi例のブロック図であり、デ
ィジタルデータ信8Aは2分岐され、一つは180”位
相反転器1によって位相反転されて位相反転器@8とな
り、信号選択のためのスイッチ回路2の1人力となる。
ィジタルデータ信8Aは2分岐され、一つは180”位
相反転器1によって位相反転されて位相反転器@8とな
り、信号選択のためのスイッチ回路2の1人力となる。
このスイッチ回路2の他入力にはディジタルデータ信号
Aが直接印加されている。このスイッチ回路2により択
一的に選択された信号は同期信号付加回路3へ入力され
、同期信号が付加されてクロック挿入されたディジタル
データ信号Cとなる。
Aが直接印加されている。このスイッチ回路2により択
一的に選択された信号は同期信号付加回路3へ入力され
、同期信号が付加されてクロック挿入されたディジタル
データ信号Cとなる。
一方クロック発生回路4が設けられており、前段(図示
せず)からのクロックタイミング信号によってクロック
信号が発生されるようになっている。IIIIl信号発
生回路5はこのクロック信号に基き当該クロック信号の
周期の2倍の周期を有する制御信号を発生し、この制御
信号によってスイッチ回路2の信号選択状態を制御する
ものである。
せず)からのクロックタイミング信号によってクロック
信号が発生されるようになっている。IIIIl信号発
生回路5はこのクロック信号に基き当該クロック信号の
周期の2倍の周期を有する制御信号を発生し、この制御
信号によってスイッチ回路2の信号選択状態を制御する
ものである。
従って、スイッチ回路2に入力されたディジタルデータ
信号Aの正逆相信号はこのスイッチ回路2によって2ビ
ツトずつ交互に選択されて出力されることになる。
信号Aの正逆相信号はこのスイッチ回路2によって2ビ
ツトずつ交互に選択されて出力されることになる。
クロック発生回路4によるクロック信号は同期信号発生
回路6へ供給されて、フレームに同期した同期信号が得
られる。この同期信号は同期信号付加回路3へ入力され
てディジタルデータ信号の1フレームの最初にこの日I
I信号が付加されてディジタルデータ信号Cとなるので
ある。
回路6へ供給されて、フレームに同期した同期信号が得
られる。この同期信号は同期信号付加回路3へ入力され
てディジタルデータ信号の1フレームの最初にこの日I
I信号が付加されてディジタルデータ信号Cとなるので
ある。
第2図(A)〜(C)は第1図のブロックの各部信号A
−Cの各波形の例であり、ディジタルデータ信号が(A
)の如き波形の場合、位相反転器1による反転信号は(
8)の如くなる。よって、スイッチ回路甘言2によって
これ等正逆相信号A。
−Cの各波形の例であり、ディジタルデータ信号が(A
)の如き波形の場合、位相反転器1による反転信号は(
8)の如くなる。よって、スイッチ回路甘言2によって
これ等正逆相信号A。
Bが同期信号(図中りで示す)に続いて2ビツトずつ交
互に選択されるので、同期信号付加回路3からの出力は
(C)に示す様になる。特に、第3図に示す如く、ディ
ジタルデータ信号が(A)の様にオールII OIIの
状態にあっても、出力データ波形は(C)に示す様にな
るので、クロック成分が挿入された波形が得られること
になるのである。
互に選択されるので、同期信号付加回路3からの出力は
(C)に示す様になる。特に、第3図に示す如く、ディ
ジタルデータ信号が(A)の様にオールII OIIの
状態にあっても、出力データ波形は(C)に示す様にな
るので、クロック成分が挿入された波形が得られること
になるのである。
こうしてクロック成分が挿入されlζディジタルデータ
信号の受信は、第4図のような回路構成をもってなされ
ることになる。受信ディジタルデータ信号は直接にまた
位相反転器7を経た信号がスイッチU路8の2人力とな
り、このスイッチ回路8による選択出力が受信ディジタ
ルデータ信号となる。
信号の受信は、第4図のような回路構成をもってなされ
ることになる。受信ディジタルデータ信号は直接にまた
位相反転器7を経た信号がスイッチU路8の2人力とな
り、このスイッチ回路8による選択出力が受信ディジタ
ルデータ信号となる。
入力されたディジタルデータ信号からクロック抽出回路
9により信号成分が選択的に抽出されると共に、同期検
出回路1oにて同期信号が検出される。これ等クロック
成分と同期信号とによって、制御回路11からクロック
信号の周期に対して2倍の周期の制御信号が発生され、
この制御信号によってスイッチ回路8が2ビツトずつ交
互に入力ディジタルデータ信号を選択して導出する。よ
って、スイッチ回路8による選択出力は第1図における
送信すべきディジタルデータ信号Aと同一の波形となる
ことが分かる。
9により信号成分が選択的に抽出されると共に、同期検
出回路1oにて同期信号が検出される。これ等クロック
成分と同期信号とによって、制御回路11からクロック
信号の周期に対して2倍の周期の制御信号が発生され、
この制御信号によってスイッチ回路8が2ビツトずつ交
互に入力ディジタルデータ信号を選択して導出する。よ
って、スイッチ回路8による選択出力は第1図における
送信すべきディジタルデータ信号Aと同一の波形となる
ことが分かる。
発明の効果
本発明によれば、ディジタルデータ信号に同等影響を与
えることなくクロック成分を効果的に挿入することがで
き、かつ回路構成も穫めて簡単となるので安価なり口・
Iり挿入回路が促供可能となる。
えることなくクロック成分を効果的に挿入することがで
き、かつ回路構成も穫めて簡単となるので安価なり口・
Iり挿入回路が促供可能となる。
第1図は本発明の実施例のブロック図、第2図及び第3
図は第1図の装置の各部動作波形の例を夫々示1図、第
4図は第1図のi置により送信されたディジクルデータ
(ス号の受信をなす場合の受信側のブロック図である。 主要部分の符号の説明 1・・・・・・位相反転器 2・・・・・・スイッチ回路
図は第1図の装置の各部動作波形の例を夫々示1図、第
4図は第1図のi置により送信されたディジクルデータ
(ス号の受信をなす場合の受信側のブロック図である。 主要部分の符号の説明 1・・・・・・位相反転器 2・・・・・・スイッチ回路
Claims (1)
- ディジタルデータ信号の正相及び逆相信号を択一的に導
出する信号選択手段と、前記ディジタルデータ信号に挿
入すべきクロック信号に位相同期した信号によってこの
クロック信号の2倍の周期を有する制御信号を発生する
手段とを含み、前記信号選択手段の選択状態を前記制御
信号により制御しつつこの選択出力をディジタルデータ
信号として導出するようにしたことを特徴とするクロッ
ク挿入装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59238194A JPS61117937A (ja) | 1984-11-12 | 1984-11-12 | クロツク插入装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59238194A JPS61117937A (ja) | 1984-11-12 | 1984-11-12 | クロツク插入装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61117937A true JPS61117937A (ja) | 1986-06-05 |
Family
ID=17026552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59238194A Pending JPS61117937A (ja) | 1984-11-12 | 1984-11-12 | クロツク插入装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61117937A (ja) |
-
1984
- 1984-11-12 JP JP59238194A patent/JPS61117937A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4694196A (en) | Clock recovery circuit | |
JPS61117937A (ja) | クロツク插入装置 | |
JP2693758B2 (ja) | フレームパルス発生方式 | |
JPH0575594A (ja) | パラレルビツト同期方式 | |
US5825834A (en) | Fast response system implementing a sampling clock for extracting stable clock information from a serial data stream with defined jitter characeristics and method therefor | |
JP2722634B2 (ja) | シリアルデータ伝送方式 | |
JP3427761B2 (ja) | 同期回路 | |
US4521897A (en) | Apparatus for synchronizing the operation of master and slave counters | |
JPH0715426A (ja) | データ伝送システムならびにこのシステムで用いられるデータ送信回路およびデータ受信回路 | |
JPS596647A (ja) | シリアルデ−タ伝送同期方式 | |
SU758533A1 (ru) | Импульсна система передачи двоичных сигналов | |
JP2590935B2 (ja) | デジタル伝送データ再生回路 | |
JPH0669914A (ja) | クロック抽出回路 | |
SU1474658A1 (ru) | Устройство ввода асинхронного цифрового потока | |
JP3493111B2 (ja) | 半導体集積回路装置 | |
GB1307451A (en) | Information transmission synchronization systems | |
RU1807575C (ru) | Имитатор системы св зи с шумоподобными сигналами | |
JP2707803B2 (ja) | 同期切替方式 | |
KR950001927B1 (ko) | 디지탈 데이타 동기 신호 검출회로 | |
SU1290556A1 (ru) | Устройство дл передачи и приема дискретных сигналов | |
JPH0311140B2 (ja) | ||
JPH02206247A (ja) | クロック情報抽出方式 | |
JPH05207003A (ja) | フレーム同期信号検出回路 | |
JPS6018079A (ja) | サンプリングパルス発生回路 | |
JPH0324835A (ja) | 補助データ挿入回路 |