JPH0420027A - 同期合わせ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 す産業上の利用分野乙 本発明は、フレーム同期データ伝送装置における同期合
わせ回路に係り、特にデータ送信部かデータ受信部に従
属して動作するよう（こなされた装置間のフレーム同期
及びビット同期を自動的にとることかできる同期合わせ
回路に関する。

［従来の技術］ 従来、データ伝送装置として同期端局系に使用されるフ
レーム同期方式としては、例えば特開平１−１６０１２
５号公報に記載されたフレーム同期方式か知られている
。

ここで、この従来のフレーム同期方式について説明する
。

第２図は、従来のフレーム同期方式の概略構成図である
。第２図において、同期、端局系のデータ送信部１０は
データ処理回路１０Ａと先頭ビット発生回路１１より成
り、先頭ビット発生回路１１は、先頭ビットを示す信号
１２をデータ受信部１５へ送出する。データ受信部１５
はフレーム同期信号発生回路１６と、位相比較回路１７
と、アドレス変換回路１８Ａおよび同期信号選択回路１
８Ｂとから成る。

このフレーム同期信号発生回路１６は、相互に位相の異
なる複数のフレーム同期信号φｌ〜φｎを発生する。

上記位相比較回路１７は、データ受信部１５自身の基準
フレーム信号φｉと伝送線２０を通して受信する先頭ビ
ットを示す信号１２との位相を比較し、その位相差に応
した信号１７ａを出力する。

アドレス変換回路１８Ａは、位相比較回路１７から出力
された位相比較結果に応した信号１７ａを必要なアドレ
スに変更して選択信号１８Ａａを出力する。同期信号選
択回路１８Ｂは上記選択信号１８Ａａに・基づいて、上
記複数のフレーム同期信号φｌ〜φｎから１つを選択し
、選択されたフレーム同期信号１３を伝送路２１を通し
てデータ送信部１０へ送出する。他方、データ送信部１
０にあっては、この受信したフレーム同期信号１３をも
とにデータ処理回路１０Ａで直列変換された伝送データ
が伝送路２２を通してデータ受信部１５に伝送される。

そして、この伝送データは、データ受信部１５のフレー
ム同期信号発生回路１６からのデータ処理パルスおよび
クロック発生源１９からのクロックａと共に後段のデー
タ処理回路へ送出される。

ここで、第３図のタイムチャートをもとに、上述したフ
レーム同期方式の動作を説明する。

まず、データ受信部１５のクロックａおよびフレーム同
期信号１３かデータ送信部１０の先頭ビット発生回路１
１に人力されると、第３図（Ｃ）に示すタイミングで先
頭ビットを示す信号１２か伝送線２０に送出される。ま
た第３図（Ｂ）に示すように、先頭ビットかフレーム同
期信号１３に同期した伝送データｂが伝送路２２に送出
される。

一方、データ受信部１５においては、伝送路２０を通し
て伝送されて（る先頭ビットを示す信号１２の位相と第
３図（Ｄ）に示す基準フレーム同期信号φｌの位相とを
比較しその位相差に応したフレーム信号φｎを選択する
。

この選択されたフレーム信号φｎを位相調整後のフレー
ム同期信号１３ｂとして送信側の先頭ビット発生回路１
１に供給する。

これによって、データ送受信部間の線路長か変化した場
合にあっても、人手による位相調整を行うことなく、フ
レーム同期信号の出力位相を自動的に同期させることが
できた。

［発明か解決しようとする課題］ しかしなから、上述の様な従来のフレーム同期方式では
、フレーム位相同期を人手か介入することなく自動的に
とることかできても、データ受信側からデータ送信側へ
送り出すビット位相か固定されているため、データ送信
部より送られて来るデータをデータ受信部のクロックで
取り込めないような位相条件になる場合か生ずる。この
場合、ビット位相同期を取るためには、データ位相とデ
ータ受信部のクロックの位相との位相差をモニタにより
検出し、検出された位相差の調整を手作業により行う必
要かあった。更に、データ送信部とデータ受信部との間
の伝送線路長か変化するたびに二の調整を行わなければ
ならず、調整作業か非常に煩雑であった。

本発明は、以上述へたフレーム同期方式におけるビット
位相差を手作業により調整しなければならないという問
題点を解決したものである。

本発明の目的は、データ送信部とデータ受信部との間の
伝送線路長が変化してもフレーム同期信号の出力位相を
自動的に調整することかできるのみならず、ビット位相
をも自動的に調整できる同期合わせ回路を提供すること
にある。

［課題を解決するための手段］ 本発明は、前記問題点を解決するために、デ−夕受信部
とこれに従属して動作するデータ送信部との間の同期合
わせ回路において、前記データ送信部には、前記データ
受信部から送られた１ビット幅Ｗのフレーム信号を次式
を満４たすビット長Ｗ１ｗ＜Ｗ＜２ｗ に変換して返信フレーム信号として返送するフレーム信
号返信回路を備える。

一方、前記データ受信部には、前記データ送信部から返
送された前記ビット長Ｗの返信フレーム信号と前記デー
タ受信部の基本フレーム信号とを基にして前記データ送
受信部間のフレーム位相差を検出するフレーム位相差検
出回路と、前記データ送信部から返送された前記ビット
長Ｗの返信フレーム信号と前記データ受信部の基本クロ
ック信号とを基にして前記データ送受信部間のビット位
相差を検出するビット位相差検出回路と、前記フレーム
位相差と前記ビット位相差とを基に、フレーム同期及び
ビット同期に必要な同期信号を発生してデータ送信部に
送る同期信号発生回路とを備える。

そして、データ送信部側から返信されてくる返信フレー
ム信号とデータ受信部側の基本クロック信号、基本フレ
ーム信号とからフレーム位相差及びビット位相差を求め
、これら両位相差に基ついてクロック同期信号及びフレ
ーム同期信号を求めるようにしたものである。

ビット長Ｗを１ｗ＜Ｗ＜２ｗとしたのは、クロック幅の
半分、即ち最小単位となる半クロック分の位相調整を可
能にするためてあり、１ｗ以下でも２ｗ以上でも半クロ
ツク分の位相調整の可否の判定か出来なくなるからであ
る。

ココで、ハードウェアを簡素化するために、ビット長は
Ｗ＝１５とすることか好ましい。

［作用］ データ受信部からはデータ送信部に向けて基本フレーム
信号、基本クロック信号か送られ、これらは伝送路長に
応じた遅延を生してフレーム信号、クロック信号として
フレーム信号返信回路にて受信される。このフレーム信
号返信回路は１ビット幅を１〜２倍の範囲（たたし、１
と２は含まず）、のビット長に変換して返信フレーム信
号として送出する。この返信フレーム信号は再度遅延を
生したのち受信フレーム信号としてデータ受信部のフレ
ーム位相差検出回路及びビット位相差検出回路へそれぞ
れ導入され、ここでそれぞれ基本フレーム信号及び基本
クロック信号を基にフレーム位相差及びビット位相差か
求められる。ここで求められたフレーム位相差及びビッ
ト位相差は同期信号発生回路へ導入され、ここで実際に
データを送信するときに使用されるクロック同期信号及
びフレーム同期信号を発生して、これらはデータ伝送部
へ送出される。これにより、フレーム同期信号の出力位
相を自動的に調整することができるのみならず、ビット
位相も自動的に調整することか可能となる。

［実施例Ｊ 以下に、本発明の好適一実施例を添付図面に基ついて詳
述する。

第１図は本発明の好適一実施例を示す全体構成図である
。図示する如く本発明に係る同期合わせ回路か適用され
るフレーム同期データ伝送装置は、同一クロック及び同
一）１／−ムて動作するデータ送信部１００と、データ
受信部２００とから構成されている。そして、本発明に
係る同期合わせ回路は、データ受信部２００に設けられ
たビット位相差検出回路２０３、フレーム位相差検出回
路２０２及び同期信号発生回路２０４と、データ送信部
１００に設けられたフレーム信号返信回路＋。

１とにより主に構成されている。また、データ受信部２
００は、基本クロック信号（ａ）及び基本フレーム信号
（ｂ）を発生するフレームおよびクロ。

り発生回路２０１を有しており、発生された基本クロン
ク信号（ａ）及び基本フレーム信号（ｂ）は上記データ
受信部２００及びデータ送信部１００、さらには後段の
データ処理回路にて用いられることになる。

ここに、上記基本フレーム信号（ｂ）は上記基本クロッ
ク信号（ａ）１周期分のパルス幅を持つように設定され
ている。上記基本フレーム信号（ｂ）および基本クロッ
ク信号（ａ）は、伝送線路２０６、２０７を介してデー
タ送信部１００のフレーム信号返信回路１０１へ送信さ
れるようになっている。

このフレーム信号返信回路１０１が受信するクロック信
号およびフレーム信号はそれぞれ送信クロック信号（Ｃ
）および送信フレーム信号（ｄ）として表わされる。こ
れらの信号は、データ送信部１００およびデータ受信部
２００の間の伝送線路長２０７または２０６に応した遅
延時間を持って到着する。フレーム信号返信回路１０１
は、受信した送信クロック信号（Ｃ）、送信フレーム信
号（ｄ）より１４５倍の長さを持つ信号を返信フレーム
信号（ｅ）としてデータ受信部２００に向けて送出する
ようになっている。このフレーム信号返信回路１０１と
上記フレーム位相差検出回路２０２およびビット位相差
検出回路２０３とは伝送線路１０２を介して接続されて
おり、上記返信フレーム信号（ｅ）を両回路２０２，２
０３へ伝送し得るようになっている。

データ受信部２００で受信される返信フレーム信号（ｅ
）は受信フレーム信号（ｆ）として表わされ、伝送線路
１０２の距離に応じた遅延を有しているのは勿論である
。本実施例においては同し量の遅延を保証するため伝送
線路１０２．１０３．２０６〜２０９かおよそ等しい伝
送距離を有している。

データ受信部２００のフレーム位相差検出回路２０２、
は上記フレームおよびクロック発生回路２０１て発生す
る受信部２００自身の基本フレーム信号（ｂ）と上記受
信フレーム信号（ｆ）との位相の比較を行ってフレーム
位相差を求めるように構成されている。また、ビット位
相差検出回路２０３は同じく受信部２００自身の基本ク
ロック信号（ａ）と上記受信フレーム信号（ｆ）との位
相比較を行ってビット位相差を求めるように構成されて
いる。そして、求められたフレーム位相差及びビット位
相差はそれぞれ同期信号発生回路２０４へ送出するよう
になっている。このフレーム及びビ。

ト位相差を受信した同期信号発生回路２０４はこれら位
相差を加味しつつ、このデータ受信部２００自身の基本
クロック信号（ａ）および基本フレーム信号（ｂ）にて
データの受信か行なえるようなりロック同期信号（ｇ）
およびフレーム同期信号（ｈ）を発生し、これらをデー
タ送信部１００へ送出するように構成されている。デー
タ送信部１．００のデータ処理回路２１０は上記クロッ
ク同期信号（ｇ）およびフレーム同期信号（ｈ）に基つ
いてデータ（１）の送出を行う。これにより、データの
フレームおよびビット同期か確立されることになる。

次に第４図に基つき本実施例の動作を説明する。

第４図は本発明に係る同期合わせ回路の動作のタイミン
グチャートを示す。第４図中の信号（ａ）〜（ｈ）は第
１図中の信号（ａ）〜（ｈ）および先に述へた動作説明
に用いた信号と同一信号である。尚、第４図中、信号ｇ
１およびｈｌは後に説明される。

第４図の基本クロック信号（ａ）および基本フレーム信
号（ｂ）はデータ受信部２００内で用いられる基本同期
信号であり、フレーム及びクロック発生回路２０１て発
生される。この基本クロック信号（ａ）および基本フレ
ーム信号（ｂ）は伝送線路２０６および２０７を介して
データ送信部１００のフレーム信号返信回路１０１へ送
出され、これらの信号はフレーム信号返信回路１０１に
て送信クロック信号（Ｃ）および送信フレーム信号（ｄ
）として受信される。この伝送過程において、伝送線路
２０６および２０７の線路長に対応する遅延時間Ｔｄか
生じる。

フレーム信号返信回路１０１は、受信した送信クロック
信号（Ｃ）および送信フレーム（８−Ｗ（ｄ）に基つい
て、送信フレーム（ｄ）のパルス幅ｗ　（ｌビット幅）
の１５倍のパルス幅Ｗ（ビット長）を持つ返信フレーム
信号（ｅ）を発生する。この返信フレーム信号（ｅ）は
伝送線路１０２を介して再ひデータ受信部２００へ送出
され、このデータ受信部２００　側にて受信フレーム信
号（ｆ）として受信される。この場合にも前述と同様に
、伝送線路１゜２の線路長に対応する遅延Ｔｄｌか生し
る。

一般に多芯ブラケ・ノドケーブルを用いてデータ送信部
１００とデータ受信部２００とを結線する様な場合、Ｔ
ｄ＝Ｔｄ　ｌと仮定できる。

本実施例では、データ伝送部１００とデータ受信部２０
０とを結ぶ各伝送線路ｌ○２、＋０３、２０８．２０９
．２０６．２０７の線路長がほぼ等しいことを前提とし
ている。

この受信フレーム信号（ｆ）はデータ受信部２００内の
フレーム位相差検出回路２．０２およびビ。

ト位相差検出回路２０３へそれぞれ入力される。

このフレーム位相差検出回路２０２では、上記受信フレ
ーム信号（ｆ）をデータ受信部２００の基本クロック信
号（ａ）によりラッチし、これによってこの受信フレー
ム信号（ｆ）の基本フレーム信号（ｂ）に対する位相差
を検出する。検出されたこの位相差は同期信号発生回路
２０４へ向けて出力される。他方、ビット位相差検出回
路２０３では、同様に受信フレーム信号（ｆ）を基本ク
ロック信号（ａ）でラッチすることによりビット位相差
が検出されることになる。ビット位相差検出回路２０３
がラッチできる受信フレーム信号（ｆ）の数は、遅延時
間Ｔｄ＋Ｔｄｌが路線長に応じて任意の値を取るため、
第５図（Ａ）及び第５図（Ｂ）に示すように、ＴＩ、Ｔ
２の２ケ所でラッチできる場合と、Ｔ１の１ケ所（第５
図（Ｂ　））　Ｌかラッチてきない場合かある。第５図
（Ｃ）、（Ｄ）に示すように、２ケ所う、チできる場合
は１ケ所しかラッチできない場合に比して遅延量は大き
い。

第４図中では受信フレーム信号（ｆ）で示すようにＴｌ
、Ｔ２の２ケ所てう、チてきる場合を示している。基本
フレーム信号（ｂ）の相対位置を基本クロック信号（ａ
）の「Ｏｊとして表わせるとするならば、第４図のタイ
ミングチャート１こおけるにＴ１は基本クロック信号（
ａ’）の「４」に対し、Ｔ２は「５」に対応する。同期
信号発生回路２０４へは、フレーム位相差検出回路２０
２からはフレーム位相差としてＴ１情報か、ビット位相
差検出回路２ｏ３からはビット位相差としてＴ２が存在
するか否かの情報がそれぞれ送られる。

この同期信号発生回路２０４は送られてきたＴ１、Ｔ２
情報をもとに次の処理により、クロック同期信号（ｇ）
及びフレーム同期信号（ｈ）か発生され、データ送信部
１００へ送出される。

（１）Ｔ　２が存在しない場合 クロック同期信号（ｇ）としては、基本クロック信号（
ａ）と位相の同一の信号が伝送線路２０８を介してデー
タ送出部１００へ送出される。また、同期フレーム信号
（ｈ）としては、基本フレーム信号（ｂ）に対して−Ｔ
Ｉ位相（ＴＩ−４ならば基本クロック信号（ａ）の相対
位置−４の位置）となる信号か伝送線路２０９を介して
送出される。

本来、クロック同期信号（ｇ）及びフレーム同期信号（
ｈ）は、幾何学的にみれば、基本クロック信号（ａ）の
−○」の立上がりエツジから降ろした一点鎖線で示す垂
線りに対して、遅延ンミュレートした受信フレーム信号
（ｆ）と線対称の位置に来るべきである。しかし、本来
あるべき位置に正確にもって来るメリットよりも技術的
デメリットの方が大きいため、ここでは粗調整と微調整
による近似を行っている。粗製整はクロックに付した相
対位置番号で行い、微調整は基本クロックに対して半ク
ロツク幅を付加することにより行っている。Ｔ２か存在
しない場合は、同期のよりよい適合化を図るため微調整
は行わない。

（９）Ｔ’）がだ五ナス狽へ 同期フレーム信号としては第４図（ｈｌ）に示す様に、
基本クロック信号（ａ）に対し位相か１８０゜ずれたク
ロック同期信号か出力される。また、フレーム同期信号
としては第４図（ｈｌ）に示す様に、Ｔ１情報により得
られた同期フレーム（Ｍ　５　（ｈ　）にス１し史に半
クロツク分早いフレーム同期信号が用いられる。このよ
うにクロック同期信号（ｇｌ）を１８０°ずらし、かつ
、フレーム同＊信号（ｈｌ）を更に半クロック早くする
のは、Ｔ２の存在する場合の方か遅延量か大きく、同期
のよりよい適合化を図るには、その大きい分を微調整す
る必要かあるからである。

以上の同期クロア　’７り信号（ｇまたはｇｌ）および
同期フレーム信号（ｈまたはｈｌ）を受信したデータ送
信部１００のデータ処理回路２１０は、パラレル人カデ
ータを７リアル処理して、またはパラレルのまま送出す
る。そして、データ送信部１００から伝送線路１０３を
介し送出される。送出されるデータ（１）は、データ受
信部２００の入力レシスク２０５にて−データ、２（二
ｍじ００丁田いられている基本クロック信号（ａ）、基
本フレーム信号（ｂ）に同期し正しくラッチされること
になる。

以上述べたように本実施例によ、れば、データ送信部か
ら送られるフレーム信号の遅延量に応したフレーム位相
差およびビット位相差を利用して、受信側から送信側へ
送出するフレーム同期信号およびクロック同期信号の位
相を変化させるようにし、データ受信側からデータ送信
側へ送り出すビット位相をも可変するようにしたもので
ある。したがって、データ送受信部間の同期の適合化か
図れ、データ送信部より送られて来るデータをデータ受
信部のクロックで取り込めないような位相条件になる場
合を有効に回避できる。

また、ビット位相差検出回路２０３を設けてビット同期
をも取るようにしたので、ビ・ソト位相同期を取るため
に、データ位相とデータ受信部のクロックの位相との位
相差をモニタにより検出したり、検出された位相差の調
整を手作業により行う必要もなくなる。

更に、ＴＩ、Ｔ２情報をもとに伝送線路長の変化に対応
する同期信号の調整を自動的に行うようにしたので、デ
ータ送信部とデータ受信部との間の伝送線路長が変化す
るたひに煩雑な調整作業を行う必要もなくなる。

なお、上記実施例ではデータ受信部から送られた１ビッ
ト幅のフレーム信号を１．５ビツト長に変換した場合に
ついて説明したか、本発明はこれに限定されるものでは
なく、１倍よりも大きく２倍よりも小さい範囲に入って
いれば、その長さは問わない。ただし、実施例のように
１５倍とするのが、ハードウェア土量も簡易に実現でき
る。

また、上記実施例では基本クロックの１ビット幅を単位
とする調整を行っているが、可能であれば更に小さい単
位を利用することもできる。しかし、技術的には基本ク
ロック単位で行うのか最も簡易かつ確実である。

［発明の効果］ 以上詳細に説明したように、本発明によれば従属局とな
るデータ送信部より返信されたフレーム信号の遅延量に
応じてフレーム位相差およびビット位相差を求め、これ
ら位相差を利用して受信側から送信側へ送出するフレー
ム同期信号およびクロック同期信号の位相を変化させる
ようにしたので、送受信部間の距離、すなわち伝送路長
か変化しても両者間のフレーム・ビット同期を自動的に
確立させることができる。従って、フレーム位相同期の
みならずビット位相同期をとるために、煩雑な手作業を
行う必要かない。

【図面の簡単な説明】

第１図は本発明の好適一実施例を示す全体構成図、第２
図は従来のフレーム同期方式を示す概略構成図、第３図
は第２図に示すフレーム同期方式の動作を示すタイムチ
ャート、第４図は本発明に係る同期合わせ回路の動作を
示すタイミングチャート、第５図はビット位相検出のた
めに受信フレーム信号のうｌ子状態を示すタイミングチ
ャートであって、第５図（Ａ）はＴＩ、Ｔ２の２ケ所検
出の説明図、第５図（Ｂ）はＴｌの１ケ所検出の説明ｌ
ｖ′ｌ　　　笛　六　ｌｖｌ　／Ｃ）１＋　＋Ｗｕ　１
降　１＝ｌｉ’１ｌ−ｊ＆　　中　！６８日　１７１７
Ｍ５図（Ｄ）は遅延量に対する検出特性図である。 １００はデータ送信部、１０１はフレーム信号返信回路
、２００はデータ受信部、２０１はフレーム及びクロッ
ク発生回路、２０２はフレーム位相差検出回路、２０３
はビ、１・位相差検出回路、２０４は同期信号発生回路
、２１０はデータ処理回路、Ｗはｌビット幅、Ｗはフレ
ーム信号の変換したビット長である。 （ａ）基本クロック信号 一丁］−「１−「１− （Ａ）２ケ所検出（Ｔ、、Ｔ２） （Ｂ）　１ケ所検出（Ｔ、のみ） （Ｃ）遅延量に応じた検出数 ω／２ （Ｄ）遅延量に対する検出特性 ヒ゛フト位相検出 第５図

Claims (1)

1. 【特許請求の範囲】 データ受信部とこれに従属して動作するデータ送信部と
   の間の同期合わせ回路において、 前記データ送信部には、 前記データ受信部から送られた１ビット幅ｗのフレーム
   信号を次式を満たすビット長Ｗ １ｗ＜Ｗ＜２ｗ に変換して返信フレーム信号として返送するフレーム信
   号返信回路を備え、 前記データ受信部には、 前記データ送信部から返送された前記ビット長Ｗの返信
   フレーム信号と前記データ受信部の基本フレーム信号と
   を基にして前記データ送受信部間のフレーム位相差を検
   出するフレーム位相差検出回路と、 前記データ送信部から返送された前記ビット長Ｗの返信
   フレーム信号と前記データ受信部の基本クロック信号と
   を基にして前記データ送受信部間のビット位相差を検出
   するビット位相差検出回路と、 前記フレーム位相差と前記ビット位相差とを基に、フレ
   ーム同期及びビット同期に必要な同期信号を発生して前
   記データ送信部に送る同期信号発生回路とを備え たことを特徴とする同期合わせ回路。