JP3012554B2 - シリアルデータ伝送方法および方式 - Google Patents

シリアルデータ伝送方法および方式

Info

Publication number
JP3012554B2
JP3012554B2 JP9129060A JP12906097A JP3012554B2 JP 3012554 B2 JP3012554 B2 JP 3012554B2 JP 9129060 A JP9129060 A JP 9129060A JP 12906097 A JP12906097 A JP 12906097A JP 3012554 B2 JP3012554 B2 JP 3012554B2
Authority
JP
Japan
Prior art keywords
data
select
clock
parity check
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9129060A
Other languages
English (en)
Other versions
JPH10322323A (ja
Inventor
政文 土屋
Original Assignee
埼玉日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 埼玉日本電気株式会社 filed Critical 埼玉日本電気株式会社
Priority to JP9129060A priority Critical patent/JP3012554B2/ja
Publication of JPH10322323A publication Critical patent/JPH10322323A/ja
Application granted granted Critical
Publication of JP3012554B2 publication Critical patent/JP3012554B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、シリアルデータ伝
送方式、特に、複数のデータ送信ユニットから送信され
るシリアルデータを受信し、その全ての位相が同期した
シリアルデータを得るシリアル伝送方式に関する。
【0002】
【従来の技術】従来、シリアル伝送方式は、1対1の送
受信関係によって構成されており、送信側のクロックお
よびフレーム同期信号に同期したシリアル通信を行い、
受信側はその受信データの正常性をパリティチェック等
により検証していた。
【0003】
【発明が解決しようとする課題】従来のシリアルデータ
伝送方式では、クロック発生ユニットから送信される基
準クロックおよびフレーム同期信号において、複数のデ
ータ送信ユニットがパリティビットつきのシリアルデー
タを送信し、データ受信ユニットにおいてクロック発生
ユニットから送信される基準クロックおよびフレーム同
期信号を用いて、複数のデータ送信ユニットから送信さ
れるシリアルデータを受信する。この時、データ送信ユ
ニットからのシリアルデータにパリティエラーが発生す
ることがある。その理由は、各ドライバICおよび各レ
シーバIC素子のバラツキによる伝達遅延を無視できな
いようなデータ速度で送受信する場合、各ドライバIC
および各レシーバICの伝達遅延差により、受信データ
は基準クロックおよびフレーム同期信号と位相差が生じ
正常なデータを受信することができないからである。
【0004】また、従来のシリアルデータ伝送方式で
は、複数のデータ送信ユニットから送信されるシリアル
データの間において位相差が発生してしまう。その理由
は、各データ送信ユニットの送信部の動作遅延および、
各データ送信ユニットから受信ユニットまでの伝送距離
の違いによる遅延差により、各受信シリアルデータ間で
位相差を生じるためである。
【0005】本発明の目的は、各ドライバICおよびレ
シーバICの伝達遅延差、各データ送信ユニットの送信
部の動作遅延差、各データ送信ユニットから受信ユニッ
トまでの伝送距離の違いによる遅延差等を考慮せずに、
データ受信ユニットにて正常な受信シリアルデータと各
受信シリアルデータ間の位相差を合わせることが可能な
シリアルデータ伝送方式を提供することにある。
【0006】
【課題を解決するための手段】本発明のシリアルデータ
伝送方式は、データ受信ユニットの受信部に複数のデー
タ送信ユニットと同数のチェック&セレクト部を有し、
前記各チェック&セレクト部は、受信クロックおよびフ
レーム同期信号から生成した受信クロックの半クロック
ずつ位相のずれた数種類のパリティチェッククロックに
より受信シリアルデータをサンプリングし、その各々の
サンプリングデータのパリティチェックを行う手段と、
データ送信ユニットから送信されたあらかじめ任意に設
定された回数の送信データに基づき、送信データ数と同
じ回数だけ実施された前記パリティチェックの結果を集
計し最もパリティチェックN.G.の少ないパリティチ
ェッククロックによりサンプリングされた受信シリアル
データを選択するセレクト信号を生成し、このセレクト
信号により受信シリアルデータを選択する手段とを有
前記データ受信ユニットが、データ送信ユニットと
同数の前記セレクト信号の中から最も遅延の大きいもの
を選択し、そのセレクト信号に同期するように他の受信
シリアルデータを遅延させる手段と、をさらに有するこ
とを特徴とする。
【0007】
【発明の実施の形態】本発明の一実施例について図面を
参照して説明する。
【0008】図1は、本実施例の構成を示す図である。
クロック発生ユニット1において基準クロックおよびフ
レーム同期信号が生成され、ドライバIC6により、デ
ータ送信ユニット3とデータ受信ユニット4に伝送さ
れ、レシーバIC7により受信する。
【0009】複数の(図では3つ)データ送信ユニット
3は送信部5において、基準クロックとフレーム同期信
号により送信データをシリアル信号に変換しドライバI
C6よりシリアルデータをデータ受信ユニット2に伝送
している。
【0010】データ受信ユニット2はそれぞれのデータ
送信ユニット3からのシリアルデータをレシーバIC7
にて受信し、受信部4に入力し、位相同期した受信シリ
アルデータを得る。
【0011】次に、図2のデータ受信ユニット2の受信
部4の詳細図および図3のタイムチャートを用いて本実
施例の動作について説明する。
【0012】3つのデータ送信ユニット3の送信部5に
おいて送信データのデータ8ビットD0〜D7にパリテ
ィビット1ビットPを付加し、基準クロックを送信クロ
ック(図3のa)とし、送信フレーム同期信号(図3の
b)に同期したシリアルデータ(図3のc)をドライバ
IC6から出力し、データ受信ユニット2にて位相同期
した受信シリアルデータを得る場合について説明する。
【0013】それぞれのデータ送信ユニット3より出力
されたシリアルデータはデータ受信ユニット2のレシー
バIC7により受信され受信部4に入力される。この時
各ドライバIC6および各レシーバIC7の伝達遅延差
により、受信データ(図3のf)は基準クロックを用い
た受信クロック(図3のd)および受信フレーム同期信
号(図3のe)と位相差が生じる。
【0014】また、各データ送信ユニット3から受信ユ
ニット2までの伝送距離による遅延差およびデータ送信
ユニット3の送信部5の動作遅延差により、各受信シリ
アルデータ間においても位相差を生じる。
【0015】データ受信ユニット2の受信部4には、図
2に示すように、データ送信ユニット3と同数の3つの
チェック&セレクト部13を有する。
【0016】1つのチェック&セレクト部13について
詳細に説明する。
【0017】パリティチェックタイミング生成部14に
は、受信クロックおよび受信フレーム同期信号から複数
のパリティチェッククロックを生成する。これらパリテ
ィチェッククロックは、それぞれ受信クロックの半クロ
ックずつ位相のずれた4種類,,,(図3の
g,i,k,m)である。
【0018】これら4種類のパリティチェッククロック
は、4つのデータパリティチェック部16にそれぞれ送
られる。各データデータパリティチェック部16は、各
パリティチェッククロックによりサンプリングされた受
信シリアルデータのデータ8ビット,パリティビット1
ビットにおいてパリティチェックを行い、その結果であ
るパリティエラー,,,((図3のh,j,
l,n)をデータセレクト生成部15へ送る。
【0019】3つのデータ送信ユニット3から、あらか
じめ任意に設定された回数の送信データを送信し、デー
タセレクト生成部15において送信データ数と同じ回数
パリティチェック結果を集計し、一番確からしい(パリ
ティチェックN.G.の一番少ない)データパリティチ
ェック部16を選択するセレクト信号(図3のP)をセ
レクタ17および遅延量測定部19へ送る。
【0020】セレクト7はデータセレクト生成部15か
らのセレクト信号により選択されたデータパリティチェ
ック部16のセレクトデータ(図3のO)を遅延量補正
部20へ送る。
【0021】遅延量測定部19は、それぞれのチェック
&セレクト部13のデータセレクト生成部15からのセ
レクト信号の中から最も遅延の大きいセレクト信号を選
択し、遅延量補正部20へ送る。
【0022】遅延量補正部20において、セレクトデー
タに補正遅延量を加え、最も遅延量の大きいセレクトデ
ータに位相同期した受信シリアルデータをユニット内に
取り込みはじめる。
【0023】
【発明の効果】本発明のシリアルデータ伝送方式によれ
ば、データ受信ユニットにおいて、各ユニットの遅延要
因を考慮せず、最も確からしい受信データを得ることが
可能であり、複数データ送信ユニットからの受信データ
を位相同期させユニット内に取り込むことが可能とな
る。
【0024】その理由は、データ送信ユニットから任意
に設定した回線送信データを送出し、データ受信ユニッ
トにて遅延の発生した受信データを受信クロックの半ク
ロックずつずらしたパリティチェッククロックにてサン
プリングし、その各々のパリティチェック結果を送信デ
ータの送信回数集計し、パリティチェックN.Gの一番
少ないパリティチェッククロックにてサンプリングされ
た受信データを得ることが可能となり、その最も遅延量
の大きい受信シリアルデータに位相同期できるからであ
る。
【図面の簡単な説明】
【図1】本発明の一実施例を示す構成図である。
【図2】本発明の一実施例の受信部の詳細図である。
【図3】本発明の一実施例を示すタイミングチャートで
ある。
【符号の説明】
1 クロック発生ユニット 2 データ受信ユニット 3 データ送信ユニット 4 受信部 5 送信部 6 ドライバIC 7 レシーバIC 8 基準クロック 9 フレーム同期信号 10 送信データ 11 受信シリアルデータ 12 シリアルデータ 13 チェック&セレクト部 14 パリティチェックタイミング生成部 15 データセレクト部 16 データパリティチェック部 17 セレクタ 18 パリティチェッククロック 19 遅延量測定部 20 遅延量補正部 21 セレクトデータ 22 セレクト信号

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】データ受信ユニットの受信部に複数のデー
    タ送信ユニットと同数のチェック&セレクト部を有し、 前記各チェック&セレクト部は、 受信クロックおよびフレーム同期信号から生成した受信
    クロックの半クロックずつ位相のずれた数種類のパリテ
    ィチェッククロックにより受信シリアルデータをサンプ
    リングし、その各々のサンプリングデータのパリティチ
    ェックを行う手段と、 データ送信ユニットから送信されたあらかじめ任意に設
    定された回数の送信データに基づき、送信データ数と同
    じ回数だけ実施された前記パリティチェックの結果を集
    計し、最もパリティチェックN.G.の少ないパリティ
    チェッククロックによりサンプリングされた受信シリア
    ルデータを選択するセレクト信号を生成し、このセレク
    ト信号により受信シリアルデータを選択する手段とを有
    前記データ受信ユニットの受信部は、 データ送信ユニッ
    トと同数の前記セレクト信号の中から最も遅延の大きい
    ものを選択し、そのセレクト信号に同期するように他の
    受信シリアルデータを遅延させる手段をさらに有するこ
    とを特徴とするシリアルデータ伝送方式。
  2. 【請求項2】クロック発生ユニットから送信される基準
    クロックおよびフレーム同期信号により、複数のデータ
    送信ユニットがパリティビットつきのシリアルデータを
    送信し、データ受信ユニットにおいて、前記クロック発
    生ユニットから送信される基準クロックおよびフレーム
    同期信号を用いて、前記複数のデータ送信ユニットから
    送信されるシリアルデータを受信するシリアル伝送方式
    において、前記クロック発生ユニットから受信した基準クロックお
    よびフレーム同期信号から、受信クロックの半クロック
    ずつ位相のずれた複数種類のパリティチェッククロック
    を生成するパリティチェックタイミング生成部と、 前記パリティチェッククロックにより受信シリアルデー
    タをサンプリングし、その各々のサンプリングデータの
    パリティチェックを行う複数のデータパリティ チェック
    部と、 前記データ送信ユニットから送信されたあらかじめ任意
    に設定された回数の送信データに基づき、送信データ数
    と同じ回数だけ実施された前記パリティチェックの結果
    を集計し最もパリティチェックN.G.の少ないデータ
    パリティチェック部を選択するセレクト信号を生成する
    データセレクト生成部と、 前記セレクト信号により、前記データパリティチェック
    部でパリティチェッククロックによりサンプリングされ
    たシリアルデータを選択し、セレクトデータとして出力
    するセレクタと、 を有するチェック&セレクト部を、前記データ送信ユニ
    ットの個数と同じ個数だけ備え、 前記データ送信ユニットの個数と同数の前記セレクト信
    号の中から最も遅延の大きいセレクト信号を選択する遅
    延量測定部と、 選択された前記セレクト信号により、複数の前記セレク
    トデータに補正遅延量を加え、位相同期させる遅延測定
    部と、 を備えることを特徴とするシリアルデータ伝送方式。
  3. 【請求項3】クロック発生ユニットから送信される基準
    クロックおよびフレーム同期信号により、複数のデータ
    送信ユニットがパリティビットつきのシリアルデータを
    送信し、データ受信ユニットにおいて、前記クロック発
    生ユニットから送信される基準クロックおよびフレーム
    同期信号を用いて、前記複数のデータ送信ユニットから
    送信されるシリアルデータを受信するシリアル伝送方式
    におけるシリアル伝送方法であって、 各データ送信ユニットから受信した各受信シリアルデー
    タについて、前記基準クロックおよびフレーム同期信号
    から生成した、クロックの半クロックずつ位相のずれた
    数種類のパリティチェッククロックにより受信シリアル
    データをサンプリングし、その各々のサンプリングデー
    タのパリティチェックを行うステップと、 前記複数のデータ送信ユニットから送信されたあらかじ
    め任意に設定された回数の送信データに基づき、送信デ
    ータ数と同じ回数だけ実施された前記パリティ チェック
    の結果を集計し、最もパリティチェックN.G.の少な
    いパリティチェッククロックによりサンプリングされた
    受信シリアルデータを選択するセレクト信号を生成し、
    前記セレクト信号により受信シリアルデータを選択する
    ステップと、 前記各ステップによって得られた、データ送信ユニット
    と同数のセレクト信号について、前記データ送信ユニッ
    トの個数と同数の前記セレクト信号の中から最も遅延の
    大きいものを選択し、そのセレクト信号に同期するよう
    に他の受信シリアルデータを遅延させるステップと、 を含むことを特徴とするシリアルデータ伝送方法。
JP9129060A 1997-05-20 1997-05-20 シリアルデータ伝送方法および方式 Expired - Fee Related JP3012554B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9129060A JP3012554B2 (ja) 1997-05-20 1997-05-20 シリアルデータ伝送方法および方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9129060A JP3012554B2 (ja) 1997-05-20 1997-05-20 シリアルデータ伝送方法および方式

Publications (2)

Publication Number Publication Date
JPH10322323A JPH10322323A (ja) 1998-12-04
JP3012554B2 true JP3012554B2 (ja) 2000-02-21

Family

ID=15000102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9129060A Expired - Fee Related JP3012554B2 (ja) 1997-05-20 1997-05-20 シリアルデータ伝送方法および方式

Country Status (1)

Country Link
JP (1) JP3012554B2 (ja)

Also Published As

Publication number Publication date
JPH10322323A (ja) 1998-12-04

Similar Documents

Publication Publication Date Title
CN1747376B (zh) 同步装置和半导体装置
US20040158420A1 (en) Circuit, apparatus and method for capturing a representation of a waveform from a clock-data recovery (CDR) unit
JPH07105766B2 (ja) 通信用の複数の低帯域幅チャネルを通信用の単一の高帯域幅チャネルに変換するための装置及び方法
GB2079107A (en) Data multiplexing circuit
WO2005062815A2 (en) Device with improved serial communication
JPS6340080B2 (ja)
US7194057B2 (en) System and method of oversampling high speed clock/data recovery
JP3012554B2 (ja) シリアルデータ伝送方法および方式
EP0880248A1 (en) Circuit for detecting synchronizing signal in frame synchronization data transmission
US20090180580A1 (en) Signal transmission system
JP2887963B2 (ja) ディジタル無線伝送システム
US7388880B2 (en) Data transmission method, transmission circuit, and communication device
JP2866563B2 (ja) 光加入者伝送システムの終端処理回路
JPH0440126A (ja) データ伝送装置
JP2751672B2 (ja) ディジタル無線伝送システム
JP2021111886A (ja) 有線通信システム
JPH07322344A (ja) デジタルコードレスシステムの位相同期方式
JP2730519B2 (ja) スタッフ同期回路
JP3430589B2 (ja) 通信方法及び通信装置
JPH06125356A (ja) 同期回路
JP3354617B2 (ja) デジタル構内交換機
JP4326124B2 (ja) 多重化装置
JP3146263B2 (ja) フレーム同期方式
JPH08307404A (ja) フレーム同期方法及びフレーム同期装置
JPS596647A (ja) シリアルデ−タ伝送同期方式

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees