JP3354617B2 - デジタル構内交換機 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、別々のキャビネットに
分散配置された二つのタイムスイッチ・モジュールをケ
ーブル接続して成るデジタル構内交換機に関し、特に、
タイムスイッチ・モジュール間で交換される信号の接続
ケーブルによる伝送遅延を補償するように構成したもの
である。

【０００２】

【従来の技術】従来のデジタル構内交換機は、図４に示
すように、キャビネット１に装着された内外線の時分割
交換機能を有する第１のタイムスイッチ・モジュール１
と、キャビネット２に装着された内外線の時分割交換機
能を有する第２のタイムスイッチ・モジュール２とをケ
ーブルで接続し、双方のタイムスイッチ・モジュール間
において時分割データを交換することにより、デジタル
構内交換機全体として時分割交換動作が行なえるように
構成されている。

【０００３】タイムスイッチ・モジュール１から出力さ
れたＰＣＭデータは、ドライバー３およびレシーバ５に
接続されたハイウエイによってタイムスイッチ・モジュ
ール２に送信され、タイムスイッチ・モジュール２から
出力されたＰＣＭデータは、ドライバー６およびレシー
バ４に接続されたハイウエイによってタイムスイッチ・
モジュール１に送信される。

【０００４】また、キャビネット１には、各タイムスイ
ッチ・モジュール１、２におけるＰＣＭデータの入出力
のタイミングを設定する動作クロックとハイウエイ上の
チャンネル番号を確定するフレーム・パルス信号とを出
力するクロック・ジェネレータ７が配置され、出力され
た動作クロックおよびフレーム・パルス信号は、第１の
タイムスイッチ・モジュール１に供給されると共に、動
作クロックについては、ドライバー８およびレシーバ10
を介して、また、フレーム・パルス信号については、ド
ライバー９およびレシーバ11を介して、第２のタイムス
イッチ・モジュール２に供給される。

【０００５】図５には、このデジタル構内交換機のタイ
ムスイッチ・モジュール間の接続におけるタイミング・
チャートを示している。フレーム・パルス信号（ａ）お
よび動作クロック（ｂ）は、クロック・ジェネレータ７
によって生成された信号であり、出力ＰＣＭデータ
（ｃ）は、第１のタイムスイッチ・モジュール１の出力
ハイウエイ上のデータである。出力ＰＣＭデータ（ｃ）
は、フレーム・パルス信号（ａ）を基準に、チャンネル
０のデータビット０から順次出力され、８ビットで１チ
ャンネルを構成し、チャンネル０からチャンネルｎによ
って１フレームを構成している。

【０００６】また、第１のタイムスイッチ・モジュール
１は、供給された動作クロック（ｂ）の立ち下がり時に
ＰＣＭデータ（ｃ）を出力し、立ち上がり時に、第２の
タイムスイッチ・モジュール２から送信されたＰＣＭデ
ータを入力する。

【０００７】第２のタイムスイッチ・モジュール２も、
同様に、供給されたフレーム・パルス信号を基準とし
て、チャンネル０のデータビット０から順次出力し、ま
た、動作クロックのタイミングに合わせて、立ち下がり
時にＰＣＭデータを出力し、立ち上がり時に、第１のタ
イムスイッチ・モジュール２から送信されたＰＣＭデー
タを入力する。

【０００８】しかし、フレーム・パルス信号および動作
クロックが第２タイムスイッチ・モジュール２側に到達
する時刻は、接続ケーブルによる伝送遅延によって遅れ
が生じ、そのため、第２のタイムスイッチ・モジュール
２からのＰＣＭデータの出力時期は、第１のタイムスイ
ッチ・モジュール１のＰＣＭデータの出力時期（ｃ）か
らずれ、また、第２タイムスイッチ・モジュール２の出
力したＰＣＭデータが第１のタイムスイッチ・モジュー
ル１に到着する時期は、それからさらにずれることにな
る。

【０００９】今、説明の便宜上、接続ケーブルの単位長
さ当たりの伝送遅延時間（Ｄ）が動作クロック（ｂ）の
１／８時間であり、また、キャビネット１とキャビネッ
ト２とを接続するケーブルの長さが、単位長さの２倍で
あるものと仮定する。

【００１０】信号（ｄ）は、このとき、ドライバー９か
ら送出されレシーバ11で受信されて第２のタイムスイッ
チ・モジュール２に入力するフレーム・パルス信号であ
り、信号（ｅ）は、ドライバー８から送出されレシーバ
10で受信されて第２のタイムスイッチ・モジュール２に
入力する動作クロックであり、また、データ（ｆ）は、
ドライバー３から送出されレシーバ５で受信されて第２
のタイムスイッチ・モジュール２に入力される入力ＰＣ
Ｍデータである。第２のタイムスイッチ・モジュール２
は、この入力ＰＣＭデータ（ｆ）を動作クロック（ｅ）
の立ち上がりに合わせて入力する。

【００１１】また、第２のタイムスイッチ・モジュール
２は、動作クロック（ｅ）の立ち下がりに合わせてＰＣ
Ｍデータを出力する。このＰＣＭデータは、ドライバー
６から送出され、レシーバ４で受信されて第１のタイム
スイッチ・モジュール１に入力されるが、ケーブルによ
りＤ×２だけ伝送遅延するため、入力ＰＣＭデータ
（ｇ）の波形で第１のタイムスイッチ・モジュール１に
到達する。第１のタイムスイッチ・モジュール１は、こ
の入力ＰＣＭデータ（ｇ）を動作クロック（ｂ）の立ち
上がりに合わせて入力する。

【００１２】

【発明が解決しようとする課題】しかし、従来のデジタ
ル構内交換機では、第１のタイムスイッチ・モジュール
１が入力ＰＣＭデータ（ｇ）を入力しようとする動作ク
ロック（ｂ）の立ち上がり時点において、図５に示すよ
うに、入力ＰＣＭデータ（ｇ）が変化の途中にある場合
が生じ得る。このときには、セットアップ時間が確保で
きないため、例えば、チャンネル０のデータビット０の
入出力タイミングでは、チャンネル０のデータビット０
を入力することができない可能性がある。

【００１３】こうした事態を避けるために、従来のデジ
タル構内交換機では、動作クロック（ｂ）の立ち上がり
時点において入力ＰＣＭデータ（ｇ）のセットアップ時
間が確保できるように、接続ケーブルの長さについて配
慮しなければならないという欠点がある。

【００１４】本発明は、こうした従来の問題点を解決す
るものであり、タイムスイッチ・モジュール間の接続に
おいて、接続ケーブルによって生じる伝送データの遅延
時間を自動的に補償できるデジタル構内交換機を提供す
ることを目的としている。

【００１５】そこで、本発明では、第１のタイムスイッ
チ・モジュールを備えた第１キャビネットと第２のタイ
ムスイッチ・モジュールを備えた第２キャビネットとの
間でケーブルを通じて相互間で時分割データを交換する
デジタル構内交換機において、第１キャビネットに、フ
レーム・パルス信号と時分割データの入出力時期を規定
するための動作クロックとを供給するクロック供給手段
と、制御手段と、第１のタイムスイッチ・モジュールに
供給するフレーム・パルス信号を制御手段の制御に従っ
てシフトさせるフレーム・パルス・シフト手段と、第２
のタイムスイッチ・モジュールに供給する動作クロック
に対し制御手段の制御に従って遅延時間を付加する動作
クロック遅延手段と、第２のタイムスイッチ・モジュー
ルに送信する時分割データを制御手段の制御に従ってシ
フトさせるデータ・シフト手段と、フレーム・パルス・
シフト手段から出力されたフレーム・パルス信号の位相
と、フレーム・パルス信号を第２のタイムスイッチ・モ
ジュールへ送って第２のタイムスイッチ・モジュールか
ら第１のタイムスイッチ・モジュール側に送り返された
フレーム・パルス信号の位相とを比較する位相差比較手
段とを設け、制御手段は、位相差比較手段の検出結果が
位相の一致を示すようにフレーム・パルス・シフト手
段、動作クロック遅延手段およびデータ・シフト手段に
おけるシフト量または遅延量を制御するように構成して
いる。

【００１６】また、フレーム・パルス・シフト手段は、
フレーム・パルス信号を動作クロックの整数倍だけシフ
トさせ、データ・シフト手段は、第２のタイムスイッチ
・モジュールに送信する時分割データを動作クロックの
整数倍だけシフトさせ、第２のタイムスイッチ・モジュ
ールに供給するフレーム・パルス信号に制御手段の制御
に従って動作クロックの周期より短い遅延時間を付加す
るフレーム・パルス遅延手段と、前記データ・シフト手
段から出力された時分割データに制御手段の制御に従っ
て遅延時間を付加するデータ遅延手段とを設け、制御手
段は、位相差比較手段の検出結果が位相の一致を示すよ
うにフレーム・パルス・シフト手段、フレーム・パルス
遅延手段、動作クロック遅延手段、データ・シフト手段
およびデータ遅延手段におけるシフト量または遅延量を
制御するように構成している。 また、制御手段は、位相
差比較手段の検出結果が位相の一致を示した時には、フ
レーム・パルス信号の第２のタイムスイッチ・モジュー
ルへの入力時期が第１のタイムスイッチ・モジュールへ
の入力時期よりもケーブルの伝送遅延時間分（２Ｄ）だ
け早まるようにフレーム・パルス遅延手段を制御すると
ともに、第１のタイムスイッチ・モジュールへの入力時
期を遅らせるようフレーム・パルス・シフト手段を制御
するように構成している。

【００１７】また、前記フレーム・パルス・シフト手段
およびデータ・シフト手段を、フレーム・パルス信号の
周期を動作クロックの周期で除算した値を段数とするシ
フト・レジスタと、このシフト・レジスタの各段の出力
の１つを選択する選択手段とで構成している。

【００１８】また、前記フレーム・パルス遅延手段、動
作クロック遅延手段およびデータ遅延手段を、ケーブル
の単位長当たりの伝送遅延時間Ｄをｎ倍した値Ｄ・ｎ
（ｎは整数）が動作クロックの周期に最も近いときに、
入力信号にＤ×１、Ｄ×２、‥、Ｄ×ｎの各遅延時間を
付加してｎ個の端子から出力するフレーム・パルス信号
出力遅延手段と、このフレーム・パルス信号出力遅延手
段の複数の端子の１つを選択するフレーム・パルス信号
出力選択手段とで構成している。さらに、第１のタイム
スイッチ・モジュールを備えた第１キャビネットと第２
のタイムスイッチ・モジュールを備えた第２キャビネッ
トとの間でケーブルを通じて相互間で時分割データを交
換するデジタル構内交換機において、第１キャビネット
に、フレーム・パルス信号と時分割データの入出力時期
を規定するための動作クロックとを供給するクロック供
給手段と、第１のタイムスイッチ・モジュールに供給す
るフレーム・パルス信号を動作クロックの整数倍だけシ
フトさせるフレーム・パルス・シフト手段と、第２のタ
イムスイッチ・モジュールに供給するフレーム・パルス
信号に動作クロックの周期より短い遅延時間を付加する
フレーム・パルス遅延手段と、第２のタイムスイッチ・
モジュールに供給する動作クロックに遅延時間を付加す
る動作クロック遅延手段と、第２のタイムスイッチ・モ
ジュールに送信する時分割データを動作クロックの整数
倍だけシフトさせるデータ・シフト手段と、データ・シ
フト手段から出力された時分割データに遅延時間を付加
するデータ遅延手段と、フレーム・パルス・シフト手段
から出力されたフレーム・パルス信号の位相と、フレー
ム・パルス遅延手段から出力されたフレーム・パルス信
号を第２のタイムスイッチ・モジュールへ送って第２の
タイムスイッチ・モジュールから第１のタイムスイッチ
・モジュール側に送り返されたフレーム・パルス信号の
位相とを比較する位相差比較手段と、この位相差比較手
段の検出結果が位相の一致を示すようにフレーム・パル
ス・シフト手段、フレーム・パルス遅延手段、動作クロ
ック遅延手段、データ・シフト手段およびデータ遅延手
段におけるシフト量または遅延量を制御する制御手段と
を設けている。

【００１９】

【作用】そのため、第２のタイムスイッチ・モジュール
へのフレーム・パルス信号の入力時期が、第１のタイム
スイッチ・モジュールへのフレーム・パルス信号の入力
時期よりもケーブルの伝送遅延分だけ早められ、その結
果、第２のタイムスイッチ・モジュールは、第１のタイ
ムスイッチ・モジュールよりも、伝送遅延時間分だけ早
く時分割データを出力する。したがって、第２のタイム
スイッチ・モジュールから出力された時分割データが第
１のタイムスイッチ・モジュールに到達する時期は、第
１のタイムスイッチ・モジュールが時分割データを出力
する時期に一致する。

【００２０】また、第１のタイムスイッチ・モジュール
から出力された時分割データの第２のタイムスイッチ・
モジュールへの到達時期は、データ・シフト手段および
データ遅延手段の調整により、第２のタイムスイッチ・
モジュールが時分割データを出力する時期に一致する。

【００２１】

【実施例】本発明の実施例におけるデジタル構内交換機
では、図１に示す構成によって、第２のタイムスイッチ
・モジュール13から出力されたＰＣＭデータ（ｔ）の第
１のタイムスイッチ・モジュール12への到達時期が、第
１のタイムスイッチ・モジュール12によるＰＣＭデータ
（ｊ）の出力時期と一致するように調整し、また、第１
のタイムスイッチ・モジュール12から出力されたＰＣＭ
データ（ｊ）の第２のタイムスイッチ・モジュール13へ
の到達時期が、第２のタイムスイッチ・モジュール13に
よるＰＣＭデータの出力時期と一致するように調整して
いる。

【００２２】そのために、クロック・ジェネレータ14の
出力するフレーム・パルス信号を、第１のタイムスイッ
チ・モジュール12に対して、動作クロックの整数倍の時
間だけシフトさせて入力すると共に、第２のタイムスイ
ッチ・モジュール13に対するフレーム・パルス信号
（ｎ）の入力時期が、第１のタイムスイッチ・モジュー
ル12へのフレーム・パルス信号（ｈ）の入力時期よりも
伝送遅延時間分だけ早まるように調整している。

【００２３】また、第２のタイムスイッチ・モジュール
13に送信する動作クロック（ｒ）については、フレーム
・パルス信号（ｎ）と同期をとるために、第２のタイム
スイッチ・モジュール12に送信するフレーム・パルス信
号と同じ時間調整を行なっている。

【００２４】また、第１のタイムスイッチ・モジュール
12の出力するＰＣＭデータ（ｊ）に対しては、第１のタ
イムスイッチ・モジュール12に供給するフレーム・パル
ス信号（ｈ）をシフトさせたことによる出力時期の遅れ
を補うため、動作クロックの整数倍シフトさせると共
に、伝送遅延時間を補正する調整を行なって、第２のタ
イムスイッチ・モジュール13に送信している。

【００２５】図１のデジタル構内交換機のキャビネット
１には、これらの調整手段として次のものを備えてい
る。

【００２６】フレーム・パルス信号（ｌ）の第１のタイ
ムスイッチ・モジュール12への送出時期を任意の動作ク
ロック分だけシフトさせる手段として、フレーム・パル
ス信号の周期を動作クロックの周期で除算したときの値
を段数とするシフト・レジスタと、このシフト・レジス
タの各段の出力の１つを選択する選択器とを具備するフ
レーム・パルス・シフト手段29を備えている。

【００２７】このシフト・レジスタは、動作クロック
（ｉ）で動作する。今、フレーム・パルス信号の周波数
を８ｋＨｚ、動作クロックの周波数を２．０４８ＭＨｚ
とすると、シフト・レジスタは２５６段を有し、各段の
出力の内の１つが選択器で選択される。

【００２８】また、フレーム・パルス信号（ｌ）の第２
のタイムスイッチ・モジュール13への送出時期を調整す
る手段として、フレーム・パルス信号（ｌ）に対して、
動作クロックの１周期より短い遅延時間を付加する手段
を備えている。この手段は、接続ケーブルの単位長当た
りの伝送遅延時間をＤとし、Ｄ×ｎ（ｎは整数）が動作
クロック周期に最も近いとしたとき、入力信号にＤ×
１、Ｄ×２、‥、Ｄ×ｎの各遅延時間を付加した出力を
生成して、ｎ個の端子から出力するフレーム・パルス信
号出力遅延手段30と、フレーム・パルス信号出力遅延手
段30の複数の端子による出力の１つを選択するフレーム
・パルス信号出力選択手段31とから構成される。今、接
続ケーブルの単位長当たりの伝送遅延時間（Ｄ）が動作
クロック周期の１／８時間であると仮定すると、フレー
ム・パルス信号出力遅延手段30は、端子１〜８を具備
し、端子１からはフレーム・パルス信号（ｌ）にＤの遅
延時間を付加した信号が、端子２からはフレーム・パル
ス信号（ｌ）にＤ×２の遅延時間を付加した信号が出力
され、フレーム・パルス信号出力選択手段31は、こうし
た端子１〜８の１つを選択して、遅延時間の付加された
フレーム・パルス信号（ｍ）を出力する。

【００２９】また、クロック・ジェネレータ14から出力
された動作クロック（ｉ）の第２タイムスイッチ・モジ
ュール13への送出時期を調整する手段として、動作クロ
ック（ｉ）に対して接続ケーブルの単位長当たりの伝送
遅延時間の１〜８倍の遅延時間を付加した複数のクロッ
ク出力を生成するクロック出力遅延手段27と、クロック
出力遅延手段27の端子１〜８のいずれか１つの出力を選
択するクロック出力選択手段28とを備えている。

【００３０】また、第１のタイムスイッチ・モジュール
１の出力するＰＣＭデータ（ｊ）の送出時期を調整する
手段として、この出力ＰＣＭデータを任意のクロック分
シフトさせるために、動作クロック（ｉ）で動作する２
５６段のシフト・レジスタと、各段の出力からその１つ
を選択する選択器とを具備する１フレーム・データ・シ
フト手段34と、出力ＰＣＭデータに対して接続ケーブル
の単位長当たりの伝送遅延時間の１〜８倍の遅延時間を
付加した複数の出力を生成するハイウエイ出力遅延手段
25と、ハイウエイ出力遅延手段25の端子１〜８のいずれ
か１つの出力を選択するハイウエイ出力選択手段26とを
備えている。

【００３１】また、各調整手段の調整量を制御する手段
として、第１のタイムスイッチ・モジュール12に入力さ
れるフレーム・パルス信号（ｈ）の位相と、キャビネッ
ト２を経由して折り返されたフレーム・パルス信号
（ｏ）の位相とを比較し、両者の位相差を検出して位相
検出信号（ｕ）を出力するフレーム・パルス信号比較手
段32と、フレーム・パルス信号比較手段32が位相差を検
出しているとき、この位相差を解消するように１フレー
ム・データシフト手段34、フレーム・パルス・シフト手
段29、ハイウエイ出力選択手段26、クロック出力選択手
段28およびフレーム・パルス信号出力選択手段31の選択
を制御する制御手段33とを備えている。

【００３２】制御手段33は、まず、フレーム・パルス・
シフト手段29の選択器に１段目の出力を選択させ、ま
た、１フレーム・データ・シフト手段34の選択器に２５
５段目の出力を選択させる。次いで、フレーム・パルス
信号比較手段32の出力する位相検出信号（ｕ）を監視
し、位相差の存在を示す位相検出信号（ｕ）が出力され
た場合には、フレーム・パルス信号出力選択手段31、ク
ロック出力選択手段28およびハイウエイ出力選択手段26
にそれぞれ制御信号（３）、（２）および（１）を出力
して、フレーム・パルス信号出力遅延手段30、クロック
出力遅延手段27およびハイウエイ出力遅延手段25におけ
る各端子１〜８を、付加された遅延時間の小さい方から
順に選択させる。

【００３３】端子８まで至ってもフレーム・パルス信号
比較手段32が位相の不一致を検出しているときは、制御
手段33は、制御信号（４）を送って、フレーム・パルス
・シフト手段29の選択器に２段目の出力を選択させ、ま
た、１フレーム・データ・シフト手段34の選択器に２５
４段目の出力を選択させた後、先と同様に、各出力選択
手段26、28、31による各端子１〜８の選択の変更を行な
わせる。こうした動作をフレーム・パルス信号比較手段
32が位相差の一致を示す位相差検出信号（ｕ）を出力す
るまで順次繰り返す。

【００３４】図２には、実施例のデジタル構内交換機に
おける各信号のタイミング・チャートを示している。こ
の図では、図５の場合と同様に、接続ケーブルの単位長
さ当たりの伝送遅延時間（Ｄ）を動作クロック（ｉ）の
１／８時間とし、接続ケーブルの長さを単位長さの２倍
と仮定している。従って、接続ケーブルの伝送遅延時間
は、動作クロック周期の１／２を超えない長さである。

【００３５】図２の各波形は、制御手段33が、フレーム
・パルス信号比較手段32によって位相差が検出されない
ように、各調整手段を制御した状態における波形であ
る。

【００３６】フレーム・パルス・シフト手段29は、フレ
ーム・パルス信号（ｌ）を１動作クロック分遅延させる
１段目のシフトレジスタの出力を選択し、また、１フレ
ーム・データ・シフト手段34は、これに対応して、２５
５段目のシフトレジスタの出力を選択している。第１の
タイムスイッチ・モジュール12は、フレーム・パルス信
号（ｈ）と動作クロック（ｉ）とによって動作し、出力
ＰＣＭデータ（ｊ）を出力する。この出力ＰＣＭデータ
（ｊ）は、１フレーム・データ・シフト手段34により、
出力ＰＣＭデータ（ｋ）にシフトされる。

【００３７】フレーム・パルス信号出力選択手段31は、
フレーム・パルス信号（ｌ）にキャビネット間の往復伝
送遅延時間Ｄ×４を加えた信号の位相がフレーム・パル
ス信号（ｈ）の位相と一致するように、フレーム・パル
ス信号出力遅延手段30の端子４を選択して、フレーム・
パルス信号（ｍ）を出力する。従って、フレーム・パル
ス信号（ｍ）には、フレーム・パルス信号（ｌ）に対し
て、接続ケーブルの単位長当たりの伝送遅延時間（Ｄ）
の４倍の遅延時間（Ｄ×４）が付加される。このフレー
ム・パルス信号（ｍ）は、さらにドライバー17、レシー
バ24を介してデジタル構内交換機のキャビネット２へ送
信され、フレーム・パルス信号（ｎ）として第２のタイ
ムスイッチ・モジュール13に入力される。フレーム・パ
ルス信号（ｎ）は、フレーム・パルス信号（ｍ）に対し
て、接続ケーブルによるＤ×２の遅延時間を付加した信
号となる。

【００３８】このフレーム・パルス信号（ｎ）は、さら
にドライバー19、レシーバ21を介してデジタル構内交換
機のキャビネット１に送信され、フレーム・パルス信号
（ｏ）としてフレーム・パルス信号比較手段32に入力さ
れる。このフレーム・パルス信号（ｏ）は、フレーム・
パルス信号（ｎ）に対してＤ×２の遅延時間を付加した
信号となる。

【００３９】フレーム・パルス信号比較手段32は、この
フレーム・パルス信号（ｏ）の位相とフレーム・パルス
信号（ｈ）の位相とを比較し、図２のように、位相差が
無い場合には、位相一致状態を示す位相検出信号（ｕ）
を制御手段33に出力する。

【００４０】この位相一致状態では、制御手段33は、ハ
イウエイ出力選択手段26およびクロック出力選択手段28
に対して、フレーム・パルス信号出力選択手段31に対す
る場合と同様に、ハイウエイ出力遅延手段25およびクロ
ック出力遅延手段27の端子４を選択させる。従って、ハ
イウエイ出力選択手段26からは、出力ＰＣＭデータ
（ｋ）に対してＤ×４の遅延時間を付加したＰＣＭデー
タ（ｑ）が出力され、クロック出力選択手段28からは、
動作クロック（ｉ）に対してＤ×４の遅延時間を付加し
た動作クロック（ｐ）が出力される。

【００４１】さらに、これらの信号は、ドライバー15、
16およびレシーバ22、23を介してデジタル構内交換機の
キャビネット２に送出され、入力ＰＣＭデータ（ｓ）お
よび動作クロック（ｒ）として第２のタイムスイッチ・
モジュール13に入力する。これらの入力ＰＣＭデータ
（ｓ）および動作クロック（ｒ）は、ＰＣＭデータ
（ｑ）および動作クロック（ｐ）に対してＤ×２の遅延
時間が付加されている。

【００４２】第２のタイムスイッチ・モジュール13は、
フレーム・パルス信号（ｎ）を基準に出力ハイウエイに
出力ＰＣＭデータを出力する。この出力ＰＣＭデータ
は、ドライバー18およびレシーバ20を介して、入力ＰＣ
Ｍデータ（ｔ）となって第１のタイムスイッチ・モジュ
ール12に入力する。

【００４３】この入力ＰＣＭデータ（ｔ）は、接続ケー
ブルによる伝送遅延によって、フレーム・パルス信号
（ｎ）のタイミングよりＤ×２だけ遅延する。その結
果、入力ＰＣＭデータ（ｔ）のタイミングは、第１のタ
イムスイッチ・モジュール12から出力されるＰＣＭデー
タ（ｊ）のタイミングと同一となり、第１のタイムスイ
ッチ・モジュール12が、動作クロック（ｉ）の立ち上が
りに合わせてＰＣＭデータ（ｔ）を入力する場合に、十
分なセットアップ時間とホールド時間とを有している。

【００４４】また、第２のタイムスイッチ・モジュール
13にＰＣＭデータ（ｓ）が到達する時期は、第２のタイ
ムスイッチ・モジュール13からＰＣＭデータが出力され
る時期と一致しているため、第２のタイムスイッチ・モ
ジュール13が、動作クロック（ｒ）の立ち上がりに合わ
せてＰＣＭデータ（ｓ）を入力する場合にも、何らの支
障が生じない。

【００４５】こうして、第１のタイムスイッチ・モジュ
ール12と第２のタイムスイッチ・モジュール13との間で
は、円滑なデータ交換が可能となる。

【００４６】次に、デジタル構内交換機のキャビネット
１とキャビネット２とを結ぶ接続ケーブルの長さが、単
位長さの６倍である場合について説明する。このときの
接続ケーブルの伝送遅延時間は、動作クロック周期より
は短く、動作クロック周期の１／２よりは長い長さとな
る。このときのタイミング・チャートを図３に示してい
る。

【００４７】図３の各波形は、制御手段33が、フレーム
・パルス信号比較手段32によって位相差が検出されない
ように、各調整手段を制御した状態における波形であ
る。

【００４８】このとき、フレーム・パルス・シフト手段
29では、２段目のシフトレジスタの出力を選択し、ま
た、１フレーム・データ・シフト手段34では、２５４段
目のシフトレジスタの出力を選択している。

【００４９】フレーム・パルス信号出力選択手段31は、
フレーム・パルス信号（ｌ）にキャビネット間の往復伝
送遅延時間Ｄ×１２を加えた信号の位相が、動作クロッ
ク周期の２倍の時間（Ｄ×１６に相当）シフトされたフ
レーム・パルス信号（ｈ）の位相と一致するように、フ
レーム・パルス信号（ｌ）の入力されたフレーム・パル
ス信号出力遅延手段30の端子４を選択して、フレーム・
パルス信号（ｍ）を出力する。そのため、フレーム・パ
ルス信号（ｍ）には、フレーム・パルス信号（ｌ）に対
して、Ｄ×４の遅延時間が付加される。このフレーム・
パルス信号（ｍ）は、接続ケーブルによるＤ×６の遅延
時間が付加されて、フレーム・パルス信号（ｎ）として
第２のタイムスイッチ・モジュール13に入力する。

【００５０】このフレーム・パルス信号（ｎ）は、ま
た、デジタル構内交換機のキャビネット１に返送され、
フレーム・パルス信号（ｎ）にＤ×６の遅延時間が付加
されたフレーム・パルス信号（ｏ）として、フレーム・
パルス信号比較手段32に入力する。

【００５１】フレーム・パルス信号比較手段32は、この
フレーム・パルス信号（ｏ）の位相とフレーム・パルス
信号（ｈ）の位相とを比較し、図３のように、位相差が
無い場合には、位相一致状態を示す位相検出信号（ｕ）
を制御手段33に出力する。

【００５２】この位相一致状態では、制御手段33は、ハ
イウエイ出力選択手段26およびクロック出力選択手段28
に対して、フレーム・パルス信号出力選択手段31に対す
る場合と同様に、ハイウエイ出力遅延手段25およびクロ
ック出力遅延手段27の端子４を選択させる。従って、ハ
イウエイ出力選択手段26からは、出力ＰＣＭデータ
（ｋ）に対してＤ×４の遅延時間を付加したＰＣＭデー
タ（ｑ）が出力され、クロック出力選択手段28からは、
動作クロック（ｉ）に対してＤ×４の遅延時間を付加し
た動作クロック（ｐ）が出力される。

【００５３】これらの信号は、さらにＤ×６の遅延時間
が付加された入力ＰＣＭデータ（ｓ）および動作クロッ
ク（ｒ）として第２のタイムスイッチ・モジュール13に
入力する。

【００５４】第２のタイムスイッチ・モジュール13は、
フレーム・パルス信号（ｎ）を基準にＰＣＭデータを出
力し、この出力ＰＣＭデータは、接続ケーブルによる伝
送遅延によって、フレーム・パルス信号（ｎ）のタイミ
ングよりＤ×６だけ遅延した入力ＰＣＭデータ（ｔ）と
なって第１のタイムスイッチ・モジュール12に入力す
る。

【００５５】その結果、入力ＰＣＭデータ（ｔ）のタイ
ミングは、第１のタイムスイッチ・モジュール12から出
力されるＰＣＭデータ（ｊ）のタイミングと同一とな
り、第１のタイムスイッチ・モジュール12が、動作クロ
ック（ｉ）の立ち上がりに合わせてＰＣＭデータ（ｔ）
を入力する場合に、十分のセットアップ時間とホールド
時間とを有している。

【００５６】また、第２のタイムスイッチ・モジュール
13にＰＣＭデータ（ｓ）が到達する時期は、第２のタイ
ムスイッチ・モジュール13からＰＣＭデータが出力され
る時期と一致しているため、第２のタイムスイッチ・モ
ジュール13が、動作クロック（ｒ）の立ち上がりに合わ
せてＰＣＭデータ（ｓ）を入力する場合にも、何らの支
障が生じない。

【００５７】こうして、第１のタイムスイッチ・モジュ
ール12と第２のタイムスイッチ・モジュール13との間で
は、円滑なデータ交換が可能となる。

【００５８】さらに、接続ケーブルの長さが長くなった
場合は、フレーム・パルス・シフト手段29の選択器で３
段目の出力を選択し、１フレーム・データ・シフト手段
34の選択器で２５３段目の出力を選択する、というよう
に、両シフト手段34、29による選択を変えることによっ
て対応が可能となる。

【００５９】

【発明の効果】以上の実施例の説明から明らかなよう
に、本発明のデジタル構内交換機では、タイムスイッチ
・モジュール間を接続するケーブルによって発生する信
号の伝送遅延が自動的に補償され、タイムスイッチ・モ
ジュール間において、最良のタイミングでＰＣＭデータ
交換が行なわれる。

【図面の簡単な説明】

【図１】本発明のデジタル構内交換機の一実施例におけ
る構成を示すブロック図、

【図２】実施例のデジタル構内交換機におけるデータ交
換のタイミング・チャート、

【図３】前記交換機の伝送遅延時間が異なる場合のタイ
ミング・チャート、

【図４】従来のデジタル構内交換機の構成を示すブロッ
ク図、

【図５】従来のデジタル構内交換機でのデータ交換のタ
イミング・チャートである。

【符号の説明】

１、12 第１のタイムスイッチ・モジュール ２、13 第２のタイムスイッチ・モジュール ３、６、８、９、15〜19 ドライバー ４、５、10、11、20〜24 レシーバ ７、14 クロック・ジェネレータ 25 ハイウエイ出力遅延手段 26 ハイウエイ出力選択手段 27 クロック出力遅延手段 28 クロック出力選択手段 29 フレーム・パルス・シフト手段 30 フレーム・パルス信号出力遅延手段 31 フレーム・パルス信号出力選択手段 32 フレーム・パルス信号比較手段 33 制御手段 34 １フレーム・データ・シフト手段

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 第１のタイムスイッチ・モジュールを備
   えた第１キャビネットと第２のタイムスイッチ・モジュ
   ールを備えた第２キャビネットとの間でケーブルを通じ
   て相互間で時分割データを交換するデジタル構内交換機
   において、 前記第１キャビネットが、 フレーム・パルス信号と前記時分割データの入出力時期
   を規定するための動作クロックとを供給するクロック供
   給手段と、制御手段と 、前記第１のタイムスイッチ・モジュールに供給するフレ
   ーム・パルス信号を前記制御手段の制御に従ってシフト
   させるフレーム・パルス・シフト手段と、 前記第２のタイムスイッチ・モジュールに供給する動作
   クロックに対し前記制御手段の制御に従って遅延時間を
   付加する動作クロック遅延手段と、 前記第２のタイムスイッチ・モジュールに送信する時分
   割データを前記制御手段の制御に従ってシフトさせるデ
   ータ・シフト手段と、 前記フレーム・パルス・シフト手段から出力されたフレ
   ーム・パルス信号の位相と、フレーム・パルス信号を前
   記第２のタイムスイッチ・モジュールへ送って第２のタ
   イムスイッチ・モジュールから第１のタイムスイッチ・
   モジュール側に送り返されたフレーム・パルス信号の位
   相と を比較する位相差比較手段とを有し、 前記制御手段は、前記位相差比較手段の検出結果が位相
   の一致を示すように前記フレーム・パルス・シフト手
   段、動作クロック遅延手段およびデータ・シフト手段に
   おけるシフト量または遅延量を制御する ことを特徴とす
   るデジタル構内交換機。
2. 【請求項２】 前記フレーム・パルス・シフト手段は、
   フレーム・パルス信号を前記動作クロックの整数倍だけ
   シフトさせ、 前記データ・シフト手段は、第２のタイムスイッチ・モ
   ジュールに送信する時分割データを前記動作クロックの
   整数倍だけシフトさせ、 第２のタイムスイッチ・モジュールに供給するフレーム
   ・パルス信号に前記制御手段の制御に従って前記動作ク
   ロックの周期より短い遅延時間を付加するフレ ーム・パ
   ルス遅延手段と、 前記データ・シフト手段から出力された時分割データに
   前記制御手段の制御に従って遅延時間を付加するデータ
   遅延手段とを備え、 前記制御手段は、前記位相差比較手段の検出結果が位相
   の一致を示すように前記フレーム・パルス・シフト手
   段、フレーム・パルス遅延手段、動作クロック遅延手
   段、データ・シフト手段およびデータ遅延手段における
   シフト量または遅延量を制御することを特徴とする請求
   項１に記載 のデジタル構内交換機。
3. 【請求項３】 前記制御手段は、前記位相差比較手段の
   検出結果が位相の一致を示した時には、前記フレーム・
   パルス信号の前記第２のタイムスイッチ・モジュールへ
   の入力時期が前記第１のタイムスイッチ・モジュールへ
   の入力時期よりも前記ケーブルの伝送遅延時間分（２
   Ｄ）だけ早まるように前記フレーム・パルス遅延手段を
   制御するとともに、第１のタイムスイッチ・モジュール
   への入力時期を遅らせるよう前記フレーム・パルス・シ
   フト手段を制御することを特徴とする請求項１に記載の
   デジタル構内交換機。
4. 【請求項４】 前記フレーム・パルス・シフト手段およ
   びデータ・シフト手段が、前記フレーム・パルス信号の
   周期を前記動作クロックの周期で除算したときの値を段
   数とするシフト・レジスタと、該シフト・レジスタの各
   段の出力の１つを選択する選択手段とを備えることを特
   徴とする請求項１に記載のデジタル構内交換機。
5. 【請求項５】 前記フレーム・パルス遅延手段、動作ク
   ロック遅延手段およびデータ遅延手段が、前記ケーブル
   の単位長当たりの伝送遅延時間Ｄをｎ倍した値Ｄ・ｎ
   （ｎは整数）が前記動作クロックの周期に最も近いとき
   に、入力信号にＤ・１、Ｄ・２、‥、Ｄ・ｎの各遅延時
   間を付加してｎ個の端子から出力するフレーム・パルス
   信号出力遅延手段と、前記フレーム・パルス信号出力遅
   延手段の複数の端子の１つを選択するフレーム・パルス
   信号出力選択手段とを備えることを特徴とする請求項２
   に記載のデジタル構内交換機。
6. 【請求項６】 第１のタイムスイッチ・モジュールを備
   えた第１キャビネットと第２のタイムスイッチ・モジュ
   ールを備えた第２キャビネットとの間でケーブルを通じ
   て相互間で時分割データを交換するデジタル構内交換機
   において、 前記第１キャビネットが、 フレーム・パルス信号と前記時分割データの入出力時期
   を規定するための動作クロックとを供給するクロック供
   給手段と、 第１のタイムスイッチ・モジュールに供給するフレーム
   ・パルス信号を前記動作クロックの整数倍だけシフトさ
   せるフレーム・パルス・シフト手段と、 第２のタイムスイッチ・モジュールに供給するフレーム
   ・パルス信号に前記動作クロックの周期より短い遅延時
   間を付加するフレーム・パルス遅延手段と、 前記第２のタイムスイッチ・モジュールに供給する動作
   クロックに遅延時間を付加する動作クロック遅延手段
   と、 前記第２のタイムスイッチ・モジュールに送信する時分
   割データを前記動作クロックの整数倍だけシフトさせる
   データ・シフト手段と、 前記データ・シフト手段から出力された時分割データに
   遅延時間を付加するデータ遅延手段と、 前記フレーム・パルス・シフト手段から出力されたフレ
   ーム・パルス信号の位相と、前記フレーム・パルス遅延
   手段から出力されたフレーム・パルス信号を前記第２の
   タイムスイッチ・モジュールへ送って第２のタイムスイ
   ッチ・モジュールから第１のタイムスイッチ・モジュー
   ル側に送り返されたフレーム・パルス信号の位相とを比
   較する位相差比較手段と、 前記位相差比較手段の検出結果が位相の一致を示すよう
   に前記フレーム・パルス・シフト手段、フレーム・パル
   ス遅延手段、動作クロック遅延手段、データ・シフト手
   段およびデータ遅延手段におけるシフト量または遅延量
   を制御する制御手段とを有することを特徴とするデジタ
   ル構内交換機 。