KR102421095B1 - 클럭 및 데이터 복원을 이용한 can 통신 장치 및 그 방법 - Google Patents

클럭 및 데이터 복원을 이용한 can 통신 장치 및 그 방법 Download PDF

Info

Publication number
KR102421095B1
KR102421095B1 KR1020200152263A KR20200152263A KR102421095B1 KR 102421095 B1 KR102421095 B1 KR 102421095B1 KR 1020200152263 A KR1020200152263 A KR 1020200152263A KR 20200152263 A KR20200152263 A KR 20200152263A KR 102421095 B1 KR102421095 B1 KR 102421095B1
Authority
KR
South Korea
Prior art keywords
clock signal
data
phase
system clock
signal
Prior art date
Application number
KR1020200152263A
Other languages
English (en)
Other versions
KR20220065581A (ko
Inventor
김동훈
Original Assignee
엘아이지넥스원 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘아이지넥스원 주식회사 filed Critical 엘아이지넥스원 주식회사
Priority to KR1020200152263A priority Critical patent/KR102421095B1/ko
Publication of KR20220065581A publication Critical patent/KR20220065581A/ko
Application granted granted Critical
Publication of KR102421095B1 publication Critical patent/KR102421095B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40058—Isochronous transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

클럭 및 데이터 복원을 이용한 CAN 통신 장치 및 그 방법을 개시한다.
본 발명의 실시예에 따른 CAN 통신 장치는, 외부 장치로부터 입력된 신호를 기반으로 시스템 클럭 신호를 생성하는 시스템 클럭 생성모듈; 획득된 수신 데이터와 상기 시스템 클럭 신호의 위상을 조정하여 일정한 위상을 가지는 수신 조정 데이터 및 시스템 기준 클럭 신호를 출력하는 클럭 데이터 복구 모듈; 및 상기 수신 조정 데이터 및 상기 시스템 기준 클럭 신호를 기반으로 수신 비트 데이터를 추출하여 수신 데이터를 생성하는 수신 패킷 처리모듈을 포함할 수 있다.

Description

클럭 및 데이터 복원을 이용한 CAN 통신 장치 및 그 방법{Method and Apparatus for CAN Communications Using Clock and Data Recovery}
본 발명은 클럭 및 데이터 간의 복원 처리 동작을 이용하여 CAN 통신을 수행하는 장치 및 그 방법에 관한 것이다.
이 부분에 기술된 내용은 단순히 본 발명의 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.
기존 CAN통신의 경우 데이터 수신을 위해 1비트의 데이터를 획득하기 위해 여러 세그먼트들로 구분하여 정해진 샘플 포인트에서 1비트를 수신한다.
도 1에 도시된 바와 같이, 종래의 CAN 통신 시스템에서 데이터 수신 시에는 동기를 맞추기 위해 싱크 세그먼트, 프로파게이션 세그먼트, 위상1 세그먼트, 위상2 세그먼트 등의 비트 단위로 구분하여 데이터를 수신한다.
종래의 CAN 통신 방식의 데이터 입력 동기화 방식은 비트 세그먼트를 구분하고 상태에 따라 세그먼트의 비트를 추가하거나 줄여야 하는 과정을 거쳐야 하며, 종래의 비트 동기화 방식으로 현재 표준 최대 속도인 1 Mbps속도 이상을 구현하는 것은 어렵다.
본 발명은 CAN 수신 데이터와 시스템 클럭신호를 기반으로 시스템 클럭신호에 대한 위상을 조정하여 CAN 기준 클럭신호을 생성하고, CAN 기준 클럭신호를 이용하여 동기를 맞춘CAN 시리얼 데이터를 생성하며, CAN 기준 클럭신호와 CAN 시리얼 데이터를 인식 가능한 패킷 형태의 최종 수신 병렬 데이터로 변경하여 출력하는 클럭 및 데이터 복원을 이용한 CAN 통신 장치 및 그 방법을 제공하는 데 주된 목적이 있다.
본 발명의 일 측면에 의하면, 상기 목적을 달성하기 위한 본 발명의 실시예에 따른 CAN 통신 장치는, 외부 장치로부터 입력된 초기 클럭신호를 기반으로 시스템 클럭신호를 생성하는 시스템 클럭 생성모듈; CAN 수신 데이터와 상기 시스템 클럭신호를 입력 받고, 상기 CAN 수신 데이터와 상기 시스템 클럭신호의 위상을 조정하여 동기(Sync)를 맞춘 CAN 기준 클럭신호와 CAN 시리얼 데이터를 출력하는 클럭 데이터 복구 모듈; 및 상기 CAN 기준 클럭신호와 상기 CAN 시리얼 데이터를 수신 받고, 상기 CAN 기준 클럭신호와 상기 CAN 시리얼 데이터를 인식 가능한 패킷 형태의 최종 수신 병렬 데이터로 변경하여 출력하는 수신 패킷 처리모듈를 포함할 수 있다.
또한, 본 발명의 실시예에 따른 CAN 통신 데이터 수신 방법은, 외부 장치로부터 입력된 초기 클럭신호를 기반으로 시스템 클럭신호를 생성하는 시스템 클럭 생성 단계; CAN 수신 데이터와 상기 시스템 클럭신호를 입력 받고, 상기 CAN 수신 데이터와 상기 시스템 클럭신호의 위상을 조정하여 동기(Sync)를 맞춘 CAN 기준 클럭신호와 CAN 시리얼 데이터를 출력하는 클럭 데이터 복구 단계; 및 상기 CAN 기준 클럭신호와 상기 CAN 시리얼 데이터를 수신 받고, 상기 CAN 기준 클럭신호와 상기 CAN 시리얼 데이터를 인식 가능한 패킷 형태의 최종 수신 병렬 데이터로 변경하여 출력하는 수신 패킷 처리 단계를 포함할 수 있다.
이상에서 설명한 바와 같이, 본 발명은 장치들의 오실레이터의 위상을 데이터와 일치 시킴으로써 비트 세그먼트와 상관없이 어느 시점에서든 항상 일정한 비트 데이터의 추출이 가능한 효과가 있다.
또한, 본 발명은 해당 클럭 데이터 복구 방식을 CAN 통신에 적용함으로써 현재 표준 최대 속도인 1Mbps 이상의 전송 속도에서도 안정적으로 데이터 취득이 가능한 효과가 있다.
도 1은 종래의 CAN 통신 장치의 동기화 방식을 설명하기 위한 도면이다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 CAN 통신 장치 및 그 동작 결과를 설명하기 위한 도면이다.
도 3은 본 발명의 실시예에 따른 CAN 통신 장치의 클럭 데이터 복구 모듈을 개략적으로 나타낸 도면이다.
도 4a 및 도 4b는 본 발명의 실시예에 따른 클럭 데이터 복구 모듈의 구간 별 신호의 위상을 나타낸 도면이다.
도 5는 본 발명의 실시예에 따른 클럭 데이터 복구 모듈의 위상 조정부를 나타낸 도면이다.
도 6는 본 발명의 실시예에 따른 CAN 통신 장치의 수신 패킷 처리모듈을 개략적으로 나타낸 도면이다.
도 7 및 도 8은 본 발명의 실시예에 따른 CAN 통신 장치의 CAN 통신 데이터 수신 방법을 설명하기 위한 순서도이다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. 또한, 이하에서 본 발명의 바람직한 실시예를 설명할 것이나, 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고 당업자에 의해 변형되어 다양하게 실시될 수 있음은 물론이다. 이하에서는 도면들을 참조하여 본 발명에서 제안하는 클럭 및 데이터 복원을 이용한 CAN 통신 장치 및 그 방법에 대해 자세하게 설명하기로 한다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 CAN 통신 장치 및 그 동작 결과를 설명하기 위한 도면이다.
도 2a를 참고하면, 본 실시예에 따른 CAN 통신 장치(200)는 시스템 클럭 생성모듈(210), 클럭 데이터 복구 모듈(220) 및 수신 패킷 처리모듈(230)을 포함한다. 도 1의 CAN 통신 장치(200)는 일 실시예에 따른 것으로서, 도 1에 도시된 모든 블록이 필수 구성요소는 아니며, 다른 실시예에서 CAN 통신 장치(200)에 포함된 일부 블록이 추가, 변경 또는 삭제될 수 있다. 한편, CAN 통신 장치(200)는 컴퓨팅 디바이스로 구현될 수 있고, CAN 통신 장치(200)에 포함된 각 구성요소들은 각각 별도의 소프트웨어 프로그램으로 구현되거나, 소프트웨어가 결합된 별도의 하드웨어 장치로 구현될 수 있다.
시스템 클럭 생성모듈(210)는 외부 장치로부터 입력된 초기 클럭신호를 기반으로 시스템 클럭신호(CAN_System_clock)를 생성한다. 여기서 외부 장치는 오실레이터일 수 있으나 반드시 이에 한정되는 것은 아니다.
시스템 클럭 생성모듈(210)는 칩 내부의 PLL(Phase Locked Loop)을 이용하여 초기 클럭신호를 안정화하여 시스템 클럭 신호를 생성할 수 있다.
클럭 데이터 복구 모듈(220)는 시리얼 형태로 입력된 CAN 수신 데이터(CAN_Rx_DATA)와 시스템 클럭신호(CAN_System_clock)를 입력 받아 클럭의 동기(Sync)를 맞추고, 클럭의 동기가 맞춰진 CAN 기준 클럭신호(CDR_CAN_REF_CLOCK)와 CAN 시리얼 데이터(CDR_CAN_serial_data)를 출력한다.
수신 패킷 처리모듈(230)는 동기를 맞춘 CAN 기준 클럭신호와 CAN 시리얼 데이터를 수신 받고, CAN 기준 클럭신호와 CAN 시리얼 데이터를 인식 가능한 패킷 형태의 최종 수신 병렬 데이터로 변경하여 출력한다.
수신 패킷 처리모듈(230)는 CAN 시리얼 데이터를 ID, DATA, DCL, IDE 등과 같은 카테고리 각각에 대한 패킷 형태의 최종 수신 병렬 데이터로 변경한다. 예를 들어, 최종 수신 병렬 데이터는 CAN_PACKET_ID, CAN_PACKET_DATA, CAN_PACKET_DLC, CAN_PACKET_IDE 등을 포함할 수 있다.
도 2b의 (a)는 클럭 데이터 복구 모듈(220)의 입력 전의 CAN 수신 데이터(CAN_Rx_DATA)와 시스템 클럭신호(CAN_System_clock)를 나타내며, 도 2b의 (b)는 클럭 데이터 복구 모듈(220)에서 출력된 CAN 기준 클럭신호(CDR_CAN_REF_CLOCK)와 CAN 시리얼 데이터(CDR_CAN_serial_data)를 나타낸다.
본 실시예에 따른 CAN 통신 장치(200)는 클럭 데이터 복구 모듈(220)를 통해 클럭 신호와 데이터 간의 동기를 ??춘 후 데이터를 수신하기 위한 동작 처리를 수행함에 따라 위상 동기화 과정을 최소화할 수 있다.
도 3은 본 발명의 실시예에 따른 CAN 통신 장치의 클럭 데이터 복구 모듈을 개략적으로 나타낸 도면이다.
본 실시예에 따른 클럭 데이터 복구 모듈(220)은 위상 검출부(222), 위상 조정부(224), 클럭 생성부(226) 및 데이터 출력부(228)를 포함한다. 도 3의 클럭 데이터 복구 모듈(220)은 일 실시예에 따른 것으로서, 도 3에 도시된 모든 블록이 필수 구성요소는 아니며, 다른 실시예에서 클럭 데이터 복구 모듈(220)에 포함된 일부 블록이 추가, 변경 또는 삭제될 수 있다.
클럭 데이터 복구 모듈(220)는 시리얼 형태로 입력된 CAN 수신 데이터와 시스템 클럭신호를 입력 받아 클럭의 동기를 맞추고, 클럭의 동기가 맞춰진 CAN 기준 클럭신호와 CAN 시리얼 데이터를 출력한다.
위상 검출부(222)는 시스템 클럭신호를 기준으로 CAN 수신 데이터의 위상을 검출하는 동작을 수행한다.
구체적으로, 위상 검출부(222)는 시스템 클럭신호를 기준으로 CAN 수신 데이터의 상승 에지가 앞서 입력되는지 늦게 입력되는지 여부를 확인하고, 확인 결과에 따라 시스템 클럭신호의 위상이 빠른지 느린지 판단한다.
위상 검출부(222)는 뱅뱅 위상 검출기(bang bang phase detector)로 구현되는 것이 바람직하나 반드시 이에 한정되는 것은 아니다.
위상 조정부(224)는 시스템 클럭신호의 위상이 빠른 것으로 판단된 경우, 클럭의 위상을 느리게 조정하기 위한 제1 에지신호를 발생한다.
한편, 시스템 클럭신호의 위상이 느린 것으로 판단된 경우, 클럭의 위상을 빠르게 조정하기 위한 제2 에지신호를 발생한다.
위상 조정부(224)는 phase up/down machine으로 구현되는 것이 바람직하나 반드시 이에 한정되는 것은 아니다.
클럭 생성부(226)는 위상 조정부(224)로부터 제1 에지신호 또는 제2 에지신호를 수신하고, 수신된 제1 에지신호 또는 제2 에지신호에 근거하여 시스템 클럭신호의 위상을 조정하여 CAN 기준 클럭신호를 출력한다.
클럭 생성부(226)는 제1 에지신호가 수신된 경우, 시스템 클럭신호의 위상을 느리게 조정하여 CAN 기준 클럭신호를 출력한다.
한편, 클럭 생성부(226)는 제2 에지신호가 수신된 경우, 시스템 클럭신호의 위상을 빠르게 조정하여 CAN 기준 클럭신호를 출력한다.
클럭 생성부(226)는 생성된 CAN 기준 클럭신호를 데이터 출력부(228) 및 수신 패킷 처리모듈(230) 각각으로 출력한다.
클럭 생성부(226)는 MMCM clock generator로 구현되는 것이 바람직하나 반드시 이에 한정되는 것은 아니다.
데이터 출력부(228)는 CAN 기준 클럭신호과 CAN 수신 데이터의 위상을 일치시켜 CAN 시리얼 데이터를 출력하는 동작을 수행한다.
데이터 출력부(228)는 조정된 CAN 기준 클럭신호를 기준으로 CAN 수신 데이터의 위상을 조정하여 CAN 기준 클럭신호과 CAN 수신 데이터의 위상을 일치시킬 수 있다.
데이터 출력부(228)는 CAN 기준 클럭신호와 CAN 수신 데이터를 플립플롭(F/F)을 통과시켜 CAN 기준 클럭신호와 항상 위상이 일치하는 CAN 시리얼 데이터를 출력한다.
도 4a 및 도 4b는 본 발명의 실시예에 따른 클럭 데이터 복구 모듈의 구간 별 신호의 위상을 나타낸 도면이다.
도 4a를 참고하면, 시스템 클럭 생성모듈(210)은 외부 장치로부터 입력된 초기 클럭신호를 칩 내부의 PLL을 통과시켜 칩 내부의 안정적인 시스템 클럭신호를 생성한다. PLL이 안정적(PLL locked)인지 판단 후 클럭 데이터 복구 모듈(220)의 동작이 시작된다.
클럭 데이터 복구 모듈(220)의 위상 검출부(222)는 시스템 클럭 생성모듈(210)에서 입력된 시스템 클럭신호와 시리얼 형태로 입력된 CAN 수신 데이터를 입력 받아 위상이 빠른지 느린지 여부를 판단한다.
클럭 데이터 복구 모듈(220)의 위상 조정부(224)는 위상의 상태를 입력받고 위상의 상태에 따라 위상을 빠르게 할지 느리게할지 고정시킬지를 판단하여 판단된 신호로부터 psincdec 신호를 1로 하거나 0으로 하여 빠르게 할지 느리게 할지 선택하고 위상이 일치했을 경우에는 psen 신호를 0으로 하여 psincdec신호를 disable 한다.
클럭 데이터 복구 모듈(220)의 클럭 생성부(226)는 psincdec 신호와 psen 신호를 입력 받고, 클럭의 위상을 조정하여 조정된 클럭과 수신된 CAN 수신 데이터를 플립플롭(F/F)에 통과시켜 항상 위상이 일치하는 CAN 기준 클럭신호와 CAN 시리얼 데이터를 생성한다.
도 4b의 (a)는 도 4a의 구간 1에 해당하는 신호 동작을 나타내고, 도 4b의 (b)는 도 4a의 구간 2에 해당하는 신호 동작을 나타낸다.
도 4b의 (a)는 시스템 클럭신호의 위상이 CAN 수신 데이터보다 빠른 경우에 대한 구간 1의 신호 동작을 나타낸다.
도 4b의 (b)는 에지신호에 근거하여 시스템 클럭신호의 위상을 조정한 CAN 기준 클럭신호와 CAN 수신 데이터의 위상을 일치시킨 구간 2의 신호 동작을 나타낸다.
도 5는 본 발명의 실시예에 따른 클럭 데이터 복구 모듈의 위상 조정부를 나타낸 도면이다.
위상 조정부(224)는 시스템 클럭신호의 위상이 빠른 것으로 판단된 경우, 클럭의 위상을 느리게 조정하기 위한 제1 에지신호를 발생한다. 여기서, 제1 에지신호는 psincdec 신호를 0 설정하는 신호를 의미한다.
한편, 시스템 클럭신호의 위상이 느린 것으로 판단된 경우, 클럭의 위상을 빠르게 조정하기 위한 제2 에지신호를 발생한다. 여기서, 제1 에지신호는 psincdec 신호를 1설정하는 신호를 의미한다.
위상 조정부(224)는 phase up/down machine으로 구현되는 것이 바람직하나 반드시 이에 한정되는 것은 아니다.
도 6는 본 발명의 실시예에 따른 CAN 통신 장치의 수신 패킷 처리모듈을 개략적으로 나타낸 도면이다.
수신 패킷 처리모듈(230)는 동기를 맞춘 CAN 기준 클럭신호와 CAN 시리얼 데이터를 수신 받고, CAN 기준 클럭신호와 CAN 시리얼 데이터를 인식 가능한 패킷 형태의 최종 수신 병렬 데이터로 변경하여 출력한다.
클럭 분주모듈(232)는 클럭 데이터 복구 모듈(220)로부터 CAN 기준 클럭신호를 입력 받고, 기 설정된 조건에 따라 CAN 기준 클럭신호를 분주 처리하는 동작을 수행한다. 여기서, 기 설정된 조건은 CAN 프로토콜의 규격, CAN 통신 속도 등일 수 있다. 예를 들어, CAN 통신 속도가 1 Mbps 인 것으로 가정하면, 클럭 분주모듈(232)은 CAN 기준 클럭신호를 16 M로 분주할 수 있다. 클럭 분주모듈(232)은 CAN 시리얼 데이터를 몇 의 클럭을 기준으로 판단할 것인지 여부를 설정하기 위하여 CAN 기준 클럭신호를 분주 처리한 분주 클럭신호를 출력한다.
수신 패킷 처리모듈(230)는 블록 234를 통해 분주 클럭신호와 CAN 시리얼 데이터를 매칭시켜 특정 구간을 하나의 비트 데이터로 판단하여 저장하며, 기 설정된 개수의 비트 데이터가 저장되면 바이트 단위의 최종 수신 병렬 데이터로 변경하여 출력한다.
수신 패킷 처리모듈(230)는 분주 클럭신호와 CAN 시리얼 데이터의 50 % 구간을 하나의 비트데이터로 판단하여 SIPO버퍼(238)에 입력할 수 있다. 예를 들어, CAN 통신 속도가 1 Mbps일 경우 16 M로 분주시 하나의 비트데이터는 16 번의 클럭을 거치며, 8 번째의 클럭에서 해당 비트의 값을 결정할 수 있다.
수신 패킷 처리모듈(230)는 기 설정된 개수의 비트 데이터가 저장되면 비트데이터를 바이트 단위의 최종 수신 병렬 데이터로 변경하여 출력한다. 예를 들어, 최종 수신 병렬 데이터는 CAN_PACKET_ID, CAN_PACKET_DATA, CAN_PACKET_DLC, CAN_PACKET_IDE 등을 포함할 수 있다.
도 7 및 도 8은 본 발명의 실시예에 따른 CAN 통신 장치의 CAN 통신 데이터 수신 방법을 설명하기 위한 순서도이다.
도 7을 참고하면, CAN 통신 장치(200)는 외부 장치로부터 초기 클럭신호를 수신하고(S710), 초기 클럭신호를 기반으로 시스템 클럭신호를 생성한다(S720).
CAN 통신 장치(200)는 시리얼 형태로 입력된 CAN 수신 데이터를 수신하고(S730), CAN 수신 데이터와 시스템 클럭신호를 입력 받아 클럭의 동기(Sync)를 맞추고, 클럭의 동기가 맞춰진 CAN 기준 클럭신호와 CAN 시리얼 데이터를 출력한다(S740).
CAN 통신 장치(200)는 동기를 맞춘 CAN 기준 클럭신호와 CAN 시리얼 데이터를 인식 가능한 패킷 형태의 최종 수신 병렬 데이터로 변경하여 출력한다(S750).
도 8은 도 7의 단계 S740을 구체화한 단계를 나타낸다.
CAN 통신 장치(200)는 시스템 클럭신호를 기준으로 CAN 수신 데이터의 상승 에지의 위상을 확인한다(S810). CAN 통신 장치(200)는 확인 결과에 따라 시스템 클럭신호의 위상이 빠른지 느린지 판단한다.
CAN 통신 장치(200)는 위상 확인 결과에 따라 에지 신호를 발생한다(S820).
CAN 통신 장치(200)는 시스템 클럭신호의 위상이 빠른 것으로 판단된 경우 클럭의 위상을 느리게 조정하기 위한 제1 에지신호를 발생하고, 시스템 클럭신호의 위상이 느린 것으로 판단된 경우 클럭의 위상을 빠르게 조정하기 위한 제2 에지신호를 발생한다.
CAN 통신 장치(200)는 에지 신호를 이용하여 시스템 클럭신호를 조정하여 CAN 기준 클럭신호를 출력한다(S830).
CAN 통신 장치(200)는 제1 에지신호 또는 제2 에지신호를 수신하고, 수신된 제1 에지신호 또는 제2 에지신호에 근거하여 시스템 클럭신호의 위상을 조정하여 CAN 기준 클럭신호를 출력한다.
CAN 통신 장치(200)는 제1 에지신호가 수신된 경우, 시스템 클럭신호의 위상을 느리게 조정하여 CAN 기준 클럭신호를 출력한다. 한편, CAN 통신 장치(200)는 제2 에지신호가 수신된 경우, 시스템 클럭신호의 위상을 빠르게 조정하여 CAN 기준 클럭신호를 출력한다.
CAN 통신 장치(200)는 조정된 CAN 기준 클럭신호를 CAN 수신 데이터에 적용하여 CAN 시리얼 데이터를 출력한다(S840).
CAN 통신 장치(200)는 조정된 CAN 기준 클럭신호와 CAN 수신 데이터를 플립플롭(F/F)을 통과시켜 CAN 기준 클럭신호와 항상 위상이 일치하는 CAN 시리얼 데이터를 출력한다.
도 7 및 도 8에서는 각 단계를 순차적으로 실행하는 것으로 기재하고 있으나, 반드시 이에 한정되는 것은 아니다. 다시 말해, 도 7 및 도 8에 기재된 단계를 변경하여 실행하거나 하나 이상의 단계를 병렬적으로 실행하는 것으로 적용 가능할 것이므로, 도 7 및 도 8은 시계열적인 순서로 한정되는 것은 아니다.
도 7 및 도 8에 기재된 본 실시예에 따른 CAN 통신 데이터 수신 방법은 애플리케이션(또는 프로그램)으로 구현되고 단말장치(또는 컴퓨터)로 읽을 수 있는 기록매체에 기록될 수 있다. 본 실시예에 따른 CAN 통신 데이터 수신 방법을 구현하기 위한 애플리케이션(또는 프로그램)이 기록되고 단말장치(또는 컴퓨터)가 읽을 수 있는 기록매체는 컴퓨팅 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치 또는 매체를 포함한다.
이상의 설명은 본 발명의 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명의 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명의 실시예들은 본 발명의 실시예의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
200: CAN 통신 장치
210: 시스템 클럭 생성모듈 220: 클럭 데이터 복구 모듈
222: 위상 검출부 224: 위상 조정부
226: 클럭 생성부 228: 데이터 출력부
230: 수신 패킷 처리모듈

Claims (13)

  1. 외부 장치로부터 입력된 초기 클럭신호를 기반으로 시스템 클럭신호를 생성하는 시스템 클럭 생성모듈;
    시리얼 형태로 입력된 CAN 수신 데이터와 상기 시스템 클럭신호를 입력 받고, 시리얼 형태로 입력된 상기 CAN 수신 데이터와 상기 시스템 클럭신호의 위상을 조정하여 동기(Sync)를 맞춘 CAN 기준 클럭신호와 CAN 시리얼 데이터를 출력하는 클럭 데이터 복구 모듈; 및
    상기 CAN 기준 클럭신호와 상기 CAN 시리얼 데이터를 수신 받고, 상기 CAN 기준 클럭신호와 상기 CAN 시리얼 데이터를 인식 가능한 패킷 형태의 최종 수신 병렬 데이터로 변경하여 출력하는 수신 패킷 처리모듈를 포함하되,
    상기 수신 패킷 처리모듈은, 상기 CAN 기준 클럭신호를 기 설정된 조건에 따라 CAN 기준 클럭신호를 분주 처리한 분주 클럭신호를 생성하고, 상기 분주 클럭신호와 상기 CAN 시리얼 데이터를 매칭시키고, 매칭된 중간값 구간을 하나의 비트 데이터로 판단하여 저장하며, 기 설정된 개수의 비트 데이터가 저장되면 바이트 단위의 상기 최종 수신 병렬 데이터로 변경하여 출력하는 것을 특징으로 하는 CAN 통신 장치.
  2. 제1항에 있어서,
    상기 클럭 데이터 복구 모듈은,
    상기 시스템 클럭신호를 기준으로 상기 CAN 수신 데이터의 위상을 검출하고, 상기 시스템 클럭신호의 위상 차이 결과를 판단하는 위상 검출부;
    상기 위상 차이 결과에 근거하여 상기 시스템 클럭신호의 위상을 조정하기 위한 에지(edge) 신호를 발생하는 위상 조정부;
    상기 에지 신호에 근거하여 상기 시스템 클럭신호의 위상을 조정하여 CAN 기준 클럭신호를 출력하는 클럭 생성부; 및
    상기 CAN 기준 클럭신호와 상기 CAN 수신 데이터의 위상을 일치시켜 CAN 시리얼 데이터를 출력하는 데이터 출력부
    를 포함하는 것을 특징으로 하는 CAN 통신 장치.
  3. 제2항에 있어서,
    상기 위상 검출부는,
    상기 시스템 클럭신호를 기준으로 상기 CAN 수신 데이터의 상승 에지가 앞서 입력되는지 늦게 입력되는지 여부를 확인하고, 상기 확인 결과에 따라 상기 시스템 클럭신호의 위상이 빠른지 느린지에 대한 상기 위상 차이 결과를 판단하는 것을 특징으로 하는 CAN 통신 장치.
  4. 제3항에 있어서,
    상기 위상 조정부는,
    상기 시스템 클럭신호의 위상이 빠른 것으로 판단된 경우 클럭의 위상을 느리게 조정하기 위한 제1 에지신호를 발생하고, 상기 시스템 클럭신호의 위상이 느린 것으로 판단된 경우 클럭의 위상을 빠르게 조정하기 위한 제2 에지신호를 발생하는 것을 특징으로 하는 CAN 통신 장치.
  5. 제4항에 있어서,
    상기 클럭 생성부는,
    상기 제1 에지신호가 수신된 경우 상기 시스템 클럭신호의 위상을 느리게 조정하여 상기 CAN 기준 클럭신호를 출력하는 것을 특징으로 하는 CAN 통신 장치.
  6. 제4항에 있어서,
    상기 클럭 생성부는,
    상기 제2 에지신호가 수신된 경우 상기 시스템 클럭신호의 위상을 빠르게 조정하여 상기 CAN 기준 클럭신호를 출력하는 것을 특징으로 하는 CAN 통신 장치.
  7. 제4항에 있어서,
    상기 데이터 출력부는,
    상기 CAN 기준 클럭신호를 기준으로 상기 CAN 수신 데이터의 위상을 조정하여 상기 CAN 기준 클럭신호와 항상 위상이 일치하는 상기 CAN 시리얼 데이터를 출력하는 것을 특징으로 하는 CAN 통신 장치.
  8. 삭제
  9. CAN 통신 장치에서 데이터를 수신하는 방법에 있어서,
    외부 장치로부터 입력된 초기 클럭신호를 기반으로 시스템 클럭신호를 생성하는 시스템 클럭 생성 단계;
    시리얼 형태로 입력된 CAN 수신 데이터와 상기 시스템 클럭신호를 입력 받고, 시리얼 형태로 입력된 상기 CAN 수신 데이터와 상기 시스템 클럭신호의 위상을 조정하여 동기(Sync)를 맞춘 CAN 기준 클럭신호와 CAN 시리얼 데이터를 출력하는 클럭 데이터 복구 단계; 및
    상기 CAN 기준 클럭신호와 상기 CAN 시리얼 데이터를 수신 받고, 상기 CAN 기준 클럭신호와 상기 CAN 시리얼 데이터를 인식 가능한 패킷 형태의 최종 수신 병렬 데이터로 변경하여 출력하는 수신 패킷 처리 단계를 포함하되,
    상기 수신 패킷 처리 단계는, 상기 CAN 기준 클럭신호를 기 설정된 조건에 따라 CAN 기준 클럭신호를 분주 처리한 분주 클럭신호를 생성하고, 상기 분주 클럭신호와 상기 CAN 시리얼 데이터를 매칭시키고, 매칭된 중간값 구간을 하나의 비트 데이터로 판단하여 저장하며, 기 설정된 개수의 비트 데이터가 저장되면 바이트 단위의 상기 최종 수신 병렬 데이터로 변경하여 출력하는 것을 특징으로 하는 CAN 통신 데이터 수신 방법.
  10. 제9항에 있어서,
    상기 클럭 데이터 복구 단계는,
    상기 시스템 클럭신호를 기준으로 상기 CAN 수신 데이터의 위상을 검출하고, 상기 시스템 클럭신호의 위상 차이 결과를 판단하는 위상 검출 단계;
    상기 위상 차이 결과에 근거하여 상기 시스템 클럭신호의 위상을 조정하기 위한 에지(edge) 신호를 발생하는 위상 조정 단계;
    상기 에지 신호에 근거하여 상기 시스템 클럭신호의 위상을 조정하여 CAN 기준 클럭신호를 출력하는 클럭 생성 단계; 및
    상기 CAN 기준 클럭신호와 상기 CAN 수신 데이터의 위상을 일치시켜 CAN 시리얼 데이터를 출력하는 데이터 출력 단계
    를 포함하는 것을 특징으로 하는 CAN 통신 데이터 수신 방법.
  11. 제10항에 있어서,
    상기 위상 검출 단계는,
    상기 시스템 클럭신호를 기준으로 상기 CAN 수신 데이터의 상승 에지가 앞서 입력되는지 늦게 입력되는지 여부를 확인하고, 상기 확인 결과에 따라 상기 시스템 클럭신호의 위상이 빠른지 느린지에 대한 상기 위상 차이 결과를 판단하는 것을 특징으로 하는 CAN 통신 데이터 수신 방법.
  12. 제11항에 있어서,
    상기 위상 조정 단계는,
    상기 시스템 클럭신호의 위상이 빠른 것으로 판단된 경우 클럭의 위상을 느리게 조정하기 위한 제1 에지신호를 발생하고, 상기 시스템 클럭신호의 위상이 느린 것으로 판단된 경우 클럭의 위상을 빠르게 조정하기 위한 제2 에지신호를 발생하는 것을 특징으로 하는 CAN 통신 데이터 수신 방법.
  13. 제12항에 있어서,
    상기 데이터 출력 단계는,
    상기 CAN 기준 클럭신호를 기준으로 상기 CAN 수신 데이터의 위상을 조정하여 상기 CAN 기준 클럭신호와 항상 위상이 일치하는 상기 CAN 시리얼 데이터를 출력하는 것을 특징으로 하는 CAN 통신 데이터 수신 방법.
KR1020200152263A 2020-11-13 2020-11-13 클럭 및 데이터 복원을 이용한 can 통신 장치 및 그 방법 KR102421095B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200152263A KR102421095B1 (ko) 2020-11-13 2020-11-13 클럭 및 데이터 복원을 이용한 can 통신 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200152263A KR102421095B1 (ko) 2020-11-13 2020-11-13 클럭 및 데이터 복원을 이용한 can 통신 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20220065581A KR20220065581A (ko) 2022-05-20
KR102421095B1 true KR102421095B1 (ko) 2022-07-14

Family

ID=81801481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200152263A KR102421095B1 (ko) 2020-11-13 2020-11-13 클럭 및 데이터 복원을 이용한 can 통신 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR102421095B1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714382B1 (ko) * 2005-10-06 2007-05-04 삼성전자주식회사 클럭 및 데이터 복원 장치 및 방법
KR100825718B1 (ko) * 2005-12-08 2008-04-29 한국전자통신연구원 위상 고정 검출 장치
JP2007312300A (ja) * 2006-05-22 2007-11-29 Matsushita Electric Ind Co Ltd データ転送システム及びデータ処理装置
KR20090074412A (ko) * 2008-01-02 2009-07-07 삼성전자주식회사 분주회로 및 이를 이용한 위상 동기 루프
EP2741452A1 (en) * 2012-12-10 2014-06-11 Robert Bosch Gmbh Method for data transmission among ECUs and/or measuring devices
KR20150128647A (ko) * 2013-03-12 2015-11-18 마이크로칩 테크놀로지 인코포레이티드 클럭 복구를 위한 방법 및 장치

Also Published As

Publication number Publication date
KR20220065581A (ko) 2022-05-20

Similar Documents

Publication Publication Date Title
US9306621B2 (en) Transceiver including a high latency communication channel and a low latency communication channel
US6266799B1 (en) Multi-phase data/clock recovery circuitry and methods for implementing same
JP5068758B2 (ja) データ再生回路
TW201815100A (zh) 眼圖測量裝置及其時脈資料恢復系統與方法
US11363333B2 (en) System and method of measuring delay between transmitted audio and video signals
CN110888619B (zh) 数字音频功放同步电路及方法、电子设备
US20210080994A1 (en) Semiconductor integrated circuit, receiver device, and method for controlling semiconductor integrated circuit
US20090190690A1 (en) Communication system
JPWO2006100745A1 (ja) ジッタ抑圧回路
JP2001197049A (ja) クロック再生回路及びこれを用いた光信号受信器
KR102421095B1 (ko) 클럭 및 데이터 복원을 이용한 can 통신 장치 및 그 방법
KR20060059893A (ko) 전송 시스템, 수신 장치, 시험 장치 및 테스트 헤드
US10171092B2 (en) Time clock signal processing system and method thereof
US10425217B2 (en) Information processing apparatus, information processing method, and program
US7436919B2 (en) Methods and apparatus for bit synchronizing data transferred across a multi-pin asynchronous serial interface
US8068177B2 (en) Methods and devices for signal synchronization
CN114826539B (zh) 无参考时钟的时钟数据恢复装置及其方法
US10015005B2 (en) Clock data recovery circuit, electronic device, and clock data recovery method
JP6945198B2 (ja) クロックリカバリシステム
CN110750479A (zh) 基于同步422标准的数据采样方法
CN116599621B (zh) 基于跨板传递并再生恢复时钟方法、设备及装置
JP5942526B2 (ja) 映像データ送信装置、映像データ送信方法及び光通信ネットワークシステム
KR101400931B1 (ko) 고정 데이터율 알고리즘을 이용한 광대역 신호 처리 및 복원 방법 및 그 장치
JP5956284B2 (ja) スタッフ同期制御回路及びスタッフ同期制御方法
JPH11317722A (ja) 受信装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant