KR100825718B1 - 위상 고정 검출 장치 - Google Patents

위상 고정 검출 장치 Download PDF

Info

Publication number
KR100825718B1
KR100825718B1 KR1020060037213A KR20060037213A KR100825718B1 KR 100825718 B1 KR100825718 B1 KR 100825718B1 KR 1020060037213 A KR1020060037213 A KR 1020060037213A KR 20060037213 A KR20060037213 A KR 20060037213A KR 100825718 B1 KR100825718 B1 KR 100825718B1
Authority
KR
South Korea
Prior art keywords
signal
phase
reference signal
delay
delayed
Prior art date
Application number
KR1020060037213A
Other languages
English (en)
Other versions
KR20070061049A (ko
Inventor
정태식
주범순
김정식
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Publication of KR20070061049A publication Critical patent/KR20070061049A/ko
Application granted granted Critical
Publication of KR100825718B1 publication Critical patent/KR100825718B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

위상 고정 검출 장치가 개시된다. 이 장치는 제어 신호에 응답하여, 기준 신호를 지연시켜 지연 기준 신호를 생성하는 가변지연부; 상기 지연 기준 신호와 궤환 신호 간의 위상을 비교하여, 상기 지연 기준 신호가 상기 궤환 신호보다 소정 임계치 이상 위상이 앞선다는 정보 및 상기 궤환 신호가 상기 지연 기준 신호보다 상기 소정 임계치 이상 위상이 앞선다는 정보를 포함하는 상기 제어 신호를 생성하는 제어신호 생성부; 및 상기 제어 신호를 기초로 위상 고정 여부를 검출하는 위상고정여부 검출부를 포함한다. 본 발명에 따르면, 위상 동기 회로의 기준 신호와 궤환 신호를 입력받아 위상 고정 상태를 검출함에 있어서, 상기 두 신호의 위상 오차의 크기에 관계없이 정밀하게 검출할 수 있다.

Description

위상 고정 검출 장치{Phase lock detector}
도 1은 본 발명의 일실시예에 따른 위상 고정 검출 장치의 구성을 나타내는 블록도이다.
도 2는 도 1의 위상비교부의 구체적인 구성을 예시하는 블록도이다.
도 3은 본 발명의 일실시예에 따른 위상비교부의 입출력 신호를 나타내는 타이밍도이다.
도 4는 본 발명의 일실시예에 따른 위상 고정 검출 장치의 각 단의 타이밍을 예시하는 타이밍도이다.
도 5는 도 1의 가변 지연부의 구체적인 구성을 예시하는 블록도이다.
도 6a 내지 6c는, 도 1 내지 도 5에 도시한 본 발명의 일실시예에 따른 위상 고정 검출 장치의 타이밍도이다.
본 발명은 위상 동기 회로에 관한 것으로, 보다 상세하게는 위상 동기 회로의 위상 고정 상태를 검출하기 위한 위상 고정 검출 장치에 관한 것이다.
위상 동기 회로는 외부에서 입력되는 기준 입력 클럭 신호 (이하 R 신호라 칭함.)와 위상 동기 회로의 출력으로부터 피드백되는 피드백 클럭 신호 (이하 V 신호라 칭함.)의 위상을 지속적으로 비교하여 V 신호의 위상이 R 신호의 위상에 일치되도록 동작하는 장치로서 디지털 회로의 타이밍 제어, 주파수 합성, 클럭 복원 등 대부분의 전자 회로 시스템에서 사용되는 핵심 요소이다.
위상 동기 회로는 피드백 회로이기 때문에 동작이 안정화되기 까지는 소정의 시간이 소요되며 그 동안에는 불안정한 클럭 신호가 출력된다. 따라서, 위상 동기 회로를 이용하는 시스템은 위상 동기 회로가 위상 고정 상태에 도달할 때까지 충분한 시간을 기다린 후에 동작을 개시하거나 위상 고정 검출기를 배치하여 위상 고정 상태를 검출함으로써 효율적으로 시스템을 동작시키게 된다.
종래의 위상 고정 검출 장치는 위상 동기 회로의 구성 요소 중 하나인 위상 비교기의 출력을 직접 이용하여 위상 고정 검출 상태를 판단한다. (US Patent 6,714,083 B2, Korea Patent 10-2005-0033896) 이 방식은 위상 동기 회로가 위상 고정 상태에 가까워질수록 위상 비교기의 두 출력 신호인 UP 신호와 DN 신호의 펄스 폭이 점차 좁아지는 특성을 이용하여 두 신호의 펄스 폭이 미리 정해진 값보다 작아질 때를 위상 고정 상태로 판단하게 된다. 그러나 종래의 방식은 다음과 같은 문제점을 가지고 있다.
첫째, 종래의 방식은 UP 신호와 DN 신호를 별도의 리타이밍 과정없이 직접 사용함으로써 이들 신호를 입력받아 동작하는 회로들이 매우 좁은 펄스 폭의 신호에 대해서도 동작 가능해야 하고,
둘째, 종래의 방식은 위상 고정 검출의 정확도를 높이기 위해서는 UP 신호와 DN 신호의 펄스 폭이 매우 좁아지는 경우에만 위상 고정 상태로 인식할 수 있도록 판별 기준을 매우 좁게 설정해야 하는데, 이 경우 위상 동기 회로의 정적 위상 오차로 인해 비록 위상 동기 회로가 위상 고정 상태에 있더라도 이를 위상 고정 상태로 판단하지 못하는 문제가 있으며,
셋째, 종래의 방식은 위상 동기 회로의 내부 신호를 사용해야 하기 때문에 고안정성을 요하는 위상 동기 회로의 동작에 영향을 줄 뿐만 아니라 위상 비교기의 출력을 제공하지 않는 상용 위상 동기 회로에 대해서는 적용하기 어려우며, 이를 극복하기 위해 위상 동기 회로의 외부에 별도의 위상 비교기를 장착하는 경우 R 신호와 V 신호의 위상 오차를 감안해야 하기 때문에 정밀한 위상 고정 검출 기능을 제공하기 어렵다.
또 다른 종래의 기술로서 위상 동기 회로가 위상 고정 상태에 도달하면 R 신호와 V 신호가 일정한 위상 관계를 갖는 특성을 이용하는 방식이 있다. 이 방식은 R 신호의 천이 시점에 V 신호의 논리값을 판별하여 그 값이 미리 정해진 횟수 이상 일정하고, 또한 V 신호의 천이 시점에 R 신호의 논리값을 판별하여 그 값이 미리 정해진 횟수 이상 일정할 때 위상 고정 상태로 판별하도록 한다. 이러한 방식은 위상 동기 회로의 정적 위상 오차에 무관하게 위상 고정 상태를 정밀하게 판단하는 장점이 있으나 다음과 같은 중요한 문제점을 가지고 있다.
첫째, 종래의 방식은 위상 고정 검출 기능의 정확도를 높이기 위해 매우 큰 카운터 회로를 필요로 한다. 예를 들어 20ppm의 오차 범위 내에서 동작하는 고정밀 위상 동기 회로의 경우 최소 16비트 이상의 카운터를 사용해야 위상 고정 상태를 검출할 수 있다.
둘째, 종래의 방식은 위상 동기 회로가 위상 고정 상태에서 벗어났을 때 이를 바로 인식하지 못하는 문제가 있다. 이러한 단점은 위상 검출의 정확도를 높이기 위해 카운터를 크게 하면 할수록 더욱 문제가 된다.
본 발명이 이루고자 하는 기술적 과제는, 위상 동기 회로의 내부 신호를 이용하는 대신 R 신호와 V 신호만을 이용하여, 위상 동기 회로의 동작에 영향을 주지 않으면서, 위상 고정 검출 기능을 제공하고, 위상 동기 회로의 정적 위상 오차의 크기에 무관하게 위상 고정 검출의 정확도를 개선하면서도 위상 동기 회로가 위상 고정 상태에서 벗어나면 이를 즉각 반영할 수 있는 위상 고정 검출 장치를 제공하는 데 있다.
상기의 기술적 과제를 이루기 위한, 본 발명에 의한 위상 고정 검출 장치는 제어 신호에 응답하여, 기준 신호를 지연시켜 지연 기준 신호를 생성하는 가변지연부; 상기 지연 기준 신호와 궤환 신호 간의 위상을 비교하여, 상기 지연 기준 신호가 상기 궤환 신호보다 소정 임계치 이상 위상이 앞선다는 정보 및 상기 궤환 신호가 상기 지연 기준 신호보다 상기 소정 임계치 이상 위상이 앞선다는 정보를 포함하는 상기 제어 신호를 생성하는 제어신호 생성부; 및 상기 제어 신호를 기초로 위상 고정 여부를 검출하는 위상고정여부 검출부를 포함한다.
본 발명은 위상 동기 회로의 위상 고정 상태를 검출하기 위한 위상 고정 검 출 장치에 관한 것으로, 특히 위상 동기 회로의 기준 신호와 궤환 신호만을 이용하여 위상 고정 상태를 검출하고, 기준 신호와 궤환 신호 간의 위상 오차가 크더라도 이를 보정하여 위상 고정 상태를 검출함으로써 위상 오차의 크기에 무관하게 정밀한 위상 고정 검출을 할 수 있는 장치에 관한 것이다.
여기서, 기준 신호는 기준 입력 클럭 신호 및 R 신호를 포괄하는 용어로 본 명세서에서는 사용될 것이며, 궤환 신호는 피드백 클럭 신호 및 V 신호를 포괄하는 용어로 본 명세서에는 사용될 것이다.
한편, 본 발명의 일실시예에서 상승 에지와 하강 에지를 가진 펄스 신호를 이용하는 데, 본 명세서에서는, 편의상, 상승 에지를 중심으로 발명의 실시예를 기술할 것이나, 하강 에지를 이용할 수도 있음은 이 분야에 종사하는 자들에게는 이해가능한 사실이다.
이하, 첨부된 도면들을 참조하여 본 발명에 따른 장치에 대해 상세히 설명한다.
도 1은 본 발명의 일실시예에 따른 위상 고정 검출 장치의 구성을 나타내는 블록도이다.
도 1을 참조하면, 본 실시예에 따른 위상 고정 검출 장치는 가변지연부(10), 제어신호 생성부(12) 및 위상고정여부 검출부(14)를 포함하여 이루어진다.
가변지연부(10)는 제어 신호(UPd', DNd')에 응답하여, 기준 신호(R)를 지연시켜 지연 기준 신호(Rd)를 생성한다.
제어신호 생성부(12)는 지연 기준 신호(Rd)와 궤환 신호(V) 간의 위상을 비 교하여, 지연 기준 신호(Rd)가 궤환 신호(V)보다 소정 임계치 이상 위상이 앞선다는 정보 및 궤환 신호(V)가 지연 기준 신호(Rd)보다 상기 소정 임계치 이상 위상이 앞선다는 정보를 포함하는 상기 제어 신호(UPd', DNd')를 생성한다.
위상고정여부 검출부(14)는 상기 제어 신호(UPd', DNd')를 기초로 위상 고정 여부를 검출하여, 위상이 고정되었다는 위상 고정 검출 신호(LOCK)를 출력한다.
도 1을 참조하면, 본 발명의 일실시예에 따른 제어 신호 생성부(12)는 위상비교부(20), 지연부(32), 제2 상향신호 생성부(34) 및 제2 하향신호 생성부(36)를 포함하여 이루어진다. 이 경우, 상술한 제어신호(UPd', DNd')는 제2 상향 신호(UPd') 및 제2 하향 신호(DNd')를 포함한다.
위상비교부(20)는 지연 기준 신호(Rd)가 궤환 신호(V)보다 앞서는 위상 정보를 포함하는 펄스 폭을 가진 제1 상향 신호(UP) 및 상기 궤환 신호(V)가 지연 기준 신호(Rd)보다 앞서는 위상 정보를 포함하는 펄스 폭을 가진 제1 하향 신호(DN)를 생성한다.
지연부(32)는 제1 상향 신호(UP) 및 제1 하향 신호(DN)를 각각 소정 시간 지연시켜 지연 상향 신호(UPd) 및 지연 하향 신호(DNd)를 생성한다. 특히, 도 1의 실시예에 따르면, 지연부(32)는 제1 상향 신호(UP)를 상기 소정 시간(td) 지연시키는 제1 지연기(30) 및 제1 하향 신호(DN)을 상기 소정 시간 지연시키는 제2 지연기(40)를 포함하여 이루어진다.
제2상향신호 생성부(34)는 궤환 신호(V)의 상승 에지 시점마다, 지연 상향 신호(UPd)의 값을 취하여 제2 상향 신호(UPd')를 생성한다. 또한, 제2하향신호 생성부(36)는 지연 기준 신호(Rd)의 상승 에지 시점마다, 지연 하향 신호(DNd)의 값을 취하여 제2 하향 신호(DNd')를 생성한다. 특히, 도 1의 실시예에 따르면, 제2상향신호 생성부(34) 및 제2하향신호 생성부(36)는 각각 D 플립플롭(50) 및 D 플립플롭(60)으로 구현될 수 있다.
도 1을 참조하면, 본 실시예에 따른 위상고정여부 검출부(14)는 불일치 검출부(72) 및 고정 검출부(74)를 포함하여 이루어진다.
불일치 검출부(72)는 제어 신호(UPd', DNd')로부터 위상 불일치 상태를 검출하며, 고정 검출부(74)는 상기 검출된 위상 불일치 상태의 횟수를 기초로 위상 고정여부를 검출한다.
특히, 본 실시예에 따르면, 불일치 검출부(70)는 NOR 게이트(70)와 같은 논리회로를 이용하여 구현될 수 있다. 즉, 제2 상향 신호(UPd') 및 제2 하향 신호(DNd') 간의 논리 연산을 통하여, 위상 불일치 상태를 나타내는 펄스를 가진 위상 불일치 신호(OOP)를 생성한다. 또한, 본 실시예에 따른 고정 검출부(74)는 지연 기준 신호(Rd)의 상승 에지 시점마다, 업 카운팅 또는 다운 카운팅을 수행하고, 위상 불일치 신호(OOP)를 기초로 검출된 위상 불일치 시점마다 리셋하고, 카운팅 값이 소정 수와 일치하면, 위상이 고정되었다는 위상 고정 검출 신호(LOCK)를 생성한다. 즉, 이 경우 고정 검출부(74)는 카운터 회로(80)를 이용하여 구현될 수 있다.
도 2는 도 1의 위상비교부(20)의 구체적인 구성을 예시하는 블록도이다. 도 2를 참조하면, 본 실시예에 따른 위상비교부(20)는 제1 상향신호 생성부(42), 제1 하향신호 생성부(44) 및 리셋신호 생성부(46)를 포함하여 이루어진다.
제1 상향신호 생성부(42)는 지연 기준 신호(Rd)의 상승 에지 시점마다, 소정 데이터 값을 취하고 리셋 신호(RST)에 따라 리셋하여 상기 제1 상향 신호(UP)를 생성한다. 또한, 제1 하향신호 생성부(44)는 궤환 신호(V)의 상승 에지 시점마다, 상기 소정 데이터 값을 취하고 리셋 신호(RST)에 따라 리셋하여 상기 제1 하향 신호(DN)를 생성한다.
리셋신호 생성부(46)는 제1 상향 신호(UP) 및 제1 하향 신호(DN) 모두가 상기 소정 데이터 값을 가지는 경우 상기 리셋 신호(RST)를 생성한다.
본 실시예에 따르면, 제1 상향신호 생성부(42), 제1 하향신호 생성부(44) 및 리셋신호 생성부(46)는 D 플립플롭(21, 22) 및 NAND 게이트(23)로 구현될 수 있으며, 이 경우, 상기 소정 데이터 값은 논리 값 '1'이 된다. 이러한 실시예에 따를 때, 도 3의 타이밍도가 얻어진다. 즉, 도 2에 따르면, 위상 비교부(20)는 지연 기준 신호(Rd)를 클럭 입력으로 사용하여 지연 기준 신호(Rd)의 상승 천이시 제1 상향 신호(UP)를 논리 '1'로 출력하는 D-플립 플롭 (21), 궤환 신호(V)를 클럭 입력으로 사용하여 궤환 신호(V)의 상승 천이시 제1 하향신호(DN)를 논리 '1'로 출력하는 D-플립 플롭 (22), 그리고 제1 상향신호(UP)와 제1 하향신호(DN)를 입력 받아 두 신호가 모두 논리 '1'이면 상기 두 D-플립 플롭 (20 내지 21)의 출력을 논리 '0'으로 초기화하는 논리 회로인 NAND 게이트(23)으로 구성된다.
도 3은 본 발명의 일실시예에 따른 위상비교부(20)의 입출력 신호를 나타내 는 타이밍도로서, 가로축은 시간축을 의미하고, 세로축은 전압 값 또는 전류 값을 의미한다. 위로부터 각각의 파형도는 지연 기준 신호(Rd), 궤환 신호(V), 제1 상향신호(UP) 및 제1 하향신호(DN)에 대응된다.
도 3의 실시예에 따른 타이밍도는 지연 기준 신호(Rd)의 위상이 궤환 신호(V)의 위상보다 앞서는 α구간, 궤환 신호(V)의 위상이 지연 기준 신호(Rd)의 위상보다 약간 앞서는 β구간, 궤환 신호(V)의 위상이 지연 기준 신호(Rd)의 위상보다 앞서는 γ 구간을 포함한다. 특히, 위상이 앞서는 정도는 α, γ 구간에서는 td이상이며, β구간에서는 td미만이다.
먼저, α구간에 대해 설명한다. 지연 기준 신호(Rd)의 상승 천이로 인해 제1 상향 신호(UP)는 일정 구간동안 논리 '1'을 가지다가, 궤환 신호(V)의 상승 천이에 의해 제1 하향 신호(DN)도 논리 '1'을 가지게 된다. 이 시점에서 NAND 게이트(23)에 의해 발생되는 리셋 신호(RST)에 의해 제1 상향 신호(UP) 및 제1 하향 신호(DN) 모두 일정 시간 후, 초기화되어 논리 '0'을 가지게 된다. 여기서, 일정 시간은 리셋 기능이 동작하는데 걸리는 시간(trst)을 의미한다.
다음, β 및 γ구간에 대해 설명한다. 둘다, 궤환 신호(V)의 위상이 지연 기준 신호(Rd)의 위상보다 앞서므로 편의상 γ구간에 대해서만 설명한다.
궤환 신호(V)의 상승 천이로 인해 제1 하향 신호(DN)는 일정 구간동안 논리 '1'을 가지다가, 지연 기준 신호(Rd)의 상승 천이에 의해 제1 상향 신호(UP)도 논리 '1'을 가지게 된다. 이 시점에서 NAND 게이트(23)에 의해 발생되는 리셋 신 호(RST)에 의해 제1 상향 신호(UP) 및 제1 하향 신호(DN) 모두 일정 시간 후, 초기화되어 논리 '1'을 가지게 된다. 여기서, 일정 시간은 마찬가지로 리셋 기능이 동작하는데 걸리는 시간(trst)을 의미한다.
한편, 제1 상향신호(UP)와 제2 상향신호(DN)의 펄스 폭의 차이는 지연 기준 신호(Rd)와 궤환 신호(V) 간의 위상차(terr)와 동일하다.
도 1에 도시한 제1 지연기 (30)와 제2 지연기 (40)은 미리 정해진 값만큼 입력 신호를 지연시켜서 출력하는 단순한 지연 회로이다. 제1 지연기 (30)과 제2 지연기 (40)의 지연 시간 (td)은 상기 위상 비교부(20)의 리셋 시간 (trst)보다 큰 임의의 값이 가능하고 위상 고정 검출의 정밀도를 높이기 위해서는 가급적 작게 설정해야 한다.
도 4는 본 발명의 일실시예에 따른 위상 고정 검출 장치의 각 단의 타이밍을 예시하는 타이밍도이다. 가로축은 시간축을 의미하고, 세로축은 전압 값 또는 전류 값을 의미한다. 도 4의 타이밍도는 설명의 편의를 위해 회로 소자 고유의 전달 지연 시간, 신호의 상승/하강 시간, D-플립 플롭의 셋업/홀드 시간 등을 모두 생략한 이상적인 타이밍 도이다.
위로부터 각각의 파형도는 지연 기준 신호(Rd), 궤환 신호(V), 제1 상향신호(UP), 제1 하향신호(DN), 지연 상향 신호(UPd), 지연 하향 신호(DNd), 제2 상향 신호(UPd'), 제2 하향 신호(DNd') 및 위상불일치 신호(OOP)에 대응된다.
α, β, γ 구간의 설정은 도 3과 동일하므로, 도 3에서 설명한 지연 기준 신호(Rd), 궤환 신호(V), 제1 상향신호(UP) 및 제1 하향신호(DN)가 그대로 적용된다.
α 구간은 지연 기준 신호(Rd)의 위상이 궤환 신호(V)의 위상보다 지연 시간 (td) 이상 큰 경우를 나타낸다. 제1 상향신호(UP)의 펄스 폭은 지연 기준 신호(Rd)와 궤환 신호(V)의 위상차 (terr)와 위상 비교기 (20)의 리셋 시간 (trst)의 합과 같기 때문에 td 만큼 지연된 지연 상향 신호(UPd)는 궤환 신호(V)의 상승 천이 시점에서 논리 '1'의 값을 가지게 된다. 이와 달리 제1 하향 신호(DN)의 펄스 폭은 trst와 같기 때문에 td 만큼 지연된 지연 하향 신호(DNd)는 지연 기준 신호(Rd)의 상승 천이 시점에서 논리 '0'의 값을 갖게 되어 지연 상향 신호(UPd)는 논리 '0'을, 지연 하향 신호(DNd)는 논리 '1'을 출력한다.
γ 구간은 궤환 신호(V)의 위상이 지연 기준 신호(Rd)의 위상보다 td 이상 큰 경우를 나타낸 것으로 α 구간에서의 동작 원리와 마찬가지로 작용하여 지연 하향 신호(DNd)는 지연 기준 신호(Rd)의 상승 천이 시점에서 논리 '1'의 값을 갖고, 지연 상향 신호(UPd)는 궤환 신호(V)의 상승 천이 시점에서 논리 '0'의 값을 갖게 되어 지연 상향 신호(UPd)는 논리 '0'을, 지연 하향 신호(DNd)는 논리 '1'을 출력한다.
이와 달리 β 구간은 지연 기준 신호(Rd)와 궤환 신호(V)의 위상차가 td 이하인 경우를 나타낸 것으로 지연 상향 신호(UPd)와 지연 하향 신호(DNd)가 td 만큼 지연되고 나면 각각 궤환 신호(V)와 지연 기준 신호(Rd)의 상승 천이 시점에서 논리 '0'이 되어 지연 상향 신호(UPd)와 지연 하향 신호(DNd)가 모두 논리 '0'을 출력한다.
한편, 도 1에 개시된 제1 D-플립 플롭 (50)은 지연 상향 신호(UPd)를 입력 받아 궤환 신호(V)에 의해 리타이밍하여 제1 상향 신호(UP)의 펄스 폭이 제1 지연기(30)의 지연 시간(td)보다 작으면 논리 '0'을, td 보다 크면 논리 '1'을 제2 상향 신호(UPd')로 출력한다. 마찬가지로 제 2 D-플립 플롭 (60)은 지연 하향 신호(DNd)를 입력 받아 지연 기준 신호(Rd)에 의해 리타이밍하여 제1 하향 신호(DN)의 펄스 폭이 제2 지연기 (40)의 지연 시간(td)보다 작으면 논리 '0'을 , td 보다 크면 논리 '1'을 제2 하향 신호(DNd')로 출력한다.
논리 회로(70)는 제1 D-플립 플롭(50)과 제2 D-플립 플롭(60)의 출력인 제2 상향신호(UPd')와 제2 하향신호(DNd')를 입력받아, 두 신호 중 어느 하나라도 논리 '1'이면 논리 '1'값을 가진 위상 불일치 신호(OOP)를 출력한다. 상기와 같이 지연 기준 신호(Rd)와 궤환 신호(V)의 위상차가 td 이상 큰 경우에는 제2 상향신호(UPd') 또는 제2 하향신호(DNd')가 논리 '1'이 되므로 위상 불일치 신호(OOP)가 논리 '1'로 출력되고, 지연 기준 신호(Rd)와 궤환 신호(V)의 위상차가 td 이하인 경우에는 위상 불일치 신호(OOP)가 논리 '0'으로 출력된다.
도 1에 개시된 카운터 회로(80)는 위상 불일치 신호(OOP)가 연속해서 미리 정해진 횟수만큼 0을 출력하면 위상 고정된 것으로 판단하여 위상 고정 검출 신호 (LOCK)을 출력하는 작용을 한다. 상기 카운터 회로(80)는 일반적인 리셋 동작이 가능한 N-비트 카운터와 논리 회로를 사용하여 미리 정해진 카운터 값에 도달하였을 때 위상 고정 검출 신호(LOCK)를 출력하도록 간단히 구현할 수 있으므로 이에 대한 상세한 설명은 생략한다. 또한, 카운터 회로 (80)의 비트 수 N은 종래의 방식과 마찬가지로 위상 고정 검출의 정밀도에 비례하기는 하나 본 발명에 따른 위상 고정 검출 장치에서 사용하는 카운터 회로 (80)는 지연 기준 신호(Rd)와 궤환 신호(V)의 위상차가 td 이하인 경우에만 동작하기 때문에 종래의 방식에 비해 훨씬 적은 비트 수의 카운터를 사용하더라도 정밀한 위상 고정 검출이 가능하다. 또한, 도 1에 도시한 본 발명의 일실시예에 따른 위상 고정 검출 장치는 위상 동기 회로가 위상 고정 상태에서 벗어나면 지연 기준 신호(Rd)와 궤환 신호(V)의 위상차가 td 보다 커지게 되어 위상 불일치 신호(OOP)가 논리 '1'로 출력되므로 1클럭 주기 이내에 이를 감지하게 된다.
도 1에 도시한 제1 지연기(30)과 제2 지연기(40)의 지연시간(td)은 위상 고정 검출의 정밀도에 반비례한다. 즉, 지연시간(td)를 작게 하면 할수록 지연 기준 신호(Rd)와 궤환 신호(V)의 위상차가 보다 작은 경우에만 위상 불일치 신호(OOP)를 논리 '0'으로 출력함으로써 위상 고정 상태를 검출하도록 한다. 그러나, 위상 동기 회로는 위상 고정 상태가 된 이후에도 기준 신호(R)와 궤환 신호(V) 간에는 일정한 정적 위상 오차가 존재하고, 그 값은 위상 동기 회로의 성능과 종류에 따라 다양하다. 뿐만 아니라, 위상 동기 회로 내부의 위상 비교기의 두 입력 신호를 직접 제공 받지 못하는 상용 위상 동기 회로에 대해서는 기준 신호(R)와 궤혼 신호(V)의 정적 위상 오차의 크기를 예측할 수 없기 때문에 지연 시간(td)을 충분히 크게 설정하지 않으면 위상 고정 상태를 영원히 검출하지 못하게 되는 문제가 있다. 상기의 문제를 해결하기 위해 도 1에 도시한 본 발명에 따른 위상 고정 검출 장치는 가변 지연부 (10)를 사용하여 기준 신호(R)의 가변 지연된 지연 기준 신호(Rd)와 궤환 신호(V)의 위상차가 지연 시간(td) 이내에 들어오도록 위상을 보정하는 기능을 담당한다.
도 5는 도 1의 가변 지연부(10)의 구체적인 구성을 예시하는 블록도이다. 도 5를 참조하면, 본 실시예에 따른 가변 지연부(10)는, 제1 내부 제어 신호 C[N:1]에 따라 입력된 기준 신호(R)를 가변 지연하여 지연 기준 신호(Rd)로 출력하는 가변 지연 선로 (100), 제2 내부 제어 신호 S[2:1]에 따라 유지, 좌 이동, 우 이동, 초기화의 동작을 하여 상기 제1 내부 제어 신호 C[N:1]을 출력하는 양방향 쉬프터 (200), 그리고, 제2 상향신호(UPd') 및 제2 하향신호(DNd'), 상기 양방향 쉬프터 (200)의 N개의 출력들 중 C[1]와 C[N], 및 기준 지연 신호(Rd)를 입력 받아 상기 양방향 쉬프터 (200)를 위한 제2 내부 제어 신호 S[2:1]을 출력하는 제어기 (300)를 포함하여 이루어진다.
상기 가변 지연 선로 (100)는 N개의 단위 지연 회로 (101 내지 10N)와 N개의 2-입력 MUX (111 내지 11N)으로 구성되고 단위 지연 회로는 상기 제1 지연기 (30) 내지 제2 지연기 (40)의 지연시간 (td)보다 같거나 작도록 설정되어 제1 내부 제어 신호 C[N:1]에 의해 지연 기준 신호(Rd)의 위상이 td 이하의 단위로 가변된다.
상기 양방향 쉬프터 (200)는 N개의 D-플립 플롭 (201내지 20N)과 N-1개의 4입력 MUX (211 내지 21(N-1))로 구성되고 4-입력 MUX (21k, 여기서 k는 1<= k <= N-2)의 0입력은 D-플립 플롭 (20(k+1))의 출력에 연결되고, 1입력은 D-플립 플롭 (20(k+2))에 연결되고, 2입력은 D-플립 플롭 (20k)에 연결되고, 3입력은 초기 논리값이 입력된다. 또한 N-1번째 4입력 MUX (21(N-1))은 나머지 4입력 MUX들과 달리 1입력으로 논리 '0'이 연결된다. 또한, D-플립 플롭 (20k, 여기서 k는 2 <= k <= N)는 지연 기준 신호(Rd)를 클럭으로 입력 받고 4-입력 MUX (20(k-1))의 출력을 데이터로 입력받는다. 또한, 1번째 D-플립 플롭 (201)은 데이터 입력으로 논리 '1'이 연결된다.
상기와 같은 구성에 의해 양방향 쉬프터 (200)는 제2 내부 제어 신호 S[2:1]의 값이 0인 경우에는 유지 기능을 수행하고, 1인 경우에는 1비트씩 좌측으로 이동하며 N번째 비트는 논리 '0'이 채워지게 되고, 2인 경우에는 1비트씩 우측으로 이동하며 1번째 비트는 논리 '1'이 채워지게 되고, 3인 경우에는 1내지 k번째 비트는 논리 '1'로, k+1 내지 N번째 비트는 논리 '0'으로 초기화 된다. (여기서, k는 N/2에 가까운 정수)
상기와 같은 동작에 의해 제2 내부 제어 신호 S[2:1]이 1이면 제1 내부 제어 신호 C[N:1]의 비트열에 논리 '0'이 증가하게 되어 지연 기준 신호(Rd)의 위상이 점차 앞당겨지고, S[2:1]이 2면 C[N:1]의 비트열에 논리 '1'이 증가하게 되어 지연 기준 신호(Rd)의 위상이 점차 늦춰지게 된다.
상기 제어기 (300)는 간단한 논리 회로 (301 내지 308)와 지연 기준 신호(Rd)를 클럭으로 사용하는 2개의 D-플립 플롭 (309 내지 310)으로 구성되어 C[1]이 논리 '0'이거나 C[N]이 논리 '1'이 되어 C[N:1]이 모두 논리 '0'이거나 논리 '1'이 되면 S[2:1]을 3으로 출력하여 상기 양방향 쉬프터 (200)를 초기화 시키고, 제2 상향신호(UPd')가 논리 '1'이고, 제2 하향신호(DNd')가 논리 '0'이면 S[2:1]을 2로 출력하여 상기 양방향 쉬프터 (200)가 1비트씩 우측으로 이동하면서 C[N:1]의 비트열에 논리 '1'의 수를 증가시켜서 Rd 신호의 위상을 늦추고, 이와 반대로 제2 상향신호(UPd') 가 논리 '0'이고, 제2 하향신호(DNd') 신호가 논리 '1'이면 S[2:1]을 1로 출력하여 상기 양방향 쉬프터 (200)가 1비트씩 좌측으로 이동하면서 C[N:1]의 비트열에 논리 '0'의 수를 증가시켜서 지연 기준 신호(Rd)의 위상을 당기고, 마지막으로 제2 상향신호(UPd')와 제2 하향신호(DNd')가 모두 논리 '0'이면 S[2:1]을 0으로 출력하여 지연 기준 신호(Rd)의 위상을 일정하게 유지시킨다.
도 6a 내지 6c는, 도 1 내지 도 5에 도시한 본 발명의 일실시예에 따른 위상 고정 검출 장치의 타이밍도로서, 도 6a는 기준 신호(R)보다 궤환 신호(V)의 주파수가 높은 경우를, 도 6b는 기준 신호(R)보다 궤환 신호(V)의 주파수가 낮은 경우를, 그리고 도 6c는 기준 신호(R)와 궤환 신호(V)의 주파수가 동기된 상태에서 정적 위상 오차가 있는 경우를 나타낸다.
도 6a 내지 도 6b의 경우 상기 가변 지연기 (50)의 위상 보정 작용에도 불구하고 지연 하향 신호(DNd) 내지 지연 상향 신호(UPd)가 발생하기 때문에 위상 불일 치 신호(OOP)가 지속적으로 발생하여 위상이 고정되지 않았음을 감지한다. 따라서, 주파수가 동기되지 않은 상태에서는 상기 가변 지연기 (50)의 위상 보정 작용은 위상 고정 검출 기능에 영향을 미치지 않는다.
도 6c의 경우 상기 가변 지연기 (50)의 위상 보정 작용에 의해 지연 기준 신호(Rd)의 위상은 궤환 신호(V)의 위상에 점차 접근하게 된다. 따라서 위상 동기 회로가 위상 동기 되어 일정한 정적 위상 오차를 갖게 되면 상기 가변 지연기 (50)에 의해 가변 지연된 지연 기준 신호(Rd)와 궤환 신호(V) 사이의 정적 위상 오차는 상기 제1 지연기 (30) 내지 제2 지연기 (40)의 지연시간 (td) 이하가 되어 위상 불일치 신호(OOP)를 논리 '0'으로 출력하게 되고, 상기 카운터 회로 (80)에 의해 일정 시간 그 결과가 누적된 이후 위상 고정 검출 신호(LOCK)를 출력하게 된다.
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의해 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광데이터 저장장치 등이 있으며, 또한 케리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한, 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고, 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분 야의 프로그래머들에 의해 용이하게 추론될 수 있다.
이러한 본원 발명인 방법 및 장치는 이해를 돕기 위하여 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
본 발명에 따르면 위상 동기 회로의 내부 신호를 이용하는 대신 기준 신호와 궤한 신호만을 사용하여 위상 동기 회로의 동작에 영향을 주지 않으면서 위상 고정 검출 기능을 제공하는 것이 가능하다.
또한, 본 발명에 따르면, 위상 동기 회로의 정적 위상 오차의 크기에 무관하게 위상 고정 검출 기능의 정확도를 개선하면서도 위상 동기 회로가 위상 고정 상태에서 벗어나면 이를 즉각 반영할 수 있는 위상 고정 검출 기능을 제공하는 것이 가능하다.

Claims (5)

  1. 삭제
  2. 제어 신호에 응답하여, 기준 신호를 지연시켜 지연 기준 신호를 생성하는 가변지연부;
    상기 지연 기준 신호가 궤환 신호보다 앞서는 위상 정보를 포함하는 펄스 폭을 가진 제1 상향 신호 및 상기 궤환 신호가 상기 지연 기준 신호보다 앞서는 위상 정보를 포함하는 펄스 폭을 가진 제1 하향 신호를 생성하는 위상비교부;
    상기 제1 상향 신호 및 상기 제1 하향 신호를 각각 소정 시간 지연시켜 지연 상향 신호 및 지연 하향 신호를 생성하는 지연부;
    상기 궤환 신호의 상승 에지 또는 하강 에지 중 하나의 에지 시점마다, 상기 지연 상향 신호의 값을 취하여 제2 상향 신호를 생성하는 제2상향신호 생성부;
    상기 지연 기준 신호의 상승 에지 또는 하강 에지 중 하나의 에지 시점마다, 상기 지연 하향 신호의 값을 취하여 제2 하향 신호를 생성하는 제2하향신호 생성부; 및
    상기 제2 상향 신호 및 제2 하향 신호를 포함하는 제어 신호를 기초로 위상 고정 여부를 검출하는 위상고정여부 검출부;를 포함하는 것을 특징으로 하는 위상 고정 검출 장치.
  3. 제2항에 있어서, 상기 위상비교부는,
    상기 지연 기준 신호의 상승 에지 또는 하강 에지 중 하나의 에지 시점마다, 소정 데이터 값을 취하고 리셋 신호에 따라 리셋하여 상기 제1 상향 신호를 생성하는 제1 상향신호 생성부;
    상기 궤환 신호의 상승 에지 또는 하강 에지 중 하나의 에지 시점마다, 상기 소정 데이터 값을 취하고 리셋 신호에 따라 리셋하여 상기 제1 하향 신호를 생성하는 제1 하향신호 생성부; 및
    상기 제1 상향 신호 및 상기 제1 하향 신호 모두가 상기 소정 데이터 값을 가지는 경우 상기 리셋 신호를 생성하는 리셋신호 생성부를 포함하는 것을 특징으로 하는 위상 고정 검출 장치.
  4. 제어 신호에 응답하여, 기준 신호를 지연시켜 지연 기준 신호를 생성하는 가변지연부;
    상기 지연 기준 신호와 궤환 신호 간의 위상을 비교하여, 상기 지연 기준 신호가 상기 궤환 신호보다 소정 임계치 이상 위상이 앞선다는 정보 및 상기 궤환 신호가 상기 지연 기준 신호보다 상기 소정 임계치 이상 위상이 앞선다는 정보를 포함하는 상기 제어 신호를 생성하는 제어신호 생성부; 및
    상기 제어 신호를 기초로 위상 고정 여부를 검출하는 위상고정여부 검출부;를 포함하며,
    상기 위상고정여부 검출부는,
    상기 제어 신호로부터 위상 불일치 상태를 검출하는 불일치 검출부; 및
    상기 검출된 위상 불일치 상태의 횟수를 기초로 위상 고정여부를 검출하는 고정 검출부;를 포함하는 것을 특징으로 하는 위상 고정 검출 장치.
  5. 제2항에 있어서, 상기 위상고정여부 검출부는,
    상기 제2 상향 신호 및 상기 제2 하향 신호간의 논리 연산을 통하여, 위상 불일치 상태를 나타내는 펄스를 가진 위상 불일치 신호를 생성하는 불일치 검출부; 및
    상기 지연 기준 신호의 상승 에지 또는 하강 에지 중 하나의 에지 시점마다, 업 카운팅 또는 다운 카운팅을 수행하고, 상기 위상 불일치 신호를 기초로 검출된 위상 불일치 시점마다 리셋하고, 카운팅 값이 소정 수와 일치하면, 위상이 고정되었다는 신호를 생성하는 고정 검출부를 포함하는 것을 특징으로 하는 위상 고정 검출 장치.
KR1020060037213A 2005-12-08 2006-04-25 위상 고정 검출 장치 KR100825718B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050120104 2005-12-08
KR20050120104 2005-12-08

Publications (2)

Publication Number Publication Date
KR20070061049A KR20070061049A (ko) 2007-06-13
KR100825718B1 true KR100825718B1 (ko) 2008-04-29

Family

ID=38356986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060037213A KR100825718B1 (ko) 2005-12-08 2006-04-25 위상 고정 검출 장치

Country Status (1)

Country Link
KR (1) KR100825718B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100957027B1 (ko) * 2007-12-17 2010-05-13 (주)카이로넷 위상 고정 검출 회로 및 이를 포함한 위상 고정 루프
KR101020513B1 (ko) * 2008-09-04 2011-03-09 한국전자통신연구원 락 검출 회로 및 락 검출 방법
KR101231743B1 (ko) 2009-04-24 2013-02-08 한국전자통신연구원 디지털 락 검출장치 및 이를 포함하는 주파수 합성기
KR102421095B1 (ko) * 2020-11-13 2022-07-14 엘아이지넥스원 주식회사 클럭 및 데이터 복원을 이용한 can 통신 장치 및 그 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111415A (ja) 1999-10-08 2001-04-20 Nec Corp Ｐｌｌ回路及び半導体集積回路
JP2002084186A (ja) 2000-09-07 2002-03-22 Advantest Corp タイミング信号発生回路、及び、それを備えた半導体検査装置
KR20030060517A (ko) * 2002-01-09 2003-07-16 삼성전자주식회사 클럭 동기회로를 구비하는 집적회로장치
US6714083B2 (en) 2001-05-17 2004-03-30 Renesas Technology Corp. Lock detector and phase locked loop circuit
KR20050033896A (ko) * 2003-10-07 2005-04-14 삼성전자주식회사 락 검출기능을 구비한 위상동기루프 회로 및 위상동기루프회로의 락 검출방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111415A (ja) 1999-10-08 2001-04-20 Nec Corp Ｐｌｌ回路及び半導体集積回路
JP2002084186A (ja) 2000-09-07 2002-03-22 Advantest Corp タイミング信号発生回路、及び、それを備えた半導体検査装置
US6714083B2 (en) 2001-05-17 2004-03-30 Renesas Technology Corp. Lock detector and phase locked loop circuit
KR20030060517A (ko) * 2002-01-09 2003-07-16 삼성전자주식회사 클럭 동기회로를 구비하는 집적회로장치
KR20050033896A (ko) * 2003-10-07 2005-04-14 삼성전자주식회사 락 검출기능을 구비한 위상동기루프 회로 및 위상동기루프회로의 락 검출방법

Also Published As

Publication number Publication date
KR20070061049A (ko) 2007-06-13

Similar Documents

Publication Publication Date Title
US4604582A (en) Digital phase correlator
KR100319890B1 (ko) 지연동기루프 및 이에 대한 제어방법
US20030001650A1 (en) Delay compensation circuit including a feedback loop
KR20070093322A (ko) 지연동기회로 및 반도체 집적회로장치
US20080111596A1 (en) Circuit and method for generating data output control signal for semiconductor integrated circuit
US6005425A (en) PLL using pulse width detection for frequency and phase error correction
US7015727B2 (en) Generating a lock signal indicating whether an output clock signal generated by a PLL is in lock with an input reference signal
US5349610A (en) Digital data detecting and synchronizing circuit
US6483871B1 (en) Phase detector with adjustable set point
US6157218A (en) Phase-frequency detection with no dead zone
US6897691B2 (en) Phase locked loop with low steady state phase errors and calibration circuit for the same
US6664830B2 (en) Low pass filters in DLL circuits
KR100825718B1 (ko) 위상 고정 검출 장치
US20020196886A1 (en) SYNC pulse compensation and regeneration in a clock synchronizer controller
US4958243A (en) Phase discrimination and data separation method and apparatus
US7671649B2 (en) Apparatus and method for generating multi-phase clocks
US20010013802A1 (en) System and process for high speed interface clock skew correction
US8513994B2 (en) State machine for deskew delay locked loop
US11012077B2 (en) Integrated circuit detecting frequency and phase of clock signal and clock and data recovery circuit including the integrated circuit
US7109806B2 (en) Device and method for detecting phase difference and PLL using the same
US7102448B2 (en) Phase frequency detector used in phase locked loop
US6604203B1 (en) Arrangement and method for self-synchronization data to a local clock
US7382163B2 (en) Phase frequency detector used in digital PLL system
US7236556B2 (en) Synchronising circuit
JP2001168711A (ja) 改良された遅延ロックループ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110411

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee