KR100957027B1 - 위상 고정 검출 회로 및 이를 포함한 위상 고정 루프 - Google Patents

위상 고정 검출 회로 및 이를 포함한 위상 고정 루프 Download PDF

Info

Publication number
KR100957027B1
KR100957027B1 KR1020070132018A KR20070132018A KR100957027B1 KR 100957027 B1 KR100957027 B1 KR 100957027B1 KR 1020070132018 A KR1020070132018 A KR 1020070132018A KR 20070132018 A KR20070132018 A KR 20070132018A KR 100957027 B1 KR100957027 B1 KR 100957027B1
Authority
KR
South Korea
Prior art keywords
signal
phase
activated
count
delay
Prior art date
Application number
KR1020070132018A
Other languages
English (en)
Other versions
KR20090064715A (ko
Inventor
유영진
Original Assignee
(주)카이로넷
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)카이로넷 filed Critical (주)카이로넷
Priority to KR1020070132018A priority Critical patent/KR100957027B1/ko
Publication of KR20090064715A publication Critical patent/KR20090064715A/ko
Application granted granted Critical
Publication of KR100957027B1 publication Critical patent/KR100957027B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

위상 고정 검출 회로는 신호 지연부, 신호 판별부, 카운트부 및 출력부를 포함한다. 신호 지연부는 기준 신호와 피드백 신호의 위상을 검출하는 위상/주파수 검출기에 의해 발생된 업 신호 및 다운 신호를 지연 시켜 각각 제1 지연 신호 및 제2 지연 신호로 출력한다. 신호 판별부는 업 신호, 다운 신호, 제1 지연 신호 및 제2 지연 신호를 기초하여 제1 판별 신호 및 제2 판별 신호를 발생시키고, 기준 신호와 피드백 신호의 위상이 고정된 경우 제1 판별 신호 및 제2 판별 신호를 활성화시킨다. 카운트부는 제1 판별 신호 또는 제2 판별 신호가 활성화 되면 활성화가 지속되는 구간을 카운트하고, 카운트 결과가 설정값 이상이 된 경우에 제1 카운트 신호 또는 제2 카운트 신호를 활성화하여 출력한다. 출력부는 제1 카운트 신호 및 제2 카운트 신호의 활성화 여부에 따라 위상 고정 신호의 활성화를 결정한다.

Description

위상 고정 검출 회로 및 이를 포함한 위상 고정 루프{Phase Lock Detector and Phase Locked Loop Having the Same}
본 발명은 신호의 상태를 검출하는 기술에 관한 것으로, 보다 상세하게는 기준 신호와 피드백 신호의 위상 고정 여부를 검출하는 회로 및 이를 포함한 위상 고정 루프에 관한 것이다.
위상 고정 검출 회로(Lock Detector)는 위상 고정 루프(Phase Locked Loop)에서 원하는 주파수가 합성이 되었는지를 판별해 주거나, 데이터 프로세싱 회로의 클럭 복원 회로(Clock Recovery Circuit)에서 클록이 복원되었는지를 판별해 주는 회로이다.
일반적으로 위상 고정 루프의 기본 구성은 기준 신호와 피드백 신호를 입력으로 받아 위상과 주파수를 비교하는 위상/주파수 검출기(Phase/Frequency Detector), 위상/주파수 검출기의 출력을 입력받아 이에 해당하는 전류를 공급해주는 전하 펌프(Charge Pump), 전하 펌프의 출력에 비례하는 전압을 공급해주는 루프 필터(Loop Filter), 그리고 루프 필터의 전압을 제어 전압으로 사용하여 주파수를 변환하는 전압 제어 발진기(Voltage Controlled Oscillator)를 포함한다. 위상 고정 검출 회로는 기준 신호와 전압 제어 발진기에서 출력되어 피드백 되는 신호의 위상이 고정되었는지 여부를 검출한다. 위상 고정 검출 회로는 기준 신호와 피드백 신호의 위상이 고정되었을 때 위상 고정 검출 신호를 활성화하여 출력하며, 이 신호는 사용자에게 전달되어 회로의 내부 회로를 제어하거나 응용회로 및 시스템 구성상의 편의를 제공한다.
종래의 위상 고정 검출 회로는 아날로그 방식의 위상 고정 검출기와 디지털 방식의 위상 고정 검출기로 크게 나누어진다. 아날로그 방식의 위상 고정 검출기는 실제 구현시 동작시키기 어려운 것으로 알려져 있다. 일반적으로 디지털 방식의 위상 고정 검출기는 주로 위상 고정 루프의 기준 신호의 피드백 신호를 입력 받아 지연을 준 신호를 이용하는 방식이 많이 사용된다.
종래의 위상 고정 검출기가 입력 신호로 위상 고정 루프의 입력되는 기준 신호와 피드백 신호를 그대로 사용하는 경우 락 윈도우 신호 크게 되어 오류가 발생 할 수 있다. 이런 오류로 인해 위상이 고정되지 않은 경우에도 위상이 고정된 것으로 위상 고정 신호를 활성화할 수 있고, 반대로 위상이 고정된 경우에도 위상이 고정되지 않은 것으로 판단해 위상 고정 신호를 비활성화 하기도 한다.
따라서 종래의 위상 고정 검출 회로가 신호의 상태에 따라 민감하게 반응하여 오류가 많아 이 점에 대한 보완이 필요하며, 위상 고정이 충분히 이루어진 후에 위상 고정 검출 신호를 활성화하여 출력할 수 있는 위상 고정 검출 회로가 필요하다.
본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 위상 고정 여부를 검출하는데 있어서 발생하는 오류를 감소시킨 위상 고정 검출 회로를 제공하는 것이다.
본 발명의 다른 목적은 위상 고정 여부를 검출하는데 있어서 발생하는 오류를 감소시킨 위상 고정/부고정 검출 회로를 제공하는 것이다.
본 발명의 다른 목적은 위상 고정 여부를 검출하는데 있어서 발생하는 오류를 감소시킨 위상 고정/부고정 검출 회로를 포함하는 위상 고정 루프를 제공하는 것이다.
본 발명의 목적을 달성하기 위한 본 발명의 일 실시예에 따른 위상 고정 검출 회로는 신호 지연부, 신호 판별부, 카운트부 및 출력부를 포함한다. 상기 신호 지연부는 기준 신호와 피드백 신호의 위상을 검출하는 위상/주파수 검출기에 의해 발생된 업 신호 및 다운 신호를 지연 시켜 각각 제1 지연 신호 및 제2 지연 신호로 출력한다. 상기 신호 판별부는 상기 업 신호, 상기 다운 신호, 상기 제1 지연 신호 및 상기 제2 지연 신호를 기초하여 제1 판별 신호 및 제2 판별 신호를 발생시키고, 상기 기준 신호와 상기 피드백 신호의 위상이 고정된 경우 상기 제1 판별 신호 및 제2 판별 신호를 활성화시킨다. 상기 카운트부는 상기 제1 판별 신호 또는 상기 제2 판별 신호가 활성화 되면 상기 활성화가 지속되는 구간을 카운트하고, 상기 카운 트 결과가 설정값 이상이 된 경우에 제1 카운트 신호 또는 제2 카운트 신호를 활성화하여 출력한다. 상기 출력부는 상기 제1 카운트 신호 및 상기 제2 카운트 신호의 활성화 여부에 따라 위상 고정 신호의 활성화를 결정한다.
상기 신호 지연부는 상기 업 신호를 지연시켜 상기 제1 지연 신호로 출력하는 제1 지연부, 및 상기 다운 신호를 지연시켜 상기 제2 지연 신호로 출력하는 제2 지연부를 포함할 수 있다.
상기 신호 판별부는 클럭 단자로 상기 제1 지연 신호를 입력받고, 입력 단자로 상기 다운 신호를 입력받아, 출력 단자로 상기 제1 판별 신호를 출력하는 제1 플립플롭, 및 클럭 단자로 상기 제2 지연 신호를 입력받고, 입력 단자로 상기 업 신호를 입력받아, 출력 단자로 상기 제2 판별 신호를 출력하는 제2 플립플롭을 포함할 수 있다.
상기 설정값은 제1 설정값 및 제2 설정값을 포함할 수 있고, 상기 카운트부는 제1 카운터 및 제2 카운터를 포함할 수 있다. 상기 제1 카운터는 상기 제1 판별 신호가 활성화된 경우 상기 제1 판별 신호가 활성화되는 구간을 카운트한 값이 상기 제1 설정값에 도달하면 제1 카운트 신호를 활성화하여 출력하고, 리셋 신호가 활성화된 경우 상기 제1 판별 신호가 활성화되는 구간을 카운트한 값을 리셋할 수 있다. 상기 제2 카운터는 상기 제2 판별 신호가 활성화된 경우 상기 제2 판별 신호가 활성화되는 구간을 카운트한 값이 상기 제2 설정값에 도달하면 제2 카운트 신호를 활성화하여 출력하고, 상기 리셋 신호가 활성화 되면 상기 카운트한 값을 리셋할 수 있다.
상기 제1 설정값 및 상기 제2 설정값은 사용자에 의해 조절 가능할 수 있다.
상기 출력부는 상기 제1 카운트 신호 및 상기 제2 카운트 신호가 모두 활성화 되었을 때 상기 위상 고정 신호를 활성화하여 출력하는 앤드 게이트를 포함할 수 있다.
본 발명의 일 실시예에 따른 위상 고정/부고정 검출회로는 위상 고정 검출부 및 위상 부고정 검출부를 포함한다. 상기 위상 고정 검출부는 기준 신호와 피드백 신호의 위상을 검출하는 위상/주파수 검출기에 의해 발생된 업 신호 및 다운 신호를 기초로 상기 기준 신호와 상기 피드백 신호의 위상 고정 여부를 판별하고, 상기 기준 신호와 상기 피드백 신호가 위상 부고정 상태에서 위상 고정 상태로 전환된 경우에는 위상 고정 상태가 설정값 이상 지속된 후에 위상 고정 신호를 활성화한다. 상기 위상 부고정 검출부는 상기 업 신호 및 상기 다운 신호를 기초로 상기 기준 신호와 상기 피드백 신호의 위상 고정 여부를 판별하고, 상기 기준 신호와 상기 피드백 신호가 위상 고정 상태에서 위상 부고정 상태로 전환된 경우에는 위상 부고정 상태가 설정값 이상 지속된 후에 위상 부고정 신호를 활성화한다.
상기 위상 고정 검출부는 신호 지연부, 신호 판별부, 카운트부 및 출력부를 포함할 수 있다. 상기 신호 지연부는 상기 업 신호 및 상기 다운 신호를 지연 시켜 각각 제1 지연 신호 및 제2 지연 신호로 출력할 수 있다. 상기 신호 판별부는 상기 업 신호, 상기 다운 신호, 상기 제1 지연 신호 및 상기 제2 지연 신호를 기초하여 제1 판별 신호 및 제2 판별 신호를 발생시키고, 상기 기준 신호와 상기 피드백 신호의 위상이 고정된 경우 상기 제1 판별 신호 및 제2 판별 신호를 활성화시킬 수 있다. 상기 카운트부는 상기 제1 판별 신호 또는 상기 제2 판별 신호가 활성화 되면 상기 활성화가 지속되는 구간을 카운트하고, 상기 카운트 결과가 설정값 이상이 된 경우에 제1 카운트 신호 또는 제2 카운트 신호를 활성화하여 출력할 수 있다. 상기 출력부는 상기 제1 카운트 신호 및 상기 제2 카운트 신호의 활성화 여부에 따라 위상 고정 신호의 활성화를 결정할 수 있다.
상기 설정값은 제1 설정값 및 제2 설정값을 포함할 수 있고, 상기 카운트부는 제1 카운터 및 제2 카운터를 포함할 수 있다. 상기 제1 카운터는 상기 제1 판별 신호가 활성화된 경우 상기 제1 판별 신호가 활성화되는 구간을 카운트한 값이 상기 제1 설정값에 도달하면 제1 카운트 신호를 활성화하여 출력하고, 리셋 신호가 활성화된 경우 상기 제1 판별 신호가 활성화되는 구간을 카운트한 값을 리셋할 수 있다. 상기 제2 카운터는 상기 제2 판별 신호가 활성화된 경우 상기 제2 판별 신호가 활성화되는 구간을 카운트한 값이 상기 제2 설정값에 도달하면 제2 카운트 신호를 활성화하여 출력하고, 상기 리셋 신호가 활성화 되면 상기 카운트한 값을 리셋할 수 있다.
상기 제1 설정값 및 상기 제2 설정값은 사용자에 의해 조절 가능할 수 있다.
상기 위상 부고정 검출 회로는 부고정 판별부, 카운트부 및 리셋 신호 발생부를 포함한다. 상기 부고정 판별부는 상기 업 신호 및 상기 다운 신호를 기초로 상기 기준 신호와 상기 피드백 신호의 위상 고정 여부를 판별하고, 상기 기준 신호와 상기 피드백 신호가 위상 고정 상태에서 위상 부고정 상태로 전환된 경우에는 부고정 판별 신호를 활성화하여 출력할 수 있다. 상기 카운트부는 상기 부고정 판 별 신호가 활성화되면 상기 활성화된 부고정 판별 신호가 활성화되는 구간을 카운트하고, 상기 카운트 결과가 설정값 이상이 된 경우에 카운트 신호를 활성화하여 출력할 수 있다. 상기 리셋 신호 발생부는 상기 카운트 신호에 기초하여 상기 위상 고정 검출부로 제공되는 리셋 신호를 발생시킬 수 있다.
상기 카운트부는 상기 위상 고정 검출부의 위상 고정 검출 신호가 활성화 되면 상기 카운트한 결과를 리셋할 수 있다.
상기 설정값은 사용자에 의해 조절 가능할 수 있다.
본 발명의 일 실시예에 따른 위상 고정 루프는 위상 검출부, 전하 펌프, 루프 필터, 전압 제어 발진기, 분주기, 위상 고정 검출부 및 위상 부고정 검출부를 포함한다. 상기 위상 검출부는 기준 신호와 피드백 신호의 위상을 비교하여 위상차에 따라 업 신호 또는 다운 신호를 출력한다. 상기 전하 펌프는 상기 업 신호 및 상기 다운 신호에 응답하여 전하를 펌핑한다. 상기 루프 필터는 상기 전하 펌프의 출력을 필터링하여 제어 신호를 출력한다. 상기 전압 제어 발진기는 상기 제어 신호에 응답하여 발진 신호를 생성한다. 상기 분주기는 상기 발진 신호의 출력 주파수를 분주하여 상기 피드백 신호로 출력한다. 상기 위상 고정 검출부는 상기 위상 검출부의 상기 업 신호 및 상기 다운 신호를 기초로 상기 기준 신호와 상기 피드백 신호의 위상 고정 여부를 판별하고, 위상 부고정 상태에서 위상 고정 상태로 전환된 경우에는 위상 고정 상태가 설정값 이상 지속된 후에 위상 고정 신호를 활성화한다. 상기 위상 부고정 검출부는 상기 업 신호 및 상기 다운 신호를 기초로 상기 기준 신호와 상기 피드백 신호의 위상 고정 여부를 판별하고, 위상 고정 상태에서 위상 부고정 상태로 전환된 경우에는 위상 부고정 상태가 설정값 이상 지속된 후에 위상 부고정 신호를 활성화한다.
본 발명의 일 실시예에 따른 위상 고정 검출 회로는 위상 고정 여부를 검출하는데 있어서 발생하는 오류를 감소시켜 보다 정확하게 위상 고정 여부를 검출할 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예에 따른 전압 제어 발진기 및 아날로그 디지털 변환기를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 위상 고정 검출 회로(100)를 나타낸 블록도이다.
도 1을 참조하면, 위상 고정 검출 회로(100)는 신호 지연부(120), 신호 판별부(130), 카운트부(140) 및 출력부(150)를 포함한다.
신호 지연부(130)는 기준 신호(FREF)와 피드백 신호(FFEED)의 위상을 검출하는 위상/주파수 검출부(110)에 의해 발생된 업 신호(SUP)와 다운 신호(SDN)를 각각 지연 시켜 제1 지연 신호(SDL1) 및 제2 지연 신호(SDL2)로 출력한다. 신호 지연부(130)의 입력 신호로 위상/주파수 검출부(110)의 출력 신호를 이용하면, 기준 신호(FREF)와 피드백 신호(FFEED)를 직접 이용하는 것에 비해 펄스폭이 크게 되며, 이 신호들을 지연시켜 위상 고정 검출 회로에 이용하면 에러가 빈번히 발생할 수 있으나, 위상/주파수 검출기(110)의 각 신호의 펄스폭을 조절할 수 있어 위상 고정 검출시 에러를 줄일 수 있다.
신호 판별부(120)는 기준 신호(FREF), 피드백 신호(FFEED), 신호 지연부(130)에 의해 지연된 제1 지연 신호(SDL1) 및 제2 지연 신호(SDL2)에 기초하여 위상 고정 검출을 위한 제1 판별 신호(SDS1) 및 제2 판별 신호(SDS2)를 출력한다.
카운트부(140)는 제1 판별 신호(SDS1) 및 제2 판별 신호(SDS2)를 기초하여 제1 카운트 신호(SCNT1) 및 제2 카운트 신호(SCNT2)를 출력한다. 카운트부(140)는 제1 판별 신호(SDS1)가 활성화 될 경우에는 제1 판별 신호(SDS1)가 활성화 되는 구간을 카운트하여 카운트한 값이 제1 설정값 이상이 될 경우에 제1 카운트 신호(SCNT1)를 출력한다. 또한 제2 판별 신호(SDS2)가 활성화 될 경우에는 제2 판별 신호(SDS2)가 활성화 되는 구간을 카운트하여 카운트한 값이 제2 설정값 이상이 될 경우에 제2 카운트 신호(SCNT2)를 출력한다. 즉, 카운트부(140)부는 입력되는 판별 신호들의 활성화에 즉각적으로 반응하는 것 보다는 사용자의 설정값에 따라 히스테리시스 특성을 가지도록 구현할 수 있다. 따라서 카운트부(140)는 기준 신호(FREF)와 피드백 신호(FFEED)의 위상이 고정되지 않았지만 에러에 의해 제1 판별 신호(SDS1) 또는 제2 판별 신호(SDS2)가 활성화된 경우에도 활성화가 설정값이 될 때까지 카운트하여 위상 고정 구간에 지속되는지를 검출하기 때문에 위상 고정 상태를 검출하는데 있어서 에러에 의해 위상 고정 여부를 잘못 판단하는 것을 줄일 수 있다.
출력부(150)는 카운트부(140)가 출력하는 제1 및 제2 카운트 신호(SCNT1, SCNT2)에 응답하여 위상 고정 신호(SILOCK)를 출력한다. 출력부(140)는 제1 및 제2 카운트 신호(SCNT1, SCNT2)가 모두 활성화 될 때에 위상 고정 신호(SILOCK)를 활성화하도록 구현할 수 있다.
신호가 활성화될 때는 제1 논리 값을 가지고 신호가 비활성화 될 때는 제2 논리 값을 가질 수 있다. 실시예에 따라서 신호가 활성화될 때는 논리 하이 값을 가지고 신호가 비활성화될 때는 논리 로우일 수 있으며, 다른 실시예에서는 신호가 활성화될 때 논리 로우값을 가지고 신호가 비활성화될 때 논리 하이 값을 가질 수 있다.
도2 는 도 1의 위상 고정 검출 회로를 더욱 상세히 나타낸 블록도이다.
도2를 참조하면, 위상 고정 검출 회로(100a)는 신호 지연부(120), 신호 판별 부(130), 카운트부(140) 및 출력부(150)를 포함한다.
신호 지연부(120)는 위상/주파수 검출부(110)의 출력 신호들 중 업 신호(SUP)를 지연 시켜 제1 지연 신호(SDL1)를 출력하는 제1 지연부(121)와 위상/주파수 검출부(110)의 출력 신호들 중 다운 신호(SUP)를 지연 시켜 제2 지연 신호(SDL2)를 출력하는 제2 지연부(122)를 포함한다.
신호 판별부(130)는 제1 플립플롭(131) 및 제2 플립플롭(132)을 포함한다. 제1 플립플롭(131)은 클럭 단자(CK)로 제1 지연 신호(SDL1)를 입력받고, 입력 단자(D)로 다운 신호(SUP)를 입력받아, 출력 단자(Q)로 제1 판별 신호(SDS1)를 출력한다. 제2 플립플롭(132)은 클럭 단자(CK)로 제2 지연 신호(SDL2)를 입력받고, 입력 단자(D)로 업 신호(SUP)를 입력받아, 출력 단자(Q)로 상기 제2 판별 신호(SDS2)를 출력한다.
카운트부(140) 제1 카운터(141) 및 제2 카운터(142)를 포함한다. 제1 카운터(141)는 제1 판별 신호(SDS1)가 활성화될 경우 상기 제1 판별 신호(SDS1)가 활성화되는 구간을 카운트하여 상기 카운트한 값이 제1 설정값에 도달하면 제1 카운트 신호를 활성화하여 출력한다. 제1 카운터(141)는 위상 고정 리셋 신호(SILRS)가 활성화 될 경우 카운트한 값이 리셋 된다. 제2 카운터(142)는 제2 판별 신호(SDS2)가 활성화될 경우 제2 판별 신호(SDS2)가 활성화되는 구간을 카운트하여 카운트한 값이 제2 설정값에 도달하면 제2 카운트 신호(SCNT2)를 활성화하여 출력한다. 제2 카운터(142)는 위상 고정 리셋 신호(SILRS)가 활성화 될 경우 카운트한 값이 리셋 된다. 제1 설정값과 제2 설정값은 같을 수도 있고 다를 수도 있다. 또한 제1 및 제2 설정값은 사용자가 임의로 조절할 수 있다. 위상 고정 리셋 신호(SILRS)는 위상 부고정 검출 신호이거나 위상 부고정이 검출되었을 때 발생되는 다른 신호일 수 있다.
출력부(150)는 제1 및 제2 카운트 신호(SCNT1, SCNT2)의 앤드 연산한 결과를 위상 고정 신호(SILOCK)로 출력하는 앤드 게이트(151)를 포함할 수 있다. 따라서 출력부(150)는 제1 및 제2 카운트 신호(SCNT1, SCNT2)가 모두 논리 하이의 값을 가질 때 위상 고정 신호(SILOCK)를 논리 하이로 출력할 수 있다.
도 3은 본 발명의 일 실시예에 따른 위상 부고정 검출 회로를 나타낸 블록도이다.
도 3을 참조하면, 위상 부고정 검출 회로(300)는 부고정 판별부(310), 카운트부(320) 및 리셋 신호 발생부(330)를 포함한다.
부고정 판별부(310)는 기준 신호와 피드백 신호의 위상을 검출하는 위상/주파수 검출기에 의해 발생된 업 신호(SUP) 및 다운 신호(SDN)를 기초로 기준 신호와 피드백 신호의 위상 고정 여부를 판별한다. 부고정 판별부(310)는 기준 신호와 피드백 신호가 위상 고정 상태에서 위상 부고정 상태로 전환된 경우에는 부고정 판별 신호(SDU)를 활성화하여 출력한다.
카운트부(320)는 부고정 판별 신호(SDU)가 활성화되면 활성화된 부고정 판별 신호(SDU)가 활성화 되는 구간을 카운트하고, 카운트 결과가 설정값 이상이 된 경우에 위상 부고정 신호(SOLOCK)를 활성화하여 출력한다. 카운트부(320)는 위상 부고정 리셋 신호(SOLRS)가 활성화되면 카운트 결과를 리셋한다.
리셋 신호 발생부(330)는 카운트 신호에 기초하여 위상 고정 검출 회로로 제공되는 위상 고정 리셋 신호를 발생시킨다.
도 4a, 도 4b 및 도 4c는 위상이 고정된 경우에 각 신호의 파형을 나타내는 파형도이다.
도 4a를 참조하면, 위상 고정 상태에서 위상/주파수 검출부에서 출력되는 업 신호(SUP) 및 다운 신호(SDN)는 같은 파형을 나타낸다. 도 4b를 참조하면, 제1 플립플롭에는 업 신호(SUP)를 지연시킨 제1 지연 신호(SDL1)가 클럭 단자로 인가되고, 위상/주파수 검출부의 다운 신호(SDN)가 입력 단자로 인가된다. 제1 플립플롭은 제1 지연 신호(SDL1)의 상승 에지에 동기하여 다운 신호(SDN)를 출력하므로 위상이 고정된 경우 논리 하이 값을 출력한다. 도 4c를 참조하면, 제2 플립플롭에는 업 신호(SUP)가 입력 단자로 인가되고, 위상/주파수 검출부의 다운 신호(SDN)를 지연시킨 제2 지연 신호(SDL2)가 클럭 단자로 인가된다. 제2 플립플롭은 제2 지연 신호(SDL2)의 상승 에지에 동기하여 업 신호(SUP)를 출력하므로 위상이 고정된 경우 논리 하이 값을 출력한다. 따라서 위상이 고정된 경우에는 제1 플립플롭과 제2 플립플롭에서 모두 논리 하이 값을 출력하게 되면 카운트부에 의해 논리 하이 값을 가지는 구간을 카운트하여 설정값 이상 지속될 경우 제1 및 제2 카운트 신호를 활성화하여 출력한다. 위상 고정된 경우에는 제1 및 제2 카운트 신호 모두 활성화되므로 출력부의 앤드 게이트는 논리 하이 값을 출력한다.
도 5a, 도 5b 및 도 5c는 위상이 고정되지 않은 경우에 각 신호의 파형을 나타내는 파형도이다.
도 5a를 참조하면, 위상 고정되지 않은 상태에서는 위상/주파수 검출부에서 출력되는 업 신호(SUP) 및 다운 신호(SDN)는 위상이나 펄스폭이 다를 수 있다. 도 5b를 참조하면, 제1 플립플롭에는 위상/주파수 검출부의 업 신호(SUP)를 지연시킨 제1 지연 신호(SDL1)가 클럭 단자로 인가되고, 위상/주파수 검출부의 다운 신호(SDN)가 입력 단자로 인가된다. 제1 플립플롭은 제1 지연 신호(SDL1)의 상승 에지에 동기하여 다운 신호(SDN)를 출력한다. 따라서 기준 신호와 피드백 신호의 위상이 고정되지 않아 위상/주파수 검출부의 신호 파형이 도 5a와 같을 때는 제1 플립플롭은 논리 로우 값을 출력할 수 있다. 도 5c를 참조하면, 제2 플립플롭에는 위상/주파수 검출부의 업 신호(SUP)가 입력 단자로 인가되고, 위상/주파수 검출부의 다운 신호(SDN)를 지연시킨 제2 지연 신호(SDL2)가 클럭 단자로 인가된다. 제2 플립플롭은 제2 지연 신호(SDL2)의 상승 에지에 동기하여 업 신호(SUP)를 출력한다. 기준 신호와 피드백 신호의 위상이 고정되지 않아 위상/주파수 검출부의 신호 파형이 도 5a와 같을 때는 제2 플립플롭은 논리 하이 값을 출력할 수 있다. 따라서 위상이 고정되지 않은 경우에는 제1 플립플롭과 제2 플립플롭이 서로 다른 논리 값을 출력하게 되므로 카운트부에서 출력되는 제1 및 제2 카운트 신호 중 적어도 어느 하나는 비활성화 되고 출력부에서는 논리 로우 값을 출력한다.
도 6은 본 발명의 일 실시예에 따른 위상 고정/부고정 검출 회로를 나타낸 블록도이다.
도 6을 참조하면, 위상 고정/부고정 검출회로는 위상 고정 검출부(620) 및 위상 부고정 검출부(630)를 포함한다.
위상 고정 검출부(620)는 도 2의 위상 고정 검출 회로(100a)를 이용하여 구현할 수 있고, 위상 부고정 검출부(630)는 도 3의 위상 부고정 검출 회로(300)를 이용하여 구현할 수 있다.
위상 고정 검출부(620)는 기준 신호와 피드백 신호의 위상을 검출하는 위상/주파수 검출기(610)에 의해 발생된 업 신호(SUP) 및 다운 신호(SDN)를 기초로 기준 신호(FREF)와 피드백 신호(FFEED)의 위상 고정 여부를 판별한다. 기준 신호(FREF)와 피드백 신호(FFEED)가 위상 부고정 상태에서 위상 고정 상태로 전환된 경우에는 위상 고정 상태가 설정값 이상 지속된 후에 위상 고정 신호를 활성화하여 출력한다. 위상 고정 검출부(620)는 카운트부를 이용하여 위상 고정 상태가 지속되는 정도를 검출할 수 있다. 또한 기준 신호(FREF)와 피드백 신호(FFEED)가 위상 부고정 상태가 되면 위상 부고정 검출부(630)에 의해 제공된 위상 고정 리셋 신호(SILRS)에 의해 카운트부에서 카운트한 값을 리셋하여 위상 고정 신호를 비활성화 할 수 있다.
위상 부고정 검출부(530)는 업 신호(SUP) 및 다운 신호(SDN)를 기초로 기준 신호(FREF)와 피드백 신호(FFEED)의 위상 고정 여부를 판별한다. 기준 신호(FREF)와 피드백 신호(FFEED)가 위상 고정 상태에서 위상 부고정 상태로 전환된 경우에는 위상 부고정 상태가 설정값 이상 지속된 후에 위상 부고정 신호를 활성화하여 출력한다. 위상 부고정 검출부(630)는 카운트부를 이용하여 위상 부고정 상태가 지속되는 정도를 검출할 수 있다. 또한 기준 신호(FREF)와 피드백 신호(FFEED)가 위상 고정 상태가 되면 위상 고정 검출부(620)에 의해 제공된 위상 부고정 리셋 신 호(SOLRS)에 의해 카운트부에서 카운트한 값을 리셋하여 위상 부고정 신호를 비활성화 할 수 있다.
도 7은 본 발명의 일 실시예에 따른 위상 고정 루프를 나타내는 블록도이다.
도 7을 참조하면, 위상 고정 루프는 위상/주파수 검출부(610), 전하 펌프(640), 루프 필터(650), 전압 제어 발진기(660), 분주기(670), 위상 고정 검출부(620) 및 위상 부고정 검출부(630)를 포함한다.
위상/주파수 검출부(610)는 기준 신호(FREF)와 피드백 신호(FFEED)의 위상을 비교하여 위상차에 따라 업 신호(SUP) 또는 다운 신호(SDN)를 출력한다. 전하 펌프(640)는 업 신호(SUP) 또는 다운 신호(SDN)에 응답하여 전하를 펌핑한다. 루프 필터(650)는 전하 펌프(640)의 출력을 수신하여 필터링하여 제어 신호를 출력한다. 전압 제어 발진기(660)는 루프필터(650)에 출력되는 제어 신호에 따른 출력 주파수의 발진 신호를 생성한다. 분주기(670)는 발진 신호의 출력 주파수를 분주하여 피드백 신호(FFEED)로 출력한다.
위상 고정 검출부(620)는 기준 신호(FREF)와 피드백 신호(FFEED)의 위상 고정 여부를 판별하며 기준 신호(FREF)와 피드백 신호(FFEED)가 위상 부고정 상태에서 위상 고정 상태로 전환된 경우에는 위상 고정 상태가 설정값 이상 지속된 후에 위상 고정 신호를 활성화하여 출력한다.
위상 부고정 검출부(630)는 기준 신호(FREF)와 피드백 신호(FFEED)의 위상 부고정 여부를 판별하며 기준 신호(FREF)와 피드백 신호(FFEED)가 위상 고정 상태에서 위상 부고정 상태로 전환된 경우에는 위상 부고정 상태가 설정값 이상 지속된 후에 위상 부고정 신호를 활성화하여 출력한다.
상술한 바와 같이 본 발명의 일 실시예에 따른 위상 고정 검출 회로 및 이를 포함하는 위상 고정 루프는 위상 고정 상태가 설정값이 이상 지속된 경우에 위상 고정 검출 신호를 활성화하므로 위상 고정 여부를 검출할 때의 발생할 수 있는 에러를 줄일 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 위상 고정 검출 회로를 나타낸 블록도이다.
도 2는 도 1의 위상 고정 검출 회로를 더욱 상세히 나타낸 블록도이다.
도 3은 본 발명의 일 실시예에 따른 위상 부고정 검출 회로를 나타낸 블록도이다.
도 4a, 도 4b 및 도 4c는 위상이 고정된 경우에 각 신호의 파형을 나타내는 파형도이다.
도 5a, 도 5b 및 도 5c는 위상이 고정되지 않은 경우에 각 신호의 파형을 나타내는 파형도이다.
도 6은 본 발명의 일 실시예에 따른 위상 고정/부고정 검출 회로를 나타낸 블록도이다.
도 7은 본 발명의 일 실시예에 따른 위상 고정 루프를 나타내는 블록도이다.

Claims (10)

  1. 기준 신호와 피드백 신호의 위상을 검출하는 위상/주파수 검출기에 의해 발생된 업 신호 및 다운 신호를 지연 시켜 각각 제1 지연 신호 및 제2 지연 신호로 출력하는 신호 지연부;
    상기 업 신호, 상기 다운 신호, 상기 제1 지연 신호 및 상기 제2 지연 신호를 기초하여 제1 판별 신호 및 제2 판별 신호를 발생시키고, 상기 기준 신호와 상기 피드백 신호의 위상이 고정된 경우 상기 제1 판별 신호 및 제2 판별 신호를 활성화시키는 신호 판별부;
    상기 제1 판별 신호 또는 상기 제2 판별 신호가 활성화 되면 상기 활성화가 지속되는 구간을 카운트하고, 상기 카운트 결과가 설정값 이상이 된 경우에 제1 카운트 신호 또는 제2 카운트 신호를 활성화하여 출력하는 카운트부; 및
    상기 제1 카운트 신호 및 상기 제2 카운트 신호의 활성화 여부에 따라 위상 고정 신호의 활성화를 결정하는 출력부를 포함하고,
    상기 설정값은 제1 설정값 및 제2 설정값을 포함하고,
    상기 카운트부는
    상기 제1 판별 신호가 활성화된 경우 상기 제1 판별 신호가 활성화되는 구간을 카운트한 값이 상기 제1 설정값에 도달하면 제1 카운트 신호를 활성화하여 출력하고, 리셋 신호가 활성화된 경우 상기 제1 판별 신호가 활성화되는 구간을 카운트한 값을 리셋하는 제1 카운터; 및
    상기 제2 판별 신호가 활성화된 경우 상기 제2 판별 신호가 활성화되는 구간을 카운트한 값이 상기 제2 설정값에 도달하면 제2 카운트 신호를 활성화하여 출력하고, 상기 리셋 신호가 활성화 되면 상기 카운트한 값을 리셋하는 제2 카운터를 포함하는 것을 특징으로 하는 위상 고정 검출 회로.
  2. 제1항에 있어서, 상기 신호 지연부는
    상기 업 신호를 지연시켜 상기 제1 지연 신호로 출력하는 제1 지연부; 및
    상기 다운 신호를 지연시켜 상기 제2 지연 신호로 출력하는 제2 지연부를 포함하는 것을 특징으로 하는 위상 고정 검출 회로.
  3. 제1항에 있어서, 상기 신호 판별부는
    클럭 단자로 상기 제1 지연 신호를 입력받고, 입력 단자로 상기 다운 신호를 입력받아, 출력 단자로 상기 제1 판별 신호를 출력하는 제1 플립플롭; 및
    클럭 단자로 상기 제2 지연 신호를 입력받고, 입력 단자로 상기 업 신호를 입력받아, 출력 단자로 상기 제2 판별 신호를 출력하는 제2 플립플롭을 포함하는 것을 특징으로 하는 위상 고정 검출 회로.
  4. 삭제
  5. 제1항에 있어서, 상기 제1 설정값 및 상기 제2 설정값은 사용자에 의해 조절 가능한 것을 특징으로 하는 위상 고정 검출 회로.
  6. 제1항에 있어서, 상기 출력부는
    상기 제1 카운트 신호 및 상기 제2 카운트 신호가 모두 활성화 되었을 때 상기 위상 고정 신호를 활성화하여 출력하는 앤드 게이트를 포함하는 것을 특징으로 하는 위상 고정 검출 회로.
  7. 기준 신호와 피드백 신호의 위상을 검출하는 위상/주파수 검출기에 의해 발생된 업 신호 및 다운 신호를 기초로 상기 기준 신호와 상기 피드백 신호의 위상 고정 여부를 판별하고, 상기 기준 신호와 상기 피드백 신호가 위상 부고정 상태에서 위상 고정 상태로 전환된 경우에는 위상 고정 상태가 설정값 이상 지속된 후에 위상 고정 신호를 활성화하는 위상 고정 검출부; 및
    상기 업 신호 및 상기 다운 신호를 기초로 상기 기준 신호와 상기 피드백 신호의 위상 고정 여부를 판별하고, 상기 기준 신호와 상기 피드백 신호가 위상 고정 상태에서 위상 부고정 상태로 전환된 경우에는 위상 부고정 상태가 설정값 이상 지속된 후에 위상 부고정 신호를 활성화하는 위상 부고정 검출부를 포함하는 것을 특징으로 하는 위상 고정/부고정 검출 회로.
  8. 제7항에 있어서, 상기 위상 고정 검출부는
    상기 업 신호 및 상기 다운 신호를 지연 시켜 각각 제1 지연 신호 및 제2 지연 신호로 출력하는 신호 지연부;
    상기 업 신호, 상기 다운 신호, 상기 제1 지연 신호 및 상기 제2 지연 신호를 기초하여 제1 판별 신호 및 제2 판별 신호를 발생시키고, 상기 기준 신호와 상기 피드백 신호의 위상이 고정된 경우 상기 제1 판별 신호 및 제2 판별 신호를 활성화시키는 신호 판별부;
    상기 제1 판별 신호 또는 상기 제2 판별 신호가 활성화 되면 상기 활성화가 지속되는 구간을 카운트하고, 상기 카운트 결과가 설정값 이상이 된 경우에 제1 카운트 신호 또는 제2 카운트 신호를 활성화하여 출력하는 카운트부; 및
    상기 제1 카운트 신호 및 상기 제2 카운트 신호의 활성화 여부에 따라 위상 고정 신호의 활성화를 결정하는 출력부를 포함하는 것을 특징으로 하는 위상 고정/부고정 검출 회로.
  9. 제8항에 있어서,
    상기 설정값은 제1 설정값 및 제2 설정값을 포함하고,
    상기 카운트부는
    상기 제1 판별 신호가 활성화된 경우 상기 제1 판별 신호가 활성화되는 구간을 카운트한 값이 상기 제1 설정값에 도달하면 제1 카운트 신호를 활성화하여 출력하고, 리셋 신호가 활성화된 경우 상기 제1 판별 신호가 활성화되는 구간을 카운트한 값을 리셋하는 제1 카운터; 및
    상기 제2 판별 신호가 활성화된 경우 상기 제2 판별 신호가 활성화되는 구간을 카운트한 값이 상기 제2 설정값에 도달하면 제2 카운트 신호를 활성화하여 출력하고, 상기 리셋 신호가 활성화 되면 상기 카운트한 값을 리셋하는 제2 카운터를 포함하는 것을 특징으로 하는 위상 고정/부고정 검출 회로.
  10. 제7항에 있어서, 상기 위상 부고정 검출 회로는
    상기 업 신호 및 상기 다운 신호를 기초로 상기 기준 신호와 상기 피드백 신호의 위상 고정 여부를 판별하고, 상기 기준 신호와 상기 피드백 신호가 위상 고정 상태에서 위상 부고정 상태로 전환된 경우에는 부고정 판별 신호를 활성화하여 출력하는 부고정 판별부;
    상기 부고정 판별 신호가 활성화되면 상기 활성화된 부고정 판별 신호가 활성화되는 구간을 카운트하고, 상기 카운트 결과가 설정값 이상이 된 경우에 카운트 신호를 활성화하여 출력하는 카운트부; 및
    상기 카운트 신호에 기초하여 상기 위상 고정 검출부로 제공되는 리셋 신호를 발생시키는 리셋 신호 발생부를 포함하는 것을 특징으로 하는 위상 고정/부고정 검출 회로.
KR1020070132018A 2007-12-17 2007-12-17 위상 고정 검출 회로 및 이를 포함한 위상 고정 루프 KR100957027B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070132018A KR100957027B1 (ko) 2007-12-17 2007-12-17 위상 고정 검출 회로 및 이를 포함한 위상 고정 루프

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070132018A KR100957027B1 (ko) 2007-12-17 2007-12-17 위상 고정 검출 회로 및 이를 포함한 위상 고정 루프

Publications (2)

Publication Number Publication Date
KR20090064715A KR20090064715A (ko) 2009-06-22
KR100957027B1 true KR100957027B1 (ko) 2010-05-13

Family

ID=40993234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070132018A KR100957027B1 (ko) 2007-12-17 2007-12-17 위상 고정 검출 회로 및 이를 포함한 위상 고정 루프

Country Status (1)

Country Link
KR (1) KR100957027B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103487648B (zh) * 2013-09-25 2015-12-02 南京理工大学 sigma-delta PLL频率测量电路及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61216524A (ja) 1985-03-22 1986-09-26 Hitachi Ltd 位相同期検出回路
JPH09214333A (ja) * 1996-01-31 1997-08-15 Nec Corp 半導体集積回路
KR20020022918A (ko) * 2000-09-21 2002-03-28 윤종용 Ｐｌｌ 락 검출기회로 및 락 검출방법
KR20070061049A (ko) * 2005-12-08 2007-06-13 한국전자통신연구원 위상 고정 검출 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61216524A (ja) 1985-03-22 1986-09-26 Hitachi Ltd 位相同期検出回路
JPH09214333A (ja) * 1996-01-31 1997-08-15 Nec Corp 半導体集積回路
KR20020022918A (ko) * 2000-09-21 2002-03-28 윤종용 Ｐｌｌ 락 검출기회로 및 락 검출방법
KR20070061049A (ko) * 2005-12-08 2007-06-13 한국전자통신연구원 위상 고정 검출 장치

Also Published As

Publication number Publication date
KR20090064715A (ko) 2009-06-22

Similar Documents

Publication Publication Date Title
US8076979B2 (en) Lock detection circuit for phase locked loop
US6304116B1 (en) Delay locked looped circuits and methods of operation thereof
US6466058B1 (en) PLL lock detection using a cycle slip detector with clock presence detection
JP5590867B2 (ja) タイム／デジタルコンバーター及びデジタル位相ロックループ
US7084681B2 (en) PLL lock detection circuit using edge detection and a state machine
US8169242B2 (en) Programmable fine lock/unlock detection circuit
CN110247656B (zh) 用于锁相环的损坏的时钟检测电路
KR20090033783A (ko) 디지털 코드로 제어하는 디지털 위상 동기 루프 회로 및 그제어 방법
US7250803B2 (en) PLL output clock stabilization circuit
JP2003224471A (ja) Ｐｌｌ回路および光通信受信装置
JP5815999B2 (ja) 位相固定ループ
US20080084233A1 (en) Frequency regulator having lock detector and frequency regulating method
KR100389730B1 (ko) 위상 동기 루프를 체크하기 위하여 가변 윈도우를 갖는로크-인 검출 회로 및 거기에 사용되는 방법
US7567642B2 (en) Phase detector with extended linear operating range
US6757349B1 (en) PLL frequency synthesizer with lock detection circuit
US6954510B2 (en) Phase-locked loop lock detector circuit and method of lock detection
KR100957027B1 (ko) 위상 고정 검출 회로 및 이를 포함한 위상 고정 루프
US7598816B2 (en) Phase lock loop circuit with delaying phase frequency comparson output signals
KR101671568B1 (ko) 오동기화를 방지하기 위한 이중 위상 주파수 검출기 회로, 이의 동작 방법 및 이를 사용하는 클록 데이터 복원 회로
KR101905097B1 (ko) 위상 검출기
US6603300B2 (en) Phase-detecting device
JP2013197692A (ja) Ｐｌｌクロック発生回路
KR101022414B1 (ko) 주파수 차이 검출 기반 고정 상태 검출기 및 이를 포함하는위상동기루프 회로
JP6863373B2 (ja) 検出装置および検出方法
KR20080077515A (ko) 위상 록킹 검출 방법 및 이를 수행하기 위한 위상 고정루프 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee