JP2017153001A - 受信装置 - Google Patents
受信装置 Download PDFInfo
- Publication number
- JP2017153001A JP2017153001A JP2016035145A JP2016035145A JP2017153001A JP 2017153001 A JP2017153001 A JP 2017153001A JP 2016035145 A JP2016035145 A JP 2016035145A JP 2016035145 A JP2016035145 A JP 2016035145A JP 2017153001 A JP2017153001 A JP 2017153001A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- data
- serial data
- clock
- restored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
図1は、第1実施形態の受信装置1の構成を示す図である。受信装置1は、NチャネルのシリアルデータSer_Data[1]〜Ser_Data[N]を受信する。受信装置1は、1個の特定受信部11および(N−1)個の受信部122〜12Nを備える。(N−1)個の受信部122〜12Nは同様の構成を有する。なお、Nは2以上の整数であり、nは2以上N以下の各整数である。Nチャネルのうち第1チャネルを特定チャネルとする。
図3は、第2実施形態の受信装置2の構成を示す図である。受信装置2は、NチャネルのシリアルデータSer_Data[1]〜Ser_Data[N]を受信する。受信装置2は、1個の特定受信部21および(N−1)個の受信部222〜22Nを備える。(N−1)個の受信部222〜22Nは同様の構成を有する。なお、Nは2以上の整数であり、nは2以上N以下の各整数である。Nチャネルのうち第1チャネルを特定チャネルとする。
図5は、第3実施形態の受信装置3の構成を示す図である。受信装置3は、NチャネルのシリアルデータSer_Data[1]〜Ser_Data[N]を受信する。受信装置3は、N個の受信部321〜32N、復元部33および選択部34を備える。N個の受信部321〜32Nは同様の構成を有する。なお、Nは2以上の整数であり、nは1以上N以下の各整数である。
図6は、第4実施形態の受信装置4の構成を示す図である。受信装置4は、NチャネルのシリアルデータSer_Data[1]〜Ser_Data[N]を受信する。受信装置4は、N個の受信部421〜42N、復元部43および選択部44を備える。N個の受信部421〜42Nは同様の構成を有する。なお、Nは2以上の整数であり、nは1以上N以下の各整数である。
図7は、第5実施形態の受信装置5の構成を示す図である。受信装置5は、NチャネルのシリアルデータSer_Data[1]〜Ser_Data[N]を受信する。受信装置5は、N個の受信部521〜52N、復元部53および選択部54を備える。N個の受信部521〜52Nは同様の構成を有する。なお、Nは2以上の整数であり、nは1以上N以下の各整数である。
図8は、第6実施形態の受信装置6の構成を示す図である。受信装置6は、NチャネルのシリアルデータSer_Data[1]〜Ser_Data[N]を受信する。受信装置6は、N個の受信部621〜62N、復元部63および選択部64を備える。N個の受信部621〜62Nは同様の構成を有する。なお、Nは2以上の整数であり、nは1以上N以下の各整数である。
Claims (8)
- 複数チャネルのシリアルデータを受信する受信装置であって、
前記複数チャネルのうちの何れかの特定チャネルについて設けられ、この特定チャネルのシリアルデータを入力して、この入力したシリアルデータに基づいて復元した復元クロックおよび復元データを出力する復元部を含む特定受信部と、
前記複数チャネルのうちの前記特定チャネル以外の各チャネルについて設けられ、各チャネルのシリアルデータを入力して、この入力したシリアルデータに基づいて復元した復元データを出力する受信部と、
を備え、
前記受信部が、
入力したシリアルデータを、サンプリングクロックが指示するタイミングでサンプリングして、そのサンプリングしたデータを復元データとして出力するサンプラと、
前記復元データと前記サンプリングクロックとの間で位相を比較する位相比較部と、
前記位相比較部による位相比較結果に基づいて位相を調整した前記サンプリングクロックを前記復元クロックに基づいて生成して出力する位相補間部と、
を含む、
受信装置。 - 複数チャネルのシリアルデータを受信する受信装置であって、
前記複数チャネルのうちの何れかの特定チャネルについて設けられ、この特定チャネルのシリアルデータを入力して、この入力したシリアルデータに基づいて復元した復元クロックを出力する復元部を含む特定受信部と、
前記複数チャネルのうちの前記特定チャネル以外の各チャネルについて設けられ、各チャネルのシリアルデータを入力して、この入力したシリアルデータに基づいて復元した復元データを出力する受信部と、
を備え、
前記特定受信部および前記受信部それぞれが、
入力したシリアルデータを、サンプリングクロックが指示するタイミングでサンプリングして、そのサンプリングしたデータを復元データとして出力するサンプラと、
前記復元データと前記サンプリングクロックとの間で位相を比較する位相比較部と、
前記位相比較部による位相比較結果に基づいて位相を調整した前記サンプリングクロックを前記復元クロックに基づいて生成して出力する位相補間部と、
を含む、
受信装置。 - 複数チャネルのシリアルデータを受信する受信装置であって、
前記複数チャネルのうちの何れかのチャネルのシリアルデータに基づいて復元した復元クロックを出力する復元部と、
前記複数チャネルそれぞれについて設けられ、各チャネルのシリアルデータを入力して、この入力したシリアルデータに基づいて復元した復元データを出力する受信部と、
を備え、
前記受信部が、
入力したシリアルデータを、サンプリングクロックが指示するタイミングでサンプリングして、そのサンプリングしたデータを復元データとして出力するサンプラと、
前記復元データと前記サンプリングクロックとの間で位相を比較する位相比較部と、
前記位相比較部による位相比較結果に基づいて位相を調整した前記サンプリングクロックを前記復元クロックに基づいて生成して出力する位相補間部と、
を含む、
受信装置。 - 前記複数チャネルのうちの何れかのチャネルのシリアルデータを選択して、その選択したシリアルデータを前記復元部に与える選択部を更に備え、
前記復元部が、前記選択部により与えられたシリアルデータに基づいて復元クロックを出力する、
請求項3に記載の受信装置。 - 前記選択部が、前記複数チャネルのシリアルデータそれぞれのデータ品質に基づいて、前記複数チャネルのうちの何れかのチャネルのシリアルデータを選択する、
請求項4に記載の受信装置。 - 前記複数チャネルそれぞれについて設けられた前記受信部のうちの何れかの受信部の前記位相比較部による位相比較結果を選択して、その選択した位相比較結果を前記復元部に与える選択部を更に備え、
前記復元部が、前記選択部により与えられた位相比較結果に基づいて復元クロックを出力する、
請求項3に記載の受信装置。 - 前記選択部が、前記複数チャネルのシリアルデータそれぞれのデータ品質に基づいて、前記複数チャネルそれぞれについて設けられた前記受信部のうちの何れかの受信部の前記位相比較部による位相比較結果を選択する、
請求項6に記載の受信装置。 - 前記受信部が、前記復元クロックを分周した分周クロックを前記位相補間部に与える分周部を更に含み、
前記位相補間部が、前記位相比較部による位相比較結果に基づいて位相を調整した前記サンプリングクロックを前記分周クロックに基づいて生成して出力する、
請求項1〜7の何れか1項に記載の受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016035145A JP6713786B2 (ja) | 2016-02-26 | 2016-02-26 | 受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016035145A JP6713786B2 (ja) | 2016-02-26 | 2016-02-26 | 受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017153001A true JP2017153001A (ja) | 2017-08-31 |
JP6713786B2 JP6713786B2 (ja) | 2020-06-24 |
Family
ID=59742104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016035145A Active JP6713786B2 (ja) | 2016-02-26 | 2016-02-26 | 受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6713786B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08265286A (ja) * | 1995-03-20 | 1996-10-11 | Fujitsu Ltd | 同期信号源選択方式 |
JP2008535387A (ja) * | 2005-03-30 | 2008-08-28 | シリコン・ラボラトリーズ・インコーポレイテッド | 非同期基準クロックを用いたデータクリーニング |
JP2015133620A (ja) * | 2014-01-14 | 2015-07-23 | 富士通株式会社 | マルチレーンリタイマ回路およびマルチレーン伝送システム |
-
2016
- 2016-02-26 JP JP2016035145A patent/JP6713786B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08265286A (ja) * | 1995-03-20 | 1996-10-11 | Fujitsu Ltd | 同期信号源選択方式 |
JP2008535387A (ja) * | 2005-03-30 | 2008-08-28 | シリコン・ラボラトリーズ・インコーポレイテッド | 非同期基準クロックを用いたデータクリーニング |
JP2015133620A (ja) * | 2014-01-14 | 2015-07-23 | 富士通株式会社 | マルチレーンリタイマ回路およびマルチレーン伝送システム |
Also Published As
Publication number | Publication date |
---|---|
JP6713786B2 (ja) | 2020-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102599904B1 (ko) | 다상 클록 듀티 사이클 및 스큐 측정 및 보정 | |
US11018675B2 (en) | Matrix phase interpolator for phase locked loop | |
US7545188B1 (en) | Multiphase clock generator | |
US8036300B2 (en) | Dual loop clock recovery circuit | |
JP5235190B2 (ja) | クロックデータリカバリ回路、方法ならびにそれらを利用した試験装置 | |
JP4886276B2 (ja) | クロックデータ復元装置 | |
US7599457B2 (en) | Clock-and-data-recovery system having a multi-phase clock generator for one or more channel circuits | |
US20060076993A1 (en) | High speed clock and data recovery system | |
CN112042125A (zh) | 用于锁相环路中精细控制相位/频率偏移的方法和电路 | |
KR100865662B1 (ko) | 노이즈 형성 디지털 주파수 합성 | |
US6937685B2 (en) | Apparatus and method for counting high-speed early/late pulses from a high speed phase detector using a pulse accumulator | |
US20120163519A1 (en) | Clock and data recovery unit without an external reference clock | |
US20210111859A1 (en) | Clock data recovery circuit with improved phase interpolation | |
CN112075025A (zh) | 在集成电路器件中接收信号的电路和方法 | |
KR20140125430A (ko) | 클록 및 데이터 복원(cdr) 회로들에 대한 리셋가능한 전압 제어된 오실레이터(vco)들, 및 관련 시스템들 및 방법들 | |
KR101526025B1 (ko) | 주파수 동기화 시스템 및 주파수 동기화 방법 | |
US8035451B2 (en) | On-the-fly frequency switching while maintaining phase and frequency lock | |
US10171091B2 (en) | Phase interpolator for interpolating phase of delay clock signal and device including the same and for performing data sampling by using phase interpolated clock signal | |
CN114421967A (zh) | 相位插值电路、锁相环、芯片及电子设备 | |
JP2001285059A (ja) | リング発振器出力波形間の位相オフセットを補正するための自己補正回路および方法 | |
US20070230646A1 (en) | Phase recovery from forward clock | |
US9461811B1 (en) | Clock and data recovery circuit and clock and data recovery method | |
KR101663546B1 (ko) | 서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기 및 그 방법 | |
JP6713786B2 (ja) | 受信装置 | |
CN111817712B (zh) | 基于相位的分频器及相关锁相环、芯片、电子装置及时钟产生方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191029 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200526 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200604 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6713786 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |