JP2017153001A - 受信装置 - Google Patents

受信装置 Download PDF

Info

Publication number
JP2017153001A
JP2017153001A JP2016035145A JP2016035145A JP2017153001A JP 2017153001 A JP2017153001 A JP 2017153001A JP 2016035145 A JP2016035145 A JP 2016035145A JP 2016035145 A JP2016035145 A JP 2016035145A JP 2017153001 A JP2017153001 A JP 2017153001A
Authority
JP
Japan
Prior art keywords
unit
data
serial data
clock
restored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016035145A
Other languages
English (en)
Other versions
JP6713786B2 (ja
Inventor
久保 俊一
Shunichi Kubo
俊一 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THine Electronics Inc
Original Assignee
THine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THine Electronics Inc filed Critical THine Electronics Inc
Priority to JP2016035145A priority Critical patent/JP6713786B2/ja
Publication of JP2017153001A publication Critical patent/JP2017153001A/ja
Application granted granted Critical
Publication of JP6713786B2 publication Critical patent/JP6713786B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】受信する複数チャネルのシリアルデータのビットレートが時間的に一定でない場合であってもコストを低減することができる受信装置を提供する。【解決手段】受信装置1は、1個の特定受信部11および(N−1)個の受信部122〜12Nを備える。(N−1)個の受信部122〜12Nは同様の構成を有する。特定受信部11の復元部101は、第1チャネルのシリアルデータSer_Data[1]を入力して、この入力したシリアルデータSer_Data[1]に基づいて復元した復元クロックRec_Clockおよび復元データRec_Data[1]を出力する。受信部12nは、第nチャネルのシリアルデータSer_Data[n]を入力し、この入力したシリアルデータSer_Data[n]に基づいて復元した復元データRec_Data[n]を出力する。受信部12nは、サンプラ201、位相比較部202および位相補間部203を含む。【選択図】図1

Description

本発明は、複数チャネルのシリアルデータを受信する受信装置に関するものである。
複数チャネルのシリアルデータを受信する受信装置は、複数チャネルそれぞれについて受信部を備える。各受信部は、複数チャネルのうち対応するチャネルのシリアルデータを入力して、その入力したシリアルデータに基づいて復元した復元クロックおよび復元データを出力する復元部を含む。このような復元技術はCDR(Clock Data Recovery)として知られている。受信装置の各チャネルの受信部が復元部を含む構成とすると、受信装置を半導体基板上に形成する場合、必要面積が大きくなり、コストが高くなる。
特許文献1に記載された受信装置は、参照クロックを入力して該参照クロックに基づいてサンプリングクロックを生成するPLL(Phase Lock Loop)を備える。この受信装置の各チャネルの受信部は、PLLから出力されたサンプリングクロックを用いて、入力したシリアルデータをサンプリングして、そのサンプリングしたデータを復元データとして出力する。このような受信装置を半導体基板上に形成する場合、各受信部の必要面積を小さくすることができる。
米国特許第7058150号明細書
しかし、特許文献1に記載された受信装置は、PLLに与える参照クロックを生成する発振回路を実装基板上に設けることが必要となる。これにより、部品コストが高くなり、実装基板の面積が大きくなって実装基板上のコストが増加する。また、受信装置が画像データをシリアルデータとして受信する場合、送受信される画像データのビットレート(伝送速度)が画像の画素数によって異なることから、そのビットレートに応じて参照クロックの周波数を変更する必要があるが、参照クロックの周波数を変更するには、外部素子(発振回路)を交換する必要があり、この点でもコストが高くなる。
本発明は、上記問題点を解消する為になされたものであり、受信する複数チャネルのシリアルデータのビットレートが時間的に一定でない場合であってもコストを低減することができる受信装置を提供することを目的とする。
本発明の第1態様の受信装置は、複数チャネルのシリアルデータを受信する受信装置であって、(1) 複数チャネルのうちの何れかの特定チャネルについて設けられ、この特定チャネルのシリアルデータを入力して、この入力したシリアルデータに基づいて復元した復元クロックおよび復元データを出力する復元部を含む特定受信部と、(2) 複数チャネルのうちの特定チャネル以外の各チャネルについて設けられ、各チャネルのシリアルデータを入力して、この入力したシリアルデータに基づいて復元した復元データを出力する受信部と、を備える。
また、受信部は、(a) 入力したシリアルデータを、サンプリングクロックが指示するタイミングでサンプリングして、そのサンプリングしたデータを復元データとして出力するサンプラと、(b) 復元データとサンプリングクロックとの間で位相を比較する位相比較部と、(c) 位相比較部による位相比較結果に基づいて位相を調整したサンプリングクロックを復元クロックに基づいて生成して出力する位相補間部と、を含む。
本発明の第2態様の受信装置は、複数チャネルのシリアルデータを受信する受信装置であって、(1) 複数チャネルのうちの何れかの特定チャネルについて設けられ、この特定チャネルのシリアルデータを入力して、この入力したシリアルデータに基づいて復元した復元クロックを出力する復元部を含む特定受信部と、(2) 複数チャネルのうちの特定チャネル以外の各チャネルについて設けられ、各チャネルのシリアルデータを入力して、この入力したシリアルデータに基づいて復元した復元データを出力する受信部と、を備える。特定受信部および受信部それぞれは、上記と同様のサンプラ、位相比較部および位相補間部を含む。
本発明の第3態様の受信装置は、複数チャネルのシリアルデータを受信する受信装置であって、(1) 複数チャネルのうちの何れかのチャネルのシリアルデータに基づいて復元した復元クロックを出力する復元部と、(2) 複数チャネルそれぞれについて設けられ、各チャネルのシリアルデータを入力して、この入力したシリアルデータに基づいて復元した復元データを出力する受信部と、を備える。受信部は、上記と同様のサンプラ、位相比較部および位相補間部を含む。
本発明の第3態様の受信装置は、複数チャネルのうちの何れかのチャネルのシリアルデータを選択して、その選択したシリアルデータを復元部に与える選択部を更に備え、復元部が、選択部により与えられたシリアルデータに基づいて復元クロックを出力するのが好適である。このとき、選択部が、複数チャネルのシリアルデータそれぞれのデータ品質に基づいて、複数チャネルのうちの何れかのチャネルのシリアルデータを選択するのが好適である。
本発明の第3態様の受信装置は、複数チャネルそれぞれについて設けられた受信部のうちの何れかの受信部の位相比較部による位相比較結果を選択して、その選択した位相比較結果を復元部に与える選択部を更に備え、復元部が、選択部により与えられた位相比較結果に基づいて復元クロックを出力するのが好適である。このとき、選択部が、複数チャネルのシリアルデータそれぞれのデータ品質に基づいて、複数チャネルそれぞれについて設けられた受信部のうちの何れかの受信部の位相比較部による位相比較結果を選択するのが好適である。
本発明の第1〜第3の態様それぞれにおいて、受信部が、復元クロックを分周した分周クロックを位相補間部に与える分周部を更に含み、位相補間部が、位相比較部による位相比較結果に基づいて位相を調整したサンプリングクロックを分周クロックに基づいて生成して出力するのが好適である。
本発明の受信装置は、受信する複数チャネルのシリアルデータのビットレートが時間的に一定でない場合であってもコストを低減することができる。
図1は、第1実施形態の受信装置1の構成を示す図である。 図2は、各受信部12のサンプラ201および位相比較部202の回路の構成例を示す図である。 図3は、第2実施形態の受信装置2の構成を示す図である。 図4は、特定受信部21の復元部102の構成例を示す図である。 図5は、第3実施形態の受信装置3の構成を示す図である。 図6は、第4実施形態の受信装置4の構成を示す図である。 図7は、第5実施形態の受信装置5の構成を示す図である。 図8は、第6実施形態の受信装置6の構成を示す図である。
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。本発明は、これらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
(第1実施形態)
図1は、第1実施形態の受信装置1の構成を示す図である。受信装置1は、NチャネルのシリアルデータSer_Data[1]〜Ser_Data[N]を受信する。受信装置1は、1個の特定受信部11および(N−1)個の受信部12〜12を備える。(N−1)個の受信部12〜12は同様の構成を有する。なお、Nは2以上の整数であり、nは2以上N以下の各整数である。Nチャネルのうち第1チャネルを特定チャネルとする。
特定受信部11は、第1チャネル(特定チャネル)について設けられたものであり、第1チャネルのシリアルデータSer_Data[1]を入力する。特定受信部11は、復元部101を含む。復元部101は、第1チャネルのシリアルデータSer_Data[1]を入力して、この入力したシリアルデータSer_Data[1]に基づいて復元した復元クロックRec_Clockおよび復元データRec_Data[1]を出力する。
(N−1)個の受信部12〜12のうちの第nの受信部12は、第nチャネルについて設けられたものであり、第nチャネルのシリアルデータSer_Data[n]を入力する。そして、受信部12は、この入力したシリアルデータSer_Data[n]に基づいて復元した復元データRec_Data[n]を出力する。受信部12は、サンプラ201、位相比較部202および位相補間部203を含む。
受信部12のサンプラ201は、第nチャネルのシリアルデータSer_Data[n]を入力するとともに、位相補間部203から出力されるサンプリングクロックSmp_Clock[n]を入力する。サンプラ201は、サンプリングクロックSmp_Clock[n]が指示するタイミングでシリアルデータSer_Data[n]をサンプリングして、そのサンプリングしたデータを復元データRec_Data[n]として出力する。
受信部12の位相比較部202は、サンプラ201から出力された復元データRec_Data[n]を入力するとともに、位相補間部203から出力されるサンプリングクロックSmp_Clock[n]を入力する。位相比較部202は、復元データRec_Data[n]とサンプリングクロックSmp_Clock[n]との間で位相を比較する。
位相補間部203は、位相比較部202による位相比較結果に基づいて位相を調整したサンプリングクロックSmp_Clock[n]を、復元クロックRec_Clockに基づいて生成して出力する。位相補間部203は、入力した復元クロックRec_Clockに対し2πm/Mだけ位相シフトしたサンプリングクロックSmp_Clock[n]を生成することができる。なお、Mは2以上の整数であり、mは0以上M未満の任意の整数である。
図2は、各受信部12のサンプラ201および位相比較部202の回路の構成例を示す図である。この回路は、フリップフロップ301〜304および排他的論理和回路305,306を含む。
フリップフロップ301は、シリアルデータSer_Data[n]をサンプリングクロックSmp_Clock[n]の立上りエッジのタイミングでラッチし、そのラッチしたデータを出力する。フリップフロップ302は、フリップフロップ301から出力されたデータをサンプリングクロックSmp_Clock[n]の立上りエッジのタイミングでラッチし、そのラッチしたデータを出力する。フリップフロップ302から出力されたデータは復元データRec_Data[n]である。
フリップフロップ303は、シリアルデータSer_Data[n]をサンプリングクロックSmp_Clock[n]の立下りエッジのタイミングでラッチし、そのラッチしたデータを出力する。フリップフロップ304は、フリップフロップ303から出力されたデータをサンプリングクロックSmp_Clock[n]の立上りエッジのタイミングでラッチし、そのラッチしたデータを出力する。
排他的論理和回路305は、フリップフロップ301,302それぞれから出力されたデータを入力し、これら2つのデータの排他的論理和を表すデータを位相補間部203へ出力する。排他的論理和回路306は、フリップフロップ302,304それぞれから出力されたデータを入力し、これら2つのデータの排他的論理和を表すデータを位相補間部203へ出力する。排他的論理和回路305,306それぞれから出力されるデータは、復元データRec_Data[n]とサンプリングクロックSmp_Clock[n]との間の位相の前後関係を表す。位相補間部203は、排他的論理和回路305,306それぞれから出力されたデータに基づいて、出力するサンプリングクロックSmp_Clock[n]の位相を調整することができる。
第1実施形態の受信装置1は、Nチャネルのうちの第1チャネルについて設けられた特定受信部11のみが回路規模が大きい復元部101を含み、第1チャネル以外の各チャネルについて設けられた(N−1)個の受信部12〜12は復元部を含まない。したがって、本実施形態の受信装置1は、半導体基板上に形成する場合、必要面積を小さくすることができ、コストを安価にできる。本実施形態の受信装置1は、入力したシリアルデータに基づいて復元クロックを生成するので、参照クロックが不要であり、この点でもコスト安価にすることができ、また、シリアルデータのビットレートが時間的に変化した場合であっても利用が可能である。
(第2実施形態)
図3は、第2実施形態の受信装置2の構成を示す図である。受信装置2は、NチャネルのシリアルデータSer_Data[1]〜Ser_Data[N]を受信する。受信装置2は、1個の特定受信部21および(N−1)個の受信部22〜22を備える。(N−1)個の受信部22〜22は同様の構成を有する。なお、Nは2以上の整数であり、nは2以上N以下の各整数である。Nチャネルのうち第1チャネルを特定チャネルとする。
特定受信部21は、第1チャネル(特定チャネル)について設けられたものであり、第1チャネルのシリアルデータSer_Data[1]を入力する。特定受信部21は、復元部102を含む。復元部102は、第1チャネルのシリアルデータSer_Data[1]を入力して、この入力したシリアルデータSer_Data[1]に基づいて復元した復元クロックRec_Clockを出力する。また、特定受信部21は、サンプラ201、位相比較部202および位相補間部203を含む。
(N−1)個の受信部22〜22のうちの第nの受信部22は、第nチャネルについて設けられたものであり、第nチャネルのシリアルデータSer_Data[n]を入力する。そして、受信部22は、この入力したシリアルデータSer_Data[n]に基づいて復元した復元データRec_Data[n]を出力する。受信部22は、サンプラ201、位相比較部202および位相補間部203を含む。
特定受信部21および各受信部22それぞれに含まれるサンプラ201、位相比較部202および位相補間部203は、第1実施形態におけるそれらと同様のものである。
図4は、特定受信部21の復元部102の構成例を示す図である。復元部102は、位相比較部401、ループフィルタ402および電圧制御発振器403を含む。位相比較部401は、シリアルデータSer_Data[1]を入力するとともに、電圧制御発振器403から出力される復元クロックRec_Clockを入力する。位相比較部401は、シリアルデータSer_Data[1]と復元クロックRec_Clockとの間で位相を比較し、その位相差に応じた値の電気信号をループフィルタ402へ出力する。ループフィルタ402は、位相比較部401から出力された電気信号のうち低周波数成分を選択的に電圧制御発振器403へ出力する。電圧制御発振器403は、ループフィルタ402から出力された電気信号に応じた周波数の復元クロックRec_Clockを出力する。
第2実施形態では、第1実施形態の場合と同様の効果を奏する他、以下のような効果をも奏する。NチャネルのシリアルデータSer_Data[1]〜Ser_Data[N]それぞれにおいて互いに独立のスペクトラム拡散が施されている場合、復元部102のループフィルタ402の帯域を十分に小さくしておくのが好ましい。これにより、復元部102から出力される復元クロックRec_Clockを、スペクトラム拡散による周波数変調に対して追従しないようにする。一方、特定受信部21および各受信部22それぞれにおいて、位相補間部203が、各チャネルのシリアルデータSer_Data[n]の周波数変調に追従したサンプリングクロックSmp_Clock[n]を生成することができる。このように、第2実施形態の受信装置2は、NチャネルのシリアルデータSer_Data[1]〜Ser_Data[N]それぞれにおいて互いに独立のスペクトラム拡散が施されている場合にも利用可能である。
(第3実施形態)
図5は、第3実施形態の受信装置3の構成を示す図である。受信装置3は、NチャネルのシリアルデータSer_Data[1]〜Ser_Data[N]を受信する。受信装置3は、N個の受信部32〜32、復元部33および選択部34を備える。N個の受信部32〜32は同様の構成を有する。なお、Nは2以上の整数であり、nは1以上N以下の各整数である。
受信部32〜32のうちの第nの受信部32は、第nチャネルについて設けられたものであり、第nチャネルのシリアルデータSer_Data[n]を入力する。そして、受信部32は、この入力したシリアルデータSer_Data[n]に基づいて復元した復元データRec_Data[n]を出力する。受信部32は、サンプラ201、位相比較部202および位相補間部203を含む。これらサンプラ201、位相比較部202および位相補間部203は、第1実施形態におけるそれらと同様のものである。
復元部33は、Nチャネルのうちの何れかのチャネルのシリアルデータを入力し、この入力したシリアルデータに基づいて復元した復元クロックRec_Clockを出力する。この復元部33は、第2実施形態における復元部102と同様の構成を有する。復元部33は、Nチャネルのうちの何れかの固定されたチャネルのシリアルデータを入力してもよいが、Nチャネルのうちから選択されたチャネルのシリアルデータを入力するのが好ましい。
選択部34は、Nチャネルのうちの何れかのチャネルのシリアルデータを選択して、その選択したシリアルデータを復元部33に与える。この選択に際しては、Nチャネルのうち現にデータ入力があるチャネルのシリアルデータを選択するのが好適であり、また、その中でもデータ品質が良好なシリアルデータを選択するのが好適である。データ品質は例えば信号レベルの大きさやアイの大きさである。復元部33は、選択部34により与えられたシリアルデータに基づいて復元クロックRec_Clockを生成し、その復元クロックRec_Clockを受信部32〜32へ与える。
第3実施形態では、第2実施形態の場合と同様の効果を奏する他、以下のような効果をも奏する。第1実施形態および第2実施形態では第1チャネル(特定チャネル)にデータ入力がある必要があるのに対して、第3実施形態では、そのような制約がなく、何れかのチャネルにデータ入力があればよい。また、第3実施形態では、データ品質が良好なシリアルデータに基づいて復元した復元クロックRec_Clockを出力することができるので、受信エラーを低減することができる。
(第4実施形態)
図6は、第4実施形態の受信装置4の構成を示す図である。受信装置4は、NチャネルのシリアルデータSer_Data[1]〜Ser_Data[N]を受信する。受信装置4は、N個の受信部42〜42、復元部43および選択部44を備える。N個の受信部42〜42は同様の構成を有する。なお、Nは2以上の整数であり、nは1以上N以下の各整数である。
受信部42〜42のうちの第nの受信部42は、第nチャネルについて設けられたものであり、第nチャネルのシリアルデータSer_Data[n]を入力する。そして、受信部42は、この入力したシリアルデータSer_Data[n]に基づいて復元した復元データRec_Data[n]を出力する。受信部42は、サンプラ201、位相比較部202および位相補間部203を含む。これらサンプラ201、位相比較部202および位相補間部203は、第1実施形態におけるそれらと同様のものである。
復元部43は、N個の受信部42〜42のうちの何れかの受信部42の位相比較部202による位相比較結果を入力し、この入力した位相比較結果に基づいて復元した復元クロックRec_Clockを出力する。この復元部43は、第2実施形態における復元部102の構成から位相比較部401を取り除いた構成とすることができる。復元部43は、Nチャネルのうちの何れかの固定されたチャネルの位相比較結果を入力してもよいが、Nチャネルのうちから選択されたチャネルの位相比較結果を入力するのが好ましい。
選択部44は、N個の受信部42〜42のうちの何れかの受信部42の位相比較部202による位相比較結果を選択して、その選択した位相選択結果を復元部43に与える。この選択に際しては、Nチャネルのうち現にデータ入力があるチャネルのシリアルデータを選択するのが好適である。復元部43は、選択部44により与えられた位相比較結果に基づいて復元クロックRec_Clockを生成し、その復元クロックRec_Clockを受信部42〜42へ与える。
第4実施形態では、第3実施形態の場合と同様の効果を奏する他、復元部43が位相比較部を含む必要がないので、復元部43の回路規模を小さくすることができる。
(第5実施形態)
図7は、第5実施形態の受信装置5の構成を示す図である。受信装置5は、NチャネルのシリアルデータSer_Data[1]〜Ser_Data[N]を受信する。受信装置5は、N個の受信部52〜52、復元部53および選択部54を備える。N個の受信部52〜52は同様の構成を有する。なお、Nは2以上の整数であり、nは1以上N以下の各整数である。
受信部52〜52のうちの第nの受信部52は、第nチャネルについて設けられたものであり、第nチャネルのシリアルデータSer_Data[n]を入力する。そして、受信部52は、この入力したシリアルデータSer_Data[n]に基づいて復元した復元データRec_Data[n]を出力する。受信部52は、サンプラ201、位相比較部202および位相補間部203を含む。これらサンプラ201、位相比較部202および位相補間部203は、第1実施形態におけるそれらと同様のものである。
復元部53は、Nチャネルのうちの何れかのチャネルのシリアルデータを入力するとともに、N個の受信部52〜52のうちの何れかの受信部52の位相比較部202による位相比較結果を入力する。復元部53は、この入力したシリアルデータおよび位相比較結果に基づいて復元した復元クロックRec_Clockを出力する。復元部53は、Nチャネルのうちの何れかの固定されたチャネルのシリアルデータおよび位相比較結果を入力してもよいが、Nチャネルのうちから選択されたチャネルのシリアルデータおよび位相比較結果を入力するのが好ましい。
選択部54は、Nチャネルのうちの何れかのチャネルのシリアルデータを選択するとともに、N個の受信部52〜52のうちの何れかの受信部の位相比較部202による位相比較結果を選択して、その選択したシリアルデータおよび位相選択結果を復元部53に与える。このシリアルデータの選択に際しては、Nチャネルのうち現にデータ入力があるチャネルのシリアルデータを選択するのが好適であり、また、その中でもデータ品質が良好なシリアルデータを選択するのが好適である。復元部53は、選択部54により与えられたシリアルデータおよび位相比較結果に基づいて復元クロックRec_Clockを生成し、その復元クロックRec_Clockを受信部52〜52へ与える。
第5実施形態では、第4実施形態と同様の効果を奏する。
(第6実施形態)
図8は、第6実施形態の受信装置6の構成を示す図である。受信装置6は、NチャネルのシリアルデータSer_Data[1]〜Ser_Data[N]を受信する。受信装置6は、N個の受信部62〜62、復元部63および選択部64を備える。N個の受信部62〜62は同様の構成を有する。なお、Nは2以上の整数であり、nは1以上N以下の各整数である。
第6実施形態における復元部63は、第5実施形態における復元部53と同じ構成を有する。第6実施形態における選択部64は、第5実施形態における選択部54と同じ構成を有する。第6実施形態における受信部62は、第5実施形態における受信部52の構成と比較すると、分周部204を更に含む点で相違する。分周部204は、復元部63から出力された復元クロックRec_Clockを分周した分周クロックを位相補間部203に与える。分周部204における分周比は可変であるのが好適である。分周部204はフラクショナル分周器であってもよい。
第6実施形態では、第5実施形態の場合と同様の効果を奏する他、NチャネルのシリアルデータSer_Data[1]〜Ser_Data[N]の間でビットレートが一定でない場合であっても利用が可能である。
なお、第1〜第5の実施形態においても、各受信部が分周部を含んでいてもよい。
1〜6…受信装置、11…特定受信部、12〜12…受信部、21…特定受信部、22〜22…受信部、32〜32…受信部、33…復元部、34…選択部、42〜42…受信部、43…復元部、44…選択部、52〜52…受信部、53…復元部、54…選択部、62〜62…受信部、63…復元部、64…選択部、101,102…復元部、201…サンプラ、202…位相比較部、203…位相補間部、204…分周部。

Claims (8)

  1. 複数チャネルのシリアルデータを受信する受信装置であって、
    前記複数チャネルのうちの何れかの特定チャネルについて設けられ、この特定チャネルのシリアルデータを入力して、この入力したシリアルデータに基づいて復元した復元クロックおよび復元データを出力する復元部を含む特定受信部と、
    前記複数チャネルのうちの前記特定チャネル以外の各チャネルについて設けられ、各チャネルのシリアルデータを入力して、この入力したシリアルデータに基づいて復元した復元データを出力する受信部と、
    を備え、
    前記受信部が、
    入力したシリアルデータを、サンプリングクロックが指示するタイミングでサンプリングして、そのサンプリングしたデータを復元データとして出力するサンプラと、
    前記復元データと前記サンプリングクロックとの間で位相を比較する位相比較部と、
    前記位相比較部による位相比較結果に基づいて位相を調整した前記サンプリングクロックを前記復元クロックに基づいて生成して出力する位相補間部と、
    を含む、
    受信装置。
  2. 複数チャネルのシリアルデータを受信する受信装置であって、
    前記複数チャネルのうちの何れかの特定チャネルについて設けられ、この特定チャネルのシリアルデータを入力して、この入力したシリアルデータに基づいて復元した復元クロックを出力する復元部を含む特定受信部と、
    前記複数チャネルのうちの前記特定チャネル以外の各チャネルについて設けられ、各チャネルのシリアルデータを入力して、この入力したシリアルデータに基づいて復元した復元データを出力する受信部と、
    を備え、
    前記特定受信部および前記受信部それぞれが、
    入力したシリアルデータを、サンプリングクロックが指示するタイミングでサンプリングして、そのサンプリングしたデータを復元データとして出力するサンプラと、
    前記復元データと前記サンプリングクロックとの間で位相を比較する位相比較部と、
    前記位相比較部による位相比較結果に基づいて位相を調整した前記サンプリングクロックを前記復元クロックに基づいて生成して出力する位相補間部と、
    を含む、
    受信装置。
  3. 複数チャネルのシリアルデータを受信する受信装置であって、
    前記複数チャネルのうちの何れかのチャネルのシリアルデータに基づいて復元した復元クロックを出力する復元部と、
    前記複数チャネルそれぞれについて設けられ、各チャネルのシリアルデータを入力して、この入力したシリアルデータに基づいて復元した復元データを出力する受信部と、
    を備え、
    前記受信部が、
    入力したシリアルデータを、サンプリングクロックが指示するタイミングでサンプリングして、そのサンプリングしたデータを復元データとして出力するサンプラと、
    前記復元データと前記サンプリングクロックとの間で位相を比較する位相比較部と、
    前記位相比較部による位相比較結果に基づいて位相を調整した前記サンプリングクロックを前記復元クロックに基づいて生成して出力する位相補間部と、
    を含む、
    受信装置。
  4. 前記複数チャネルのうちの何れかのチャネルのシリアルデータを選択して、その選択したシリアルデータを前記復元部に与える選択部を更に備え、
    前記復元部が、前記選択部により与えられたシリアルデータに基づいて復元クロックを出力する、
    請求項3に記載の受信装置。
  5. 前記選択部が、前記複数チャネルのシリアルデータそれぞれのデータ品質に基づいて、前記複数チャネルのうちの何れかのチャネルのシリアルデータを選択する、
    請求項4に記載の受信装置。
  6. 前記複数チャネルそれぞれについて設けられた前記受信部のうちの何れかの受信部の前記位相比較部による位相比較結果を選択して、その選択した位相比較結果を前記復元部に与える選択部を更に備え、
    前記復元部が、前記選択部により与えられた位相比較結果に基づいて復元クロックを出力する、
    請求項3に記載の受信装置。
  7. 前記選択部が、前記複数チャネルのシリアルデータそれぞれのデータ品質に基づいて、前記複数チャネルそれぞれについて設けられた前記受信部のうちの何れかの受信部の前記位相比較部による位相比較結果を選択する、
    請求項6に記載の受信装置。
  8. 前記受信部が、前記復元クロックを分周した分周クロックを前記位相補間部に与える分周部を更に含み、
    前記位相補間部が、前記位相比較部による位相比較結果に基づいて位相を調整した前記サンプリングクロックを前記分周クロックに基づいて生成して出力する、
    請求項1〜7の何れか1項に記載の受信装置。
JP2016035145A 2016-02-26 2016-02-26 受信装置 Active JP6713786B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016035145A JP6713786B2 (ja) 2016-02-26 2016-02-26 受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016035145A JP6713786B2 (ja) 2016-02-26 2016-02-26 受信装置

Publications (2)

Publication Number Publication Date
JP2017153001A true JP2017153001A (ja) 2017-08-31
JP6713786B2 JP6713786B2 (ja) 2020-06-24

Family

ID=59742104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016035145A Active JP6713786B2 (ja) 2016-02-26 2016-02-26 受信装置

Country Status (1)

Country Link
JP (1) JP6713786B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08265286A (ja) * 1995-03-20 1996-10-11 Fujitsu Ltd 同期信号源選択方式
JP2008535387A (ja) * 2005-03-30 2008-08-28 シリコン・ラボラトリーズ・インコーポレイテッド 非同期基準クロックを用いたデータクリーニング
JP2015133620A (ja) * 2014-01-14 2015-07-23 富士通株式会社 マルチレーンリタイマ回路およびマルチレーン伝送システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08265286A (ja) * 1995-03-20 1996-10-11 Fujitsu Ltd 同期信号源選択方式
JP2008535387A (ja) * 2005-03-30 2008-08-28 シリコン・ラボラトリーズ・インコーポレイテッド 非同期基準クロックを用いたデータクリーニング
JP2015133620A (ja) * 2014-01-14 2015-07-23 富士通株式会社 マルチレーンリタイマ回路およびマルチレーン伝送システム

Also Published As

Publication number Publication date
JP6713786B2 (ja) 2020-06-24

Similar Documents

Publication Publication Date Title
KR102599904B1 (ko) 다상 클록 듀티 사이클 및 스큐 측정 및 보정
US11018675B2 (en) Matrix phase interpolator for phase locked loop
US7545188B1 (en) Multiphase clock generator
US8036300B2 (en) Dual loop clock recovery circuit
JP5235190B2 (ja) クロックデータリカバリ回路、方法ならびにそれらを利用した試験装置
JP4886276B2 (ja) クロックデータ復元装置
US7599457B2 (en) Clock-and-data-recovery system having a multi-phase clock generator for one or more channel circuits
US20060076993A1 (en) High speed clock and data recovery system
CN112042125A (zh) 用于锁相环路中精细控制相位/频率偏移的方法和电路
KR100865662B1 (ko) 노이즈 형성 디지털 주파수 합성
US6937685B2 (en) Apparatus and method for counting high-speed early/late pulses from a high speed phase detector using a pulse accumulator
US20120163519A1 (en) Clock and data recovery unit without an external reference clock
US20210111859A1 (en) Clock data recovery circuit with improved phase interpolation
CN112075025A (zh) 在集成电路器件中接收信号的电路和方法
KR20140125430A (ko) 클록 및 데이터 복원(cdr) 회로들에 대한 리셋가능한 전압 제어된 오실레이터(vco)들, 및 관련 시스템들 및 방법들
KR101526025B1 (ko) 주파수 동기화 시스템 및 주파수 동기화 방법
US8035451B2 (en) On-the-fly frequency switching while maintaining phase and frequency lock
US10171091B2 (en) Phase interpolator for interpolating phase of delay clock signal and device including the same and for performing data sampling by using phase interpolated clock signal
CN114421967A (zh) 相位插值电路、锁相环、芯片及电子设备
JP2001285059A (ja) リング発振器出力波形間の位相オフセットを補正するための自己補正回路および方法
US20070230646A1 (en) Phase recovery from forward clock
US9461811B1 (en) Clock and data recovery circuit and clock and data recovery method
KR101663546B1 (ko) 서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기 및 그 방법
JP6713786B2 (ja) 受信装置
CN111817712B (zh) 基于相位的分频器及相关锁相环、芯片、电子装置及时钟产生方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200604

R150 Certificate of patent or registration of utility model

Ref document number: 6713786

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250