JP2013536621A - デジタル位相ロックループクロックシステム - Google Patents

デジタル位相ロックループクロックシステム Download PDF

Info

Publication number
JP2013536621A
JP2013536621A JP2013520710A JP2013520710A JP2013536621A JP 2013536621 A JP2013536621 A JP 2013536621A JP 2013520710 A JP2013520710 A JP 2013520710A JP 2013520710 A JP2013520710 A JP 2013520710A JP 2013536621 A JP2013536621 A JP 2013536621A
Authority
JP
Japan
Prior art keywords
clock
input
dpfd
signal
dco
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013520710A
Other languages
English (en)
Other versions
JP5934205B2 (ja
Inventor
ダン・ツー
ルーベン・パスカル・ネルソン
ティミル・ライササ
ウィン・パルマー
ジョン・キャヴェイ
ツィウェイ・ツェン
Original Assignee
アナログ ディヴァイスィズ インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アナログ ディヴァイスィズ インク filed Critical アナログ ディヴァイスィズ インク
Publication of JP2013536621A publication Critical patent/JP2013536621A/ja
Application granted granted Critical
Publication of JP5934205B2 publication Critical patent/JP5934205B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

クロックシステムは、デジタル位相／周波数検出器（DPFD）と、バッファと、シグマ−デルタ変調器（SDM）、加算器、および第１の周波数分割器からなるデジタル制御発振器（DCa）とを含む。DPFDは、基準入力クロックに対する第１の入力と、フィードバック信号に対する第２の入力とを有し、DPFDは、基準入力クロックとフィードバック信号との間の差を示す出力を生成しうる。バッファは、時間にわたって差信号を蓄積するためにDPFDに接続されうる。シグマ−デルタ変調器（SDM）は、バッファに接続された制御入力を有しうる。加算器は、SDMと、整数制御語のソースとに接続された入力を有しうる。

Description

本発明は一般に、回路システムに対するクロックを生成するのに使用されうるデジタルクロックシステムに向けられる。特に、本発明は、デジタル位相ロックループ（DPLL）回路とデジタル制御発振器（DCO）ベースの分数分割器とを使用して高安定かつ高性能のクロックを生成しうるクロックシステムに向けられる。
デジタル位相ロックループ（DPLL）回路は、システムクロックを生成するのに使用されうる。DPLLは、基準入力クロックに基づきシステムクロックを生成しうる。DPLLが動作中に基準入力クロックを喪失する時、DPLLは、ホールドオーバイベントで動作する。特定のシステムは、ホールドオーバイベントでも正確に実行するためにそのシステムクロックを必要とする。ホールドオーバの周波数精度は、最大分数周波数オフセットおよび一定時間にわたるドリフトに関して定義されうる。
本発明の譲受人であるAnalog Devices Inc.,は、DPLL内でデジタル制御発振器を実装するために、直接デジタルシンセサイザ（DDS）とデジタル−アナログ変換器（DAC）とを含む集積回路を製造する。デジタル制御語は、DDSを調整して、DACによってアナログサイン波に変換されるデジタルクロックを生成しうる。しかし、DDS+DACの実装は、DAC出力で高調波を除去するためのフィルタを必要とする。フィルタは、DPLLが製造される集積回路内で容易に製造することができず、故にクロックシステムのコストおよび複雑性を増加する外部要素として提供される。また、DDS+DACの設計は、矩形波がシステムクロックとして使用できるように、サイン波を矩形波に変換するための比較器を必要とする。これらの外部要素は、追加の空間を占めて、コストを増やす。
従って、ホールドオーバイベントの間に持続的かつ正確である一方、低い電力消費かつ低コストの、高安定かつ高性能のクロックシステムに対する必要性がある。
図１は、本発明の例示的な実施形態によるデジタル制御発振器（DCO）を示す。 図２は、本発明の例示的な実施形態によるクロックシステムを示す。 図３は、本発明の例示的な実施形態によるもう１つのクロックシステムを示す。 図４は、本発明の例示的な実施形態による語調整プロセッサを示す。
本発明の実施形態は、モジュール（M）とともにシグマデルタ変調器（SDM）、加算器、およびマルチモジュール分割器（MMD）を含みうるデジタル制御発振器（DCO）を提供しうる。SDMは、一定期間にわたって平均化され、デジタル制御信号（F）によって決定された分数値（F/M）を有する整数値のパターンを生成するための制御信号に応答しうる。加算器は、SDMに接続された第１の入力と、整数値（N）を受信するための第２の入力とを有しうる。MMDは、加算器の出力に接続された制御入力と、安定したソースクロックに接続されたクロック入力とを有することができ、MMDは、制御入力に存在する値に基づき、入力端子に存在するクロック信号の整数周波数分割（integer frequency division）を実行し、分割は、一定期間にわたって平均化された形式１／（N＋F/M）をとる。
本発明の実施形態は、デジタル位相／周波数検出器（DPFD）と、バッファと、シグマデルタ変調器および加算器を含むデジタル制御発振器（DCO）と、第１の周波数分割器とを含みうるクロックシステムを提供しうる。DPFDは、基準入力クロックのための第１の入力と、フィードバック信号のための第２の入力とを有することができ、DPFDは、基準入力クロックおよびフィードバック信号間の差を示す出力を生成する。バッファは、時間にわたって差信号を格納するためにDPFDに接続されうる。シグマデルタ変調器（SDM）は、バッファに接続された制御入力を有しうる。加算器は、（SDM）と整数制御語のソースとに接続された入力を有しうる。第１の周波数分割器は、クロック信号のための入力と、加算器に接続された制御入力とを有することができ、DCOは、（N+F/M）によって分割された入力クロック信号の周波数を示す平均周波数を有する出力クロック信号を生成し、Nは、整数制御語によって決定され、F/Mは、SDMの出力によって決定される。システムクロックはまた、DPFDにフィードバック信号を出力する、DCO出力クロック信号に接続された第２の周波数分割器を含みうる。
図１は、本発明の例示的な実施形態に従う、デジタル制御発振器１００（DCO）を示す。DCO１００は、シグマデルタ変調器（SDM）１０２と、加算器１０４と、マルチモジュール分割器（MMD）１０６とを含みうる。SDM１０２は、加算器１０４へのデジタル制御出力を生成しうる。加算器１０４は、MMD１０６への整数制御語を生成するために、SDM１０２からの制御出力に対し、外部供給された整数値Nを追加しうる。制御語は、SDM出力によって決定されたさまざまな整数値の間で変化しうるが、一定期間にわたって、制御語は、N+F/Mの平均値を有することができ、Nは、外部供給された整数であり、F/Mは、SDM出力の平均値である。MMD１０６は、入力クロック信号Finを受信し、加算器１０４から出力された値に従い、周波数分割出力クロック信号FOUTを生成しうる。MMDの瞬間的な動作は、整数分割器の動作であるが、時間にわたって、出力クロックの周波数は、形式FOUT＝Fin/(N＋F/M)をとる。
図１に示す例示的な実施形態では、SDM１０２は、その動作を制御する３０ビットの制御語Fを受信しうる。SDMは、加算器に対し、例えば-1,0,1および2の値をとりうる３ビットの整数値を出力するように図示される。しかし、SDM１０２は、特定の３０−３ビット変換に限定されない。図示の通り、DCO１００によって生成されたFOUTクロックは、システム回路への駆動クロックとしてSDM１０２に入力されうる。
図２は、本発明の実施形態に従う、クロック生成器２００を示す。クロック生成器２００は、信号ループを形成するために、前方信号経路およびフィードバック信号経路を含みうる。前方信号経路に沿って、クロック生成器は、デジタル位相／周波数検出器（DPFD）２０２と、デジタルループフィルタ（DLF）２０４と、バッファ２０７と、デジタル制御発振器（DCO）２０８とを含みうる。フィードバック信号経路に沿って、クロックシステムは、周波数分割器２１６を含みうる。DCOは、シグマデルタ変調器（SDM）２１０と、加算器２１２と、マルチモジュール分割器（MMD）２１４とを含みうる。クロック生成器２００はまた、スイッチ２０６と、スイッチコントローラ２０３とを含みうる。
DPFD２０２は、基準入力クロックを受信する第１の入力端子と、フィードバック信号経路からフィードバック信号を受信する第２の入力端子とを備えた２つの入力端子を含みうる。DPFD２０２は、基準入力クロックとフィードバック信号とを比較して、DFPD２０２の２つの入力信号間における位相および／または周波数の差を示す差信号を計算しうる。DPFD２０２の出力端子に接続されたDLF２０４は通常、差信号を受信し、低域フィルタ処理を実行して、制御ビットを生成しうる。DLF２０４は、スイッチ２０６を介してバッファ２０７に接続されうる。バッファ２０７は、前方信号経路が切断される時でも、制御ビットを持続的に維持することができるデータ格納装置でもよい。バッファ２０７は、DLF２０４からのさまざまな出力を格納しうる。例えば、バッファ２０７は、現在の制御ビットまたは所定期間にわたる制御ビットの平均を格納しうる。
DCO208は、バッファに格納された制御ビットを受信するためにバッファに接続された制御入力端子と、安定したソースクロックFsysに接続されたクロック入力端子とを有しうる。DCO２０８内で、SDM２１０は、制御ビットを受信するために制御入力端子に接続され、デジタル語パターンがF/Mの目標平均値を有しうる供給された制御ビットに基づき、デジタル語パターンを生成しうる。加算器２１２は、時間平均制御ビットを受信するためにSDM２１０に接続され、時間平均制御ビットに定数を追加しうる。MMD２１４は、安定したソースクロックFsysに接続されたクロック入力を有し、制御語を受信するために加算器２１２に接続された制御入力を有しうる。MMD２１４は、制御語が示す数によってFsysを分割するクロック出力を生成しうる。
Fsysは、基準入力クロックが無効になる時、即ち基準入力クロックが喪失するか、または所定の有効な周波数範囲外の時のホールドオーバイベントの間、Fsysが未だ、維持されたクロックFsysをDCO２０８に供給しうるという意味では、安定したソースクロックでもよい。Fsysは、水晶発振器（XO）、温度補償XO（TCXO）、または恒温槽型XO（OCXO）等、高度に安定したソースクロックから供給されうる。特定の状況下では、Fsysは、高い周波数の安定したソースクロックを達成するために、内部周波数乗算器を使用して、高度に安定したソースクロックから合成されうる。そのように、DLF２０４のバッファからの制御ビットは、クロックシステムに対する出力クロックを生成するために、DCO２０８を調整（または周波数調整を提供）しうる。
フィードバック信号経路は、出力クロックとDPFD２０２の第２の入力端子との間に提供された周波数分割器２１６を含みうる。本発明の第１の実施形態では、周波数分割器２１６は、整数N１によって出力クロックの周波数を分割する整数周波数分割器（N1）でもよい。代わりに、周波数分割器２１６は、分数によって出力クロックの周波数を分割しうる分数周波数分割器でもよい。出力クロックは、基準入力クロックと比較するためにDPFD２０２へフィードバック信号経路を介して供給されうるので、基準入力クロックと出力クロックとの間の差は、通常の動作中にDCO２０８を制御するために使用されうる。
スイッチ２０６は、バッファの前の位置に、前方信号経路に沿って提供され、基準入力クロックの状態に基づきスイッチコントローラ２０３によって制御されうる。好ましい実施形態では、スイッチ２０６は、DLF２０４およびバッファ２０７間に接続されうる。しかし、スイッチ２０６は、この特定の位置に限定されず、同じ結果のために回路の他の部分に設置されうる。例えば、１つの実施形態では、スイッチ２０６は、DPFD２０２およびDLF２０４間に設置されうる。
故に、DPFD２０２の第１の入力端子に対する基準入力クロックが活性化されている時、スイッチコントローラ２０３は、通常の動作中にスイッチ２０６をはめ込むことができる。しかし、基準入力クロックが無効になっている時にホールドオーバイベントが生ずる場合、基準入力クロックの欠如により、スイッチコントローラがスイッチ２０６を解放し、それにより前方信号経路を切断しうる。しかし、バッファに格納された制御ビットは未だに、その値を維持し、DCO２０８に制御ビットを供給しうる。バッファに維持された制御ビットがDCO２０８に対して安定した制御ビットの供給を維持しうるので、持続的な出力クロックは、ホールドオーバイベントの間でも維持されうる。
図３は、本発明の実施形態によるもう１つのクロックシステムを示す。クロックシステム３００は、ループを形成するために前方信号経路およびフィードバック信号経路を含みうる。前方およびフィードバック信号経路によって形成されるループの出力は、持続的なデジタルクロック信号（Fdco）でもよい。また、クロックシステム３００は、Fdcoをフィルタ処理するためのアナログPLL（アナログPLL2）を含み、Fdcoに含まれたジッタを除去しうる。
クロックシステムの前方信号経路は、第１の整数周波数分割器３０２、時間−周波数変換器（TDC）３０４、およびデジタル位相／周波数検出器（DPFD）３０８を含みうる。前方信号経路はまた、デジタルループフィルタ（DLF）３０９、スイッチ３１０、語調整プロセッサ（tuning word processor）３１２、および図１に示すDCO３１３（参照番号が異なる）を含み、DCO３１３は、シグマデルタ変調器（SDM）３１４、加算器３１６、およびマルチモジュール分割器（MMD）３１８を含みうる。スイッチ３１０は、基準入力クロックが利用可能か否かに基づき、スイッチコントローラ３０３によって制御されうる。スイッチコントローラ３０３はまた、その動作を制御するために語調整プロセッサ３１２に制御信号を供給しうる。フィードバック信号経路は、第２の整数周波数分割器３２６および第２の時間−デジタル変換器（TDC）３２８を含みうる。クロックシステム３００はまた、水晶発振器（XO）３２０、代替周波数（alternative frequency）乗算器（PCC３）３２２、およびマルチプレクサ３２４を共に含み、安定したソースクロックを提供しうる。クロックシステムはまた、最終的な出力クロックのフィルタ処理および周波数乗算のために、アナログPLL（PLL２）３３４および周波数乗算器３３６を含みうる。
上流から下流への前方信号経路に沿って、第１の整数周波数分割器３０２は、所定の整数値によって基準入力クロックの周波数を分割するために基準入力クロックに接続されうる。第１の整数周波数分割器３０２に接続される第１のTDC３０４は、基準入力クロックをデジタル基準入力クロックに変換しうる。DPFD３０８は、DPFD３０８で比較されるべき２つのデジタル信号を受信するための２つの入力端子を有しうる。DPFD３０８の第１の入力端子は、第１のTDC３０４に接続され、DPFD３０８の第２の入力端子は、フィードバック信号を受信するためにフィードバック信号経路に接続されうる。DPFD３０８は、デジタル基準入力クロックおよびフィードバック信号間の位相／周波数の差を示す差信号を出力端子で出力しうる。DPFD３０８の出力は、DCO３１３への制御ビットとして、調整語（tuning word）を生成するために、異なる信号の低域フィルタ処理を実行しうるDLF３０９に接続されうる。
前方信号経路はまた、DLF３０９の出力端子に接続されたスイッチ３１０を含みうる。スイッチ３１０は、基準入力クロックの状態に基づき、スイッチコントローラ３０３によって制御されうる。基準入力クロックがクロックシステム３００に利用可能な時、スイッチコントローラ３０３は、通常の動作中にスイッチ３１０をはめ込むことができる。しかし、基準入力クロックが無効になる時にホールドオーバイベントが生ずる場合、スイッチコントローラ３０３は、スイッチ３１０により語調整プロセッサ３１２からDLF３０９を解放させうる。語調整プロセッサ３１２は、DLF３０９の出力とは反対のスイッチ３１０に接続されうる。語調整プロセッサ３１２は、機能に応じて設定されうる制御装置でもよい。図４は、本発明の例示的な実施形態による語調整プロセッサの一例を示す。図４を参照すると、語調整プロセッサ３１２は、データ格納／平均要素（DSAE）３４０およびマルチプレクサ３４２を含みうる。一つの実施形態ではDSAE３４０は、DLF３０９からの出力を格納するメモリでもよく、および／または一定期間にわたってDLF出力の平均を計算する。語調整プロセッサのデータ入力は、スイッチ３１０に外部接続され、DSAE３４０の入力とマルチプレクサ３４２の第１の入力とに内部接続されうる。DSAE３４０の出力は、マルチプレクサ３４２の第２の入力に接続されうる。語調整プロセッサ３１２はまた、制御信号を受信するためのスイッチコントローラ３０３に外部接続され、マルチプレクサ３４２の制御ピンに内部接続されうる制御入力を有しうる。故に、通常の動作中に、スイッチコントローラ３０３は、スイッチ３１０をはめ込み、マルチプレクサ３４２の出力をその第１の入力に接続しうる。このように、DLFの出力は、DCOに直接供給され、同時に、DSAE３４０で格納および／または平均化されうる。しかし、ホールドオーバイベントが生ずる場合、スイッチコントローラ３０３は、スイッチ３１０を解放し、ほぼ同時に、マルチプレクサ３４２の出力をその第２の入力に接続しうる。このように、前方信号経路は、解放されたスイッチ３１０によって切断される。しかし、DCOは未だに、格納された、即ちマルチプレクサ３４２の第２の入力を介してDSAE３４０に格納された平均制御ビットを受信しうる。
語調整プロセッサ３１２はまた、フィルタ処理されたエラーに基づきDCO３１３の応答を調整（tailor）するために提供されうる。例えば、さまざまな非線形応答曲線は、所望の応答を与えるために語調整プロセッサ３１２のDSAE３４０に読み込まれうる。これに関連して、DSAE３４０は、DLF３０９からのフィルタ処理されたエラー信号によって索引を付けることができる、１つまたは複数の変換テーブルを格納しうる。また、語調整プロセッサ３１２は、DLF３０９からのフィルタ処理されたエラーから、応答を直接計算するためのアルゴリズムで設定されたプロセッサ（図示せず）を含みうる。
図１に関連して同様に示したDCO３１３は、語調整プロセッサ３１２に接続されうる。DCO３１３のSDM３１４は、制御ビットを受信し、制御ビットを変調し、変調された制御ビット（F/M）を生成し、その制御ビットは、加算器３１６で整数Nが追加され、MMD３１８に対する（F/M＋N）の制御ビットを生成しうる。DCO３１３のMMD３１８はまた、ホールドオーバイベントの間に遮断されない安定したソースクロックを受信しうる。安定したXO３２０は、PLL３ ３２２によって乗算された周波数でもよいクロック信号か、または代わりに、安定したソースクロックFinがMMD３１８に供給されうるマルチプレクサ３２４に直接供給されてもよいクロック信号を生成しうる。DCO３１３の出力Fdcoは（または、前方およびフィードバックループの出力は）、制御ビットによって制御されてもよく、即ち、Fdco＝Fin／（F／M+N）である。
フィードバック信号経路は、DCO３１３の出力端子とDPFD３０８の第２の入力端子との間に接続されうる。フィードバック信号経路に沿って、第２の整数周波数分割器３２６は、整数によってFdcoの周波数を分割するためにDCO３１３の出力に接続されうる。第２のTDC３２８は、デジタルフィードバッククロック信号にクロックFdcoを変換するために第２の整数周波数分割器に接続されうる。
本発明の１つの例示的な実施形態では、任意的な第１の分数周波数分割器３０６は、第１のTDC３０４およびDPFD３０８間に提供され、任意的な第２の分数周波数分割器３３０は、第２のTDC３３０およびDPFD３０８間に提供されうる。
通常の動作時、基準入力クロックは、クロックシステムの前方信号経路に供給されうる。DPFD３０８は、基準入力クロックおよびフィードバック信号間の周波数および／または位相差を比較し、デジタル差信号を生成し、そのデジタル差信号は、DLF３０９によって一連の調整語（TW1）に変換されうる。スイッチ３１０がはめ込まれると、DLF３０９の出力は、語調整プロセッサ３１２に直接供給されうる。語調整プロセッサ３１２は、TW1を正規化し、制御ビット（TW2）を生成しうる。語調整プロセッサ３１２の出力バッファは、差信号に基づき新たな制御ビット（TW2）で周期的に更新されうる。制御ビットは、Fdco＝Fin/(N+F/M)によってFdcoおよびFin間の周波数比を決定しうる。ここで、Fは、制御ビットTW２である。Fdcoは一方では、基準入力クロックとの比較のために、第２の整数周波数分割器３２６と、第２のTDCと、任意に第２のデジタル周波数分数分割器３３０とを介してDPFD３０８にフィードバック信号を供給しうる。Fdcoはまた、アナログPLL２および周波数乗算器３３４を介して、回路システム（図示せず）にシステムクロックを提供しうる。アナログPLL２ ３３４は、比較的高い周波数にDCO出力を高めるために、高周波電圧制御発振器（VCO）を含みうる。アナログPLL２ ３３４はまた、DCO出力にノイズフィルタ処理を提供しうる。
ホールドオーバイベントが生ずる場合、基準入力クロックが喪失することがある。喪失により、スイッチコントローラ３０３がスイッチ３１０を解放し、前方信号経路を切断しうる。しかし、語調整プロセッサ３１２のDSAE３４０は、その現在の制御ビット（または格納された制御ビットの平均）を維持し、安定した制御ビットをDCO３１３に提供し、それによりDCO出力Fdcoは未だに安定し、かつ正確のままでありうる。制御ビットがデジタルで格納されるので、それらの安定性が高く、温度変化に比較的敏感ではない。このように、クロックシステム３００は、ホールドオーバイベントの間でも、持続的で正確なFdcoを提供しうる。
上記実施形態は、さまざまな非整数変換係数で基準クロック信号の周波数変換を実行し、基準クロックが一時的に無効になるホールドオーバイベントの間でも動作可能なクロック生成システムを提供する。また、クロックシステムは、外部フィルタ等の外部要素が少ない共通の集積回路上に製造できる。故に、クロックが他の処理システム（図示せず）に集積される時、クロックシステムは、低い集積コストで正確なクロックを生成する。
当業者であれば、本発明がさまざまな形式で実装され、さまざまな実施形態が単独で、または組み合わせて実装されうることを、上記説明から理解しうる。故に、本発明の実施形態がその特定の例に関連して説明されたが、本発明の実施形態および／または方法の真の範囲は、他の修正が図面、明細書および以下の特許請求の範囲の考察に関して当業者に明らかとなるので、そのように限定されるべきではない。
１０２ シグマデルタ変調器
１０６ マルチモジュール分割器

Claims (29)

  1. デジタル制御発振器であって：
    デジタル制御信号（F）に応答して、一定期間にわたって平均化され、制御信号によって決定された分数値（F/M）を有する整数値のパターンを生成するためのモジュール（M）を備えたシグマデルタ変調器（SDM）と；
    SDMに接続された第１の入力と、整数値（N）を受信するための第２の入力とを有する加算器と；
    加算器の出力に接続された制御入力と、ソースクロックに接続されたクロック入力端子とを有するマルチモジュール分割器（MMD）であって、制御入力に存在する値に基づきクロック入力に存在するクロック信号の整数周波数分割を実行し、分割は、一定期間にわたって平均化された形式１／（N+F/M）をとる、MMDと；
    を具備することを特徴とするデジタル制御発振器。
  2. Fは、バッファに格納された値であって、Fは、基準クロック信号と、MMDの出力から導出されるフィードバッククロック信号との間の差に関することを特徴とする請求項１に記載のデジタル制御発振器。
  3. 差は、デジタル位相／周波数検出器（DPFD）によって生成されることを特徴とする請求項２に記載のデジタル制御発振器。
  4. 基準クロック信号が活性化されている時、Fの値は、時間にわたって更新されることを特徴とする請求項２に記載のデジタル制御発振器。
  5. 基準入力信号が無効である時、Fの値は、バッファに格納された当時の最近の値、または所定期間にわたって格納された値の平均に維持されることを特徴とする請求項２に記載のデジタル制御発振器。
  6. クロックシステムであって：
    基準クロックに対する第１の入力と、フィードバッククロックに対する第２の入力とを有するデジタル位相／周波数検出器（DPFD）であって、基準クロックとフィードバッククロックとの間の差を示す出力を生成するDPFDと；
    時間にわたって差信号を格納するためにDPFDに接続されたバッファと；
    デジタル制御発振器（DCO）であって、
    バッファに接続された制御入力を有するシグマ−デルタ変調器（SDM）と、
    SDMと整数制御語のソースとに接続された入力を有する加算器と、
    ソースクロック信号に対するクロック入力、および加算器に接続された制御入力を有する第１の周波数分割器であって、DCOは、（N+F/M）によって分割されたソースクロック信号の周波数を示す平均周波数を有する出力クロック信号を生成し、Nは、整数制御語によって決定され、F/Mは、SDMの出力によって決定される、第１の周波数分割器と、
    を含むDCOと；
    DPFDにフィードバッククロックを出力する、DCO出力クロック信号に接続された第２の周波数分割器と；
    を具備することを特徴とするクロックシステム。
  7. DPFDからの出力を低域フィルタ処理するために、DPFDとバッファとの間に提供されたデジタルループフィルタをさらに具備することを特徴とする請求項６に記載のクロックシステム。
  8. 周波数分割器は、整数周波数分割器または分数周波数分割器であることを特徴とする請求項６に記載のクロックシステム。
  9. 基準クロックが無効である時でも、ソースクロックは、DCOに対する活性化した入力であることを特徴とする請求項６に記載のクロックシステム。
  10. 基準クロックが無効である時を識別するための信号検出器をさらに具備し、バッファは、信号検出器の制御下で、基準クロックが無効である時にDPFDからバッファを解放するスイッチを介してDPFDに接続されることを特徴とする請求項６に記載のクロックシステム。
  11. スイッチがDPFDからバッファを解放する時、バッファは、バッファに格納された当時の最近の値または一定期間にわたって格納された値の平均を維持することを特徴とする請求項１０に記載のクロックシステム。
  12. DCO出力クロックの周波数を乗算するためにDCOの出力に接続された位相ロックループをさらに具備することを特徴とする請求項６に記載のクロックシステム。
  13. クロックシステムであって：
    基準入力クロックに接続された第１の入力と、フィードバック信号に対する第２の入力とを有するデジタル位相／周波数検出器（DPFD）であって、第１および第２の入力間の位相／周波数の差を示す差信号を生成するDPFDと；
    差信号をスケール化し、データ格納／平均要素（DSAE）に制御ビットとして、スケール化した差信号を格納するためにDPFDに接続されたコントローラと；
    デジタル制御発振器（DCO）であって、
    バッファに接続された制御入力を有するシグマデルタ変調器（SDM）と、
    SDMと整数制御語のソースとに接続された入力を有する加算器と、
    クロック信号に対するクロック入力と加算器に接続された制御入力とを有し、DCOは、（N+F/M）によって分割された入力クロック信号の周波数を示す平均周波数を有する出力クロック信号を生成し、Nは、整数制御語によって決定され、F/Mは、SDMの出力によって決定される、第１の周波数分割器と、を含むDCOと；を含む前方信号経路、および
    DPFDにフィードバック信号を提供するための第２の周波数分割器を含む、DCO出力に接続されたフィードバック信号経路
    を具備することを特徴とするクロックシステム。
  14. 前方信号経路は、基準入力クロックとDPFDの第１の入力端子との間に提供された第１の時間−デジタル変換器（TDC）をさらに含み；
    フィードバック信号経路は、周波数分割器とDPFDの第２の入力端子との間に提供された第２のTDCをさらに含む；
    請求項１３に記載のクロックシステム。
  15. 第２の周波数分割器は、整数または分数周波数分割器であり、
    前方信号経路は、基準入力クロックとDPFDの第１の入力端子との間に提供された分数周波数分割器をさらに含み、
    フィードバック信号経路は、第２の周波数分割器とDPFDの第２の入力端子との間に提供された分数周波数分割器をさらに含むことを特徴とする請求項１４に記載のクロックシステム。
  16. 前方信号経路は、DPFDの出力端子とコントローラとの間に提供されたデジタルループフィルタをさらに具備することを特徴とする請求項１３に記載のクロックシステム。
  17. DCO出力クロックの周波数を乗算してノイズフィルタ処理するために、DCOの出力に接続された位相ロックループをさらに具備することを特徴とする請求項１３に記載のクロックシステム。
  18. 基準入力クロックが喪失する時でも、DCOへのクロック入力は、第１の周波数分割器に供給することを特徴とする請求項１３に記載のクロックシステム。
  19. DCOへのクロック入力は、第１の周波数分割器に供給される前に周波数乗算されることを特徴とする請求項１３に記載のクロックシステム。
  20. 基準入力クロックが無効である時を識別するための信号検出器をさらに具備し、
    コントローラは、信号検出器の制御下で、基準入力クロックが無効である時にDPFDからコントローラを解放するスイッチを介してDPFDに接続されることを特徴とする請求項１３に記載のクロックシステム。
  21. スイッチがDPFDからコントローラを解放する時、DSAEは、DSAEに格納された当時の最近の制御ビット、または一定期間にわたって格納された値の平均を維持することを特徴とする請求項２０に記載のクロックシステム。
  22. クロック生成方法であって：
    出力クロック信号を生成するために時変制御信号に応答して第１のクロック信号を周波数分割する過程であって、制御信号は、時間にわたる、平均N+F/Mによって示される値である整数値をとり、Nは、整数値であり、F/Mは、分数値である、過程と；
    基準クロック信号に対して出力クロック信号の表示を時間にわたって比較することによって、時変制御信号を生成する過程と；
    時間にわたる比較の結果を格納する過程であって、格納された結果がFの値を決定する、過程と；
    格納された結果をシグマデルタ変調器へ出力する過程であって、シグマデルタ変調器が、時間にわたる、平均F/M分数値である整数出力を生成する、過程と；
    を具備することを特徴とする方法。
  23. 基準クロック信号が非活性化されている間、
    制御信号は、当時の最近の値または一定期間にわたって格納された値の平均値で維持され、
    周波数分割は、維持された制御信号値を使用して実行される
    ホールドオーバモードに関与する過程をさらに具備することを特徴とする請求項２２に記載の方法。
  24. 基準クロックが非活性化の後に活性化される時、
    時変制御信号の通常動作が再開される
    ホールドオーバモードから離れる過程をさらに具備することを特徴とする請求項２３に記載の方法。
  25. クロックシステムであって：
    基準クロックに対する第１の入力と、フィードバッククロックに対する第２の入力とを有するデジタル位相／周波数検出器（DPFD）であって、基準クロックおよびフィードバッククロック間の差を示す出力を生成するDPFDと；
    時間にわたって差信号を格納するためにDPFDに接続されたバッファと；
    基準クロックが喪失する時、DPFDからバッファを解放するスイッチと；
    バッファに接続された第１の入力と、ソースクロックに接続された第２の入力とを有するデジタル制御発振器（DCO）であって、出力クロック信号を生成するDCOと；
    DPFDにフィードバッククロックを出力する、DCO出力に接続された周波数分割器と；
    を具備することを特徴とするクロックシステム。
  26. DCOは：
    バッファからの累積値に応答して、時間にわたって平均化され、累積値によって決定された分数値（F/M）を有する整数値のパターンを生成するためのシグマデルタ変調器（SDM）と；
    SDMに接続された第１の入力と、整数値（N）を受信するための第２の入力とを有する加算器と；
    加算器の出力に接続された制御入力と、ソースクロックに接続されたクロック入力端子とを有するマルチモジュール分割器（MMD）であって、制御入力に存在する値に基づきクロック入力に存在するクロック信号の整数周波数分割を実行し、分割が一定期間にわたって平均化された形式１／（N+F/M）をとる、MMDと；
    を具備することを特徴とする請求項２５に記載のクロックシステム。
  27. ソースクロックは、クロックシステムとして共通の集積回路内に含まれることを特徴とする請求項２６に記載のクロックシステム。
  28. クロックシステムは、共通の集積回路内に含まれることを特徴とする請求項２５に記載のクロックシステム。
  29. 周波数乗算およびノイズフィルタ処理のためにDCOのクロック出力に接続された周波数乗算PLLをさらに具備することを特徴とする請求項２５に記載のクロックシステム。
JP2013520710A 2010-07-19 2011-06-15 デジタル位相ロックループクロックシステム Active JP5934205B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/838,719 2010-07-19
US12/838,719 US8188796B2 (en) 2010-07-19 2010-07-19 Digital phase-locked loop clock system
PCT/US2011/040450 WO2012012042A1 (en) 2010-07-19 2011-06-15 A digital phase-locked loop clock system

Publications (2)

Publication Number Publication Date
JP2013536621A true JP2013536621A (ja) 2013-09-19
JP5934205B2 JP5934205B2 (ja) 2016-06-15

Family

ID=45466492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013520710A Active JP5934205B2 (ja) 2010-07-19 2011-06-15 デジタル位相ロックループクロックシステム

Country Status (5)

Country Link
US (1) US8188796B2 (ja)
EP (1) EP2596584B1 (ja)
JP (1) JP5934205B2 (ja)
CN (1) CN103004096B (ja)
WO (1) WO2012012042A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8432231B2 (en) * 2010-07-19 2013-04-30 Analog Devices, Inc. Digital phase-locked loop clock system
US8890592B2 (en) * 2012-10-13 2014-11-18 Infineon Technologies Ag Multi-output phase detector
US8922260B2 (en) * 2013-05-02 2014-12-30 Mstar Semiconductor, Inc. Method and apparatus for a programmable frequency divider
US9014323B2 (en) 2013-08-30 2015-04-21 Nxp B.V. Clock synchronizer for aligning remote devices
EP3069447A1 (en) * 2013-11-14 2016-09-21 Marvell World Trade Ltd. Method and apparatus to calibrate frequency synthesizer
US9648414B1 (en) * 2014-01-31 2017-05-09 Cirrus Logic, Inc. Systems and methods for controlling an audio signal path using redundant uninterruptable clock
US9495285B2 (en) 2014-09-16 2016-11-15 Integrated Device Technology, Inc. Initiating operation of a timing device using a read only memory (ROM) or a one time programmable non volatile memory (OTP NVM)
US9553570B1 (en) * 2014-12-10 2017-01-24 Integrated Device Technology, Inc. Crystal-less jitter attenuator
US10623008B2 (en) * 2015-04-30 2020-04-14 Xilinx, Inc. Reconfigurable fractional-N frequency generation for a phase-locked loop
US9954516B1 (en) 2015-08-19 2018-04-24 Integrated Device Technology, Inc. Timing device having multi-purpose pin with proactive function
US9590637B1 (en) 2015-08-28 2017-03-07 Integrated Device Technology, Inc. High-speed programmable frequency divider with 50% output duty cycle
US9847869B1 (en) 2015-10-23 2017-12-19 Integrated Device Technology, Inc. Frequency synthesizer with microcode control
US9614508B1 (en) 2015-12-03 2017-04-04 Integrated Device Technology, Inc. System and method for deskewing output clock signals
US10075284B1 (en) 2016-01-21 2018-09-11 Integrated Device Technology, Inc. Pulse width modulation (PWM) to align clocks across multiple separated cards within a communication system
US9852039B1 (en) 2016-02-03 2017-12-26 Integrated Device Technology, Inc Phase locked loop (PLL) timing device evaluation system and method for evaluating PLL timing devices
US9859901B1 (en) 2016-03-08 2018-01-02 Integrated Device Technology, Inc. Buffer with programmable input/output phase relationship
US9553602B1 (en) 2016-03-21 2017-01-24 Integrated Device Technology, Inc. Methods and systems for analog-to-digital conversion (ADC) using an ultra small capacitor array with full range and sub-range modes
US9692394B1 (en) 2016-03-25 2017-06-27 Integrated Device Technology, Inc. Programmable low power high-speed current steering logic (LPHCSL) driver and method of use
US9698787B1 (en) 2016-03-28 2017-07-04 Integrated Device Technology, Inc. Integrated low voltage differential signaling (LVDS) and high-speed current steering logic (HCSL) circuit and method of use
US9581973B1 (en) 2016-03-29 2017-02-28 Integrated Device Technology, Inc. Dual mode clock using a common resonator and associated method of use
US9954541B1 (en) 2016-03-29 2018-04-24 Integrated Device Technology, Inc. Bulk acoustic wave resonator based fractional frequency synthesizer and method of use
US9654121B1 (en) 2016-06-01 2017-05-16 Integrated Device Technology, Inc. Calibration method and apparatus for phase locked loop circuit
US10250264B2 (en) * 2016-06-21 2019-04-02 Marvell World Trade Ltd. Multiplying delay-locked loop using sampling time-to-digital converter
US9742549B1 (en) * 2016-09-29 2017-08-22 Analog Devices Global Apparatus and methods for asynchronous clock mapping
US10305495B2 (en) * 2016-10-06 2019-05-28 Analog Devices, Inc. Phase control of clock signal based on feedback
US10454483B2 (en) * 2016-10-24 2019-10-22 Analog Devices, Inc. Open loop oscillator time-to-digital conversion
EP3422580A1 (en) 2017-06-28 2019-01-02 Analog Devices, Inc. Apparatus and methods for clock synchronization and frequency translation
US11038511B2 (en) 2017-06-28 2021-06-15 Analog Devices International Unlimited Company Apparatus and methods for system clock compensation
US10826507B1 (en) * 2019-05-06 2020-11-03 Silicon Laboratories Inc. Fractional divider with error correction
CN113016139B (zh) * 2019-10-21 2024-03-29 京东方科技集团股份有限公司 用于产生高比率倍频时钟信号的数字时钟电路
US10908635B1 (en) 2019-12-24 2021-02-02 Silicon Laboratories Inc. Detection and management of frequency errors in a reference input clock signal
CN115580298A (zh) * 2021-06-21 2023-01-06 深圳市中兴微电子技术有限公司 时钟切换方法、装置、电子设备和可读存储介质

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63269827A (ja) * 1987-04-28 1988-11-08 Sony Corp デジタルｐｌｌ回路
JPH05235754A (ja) * 1992-02-24 1993-09-10 Hitachi Ltd ディジタル位相同期回路
US6052034A (en) * 1998-06-24 2000-04-18 Industrial Technology Research Institute Method and apparatus for all digital holdover circuit
JP2000209192A (ja) * 1999-01-14 2000-07-28 Japan Radio Co Ltd 周波数補正機能を備えたクロック発生回路
JP2001251181A (ja) * 2000-03-07 2001-09-14 Matsushita Electric Ind Co Ltd 分数分周装置及び分数分周方法
US6380811B1 (en) * 2001-02-16 2002-04-30 Motorola, Inc. Signal generator, and method
US6803834B1 (en) * 2003-05-22 2004-10-12 Faraday Technology Corp. Sigma-delta modulated discrete time oscillator
US20080191762A1 (en) * 2007-02-12 2008-08-14 Seethamraju Srisai R Digital hold in a phase-locked loop
JP2009522875A (ja) * 2005-12-29 2009-06-11 カーティク・エム・スリドハラン 高速スイッチングのための周波数合成の新規方法
US7692499B2 (en) * 2007-12-31 2010-04-06 Integrated Device Technology, Inc. Digitally compensated highly stable holdover clock generation techniques using adaptive filtering

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7046098B2 (en) 2001-11-27 2006-05-16 Texas Instruments Incorporated All-digital frequency synthesis with capacitive re-introduction of dithered tuning information
US7231010B2 (en) 2002-07-18 2007-06-12 Mstar Semiconductor, Inc. Digital frequency synthesizer based PLL
US7495516B2 (en) 2003-04-02 2009-02-24 Christopher Julian Travis Method of establishing an oscillator clock signal
US7436227B2 (en) 2003-05-02 2008-10-14 Silicon Laboratories Inc. Dual loop architecture useful for a programmable clock source and clock multiplier applications
US7295077B2 (en) 2003-05-02 2007-11-13 Silicon Laboratories Inc. Multi-frequency clock synthesizer
GB2409383B (en) * 2003-12-17 2006-06-21 Wolfson Ltd Clock synchroniser
TWI323566B (en) * 2005-08-18 2010-04-11 Realtek Semiconductor Corp Fractional frequency synthesizer and phase-locked loop utilizing fractional frequency synthesizer and method thereof
US7385539B2 (en) 2006-02-15 2008-06-10 Texas Instruments Deutschland Gmbh All-digital phase locked loop (ADPLL) system
US7791415B2 (en) * 2007-05-18 2010-09-07 Semtech Corporation Fractional-N synthesized chirp generator
US8045670B2 (en) 2007-06-22 2011-10-25 Texas Instruments Incorporated Interpolative all-digital phase locked loop
US8022849B2 (en) 2008-04-14 2011-09-20 Qualcomm, Incorporated Phase to digital converter in all digital phase locked loop

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63269827A (ja) * 1987-04-28 1988-11-08 Sony Corp デジタルｐｌｌ回路
JPH05235754A (ja) * 1992-02-24 1993-09-10 Hitachi Ltd ディジタル位相同期回路
US6052034A (en) * 1998-06-24 2000-04-18 Industrial Technology Research Institute Method and apparatus for all digital holdover circuit
JP2000209192A (ja) * 1999-01-14 2000-07-28 Japan Radio Co Ltd 周波数補正機能を備えたクロック発生回路
JP2001251181A (ja) * 2000-03-07 2001-09-14 Matsushita Electric Ind Co Ltd 分数分周装置及び分数分周方法
US6380811B1 (en) * 2001-02-16 2002-04-30 Motorola, Inc. Signal generator, and method
US6803834B1 (en) * 2003-05-22 2004-10-12 Faraday Technology Corp. Sigma-delta modulated discrete time oscillator
JP2009522875A (ja) * 2005-12-29 2009-06-11 カーティク・エム・スリドハラン 高速スイッチングのための周波数合成の新規方法
US20080191762A1 (en) * 2007-02-12 2008-08-14 Seethamraju Srisai R Digital hold in a phase-locked loop
US7692499B2 (en) * 2007-12-31 2010-04-06 Integrated Device Technology, Inc. Digitally compensated highly stable holdover clock generation techniques using adaptive filtering

Also Published As

Publication number Publication date
CN103004096B (zh) 2015-11-25
EP2596584A4 (en) 2015-01-14
JP5934205B2 (ja) 2016-06-15
US8188796B2 (en) 2012-05-29
EP2596584B1 (en) 2016-11-02
CN103004096A (zh) 2013-03-27
WO2012012042A1 (en) 2012-01-26
EP2596584A1 (en) 2013-05-29
US20120013406A1 (en) 2012-01-19

Similar Documents

Publication Publication Date Title
JP5934205B2 (ja) デジタル位相ロックループクロックシステム
US8432231B2 (en) Digital phase-locked loop clock system
US11177816B2 (en) Fast locking sequence for phase-locked loops
US8222933B2 (en) Low power digital phase lock loop circuit
US9490828B1 (en) Integrated circuits having multiple digitally-controlled oscillators (DCOs) therein that are slaved to the same loop filter
US7567099B2 (en) Filterless digital frequency locked loop
US20140225653A1 (en) Cascaded pll for reducing low-frequency drift in holdover mode
EP2312756B1 (en) A dual reference oscillator phase-lock loop
CN109768798B (zh) 故障保持操作中维持低抖动低温度漂移时钟的系统和方法
JP5701409B2 (ja) 分数分周型周波数シンセサイザのループゲイン変化における位相跳躍に対する相殺システム
US9859903B2 (en) Method and apparatus for fast phase locked loop (PLL) settling with reduced frequency overshoot
JP2010251869A (ja) 半導体装置
KR20170083816A (ko) 디지털 위상 고정 루프 및 그의 구동방법
US20130300467A1 (en) Higher-order phase noise modulator to reduce spurs and quantization noise
US20190288695A1 (en) Three loop phase-locked loop
US8885788B1 (en) Reducing settling time in phase-locked loops
JP2023536165A (ja) 制御装置、無線周波数電力発生器、および同期無線周波数出力信号の生成方法
JPWO2004047301A1 (ja) 周波数合成器
JP2016127566A (ja) 局部発振器
JP2010192964A (ja) 原子発振器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150901

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160205

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160506

R150 Certificate of patent or registration of utility model

Ref document number: 5934205

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S802 Written request for registration of partial abandonment of right

Free format text: JAPANESE INTERMEDIATE CODE: R311802

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250