CN103677079A - 可调式振荡器的频率调整装置及频率调整方法 - Google Patents

可调式振荡器的频率调整装置及频率调整方法 Download PDF

Info

Publication number
CN103677079A
CN103677079A CN201310184725.6A CN201310184725A CN103677079A CN 103677079 A CN103677079 A CN 103677079A CN 201310184725 A CN201310184725 A CN 201310184725A CN 103677079 A CN103677079 A CN 103677079A
Authority
CN
China
Prior art keywords
frequency
signal
concussion
bit
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310184725.6A
Other languages
English (en)
Other versions
CN103677079B (zh
Inventor
吴志彦
黄建荣
刘祥生
陈庆至
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pixart Imaging Inc
Original Assignee
Pixart Imaging Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pixart Imaging Inc filed Critical Pixart Imaging Inc
Publication of CN103677079A publication Critical patent/CN103677079A/zh
Application granted granted Critical
Publication of CN103677079B publication Critical patent/CN103677079B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/0807Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12Synchronisation of different clock signals provided by a plurality of clock generators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种可调式振荡器的频率调整方法,包含下列步骤:计数过采样信号的过采样数并根据所述过采样信号估算USB数据流的累计比特数;当所述累计比特数大于等于预设值时,计算所述过采样数和M倍所述累计比特数的差值;及根据所述差值决定所述过采样信号的频率调整格数。本发明还提供一种可调式振荡器的频率调整装置。

Description

可调式振荡器的频率调整装置及频率调整方法
技术领域
本发明是关于一种数据传输结构和方法,特别是关于一种根据数据流自动调整可调式振荡器的振荡频率的频率调整装置和频率调整方法。
背景技术
使用外部时序的振荡电路可用以提供时钟信号,而所述振荡电路已知是使用外挂的精确时序元件,例如晶体振荡器(crystal resonator)或陶磁振荡器(ceramic resonator),来提供参考频率至所述振荡电路。然而,使用外挂精确时序元件不仅会增加系统成本,所述振荡电路的控制晶片上还必须另外设置一或两个接脚(pin)以作为与所述精确时序元件的通讯介面。
控制晶片除了可使用外挂的精确时序元件所提供的参考频率外,也可利用例如锁相回路(PLL)或延迟锁相回路(DLL)将内部频率调整成与所接收的数据流的数据速率(data rate)一致的频率;然而,此方法通常需要花费较长的调整时间,因而并不适用于某些应用,例如在USB装置上。
有鉴于此,有必要提出一种不需使用外挂精确时序元件且能够快速且自动调整可调式振荡器的振荡频率的频率调整装置和频率调整方法,以解决已知技术中所存在的问题。
发明内容
本发明的目的在提出一种不需使用外挂振荡器的可调式振荡器的频率调整装置和频率调整方法,其可根据所接收的USB数据流中任意型态的数据分组,自动调整可调式振荡器的振荡频率。
本发明的目的在提出一种可调式振荡器的频率调整装置和频率调整方法,其可于数据传输期间即时地调整可调式振荡器的振荡频率,以避免所述可调式振荡器因环境变化所造成的频率漂移。
本发明提出一种可调式振荡器的频率调整方法,包含下列步骤:接收USB数据流和时钟信号;根据所述时钟信号估算所述USB数据流的累计比特数并计数所述时钟信号的过采样数;当所述累计比特数大于等于预设值时,比较所述过采样数和M倍所述累计比特数;当所述过采样数大于M倍所述累计比特数时,降低所述时钟信号的频率;及当所述过采样数小于M倍所述累计比特数时,提升所述时钟信号的频率。
本发明还提出一种可调式振荡器的频率调整方法,用以根据USB数据流调整可调式振荡器发出的过采样信号。所述频率调整方法包含下列步骤:计数所述过采样信号的过采样数并根据所述过采样信号估算所述USB数据流的累计比特数;当所述累计比特数大于等于预设值时,计算所述过采样数和M倍所述累计比特数的差值;及根据所述差值决定所述过采样信号的频率调整格数。
本发明还提出一种可调式振荡器的频率调整装置,用以根据USB数据流调整可调式振荡器的振荡频率。所述频率调整装置包含计数处理单元和控制器。所述计数处理单元计数所述可调式振荡器的振荡数并根据所述振荡数估算所述USB数据流的累计比特数,并比较M倍所述累计比特数和所述振荡数以输出频率调整格数。所述控制器耦接于所述计数处理单元和所述可调式振荡器的间,根据所述频率调整格数调整所述可调式振荡器的振荡频率。
本发明的可调式振荡器的频率调整装置和频率调整方法中,是利用通用串形总线(USB)的任意型态的数据分组(data packet),例如,但不限于,设定分组(SETUP packet)、数据分组(DATA packet)和输出分组(OUT packet)中,介于闲置(Idle)比特和分组结束(EOP)比特间的比特作为频率调整的依据,因此本发明中无须使用外挂的精确时序元件。本发明的频率调整装置和频率调整方法是适用于使用通用串形总线的装置,例如USB鼠标。
本发明可应用于无线通讯。在此应用上,装置通过连接在主机的收发器(dongle)或其内嵌的收发模组与所述主机进行传输。通过本发明的应用,所述收发器可基于主机的精确时钟产生调整后频率。接着,所述装置可以基于所述收发器的调整后频率产生调整后震荡频率。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
附图说明
图1显示本发明实施例的自调式振荡电路的方块图;
图2a显示USB主机所输出的部分数据流;
图2b显示USB装置的过采样信号与图2a的数据流的关系图;
图3显示显示低速传输中所需的最大抖动预算;
图4显示本发明中USB数据流的相邻转换边缘间的过采样数所对应的比特数;
图5显示本发明实施例的可调式振荡器的频率调整方法的示意图;
图6显示本发明实施例的可调式振荡器的频率调整方法的流程图;
图7显示本发明另一实施例的可调式振荡器的频率调整方法的流程图;
图8显示经过本发明的频率调整方法调整一次后的最大频率误差;
图9显示使用本发明的应用例的方块图;
图10显示装置内部的方块示意图;
图11显示时域上解调的示意图。
附图标记说明
1    自调式振荡电路
101  输入端
102  输出端
103  回馈输入端
104  控制输出端
11   频率调整装置
111  计数处理单元
112  控制器
12   可调式振荡器
S1   控制信号
S2   频率调整格数
Data USB数据流
CI   计数区间
CLK  时钟信号。
具体实施方式
为了让本发明的上述和其他目的、特征和优点能更明显,下文将配合所附图示,作详细说明如下。此外,在本发明的说明中,相同的构件是以相同的符号表示,在此合先叙明。
根据通用串形总线的规格书(Universal Serial Bus Specification,version1.1)所记载,低速USB装置的数据率误差必须介于±1.5%内方能正确的运作,同时纳入USB主机的数据率误差为±0.25%,一个低速USB装置的内建振荡器的误差必需维持在±1.25%内才能够保证USB介面正确地进行数据传输。因此,如果假设USB装置的过采样频率为24MHz(16倍过采样比),则所述USB装置的内建振荡器的振荡频率必需介于24MHz±300KHz的范围内。必须了解的是,USB装置的过采样频率并不限定为24MHz。
请参照图1所示,其显示本发明一实施例的自调式振荡电路1,其具有输入端101和输出端102。所述自调式振荡电路1可内建于USB装置,例如USB鼠标,以作为其本地振荡器,并根据USB数据流Data产生频率可调的时钟信号CLK。所述时钟信号CLK例如为用于数据回复(data recovery)的过采样信号(oversampling signal)。
所述输入端101用以接收来自USB主机的数据流(data stream)Data,并从所述输出端102输出时钟信号CLK。所述时钟信号CLK的频率与所述数据流Data的数据率(data rate)间的误差例如可被调整至所述数据流Data的M倍数据率的0.805%~1.027%之间,其中M为代表过采样比(oversamplingratio)的正整数。所述数据流Data例如为USB数据流中任何形式的数据分组,例如设定分组(SETUP packet)、输出分组(OUT packet)、数据分组(DATApacket)或其他格式的分组。一实施例中,所述数据流Data例如可为低速(lowspeed)数据流,其数据率为1.5MHz。
所述自调式振荡电路1包含相互耦接的频率调整装置11和可调式振荡器12。所述可调式振荡器12例如可为RC振荡器或其他适当的可调式振荡器。所述频率调整装置11自所述输入端101接收来自USB主机的USB数据流Data。所述频率调整装置11还包含回馈输入端103和控制输出端104。所述频率调整装置11自所述回馈输入端103接收回馈自所述可调式振荡器12的时钟信号CLK并自所述控制输出端104输出控制信号S1至所述可调式振荡器12,其中所述控制信号S1例如可为包含多个比特的数位控制信号。所述可调式振荡器12根据所述控制信号S1输出时钟信号CLK以作为USB装置的参考频率。
所述频率调整装置11包含计数处理单元111和控制器112。所述计数处理单元111在计数区间(counting interval)CI中,计数回馈的所述时钟信号CLK的过采样数(振荡数)并根据所述过采样信号估算所述数据流Data中累计比特数,当所述累计比特数大于等于预设值时,比较M倍所述累计比特数和所述过采样数以输出频率调整格数S2;其中M为以所述可调式振荡器12的期望振荡频率(desired oscillation frequency)为被除数,并以所述数据流Data的数据率为除数所得的商,也即所述USB装置于数据回复时的过采样比。一种实施例中,所述可调式振荡器12的期望振荡频率例如为24MHz,所述数据流Data的数据率例如为1.5MHz,因此M为16。所述计数区间CI则由所述累计比特数的数目所决定,其大于或等于所述预设值。
所述控制器112耦接于所述计数处理单元111和所述可调式振荡器12之间,其根据所述频率调整格数S2输出所述控制信号S1以调整所述可调式振荡器12的振荡频率,其中每一个频率调整格数(step size)即为所述可调式振荡器12的频率调整解析度(resolution),其可根据实际使用的可调式振荡器而决定。
请同时参照图2a和图2b所示,图2a显示USB主机(USB host)传送至USB装置(USB device)的数据分组的示意图,此处包含设定分组(SETUPpacket)和输出分组(OUTPUT packet),但实际上也可能包含其他任意型式的数据分组。图2b显示图2a的部分放大图以及24MHz过采样频率与1.5MHz数据流Data的关系,也即此实施例中USB装置的内建振荡器于精准的情形下,在一个数据分组的每一个比特期间将取得16个过采样点。
请同时参照图1、图2a和图2b所示,所述计数处理单元111于计数区间CI同时计数所述数据流Data的任意形式的数据分组中,介于同步(SYNC)比特的第一个比特和分组结束(EOP)比特前一个比特间的比特数目以和回馈的所述时钟信号CLK的过采样数,并比较两者间的关系以决定所述可调式振荡器12的频率调整格数S2。所述控制器112则根据所述频率调整格数S2进行所述可调式振荡器12的振荡频率调整;其中,如果一个计数区间CI至少包含N个比特,当所述计数区间CI中的第一个数据分组(例如设定分组)从同步比特至分组结束比特前一个比特(如图2a中SYNC+PID+ADDR+ENDP+CRC5的比特数目)不足N个比特时,则于接收到分组结束比特时停止计数,而当再度接收下一个数据分组的同步比特的第一个比特(如图2a中的输出分组)时,再度开始计数,直到数至大于N个比特时停止。
由于数据流Data于传输时存在抖动(jitter),因此每个计数区间CI所包含的比特数必须能够容许最差条件(worst-case)下的抖动预算(jitterbudget)。请参照图3所示,其显示数据流经过5个串接的集线器(HUB)并传输连续1的情形,就USB规范定义,连续六个1会插入一个0,即所谓比特填塞(Bit stuffing),此时即为最差条件。从图中可知,成对转换(pairedtransition)时存在最大时间抖动,其为184ns。于低速传输中,若将最大时间抖动除以数据流Data中每一比特的时间以及数据率容许度(184/666.66×1.25%=22.08比特),即可求出于低速传输时一个计数区间CI最少必须包括23个比特,才能够避免发生计数错误的情形。图3的详细内容是记载于通用串形总线的规格书第1.1版。
本发明中,于计数区间CI中估算数据流Data的比特数的方式是通过估算相邻转换边缘(transition edge)间的比特数并累计连续相邻转换边缘间的所述比特数来进行。由于通用串形总线中数据分组是采用不归零反转编码(Non return to zero,NRZI)的编法方式,其最多可能包含有6个连续的1。当数据流Data出现连续的比特1时,在连续1的期间不会出现转换边缘,因此本发明需要针对连续比特1的数据进行比特数估算。
请同时参照图2a、图2b和图4所示,图4显示本发明中USB数据流的相邻转换边缘间的过采样数所对应的比特数。当所述可调式振荡器12的出厂频率误差被调整为低于3%时,所述计数处理单元111于根据所述时钟信号CLK估算所述数据流Data中的比特数时,可根据图4的设定估算相邻转换边缘间的比特数目。如图4所示,当两个相邻连续转换边缘间的过采样数目低于24个时,所述计数处理单元111则判定仅包含1个比特;当两个连续转换边缘间的过采样数目介于24和40的间时,所述计数处理单元111则判定包含2个比特;…;当两个连续转换边缘间的过采样数目大于104个时,所述计数处理单元111则判定包含7个比特,此时数据流为6个连续1与1个0。借此,所述计数处理单元111则可根据数据流Data中相邻转换边缘间对应的过采样数来估算两相邻转换边缘间的比特数,并对连续相邻转换边缘的所述比特数进行累加以得到所述累计比特数。
请同时参照图1、图2a、图2b和图5所示,图5显示本发明实施例的可调式振荡器的频率调整方法的示意图。所述计数处理单元111根据所接收的USB数据流Data和时钟信号CLK调整所述可调式振荡器12所产生的所述时钟信号CLK的振荡频率。
步骤S210:所述计数处理单元111接收USB数据流和时钟信号,计数所述时钟信号CLK的过采样数和根据所述时钟信号CLK的过采样数估算所述数据流Data中的累计比特数,其中于估算所述累计比特数时与所述数据流Data包含的数据型态(pattern)无关。所述计数处理单元111根据图4中两相邻转换边缘间对应的过采样数估算相邻转换边缘间的比特数,并累计连续相邻转换边缘间的所述比特数以得到所述累计比特数。
步骤S220:所述计数处理单元111判断所述累计比特数是否大于预设值,其中根据图3可知所述预设值至少为23。当所述累计比特数大于所述预设值,则进入步骤S230
步骤S230:所述计数处理单元111判定所述过采样数是否大于M倍所述累计比特数,其中M为以所述可调式振荡器12的期望振荡频率或USB装置的系统频率为被除数,并以所述数据流Data的数据率为除数的商,也即过采样比(oversampling ratio)。例如图2b中,M为16。当所述过采样数大于M倍所述累计比特数时,则执行步骤S240~S243以降低所述时钟信号CLK的振荡频率;当所述过采样数小于M倍所述累计比特数时,则执行步骤S250~S253以提升所述时钟信号CLK的振荡频率。
步骤S240:当所述过采样数大于M倍所述累计比特数,将所述过采样数减去M倍所述累计比特数以求得第一差值。
步骤S241:所述计数处理单元111求得降低格数并将其传送至所述控制器112,其中所述降低格数=(所述第一差值/M倍累计比特数)/(调整解析度/数据流的M倍数据率)。一个降低格数例如为所述可调式振荡器12的频率调整解析度(resolution)。例如于低速传输中,M可为16,数据流的M倍数据率可为24MHz,但本发明并不限于此。
步骤S242:所述计数处理单元111判定所述降低格数是否小于1;若是,则执行步骤S260;若否,则执行步骤S243
步骤S243:当所述计数处理单元111判定所述降低格数大于1,则传送所述降低格数S2至所述控制器112。所述控制器112则据以发出控制信号S1降低所述可调式振荡器12的振荡频率。同时,所述计数处理单元111则重新由步骤S210开始下一次的调整。一种实施例中,每一个降低格数可介于110KHz~140KHz,但并不限于此。一种实施例中,当所求出的降低格数不为正整数,可使用四舍五入法或直接将小数部分去除以使所述降低格数成为正整数。
步骤S260:当所述计数处理单元111判定所述降低格数小于1,则表示所述可调式振荡器12的振荡频率已经稳定而不进行调整。接着,所述计数处理单元111由已完成计数的计数区间CI的下一个比特开始重新计数所述时钟信号CLK的过采样数并估算所述USB数据流的累计比特数,并从所述步骤S210进行下一次的校正;可以了解的是,若所述计数区间CI的最后一个比特刚好为CRC5(参照图2a)的最后一个比特时,下一个计数区间则从下一个数据分组的SYNC的第一个比特开始。
步骤S250:当所述过采样数小于M倍所述累计比特数,将M倍所述累计比特数减去所述过采样数以求得第二差值。
步骤S251:所述计数处理单元111求得提升格数并将其传送至所述控制器112,其中所述提升格数=(第二差值/M倍累计比特数)/(调整解析度/数据流的M倍数据率)。一个提升格数例如为所述可调式振荡器12的频率调整解析度。
步骤S252:所述计数处理单元111判定所述提升格数是否小于1;若是,则执行步骤S260;若否,则执行步骤S253
步骤S253:当所述计数处理单元111判定所述降低升数大于1,则传送所述提升格数S2至所述控制器112。所述控制器112则据以发出控制信号S1提升所述可调式振荡器12的振荡频率。同时,所述计数处理单元111则重新由步骤S210开始下一次的调整。一种实施例中,每一个提升格数可介于110KHz~140KHz,但并不限于此。一种实施例中,当所求出的提升格数不为正整数,可使用四舍五入法或直接将小数部分去除以使所述提升格数成为正整数。
因此,本发明一实施例的可调式振荡器的频率调整方法如图6所示,包含下列步骤:接收USB数据流和时钟信号(步骤S310);根据所述时钟信号估算所述USB数据流的累计比特数并计数所述时钟信号的过采样数(步骤S320);当所述累计比特数大于预设值时,比较所述过采样数和M倍所述累计比特数(步骤S330);当所述过采样数大于M倍所述累计比特数,降低所述时钟信号的频率(步骤S340);以及当所述过采样数小于M倍所述累计比特数,提升所述时钟信号的频率(步骤S350)。本实施例的详细实施方式已说明于图5和其相关说明中,故于此不再赘述。
本发明另一实施例的可调式振荡器的频率调整方法如图7所示,所述频率调整方法用以根据USB数据流调整可调式振荡器发出的过采样信号。所述频率调整方法包含下列步骤:计数所述过采样信号的过采样数和根据所述过采样信号估算所述USB数据流的累计比特数(步骤S410);当所述累计比特数大于预设值时,计算所述过采样数和M倍所述累计比特数的差值(步骤S420);及根据所述差值决定所述过采样信号的一频率调整格数(步骤S430)。
请参照图8所示,其显示经过本发明的频率调整装置和方法调整一次后,所述可调式振荡器12的最大误差;其中,当初始误差介于1%~3%间时,经本发明调整一次后的误差可介于0.805%~1.027%之间。图8中,所述计数区间CI是以包含32个比特的两个输入分组为例(共64个比特),低速USB装置的系统频率(即可调式振荡器12的振荡频率)假设为24MHz(过采样周期为41.667奈秒),也即16倍过采样比。于本发明的可调式振荡器的频率调整装置和方法中,所述可调式振荡器12的初始误差(initial error)较佳调整为低于3%,以使所述计数处理单元111可根据图4来估算相邻转换边缘间的正确比特数目。此外,本实施例中,所述可调式振荡器12的频率调整解析度假设介于110KHz~140KHz的间,但本发明并不限于此。
所述可调式振荡器12的初始误差为1%~3%,其显示于图8的第一行。现以初始误差1%为例说明图8的第一列的计算方式,而其他各列的计算方式均相同,故不再赘述。第二行中,64个比特的理想比特时间为64×(1/1.5MHz)=42667奈秒(ns)。
第三行中,考虑抖动时64个比特的最短时间为理想比特时间-最大抖动时间,即42667-184=42483奈秒;其中,最大抖动时间请参照图3。
第四行中,考虑抖动时64个比特的最长时间为理想比特时间+最大抖动时间,即42667+184=42851奈秒。
第五行为计数区间CI中最小过采样数,等于(比特最短时间×(1-初始误差)/过采样周期)-采样误差;本实施例中假设每一个数据分组具有1个比特的采样误差,因此2个输入分组的采样误差为2。最小过采样数=42483×(1-1%)/41.667)-2=1007。
第六行为所述计数区间CI中最大过采样数,等于(比特最长时间×(1+初始误差)/过采样周期)+采样误差,即等于42851×(1+1%)/41.667ns)+2=1041。
第七行和第八行分别为时钟最小范围的最小值和最大值,其中最小值=(最小过采样数-1)×1000/比特最长时间,即(1007-1)×1000/42851=23.477MHz;最大值=(最小过采样数-1)×1000/比特最短时间,即(1007-1)×1000/42483=23.680MHz。
第九行和第十行分别为时钟最大范围的最小值和最大值,其中最小值=(最大过采样数-1)×1000/比特最长时间,即(1041-1)×1000/42851=24.270MHz;最大值=(最大过采样数-1)×1000/比特最短时间,即(1041-1)×1000/42483=24.480MHz。
第十一行为相对于不同初始误差的提升格数。
第十二行和十三行分别为提升后振荡频率的最小频率和最大频率。所述最小频率=时钟最小范围的最小值+提升格数×最小解析度,即为23.477MHz+3×110KHz=23.807MHz;所述最大频率=时钟最小范围的最大值+提升格数×最大解析度,即为23.680MHz+3×140KHz=24.100MHz。
第十四行为相对于不同初始误差的降低格数。
第十五行和十六行分别为降低后振荡频率的最小频率和最大频率。所述最小频率=时钟最大范围的最小值-降低格数×最大解析度,即为24.270MHz-3×140KHz=23.850MHz;所述最大频率=时钟最大范围的最大值-降低格数×最小解析度,即为24.480MHz-3×110KHz=24.150MHz。
第十七行为调整后振荡频率的最大误差,此处最大误差发生于提升后频率的最小频率,因此最大误差为100%×(24-23.807)/24=0.805%。
可以了解的是,虽然本发明中以低速传输来进行说明,其仅为例示性的;本发明的频率调整装置和方法并不限定于低速的USB装置。
本发明可应用于无线通讯。在此应用上,装置(例如人因介面装置)可通过连接在主机的收发器或其内嵌的收发模组与所述主机进行传输。图9显示使用本发明的应用例的方块图。所述收发器92可应用本发明前述的方法基于所述主机91的精确时钟产生调整后频率。然后所述装置93可以根据所述收发器92的调整后频率产生调整后震荡频率。当通讯被建立在所述收发器92与所述装置93的间时,通常所述装置93与所述收发器92其中之一会发送通讯请求,接着所述装置93与所述收发器92的中另一个将同意所述通讯请求以建立通讯。当所述收发器92开始发送有效负荷(payload)到所述装置93时,所述有效负荷用以承载同步信号。所述同步信号具有承载频率和信号频率且两者皆可被所述收发器92和所述装置93识别。所述装置93在接收所述同步信号的同时也在内部产生震荡频率。
现阶段所述装置93的初始震荡频率是未经调整的,因此所述装置93可以从所述同步信号获取其信号频率。所述信号频率可被所述装置93识别,因此所述装置93可以依据所述信号频率调整其震荡频率。一般而言,所述装置93可以在时域上或频域上调整其震荡频率,将分别说明如下。
图10显示所述装置93内部的方块示意图。接收器916接收所述同步信号901,所述同步信号901包含承载频率(以Fcarrier表示)与信号频率(以Fsignal表示),接着所述接收器916从所述震荡器912接收震荡频率902。因为所述震荡器尚未被调整,所述震荡频率902包含震荡频率(以Fosc表示)和误差频率(以FEosc表示)。接着所述接收器916产生采样信号905,所述采样信号905包含外加频率(以Fadd表示)加上信号频率(Fsignal)再加上倍数误差频率(以A*FEosc表示,其中A为倍数)。所述采样信号905则被所述解调器915处理以获取相对所述误差频率(FEosc)的误差校正信号906。接着所述震荡器912根据所述误差校正信号906以调整所述震荡频率。当所述误差校正信号906指出前述的震荡频率较快时,所述震荡器912将降低所述震荡频率,反之亦然。
在这个实施例中,所述接收器916可通过混合器911(mixer)、转换器914以和合成器913(synthesizer)的电路来实现。所述混合器911接收所述同步信号901。所述合成器913将所述震荡频率902合成至具有Fcarrier、Fadd以和A*FEosc的预设频率903。所述混合器911接着将所述预设频率903混合所述同步信号901以消除Fcarrier且获取包含Fsignal、Fadd以及A*FEosc的混合信号904。Fadd特别由所述合成器913所设计且产生,且当Fosc被合成时,Fadd将被放入所述预设频率903。当所述同步信号和所述预设频率混合时,Fadd被设计用来消除Fcarrier。所述混合信号904则被转换器914转换以产生具有Fsignal、Fadd以和A*FEosc资讯的所述采样信号905。所述解调器915则解调所述采样信号905。
由于Fsignal、Fadd以及A被系统指定,所述解调器915便可以将所述采样信号905进行解调且辨别出FEosc。当震荡器912产生频率时,FEosc代表误差项。所述震荡器912无法识别自身的误差项,因此在前述的运作的后,所述解调器915便可以帮助所述震荡器912识别FEosc以调整其震荡频率。此调整运作可为回馈运作,因此所述震荡频率可以被重复地被调整直到震荡频率介于精确范围之内。因为Fsignal、Fadd以及A*FEosc皆为频率,所述解调器915便可在频域上将所述采样信号905进行解调。举例而言,所述解调器915可以从所述采样信号减去其Fsignal和Fadd的部份,而剩余的部份便仅与A*FEosc相关。倍数A为已知,因此所述解调器915便可以用A去除剩余的部分以获取FEosc的部份用来调整所述震荡频率。
在另一个实施例中,所述解调器915可以在时域上对所述采样信号905进行解调。图11显示时域上解调的示意图。假设Fsignal为重复的相邻的比特0与比特1的序列,且在比特0(信号921)的中央至相邻的比特1(信号922)的中央的时间区间为预设的。所述解调器915则通过高频信号923来计数其时间区间,当其计数至时间区间的最后时,便可产生计数值。所述高频信号923依据所述震荡频率所产生。所述时间区间通过精确的Fsignal预设的,而且如果所述震荡频率也是精确的,则此计数值将与预设值几乎相等。当所述计数值比预设值大时,也表示所述震荡频率太快,而所述震荡器912就要减少其震荡频率,反之亦然。
如前所述,已知USB装置中所设置的额外精确振荡元件成本较高并需要额外接脚与其进行通讯。本发明还提出一种不需外挂精确振荡元件的可调式振荡器的频率调整装置和频率调整方法,可根据所接收的USB数据流中任意型态的数据分组自动并即时地调整可调式振荡器的振荡频率。
虽然本发明通过前述实施例披露,但是其并非用以限定本发明,任何本发明所属技术领域中具有通常知识的技术人员,在不脱离本发明的精神和范围内,当可作各种的更动与修改。因此本发明的保护范围当视后附的权利要求所界定的范围为准。

Claims (7)

1.一种频率调整方法,该频率调整方法用于可调式振荡器和无线连接所述可调式震荡器的无线人因介面装置,该频率调整方法包含下列步骤:
接收时钟信号和USB数据流;
根据所述时钟信号估算所述USB数据流中介于同步比特的第一个比特与分组结束比特的前一个比特之间的数据分组的累计比特数并计数所述时钟信号的过采样数;
当所述累计比特数大于等于预设值时,比较所述过采样数和M倍所述累计比特数;
当所述过采样数大于M倍所述累计比特数时,降低所述时钟信号的频率;
当所述过采样数小于M倍所述累计比特数时,提升所述时钟信号的频率;
接收来自所述人因介面装置的通讯请求;以及
以有效负荷传送回复所述通讯请求的分组,其中所述有效负荷包含提供所述无线人因介面装置的同步信号以调整其震荡频率;
其中所述同步信号对应所述时钟信号的被调整频率。
2.根据权利要求1所述的方法,其中所述无线人因介面装置包含震荡器、解调器以及接收器,该方法还包含下列步骤:
以所述接收器接收所述同步信号;
以所述震荡器产生所述震荡频率;
混合所述同步信号与所述震荡频率以获取采样信号;
以所述解调器解调所述采样信号以获取误差校正信号;以及
根据所述误差校正信号调整所述震荡频率。
3.根据权利要求2所述的方法,其中所述同步信号包含承载频率与信号频率,且所述震荡频率包含误差频率,该方法还包含下列步骤:
合成所述震荡频率至预设频率;
通过混合所述同步信号与所述预设信号以消除所述承载频率;以及
通过识别所述信号频率和外加频率来估算所述误差频率。
4.根据权利要求3所述的方法,该方法还包含下列步骤:
预先设定所述信号频率和所述外加频率;
识别所述信号频率和所述外加频率;
通过计算所述信号频率相邻的比特1与比特0以获取一计数值来估算所述误差频率;
当所述计数值大于预设值时,降低所述震荡频率;以及
当所述计数值小于预设值时,提升所述震荡频率。
5.根据权利要求3所述的方法,该方法还包含下列步骤:
预先设定所述信号频率和所述外加频率;
识别所述信号频率和所述外加频率;
通过混合所述同步信号与所述预设频率以获取所述采样信号来估算所述承载频率;
通过将所述采样信号减去所述信号频率和所述外加频率来估算所述误差频率。
6.根据权利要求2所述的方法,其中所述接收器包含混合器、转换器以及合成器,所述方法还包含下列步骤:
以所述混合器接收所述同步信号;
以所述震荡器产生所述震荡频率至所述合成器,其中所述震荡频率包含频率和误差频率;
以所述合成器产生承载频率加上外加频率加上倍数误差频率给所述混合器;
以所述混合器将所述承载频率加上外加频率加上倍数误差频率与所述同步信号混合以获取所述外加频率、所述信号频率以及所述倍数误差频率;
转换所述外加频率、所述信号频率以及所述倍数误差频率为所述采样信号;以及
解调所述采样信号以识别所述误差频率以用以调整所述震荡频率。
7.根据权利要求1所述的方法,其中所述同步信号包含承载频率与信号频率,且所述无线人因介面装置通过消除所述承载频率来调整其震荡频率。
CN201310184725.6A 2012-09-14 2013-05-17 可调式振荡器的频率调整装置及频率调整方法 Active CN103677079B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/617,514 2012-09-14
US13/617,514 US8907730B2 (en) 2010-11-17 2012-09-14 Frequency calibration device and method for programmable oscillator

Publications (2)

Publication Number Publication Date
CN103677079A true CN103677079A (zh) 2014-03-26
CN103677079B CN103677079B (zh) 2017-05-24

Family

ID=47743700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310184725.6A Active CN103677079B (zh) 2012-09-14 2013-05-17 可调式振荡器的频率调整装置及频率调整方法

Country Status (3)

Country Link
US (1) US8907730B2 (zh)
CN (1) CN103677079B (zh)
TW (1) TWI477129B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9319216B2 (en) * 2009-11-18 2016-04-19 Pixart Imaging Inc. Operating method of human interface device
CN106357353A (zh) * 2016-10-19 2017-01-25 柳州达迪通信技术股份有限公司 一种e1链路相位抖动的检测方法及系统
US11522566B2 (en) * 2018-05-18 2022-12-06 The Regents Of The University Of California Crystal-free wireless devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080291863A1 (en) * 2007-05-23 2008-11-27 Broadcom Corporation Synchronization of media data streams with separate sinks using a relay
CN101604182A (zh) * 2008-06-13 2009-12-16 原相科技股份有限公司 自动调整时钟频率的方法以及时钟频率调整电路
TW201044180A (en) * 2009-06-05 2010-12-16 Elan Microelectronics Corp Method and circuit for trimming an internal oscillator of a USB device
US20110016346A1 (en) * 2009-02-18 2011-01-20 Genesys Logic, Inc. Serial bus clock frequency calibration system and method thereof
CN102081426A (zh) * 2009-11-30 2011-06-01 原相科技股份有限公司 可调式振荡器的频率调整装置及频率调整方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6272193B1 (en) 1999-09-27 2001-08-07 Genesis Microchip Corp. Receiver to recover data encoded in a serial communication channel
US6407641B1 (en) 2000-02-23 2002-06-18 Cypress Semiconductor Corp. Auto-locking oscillator for data communications
AUPQ896300A0 (en) 2000-07-24 2000-08-17 Nec Australia Pty Ltd A clock synchronisation method for usb sink devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080291863A1 (en) * 2007-05-23 2008-11-27 Broadcom Corporation Synchronization of media data streams with separate sinks using a relay
CN101604182A (zh) * 2008-06-13 2009-12-16 原相科技股份有限公司 自动调整时钟频率的方法以及时钟频率调整电路
US20110016346A1 (en) * 2009-02-18 2011-01-20 Genesys Logic, Inc. Serial bus clock frequency calibration system and method thereof
TW201044180A (en) * 2009-06-05 2010-12-16 Elan Microelectronics Corp Method and circuit for trimming an internal oscillator of a USB device
CN102081426A (zh) * 2009-11-30 2011-06-01 原相科技股份有限公司 可调式振荡器的频率调整装置及频率调整方法

Also Published As

Publication number Publication date
US8907730B2 (en) 2014-12-09
CN103677079B (zh) 2017-05-24
TWI477129B (zh) 2015-03-11
TW201412074A (zh) 2014-03-16
US20130051439A1 (en) 2013-02-28

Similar Documents

Publication Publication Date Title
CN110061795B (zh) 一种用于分布式控制系统的高速嵌入协议的生成方法
CN106464559B (zh) 用于分布式控制系统的高速嵌入式协议
CN107623520A (zh) 改善时钟恢复的方法及相关装置
CN102081426B (zh) 可调式振荡器的频率调整装置及频率调整方法
CN101103277A (zh) 自动测试设备中具有用于同步的接口的仪器
CN103490775B (zh) 基于双环结构的时钟数据恢复控制器
CN102403043B (zh) 检测位错误率的电路与系统以及检测抖动容忍度的方法
CN104954015A (zh) 时钟生成方法以及半导体装置
CN103677079A (zh) 可调式振荡器的频率调整装置及频率调整方法
KR101526025B1 (ko) 주파수 동기화 시스템 및 주파수 동기화 방법
CN104426535A (zh) 同步系统以及分频电路
CN103164314B (zh) 基于异步物理层接口的PCIe接口芯片硬件验证方法
US8724680B2 (en) Transceiver without using a crystal oscillator
US8331427B2 (en) Data processing apparatus
CN103561008B (zh) 一种传输协议解码方法、装置及传输协议解码芯片
CN105024701A (zh) 一种用于杂散抑制的分频比调制器
TWI445378B (zh) 可調式振盪器之頻率調整裝置及頻率調整方法
US9509491B2 (en) Data reception apparatus and method of determining identical-value bit length in received bit string
US8645742B2 (en) Semiconductor device operating according to an operation clock and having a serial communication interface performing external communications according to a unit transfer time based on the operation clock
US9319216B2 (en) Operating method of human interface device
US9100163B2 (en) Transmitter, receiver, method for transmitting and method for receiving
US9306605B1 (en) Electronic device having frequency shifting UART
US10944407B1 (en) Source synchronous interface with selectable delay on source and delay on destination control
CN111290987A (zh) 一种超高速spi接口实现装置及方法
Zhu CAN and FPGA Communication Engineering: Implementation of a CAN Bus Based Measurement System on an FPGA Development Kit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant