CN101604182A - 自动调整时钟频率的方法以及时钟频率调整电路 - Google Patents

自动调整时钟频率的方法以及时钟频率调整电路 Download PDF

Info

Publication number
CN101604182A
CN101604182A CNA2008101110747A CN200810111074A CN101604182A CN 101604182 A CN101604182 A CN 101604182A CN A2008101110747 A CNA2008101110747 A CN A2008101110747A CN 200810111074 A CN200810111074 A CN 200810111074A CN 101604182 A CN101604182 A CN 101604182A
Authority
CN
China
Prior art keywords
frequency
clock
usb
signal
clock frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101110747A
Other languages
English (en)
Other versions
CN101604182B (zh
Inventor
刘祥生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pixart Imaging Inc
Original Assignee
Pixart Imaging Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pixart Imaging Inc filed Critical Pixart Imaging Inc
Priority to CN2008101110747A priority Critical patent/CN101604182B/zh
Publication of CN101604182A publication Critical patent/CN101604182A/zh
Priority to US13/290,169 priority patent/US20120051479A1/en
Application granted granted Critical
Publication of CN101604182B publication Critical patent/CN101604182B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Information Transfer Systems (AREA)

Abstract

一种用于USB接口的自动调整时钟频率的方法，该方法包括下列步骤：产生频率可调的时钟信号；接收USB差动信号；根据该USB差动信号的一个帧周期对所述时钟信号进行计数，并求得计数值；以及当该计数值超出预定计数范围时，调整所述时钟信号的频率。本发明还提供一种时钟频率调整电路。

Description

自动调整时钟频率的方法以及时钟频率调整电路
技术领域
本发明涉及一种自动调整时钟频率的方法以及时钟频率调整电路，特别涉及一种自动调整USB装置中的时钟产生器的时钟频率的方法及其频率调整电路。
背景技术
一个通用串行总线(USB)系统系由USB主机(host)和USB装置(device)通过USB接口(interface)连结所组成，其中USB主机与USB装置间的数据传送速率须满足数据传输规范，例如在全速(full speed)装置中，数据传送速率必须介于12MHz±0.25％之间；而在低速(low speed)装置中，数据传送速率则必须介于1.5MHz±1.5％之间。目前用于控制USB装置中的时钟产生器(oscillator)的时钟频率准确度以符合上述规范的一种方式，为另外设置晶体振荡器(crystal oscillator)以增加时钟频率的准确度。然而在使用晶体振荡器的芯片中，必须增设1～2个接脚(PIN)用以连接晶体振荡器，因而具有成本较高的问题。
一种公知的振荡器锁频电路，如美国专利第6,297,705号所公开的“将振荡器锁定于数据流的电路(Circuit for Locking an Oscillator to a DataStream)”，其利用计数器比较数字控制振荡器的输出频率以及USB装置的频率，并根据比较结果进行数字控制振荡器输出频率的粗调和微调，直到与USB装置的频率同步为止。然而所述电路必须利用整个封包信号进行频率调整，因此需要较长的频率调整时间。
另一种公知的适用于低速USB接口连接系统的调整振荡器的方法，如美国专利第7,127,628号所公开的“可自动调整振荡器的方法(Method forAutomatically Regulating an Oscillator)”，该方法包括：(a)在USB接口中提供压控振荡器以对USB装置产生可控制振荡信号；(b)回馈该可控制振荡信号至频率比较单元，该频率比较单元用于比较可控制振荡信号与USB接口中的保活选通(Keep Alive Strobe)信号；(c)将频率比较单元所输出的信号输入至频率调整单元，以根据所述频率比较单元所回馈的信号调整电压以改变可控制振荡信号的频率；(d)重复步骤(b)与(c)的动作，使可控制振荡信号与USB接口中的保活选通信号同步，从而快速达到USB接口与USB装置之间的数据传输同步。然而此方法仅限定于低速USB接口的连接系统。
当USB装置连接至USB接口时，USB装置会收到USB差动信号，该差动信号首先具有一个USB重置信号(reset)，在该重置信号之后的每一个帧(frame)周期内，也就是1毫秒(ms)，不论是否进行数据传输，USB装置均会持续收到保活(Keep Alive)信号(低速装置)或帧起始(SOF(startof frame))信号(全速装置)。本发明就是利用此持续信号，另外提出一种自动调整振荡器的方法，以有效降低成本、简化系统应用电路以及缩小电路板尺寸。
发明内容
本发明的一个目的在于提供一种自动调整时钟频率的方法以及时钟频率调整电路，其在USB装置的控制芯片内设置频率可调的时钟产生器，并根据USB接口的保活信号或帧起始信号以调整所述时钟产生器的时钟信号频率，以有效增加时钟频率的精确度。
本发明的另一个目的在于提供一种自动调整时钟频率的方法以及时钟频率调整电路，其仅需在USB装置的控制芯片内设置频率可调的时钟产生器，且不需使用晶体振荡器，从而降低成本、简化系统应用电路以及缩小电路板尺寸。
为达到上述目的，本发明提供一种用于USB接口的自动调整时钟频率的方法，该方法包括下列步骤：提供频率可调的时钟信号；接收USB差动信号；根据该USB差动信号的一个帧周期(frame time)对所述时钟信号进行计数，并求得计数值；当该计数值超出预定计数范围时，调整所述时钟信号的频率。
在上述自动调整时钟频率的方法中，当所述USB接口为低速USB接口时，所述USB差动信号的一个帧周期为两个相邻保活信号之间的时间区间；当所述USB接口为全速USB接口时，所述USB差动信号的一个帧周期为两个相邻帧起始信号之间的时间区间。
根据本发明的另一特点，本发明还提供一种用于USB接口的时钟频率调整电路，该电路包括时钟产生器和校正单元。所述时钟产生器用于产生频率可调的时钟信号。所述校正单元包括第一输入端、第二输入端和信号输出端，其中所述校正单元的第一输入端接收所述时钟产生器所产生的时钟信号，所述第二输入端接收USB差动信号，所述校正单元根据所述USB差动信号的一个帧周期对所述时钟信号进行计数，并根据该计数结果产生控制信号，并将该控制信号自所述校正单元的信号输出端传送至所述时钟产生器以调整所述时钟信号的频率。
根据本发明的另一特点，本发明还提供一种用于USB接口的自动调整时钟频率的方法，该方法包括下列步骤：产生频率可调的时钟信号；接收USB差动信号；根据该USB差动信号的一个帧周期对所述时钟信号进行计数；以及根据该计数结果调整所述时钟信号的频率。
本发明的自动调整时钟频率的方法为基于USB接口的保活信号或帧起始信号进行时钟信号频率的调整，由于所述信号的频率规范为1毫秒±0.05％，其误差极小，因而可用作为USB装置内置的时钟产生器的频率调整依据。因此，本发明不需另外在USB装置中设置晶体振荡器，可有效降低成本。
附图说明
图1为USB装置连接上USB系统时的差动信号的时序图；
图2为本发明实施例的时钟频率调整电路的方块图；
图3为本发明实施例的自动调整时钟频率的方法的流程图。
主要元件符号说明
10时钟频率调整电路                 11时钟产生器
11a时钟产生器的输出端              11b时钟产生器的输入端
12校正单元                         12a校正单元的第一输入端
12b校正单元的第二输入端            12c校正单元的信号输出端
121～126步骤                       S控制信号
CLK时钟信号
具体实施方式
为了让本发明的上述和其他目的、特征及优点能更明显，下文特别列举了本发明的实施例，并配合所附图示，作详细说明如下。
请参照图1所示，其显示了本发明实施例的USB装置连接上USB系统时的差动信号的时序图，包括USB正差动信号D+以及USB负差动信号D-。在连接初期，例如图中时间t1～t2的期间，USB装置会收到来自USB接口的USB重置(reset)信号。接着，每经过一个帧周期(frame interval time)，也就是1毫秒(ms)，例如图中的t2～t3、t3～t4...的期间，不论是否进行数据传输，USB装置均会持续收到来自USB接口的Keep Alive信号(低速装置)或SOF信号(全速装置)，本发明就是利用此信号作为调整USB装置中的时钟产生器的参考信号。
请参照图2所示，其显示了本发明实施例的时钟产生器的频率调整电路10的方块图。该频率调整电路10包括时钟产生器11和校正单元12。所述时钟产生器11用于产生频率可调的时钟信号CLK，并具有输出端11a和输入端11b。所述时钟产生器11例如可为RC振荡器，但并不限于此。
请再参照图1和2所示，所述校正单元12用于输出控制信号S以调整所述时钟产生器11所产生的时钟信号CLK的频率，并包括第一输入端12a、第二输入端12b以及信号输出端12c。所述第一输入端12a接收所述时钟产生器11所产生的时钟信号CLK的回馈信号；所述第二输入端12b接收来自USB系统的USB差动信号。所述校正单元12根据所述USB差动信号的每一个帧周期，例如t2～t3、t3～t4...，对所述时钟信号CLK进行计数，并根据该计数结果产生所述控制信号S以相对调整所述时钟产生器11所产生的时钟信号CLK的频率。所述控制信号S例如可为数字信号，当所述时钟产生器11为RC振荡器时，所述控制信号S可改变该时钟产生器11中的电阻(R)值、电容(C)值或同时改变电阻和电容(RC)值。
在一种实施例中，假设USB装置为全速装置，则根据USB系统的数据传输规范，所述时钟信号CLK的频率例如为6百万赫兹(MHz)，且USB差动信号中每两个SOF(start of frame)信号之间的帧周期为1毫秒(ms)，则可设定预定计数值为[1ms/(1/6MHz)]＝6000；且所述时钟信号CLK的频率可容许误差范围为±0.25％，也就是所述校正单元12根据所述USB差动信号的每一个帧周期对所述时钟信号CLK进行计数所求得的预定计数值应介于5985与6015之间。由于受到制作过程和操作环境的影响，所述时钟产生器11所产生的时钟信号CLK并非固定为6MHz，当所述校正单元12根据所述USB差动信号的每一个帧周期对所述时钟信号CLK进行计数所得的计数值低于5985时，表示所述时钟信号CLK的频率太低，所述校正单元12则产生所述控制信号S以提高所述时钟产生器11所产生的时钟信号CLK的频率；反之，当所得的计数值高于6015时，表示所述时钟信号CLK的频率太高，所述校正单元12则产生所述控制信号S以降低所述时钟产生器11所产生的时钟信号CLK的频率。可以了解的是，所述时钟信号CLK的频率并不限定为6MHz，也可为6MHz的整数倍，例如12MHz、18MHz、24MHz...，且预定计数值可根据不同的时钟信号频率而设定。
此外，当USB装置为低速装置，则根据USB系统的数据传输规范，所述时钟信号CLK的频率例如为1.5MHz，且USB差动信号中每两个KeepAlive信号之间的帧周期同样为1毫秒，并可设定预定计数值为1500；且所述时钟信号CLK的可容许误差范围为±1.5％，也就是所述校正单元12根据所述USB差动信号的每一个帧周期对所述时钟信号CLK进行计数所求得的预定计数值范围为1477.5与1522.5。所述校正单元12同样判断所述计数值是否超出所述预定计数值范围，并据以产生所述控制信号S以相对调整所述时钟产生器11的时钟信号CLK的频率。
请参照图2和3所示，图3显示了本发明实施例的自动调整时钟频率的方法的示意图。首先，所述时钟产生器11由所述输出端11a输出频率可调的时钟信号CLK，且该时钟信号CLK经由所述校正单元12的第一输入端12a回馈至该校正单元12。同时，所述校正单元12经由所述第二输入端12b接收来自USB接口的USB差动信号。接着，所述校正单元12根据所述USB差动信号的每一个帧周期对所述时钟信号CLK进行计数，并求得计数值(步骤121)。所述校正单元12判断所述计数值是否大于第一门限值，例如全速装置中为6015(步骤122)，当所述计数值大于该所述第一门限值时，所述校正单元12则产生控制信号S至所述时钟产生器11以降低其所产生的时钟信号CLK的频率(步骤123)；否则接着判断所述计数值是否小于第二门限值，例如全速装置中为5985(步骤124)，当所述计数值小于所述第二门限值时，所述校正单元12则产生控制信号S至所述时钟产生器11以提高其所产生的时钟信号CLK的频率(步骤125)；否则维持所述时钟产生器11所产生的时钟信号CLK的频率(步骤126)。接着回到步骤121以反复进行所述时钟信号CLK的计数，且当该时钟信号CLK的频率发生漂移时立即进行调整，以维持所述时钟产生器11所产生的时钟信号CLK的频率的精准度。可以了解的是，步骤122和123与步骤124和125的顺序可以相反。
如上所述，在现有技术中，由于通过在USB装置的芯片中设置晶体振荡器以增加振荡频率精确度的方式会增加成本以及应用电路的复杂度。本发明仅通过在USB装置的芯片中设置频率可调的时钟产生器，并以USB差动信号的Keep Alive信号或SOF信号为基准，动态地调整时钟产生器所产生的时钟信号的频率，从而增加频率精确性并降低成本。
虽然本发明已被上述优选实施例所公开，然而所述实施例并非用以限定本发明，任何本领域技术人员均可进行不脱离本发明的精神和范围的各种更动与修改。因此本发明的保护范围应当以所附权利要求书所界定的为准。

Claims (18)

1、一种用于USB接口的自动调整时钟频率的方法，该方法包括下列步骤：
产生频率可调的时钟信号；
接收USB差动信号；
根据所述USB差动信号的一个帧周期对所述时钟信号进行计数，并求得计数值；以及
当所述计数值超出预定计数范围时，调整所述时钟信号的频率。
2、根据权利要求1所述的自动调整时钟频率的方法，其中所述USB接口为低速USB接口，所述USB差动信号的一个帧周期为两个相邻的保活信号之间的时间区间。
3、根据权利要求2所述的自动调整时钟频率的方法，其中所述预定计数范围为(1ms×1.5MHz)±1.5％。
4、根据权利要求1所述的自动调整时钟频率的方法，其中所述USB接口为全速USB接口，所述USB差动信号的一个帧周期为两个相邻的帧起始信号之间的时间区间。
5、根据权利要求4所述的自动调整时钟频率的方法，其中所述预定计数范围为(1ms×n×6MHz)±0.25％，其中n为正整数。
6、根据权利要求1所述的自动调整时钟频率的方法，其中所述预定计数范围介于第一门限值和小于该第一门限值的第二门限值之间，当所述计数值大于所述第一门限值时，降低所述时钟信号的频率。
7、根据权利要求1所述的自动调整时钟频率的方法，其中所述预定计数范围介于第一门限值和小于该第一门限值的第二门限值之间，当所述计数值小于所述第二门限值时，增加所述时钟信号的频率。
8、一种用于USB接口的时钟频率调整电路，该电路包括：
时钟产生器，用于产生频率可调的时钟信号；以及
校正单元，该校正单元包括第一输入端、第二输入端和信号输出端；
其中所述校正单元的第一输入端接收所述时钟产生器所产生的时钟信号，所述第二输入端接收USB差动信号，所述校正单元根据所述USB差动信号的一个帧周期对所述时钟信号进行计数，并根据该计数结果产生控制信号，并将该控制信号自所述校正单元的信号输出端传送至所述时钟产生器以调整所述时钟信号的频率。
9、根据权利要求8所述的时钟频率调整电路，其中所述时钟产生器为RC振荡器。
10、根据权利要求9所述的时钟频率调整电路，其中所述控制信号用于调整所述RC振荡器的电阻的数值。
11、根据权利要求9所述的时钟频率调整电路，其中所述控制信号用于调整所述RC振荡器的电容的数值。
12、根据权利要求9所述的时钟频率调整电路，其中所述控制信号用于同时调整所述RC振荡器的电阻和电容的数值。
13、根据权利要求8所述的时钟频率调整电路，其中所述USB接口为低速USB接口，所述USB差动信号的一个帧周期为两个相邻的保活信号之间的时间区间。
14、根据权利要求8所述的时钟频率调整电路，其中所述USB接口为全速USB接口，所述USB差动信号的一个帧周期为两个相邻的帧起始信号之间的时间区间。
15、根据权利要求8所述的时钟频率调整电路，其中所述控制信号为数字信号。
16、一种用于USB接口的自动调整时钟频率的方法，该方法包括下列步骤：
产生频率可调的时钟信号；
接收USB差动信号；
根据所述USB差动信号的一个帧周期对所述时钟信号进行计数；以及
根据所述计数结果调整所述时钟信号的频率。
17、根据权利要求16所述的自动调整时钟频率的方法，其中所述USB接口为低速USB接口，所述USB差动信号的一个帧周期为两个相邻的保活信号之间的时间区间。
18、根据权利要求16所述的自动调整时钟频率的方法，其中所述USB接口为全速USB接口，所述USB差动信号的一个帧周期为两个相邻的帧起始信号之间的时间区间。
CN2008101110747A 2008-05-14 2008-06-13 自动调整时钟频率的方法以及时钟频率调整电路 Expired - Fee Related CN101604182B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2008101110747A CN101604182B (zh) 2008-06-13 2008-06-13 自动调整时钟频率的方法以及时钟频率调整电路
US13/290,169 US20120051479A1 (en) 2008-05-14 2011-11-07 Clock frequency adjusting circuit and clock frequency adjusting method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101110747A CN101604182B (zh) 2008-06-13 2008-06-13 自动调整时钟频率的方法以及时钟频率调整电路

Publications (2)

Publication Number Publication Date
CN101604182A true CN101604182A (zh) 2009-12-16
CN101604182B CN101604182B (zh) 2012-03-28

Family

ID=41469939

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101110747A Expired - Fee Related CN101604182B (zh) 2008-05-14 2008-06-13 自动调整时钟频率的方法以及时钟频率调整电路

Country Status (1)

Country Link
CN (1) CN101604182B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011079430A1 (zh) * 2009-12-28 2011-07-07 中兴通讯股份有限公司 一种时钟频率调整的系统及方法
CN102236363A (zh) * 2010-04-28 2011-11-09 上海华虹集成电路有限责任公司 全速通用串行总线usb设备
CN103003769A (zh) * 2010-07-20 2013-03-27 飞思卡尔半导体公司 向电子设备提供时钟信号的时钟电路、带有时钟电路的电子设备以及向电子设备提供时钟信号的方法
CN103312325A (zh) * 2013-06-26 2013-09-18 龙迅半导体科技(合肥)有限公司 一种频率合成器
CN103677079A (zh) * 2012-09-14 2014-03-26 原相科技股份有限公司 可调式振荡器的频率调整装置及频率调整方法
CN106201956A (zh) * 2015-05-08 2016-12-07 伟诠电子股份有限公司 自动更正非晶体振荡器的时钟的装置及其方法
CN110502065A (zh) * 2018-05-17 2019-11-26 瑞昱半导体股份有限公司 时钟管理电路及时钟管理方法
CN114710257A (zh) * 2022-05-09 2022-07-05 合肥宏晶半导体科技有限公司 频率调整方法、装置及从机

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011079430A1 (zh) * 2009-12-28 2011-07-07 中兴通讯股份有限公司 一种时钟频率调整的系统及方法
CN102236363A (zh) * 2010-04-28 2011-11-09 上海华虹集成电路有限责任公司 全速通用串行总线usb设备
CN103003769A (zh) * 2010-07-20 2013-03-27 飞思卡尔半导体公司 向电子设备提供时钟信号的时钟电路、带有时钟电路的电子设备以及向电子设备提供时钟信号的方法
CN103003769B (zh) * 2010-07-20 2016-02-24 飞思卡尔半导体公司 时钟电路、电子设备以及提供时钟信号的方法
CN103677079A (zh) * 2012-09-14 2014-03-26 原相科技股份有限公司 可调式振荡器的频率调整装置及频率调整方法
CN103677079B (zh) * 2012-09-14 2017-05-24 原相科技股份有限公司 可调式振荡器的频率调整装置及频率调整方法
CN103312325A (zh) * 2013-06-26 2013-09-18 龙迅半导体科技(合肥)有限公司 一种频率合成器
CN103312325B (zh) * 2013-06-26 2016-08-24 龙迅半导体（合肥）股份有限公司 一种频率合成器
CN106201956A (zh) * 2015-05-08 2016-12-07 伟诠电子股份有限公司 自动更正非晶体振荡器的时钟的装置及其方法
CN106201956B (zh) * 2015-05-08 2021-04-06 伟诠电子股份有限公司 自动更正非晶体振荡器的时钟的装置及其方法
CN110502065A (zh) * 2018-05-17 2019-11-26 瑞昱半导体股份有限公司 时钟管理电路及时钟管理方法
CN114710257A (zh) * 2022-05-09 2022-07-05 合肥宏晶半导体科技有限公司 频率调整方法、装置及从机

Also Published As

Publication number Publication date
CN101604182B (zh) 2012-03-28

Similar Documents

Publication Publication Date Title
CN101604182B (zh) 自动调整时钟频率的方法以及时钟频率调整电路
US11296709B2 (en) Cross-clock-domain processing circuit
EP3053315B1 (en) Method to enhance mipi d-phy link rate with minimal phy changes and no protocol changes
US5412697A (en) Delay line separator for data bus
US10484164B2 (en) Clock and data recovery for pulse based multi-wire link
US8170168B2 (en) Clock data recovery circuit
US11637563B2 (en) Decoding circuit and chip
CN103092256A (zh) 时钟频率调整电路及其时钟频率调整方法
US8284823B2 (en) Serial data communication system and method
US20090284298A1 (en) Method for automatically adjusting clock frequency and clock frequency adjusting circuit
CN102081426A (zh) 可调式振荡器的频率调整装置及频率调整方法
JP5704988B2 (ja) 通信装置
CN215416438U (zh) 一种基于硬件实现的cpu时钟调节电路及系统
US20230350451A1 (en) Methods and Systems for Controlling Frequency Variation for a PLL Reference Clock
US9246497B1 (en) Integrated circuit (IC) clocking techniques
US6255883B1 (en) System and method for balancing clock distribution between two devices
US9736086B1 (en) Multi-function, multi-protocol FIFO for high-speed communication
US6100732A (en) Phase enable and clock generation circuit
WO2023159415A1 (en) Adaptive low-power signaling to enable link signal error recovery without increased link clock rates
CN116860672B (zh) 一种数字处理SMBus通讯系统及方法
CN115903999A (zh) 基于硬件实现的cpu时钟调节电路、系统及其调节方法
US20220321107A1 (en) Ring oscillator and method for starting ring oscillator
CN115967408A (zh) 信号接收方法、装置、电子设备和存储介质
CN118054796A (zh) 基于对称的差分非归零编码的接收解码电路及二总线通信方法
CN113141179A (zh) 时钟和数据恢复电路及其信号处理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120328