CN115967408A - 信号接收方法、装置、电子设备和存储介质 - Google Patents

Abstract

本发明实施例提供了一种信号接收方法、装置、电子设备和存储介质，涉及信号传输领域。其中，信号接收方法，包括：接收目标差分信号；提供本地时钟信号，所述本地时钟信号为所述信号接收装置产生的时钟信号；根据所述本地时钟信号对所述目标差分信号进行同步处理得到目的信号；根据所述目的信号控制所述信号接收装置的信号接收状态，所述信号接收状态包括高速状态和低速状态。本发明实施例所提供的信号接收方法、装置、电子设备和存储介质具有能够在信号接收装置进入接收错误状态时控制信号接收装置自主复位的优点。

Description

信号接收方法、装置、电子设备和存储介质

技术领域

本发明涉及信号传输领域，具体而言，涉及一种信号接收方法、装置、电子设备和存储介质。

背景技术

MIPI全称Mobile Industry Processor Interface，移动产业处理器接口。是MIPI联盟发起的为移动应用处理器制定的开放标准和一个规范。MIPI联盟目的是把各式接口如摄像头、显示屏接口、射频/基带接口等进行标准化，从而减少电子设备设计的复杂程度和增加设计灵活性。MIPI联盟分别定义了一系列的手机内部接口标准，比如摄像头接口(CMOSSerial Interface，CSI)、显示接口(Display Serial Interface，DSI)、射频接口(DigitalRF，DigRF)、麦克风/喇叭接口(Serial Low-power Inter-chip Media Bus，SLIMbus)等。目前比较成熟常用的标准有DSI(Display Serial Interface，显示串行接口)和CSI(CameraSerial Interface，摄像头串行接口)等。其中，CSI、DSI的物理层遵循D-PHY(MIPI协议中的一项，D-PHY提供了对DSI和CSI在物理层上的定义)标准。

D-PHY支持两种传输模式：LP(Low Power，低功率)模式和HS(High Speed，高速)模式。LP模式下数据传输速率很低(通常不超过20Mbps)，相应的功耗也很低。HS模式下传输速率很高(通常为80Mbps至2.5Gbps)，但功耗较大。

在信号传输的过程中，信号接收装置可以根据不同的需求在LP模式和HS模式之间进行切换。传统方案当信号接收装置准备退出HS模式时，信号发送端会发送控制信号使得信号接收装置能顺利退出HS模式、并回到LP模式。但如果此时信号发送端发送的控制信号有误或者是信号传输过程中控制信号发生变化，导致接收装置收到错误的控制信号，会让状态机进入到接收错误状态下，在此状态下信号接收装置无法接收到信号发送端发送的时钟信号，导致信号接收装置挂起，除非对信号接收装置进行异步复位，否则信号接收装置始终无法得到恢复。

发明内容

本发明的目的在于提供一种信号接收方法、装置、电子设备和存储介质，能够在信号接收装置进入接收错误状态时控制信号接收装置自主复位。

第一方面，本发明实施例提供了一种信号接收方法，应用于信号接收装置，包括：接收目标差分信号；提供本地时钟信号，所述本地时钟信号为所述信号接收装置产生的时钟信号；根据所述本地时钟信号对所述目标差分信号进行同步处理得到目的信号；根据所述目的信号控制所述信号接收装置的信号接收状态，所述信号接收状态包括高速状态和低速状态。

在本发明的一些实施例中，所述根据所述本地时钟信号对所述目标差分信号进行同步处理得到目的信号前，所述方法还包括：从所述目标差分信号中提取出恢复时钟信号；使用所述本地时钟信号对所述恢复时钟信号进行边沿检测，得到变化脉冲信号；将所述变化脉冲信号和所述目标差分信号进行与逻辑处理，得到与逻辑处理信号；所述根据所述本地时钟信号对所述目标差分信号进行同步处理得到目的信号，包括：根据所述本地时钟信号对所述与逻辑处理信号进行同步处理得到目的信号。从目标差分信号中提取出恢复时钟信号；并使用本地时钟信号对恢复时钟信号进行边沿检测，实现本地时钟信号和恢复时钟信号之间的相位同步，使得本地时钟信号后续对目标差分信号进行处理时可以与目标差分信号之间的相位同步。

在本发明的一些实施例中，所述将所述变化脉冲信号和所述目标差分信号进行与逻辑处理，包括：根据线态组合逻辑对所述目标差分信号进行组合，生成组合信号；将所述组合信号与所述变化脉冲信号进行与逻辑处理。

在本发明的一些实施例中，所述根据所述本地时钟信号对所述目标差分信号进行同步处理得到目的信号，包括：根据所述本地时钟信号对所述目标差分信号进行采样，获取采样信号；对所述采样信号进行时序计数，获取计数结果；根据所述计数结果与预设计数值之间的大小关系生成所述目的信号。由于本地时钟信号为信号接收装置自身产生的信号，其频率可以不受信号发送端发送的信号的数据率影响，且增加了时序计数的过程，时序计数的过程中预设计数值可以根据实际需要进行调整，因此不会出现THS-SETTLE时长超出MIPI协议中定义的时长范围的问题。

在本发明的一些实施例中，所述根据所述本地时钟信号对所述目标差分信号进行采样，包括：使用D型触发器根据所述本地时钟信号对所述目标差分信号进行采样。

在本发明的一些实施例中，所述根据所述计数结果与预设计数值之间的大小关系生成所述接收逻辑信号前，所述方法还包括：获取所述目标差分信号的数据率；根据所述数据率获取所述预设计数值。根据目标差分信号的数据率选择对应的预设计数值，可以进一步的避免出现THS-SETTLE时长超出MIPI协议中定义的时长范围的问题。

在本发明的一些实施例中，所述本地时钟信号为所述信号接收装置中的振荡器产生的振荡时钟信号。

在本发明的一些实施例中，所述本地时钟信号的频率大于90MHz且小于110MHz。

第二方面，本发明实施例提供了一种信号接收装置，包括：信号接收模块，所述信号接收模块用于接收目标差分信号；时钟信号产生模块，所述时钟信号产生模块用于产生本地时钟信号；控制模块，所述控制模块用于根据所述本地时钟信号对所述目标差分信号进行同步处理得到目的信号，并根据所述目的信号控制所述信号接收装置的信号接收状态，所述信号接收状态包括高速状态和低速状态。

在本发明的一些实施例中，所述时钟信号产生模块为振荡器。

在本发明的一些实施例中，所述控制模块包括采样子模块、计数子模块以及判断子模块；所述采样子模块用于根据所述本地时钟信号对所述目标差分信号进行采样，获取采样信号；所述计数子模块用于对所述采样信号进行时序计数，获取计数结果；所述判断子模块用于根据所述计数结果与预设计数值之间的大小关系生成所述目的信号。

第三方面，本发明实施例提供了一种电子设备，包括：至少一个处理器；以及，与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如前述的信号接收方法。

第四方面，本发明实施例提供了一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行实现前述的信号接收方法。

与现有技术相比，本发明实施例所提供的信号接收方法、装置、电子设备和存储介质中，在接收到其它设备发送的目标差分信号时，信号接收装置自主产生一个恒定的时钟信号作为本地时钟信号，使用本地时钟信号对目标差分信号进行同步处理，解析出目标差分信号中所包含的目的信号，最终根据目的信号控制信号接收装置使用高速状态或使用低速状态进行信号接收；由于本地时钟信号是信号接收装置自身产生的时钟信号，不受信号发送端的影响，可以保证即便信号发送端发送错误的控制信号，导致信号接收装置进入接收错误状态，也可以使用本地时钟信号继续进行后续的信号处理，即实现了信号接收装置进入接收错误状态时控制信号接收装置自主复位。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本发明实施例一所提供的信号接收方法的流程示意图；

图2为部分差分信号的波形图；

图3为对目标差分信号进行同步处理过程的示意图；

图4为本发明实施例二所提供的信号接收方法的流程示意图；

图5为本发明实施例一所提供的信号接收方法的示意图；

图6为目标差分信号和恢复时钟信号的波形示意图；

图7为现有技术中的信号接收装置的信号接收状态切换过程示意图；

图8为本发明实施例的信号接收装置的信号接收状态切换过程示意图；

图9为本发明实施例三所提供的信号接收装置的结构示意图；

图10为本发明实施例四所提供的信号接收装置的结构示意图；

图11为本发明实施例五所提供的电子设备的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。

本发明实施例一提供了一种信号接收方法，应用于信号接收装置，如图1所示，具体包括以下步骤：

步骤S101：接收目标差分信号。

具体的，目标差分信号即为信号接收装置接收的来自信号发送端的差分信号。其中，差分信号为一种经由差分传输方式传输的信号形式，差分传输是一种信号传输的技术，区别于传统的一根信号线一根地线的做法，差分传输在这两根线上都传输信号，这两个信号的振幅相同，在这两根线上的传输的信号就是差分信号。如图2所示为部分差分信号的波形图，其中Dp和Dn分别为差分信号中的两个的波形。

步骤S102：提供本地时钟信号。

具体的，本地时钟信号为信号接收装置自身产生的时钟信号。由于本地时钟信号为设置在信号接收装置中的电子器件产生的时钟信号，因此本地时钟信号不受信号发送方的影响，可以保持恒定的时钟频率、恒定的振幅、并且不易出现中断等问题。在本发明的一些实施例中，信号接收装置中设置有振荡器，本地时钟信号即为振荡器产生的振荡时钟信号。可以理解的是，前述本地时钟信号为振荡器产生的振荡时钟信号仅为本发明一些实施例中的举例说明，并不构成限定，在本发明的一些其它的实施例中，也可以是在信号接收装置中设置时钟发生器等其它结构的电子器件，使用时钟发生器等其它结构的电子器件产生时钟信号作为本地时钟信号，具体可以根据实际需要进行灵活的设置，只需保证本地时钟信号具备前述恒定的时钟频率、恒定的振幅、并且不易出现中断等特点即可。

步骤S103：根据本地时钟信号对目标差分信号进行同步处理得到目的信号。

具体的，MIPI协议中定义了一些关键时序必须满足的条件，其中就包括在开始高速传输模式时，需要按照协议要求的THS-SETTLE时间范围内，使信号接收装置从低功耗传输模式切换到高速传输模式(一般是通过控制内部接收逻辑信号HSRXEN，默认低速传输时HSRXEN＝0，THS-SETTLE时间过后，HSRXEN＝1，此时已经切换至高速传输模式，结束高速传输后，接收逻辑信号HSRXEN切回0)。接收逻辑信号HSRXEN的控制数字逻辑必须是基于一个时钟信号，在现有技术中，通常使用来自信号发送端定义的时钟信号，这一时钟信号容易受到来自信号传输数据率的影响。传输数据率不超过20Mbps，这一时钟信号的频率不超过20MHz，传输数据率达到[80Mbps,2.5Gbps]时,这一时钟信号的频率达到[10MHz,312.5MHz]。

假设这一时钟信号的频率是10MHz，在传输数据率为80Mbps时，1UI＝1/80MHz＝12.5ns(纳秒),协议要求的THS-SETTLE时长范围即为[85ns+6*UI,145ns+10*UI]、等于[160ns,270ns]，而此时实际电路THS-SETTLE时长为[200ns,300ns]，会超出最大THS-SETTLE时长范围。

假设这一时钟信号的频率是20MHz，在传输数据率为2.5Gbps时,1UI＝1/2.5GHz＝0.4ns(纳秒)则THS-SETTLE此速率的范围要求是[87.4ns,149ns]实际电路THS-SETTLE为[53.2ns,56.4ns]，会违背最小THS-SETTLE范围。

在本发明的一些实施例中，如图3所示，首先使用本地时钟信号(OSC_CLK)分别对目标差分信号的Dp和Dn(Dp和Dn共同组成目标差分信号LPRX)分别进行信号采样，得到采样信号。然后对采样信号进行时序计数(Count)，获取得到时序计数结果；最终根据计数结果和预设计数值(SET_CNT)之间的大小关系生成目的信号,目的信号即用于控制内部接收逻辑信号HSRXEN。由于本地时钟信号为信号接收装置自身产生的信号，其频率可以不受信号发送端发送的信号的数据率影响，且增加了时序计数的过程，时序计数的过程中预设计数值可以根据实际需要进行调整，因此不会出现THS-SETTLE时长超出MIPI协议中定义的时长范围的问题。

在本发明的一些实施例中，可以设置本地时钟信号的频率大于90MHz且小于110MHz。

进一步的，在本发明的一些实施例中，可以使用D型触发器(delay flip flop,DFF)对目标差分信号进行采样。可以理解的是，前述使用D型触发器对目标差分信号进行采样仅为本发明实施例中的一种具体的举例说明，并不构成限定。

在本发明的一些实施例中，还可以是根据目标差分信号的数据率来获取预设计数值。例如预先设置多个预设计数值与目标差分信号的数据率的对应关系，在实际信号传输过程中，根据目标差分信号的数据率选择对应的预设计数值。根据目标差分信号的数据率选择对应的预设计数值，可以进一步的避免出现THS-SETTLE时长超出MIPI协议中定义的时长范围的问题。

步骤S104：根据目的信号控制信号接收装置的信号接收状态，信号接收状态包括高速状态和低速状态。

在本发明的一些实施例中，当信号接收装置接收到的目的信号为预设的状态切换信号时进行信号接收状态的切换。其中，预设的状态切换信号为各个信号接收装置已经预先设置好的信号模式，那么当其接收到的目的信号为预设的状态切换信号时，即进行信号接收状态的切换。

在本发明的一些实施例中，低速状态即为D-PHY标准中的LP(Low Power，低功率)模式，高速状态即为D-PHY标准中的HS(High Speed，高速)模式。

与现有技术相比，本发明实施例一所提供的信号接收方法中，在接收到其它设备发送的目标差分信号时，信号接收装置自主产生一个恒定的时钟信号作为本地时钟信号，使用本地时钟信号对目标差分信号进行同步处理，解析出目标差分信号中所包含的目的信号，最终根据目的信号控制信号接收装置使用高速状态或使用低速状态进行信号接收；由于本地时钟信号是信号接收装置自身产生的时钟信号，不受信号发送端的影响，可以保证即便信号发送端发送错误的控制信号，导致信号接收装置进入接收错误状态，也可以使用本地时钟信号继续进行后续的信号处理，即实现了信号接收装置进入接收错误状态时控制信号接收装置自主复位。

本发明实施例二提供了一种信号接收方法，应用于信号接收装置，如图4及图5所示，具体包括以下步骤：

步骤S201：接收目标差分信号。

步骤S202：提供本地时钟信号。

步骤S203：从目标差分信号中提取出恢复时钟信号。

具体的，在本发明的一些实施例中，可以使用对目标差分信号进行亦或(XOR OR)逻辑处理的方式从目标差分信号中提取出恢复时钟信号。如图6所示为目标差分信号Dp和Dn、以及亦或后得到的恢复时钟信号。

步骤S204：使用本地时钟信号对恢复时钟信号进行边沿检测，得到变化脉冲信号。

具体的，在本发明的一些实施例中，使用本地时钟信号对恢复时钟信号进行边沿检测(Edge Det)，即以本地时钟信号作为基准时钟，对恢复时钟信号进行上升沿或下降沿进行检测，从而实现本地时钟信号和恢复时钟信号之间的相位同步。

步骤S205：将变化脉冲信号和目标差分信号进行与逻辑处理，得到与逻辑处理信号。

在本发明的一些实施例中，首先需要对根据线态组合逻辑对目标差分信号进行组合，生成组合信号；然后将组合信号与变化脉冲信号进行与(AND)逻辑处理。例如，LPDP/LPDN线态组合逻辑组合产生出的组合信号可以为LPRX11,LPRX00,LPRX01,LPRX10(其中，LPRX01代表LPDP＝0,LPDN＝1，LP表示低速模式)。

步骤S206：根据本地时钟信号对与逻辑处理信号进行同步处理得到目的信号。

可以理解的是，本发明实施例二所提供的信号接收方法中的步骤S201、S202、以及S206与实施例一中的步骤S101至步骤S103大致相同，具体可以参照前述实施例中的具体说明，在此不再赘述。

与现有技术相比，本发明实施例二所提供的信号接收方法中，从目标差分信号中提取出恢复时钟信号；并使用本地时钟信号对恢复时钟信号进行边沿检测，实现本地时钟信号和恢复时钟信号之间的相位同步，使得本地时钟信号后续对目标差分信号进行处理时可以与目标差分信号之间的相位同步。

具体的，如图7所示为现有技术中的信号接收装置的信号接收状态切换过程示意图，传统方案当信号接收装置准备退出LPD_RX_HS状态，即高速传输状态时，协议规定的流程是信号接收装置接收到LPRX01->LPRX11的控制信号，从而让信号接收装置能经由LPD_RX_HS_END(即状态转换的中间过程)状态,并顺利回到LPD_RX_IDLE，即空闲状态。但如果发送端协议错发，导致接收端收到LPRX10->LPRX11的状态时，会让状态机进入到LPD_RX_ERROR即接收错误状态下，在此状态下信号接收装置无法接收到信号发送端发送的时钟信号，导致信号接收装置挂起。传统方案中当信号接收装置准备进入LPD_RX_HS状态时，协议规定的流程是信号接收装置接收到LPRX01->LPRX00的控制信号，从而让信号接收装置能经由LPD_RX_LP01(即状态转换的中间过程)状态,并顺利进入LPD_RX_HS状态。

而在如图8所示为本发明一些实施例中，信号接收状态的切换过程中，如果发送端协议错发，虽然同样会导致接收端进入到LPD_RX_ERROR错误状态下，但因为本地时钟信号OSC_CLK的存在，在现有技术的基础上，信号接收装置接收到的信号会与上(AND，与逻辑处理)Lprx_pu信号，因此信号接收装置可以使用本地时钟信号继续进行后续的信号处理，系统会自动进入到LPD_RX_IDLE空闲态，使得系统在知道发生错误的同时，不需要额外的复位操作即可恢复。当信号接收装置准备进入LPD_RX_HS状态时，协议规定的流程是信号接收装置接收到LPRX01->LPRX00的控制信号，从而让信号接收装置能经由LPD_RX_LP01(即状态转换的中间过程)状态,并顺利进入LPD_RX_HS状态。

本发明实施例三提供了一种信号接收装置，如图9所示，包括：信号接收模块701，信号接收模块701用于接收目标差分信号；时钟信号产生模块702，时钟信号产生模块702用于产生本地时钟信号；控制模块703，控制模块703用于根据本地时钟信号对目标差分信号进行同步处理得到目的信号，并根据目的信号控制信号接收装置的信号接收状态，信号接收状态包括高速状态和低速状态。

与现有技术相比，本发明实施例三所提供的信号接收装置中，在信号接收模块701接收到其它设备发送的目标差分信号时，时钟信号产生模块702自主产生一个恒定的时钟信号作为本地时钟信号，控制模块703使用本地时钟信号对目标差分信号进行同步处理，解析出目标差分信号中所包含的目的信号，最终根据目的信号控制信号接收装置使用高速状态或使用低速状态进行信号接收；由于本地时钟信号是时钟信号产生模块702自身产生的时钟信号，不受信号发送端的影响，可以保证即便信号发送端发送错误的控制信号，导致信号接收装置进入接收错误状态，也可以使用本地时钟信号继续进行后续的信号处理，即实现了信号接收装置进入接收错误状态时控制信号接收装置自主复位。

进一步的，在本发明的一些实施例中，控制模块703包括采样子模块704、计数子模块705以及判断子模块706；采样子模块704用于根据本地时钟信号对目标差分信号进行采样，获取采样信号；计数子模块705用于对采样信号进行时序计数，获取计数结果；判断子模块706用于根据计数结果与预设计数值之间的大小关系生成目的信号。

不难发现，本发明实施例三为本发明实施例一所对应的装置的实施例，因此，本发明实施例三中的全部技术细节同样可以应用到本发明实施例一中，具备与实施例三相同的技术效果；同理，本发明实施例一中的全部技术细节同样可以应用到本发明实施例三中，，具备与实施例一相同的技术效果，在此不再赘述。

本发明实施例四提供了一种信号接收装置，如图10所示，包括：信号接收模块701，时钟信号产生模块702，控制模块703，以及时钟信号恢复模块707、边沿检测模块708、与逻辑处理模块709、以及信号组合模块710。其中，时钟信号恢复模块707用于从目标差分信号中提取出恢复时钟信号；边沿检测模块708用于使用本地时钟信号对恢复时钟信号进行边沿检测，得到变化脉冲信号；信号组合模块710用于根据线态组合逻辑对目标差分信号进行组合，生成组合信号；与逻辑处理模块709用于将组合信号与变化脉冲信号进行与逻辑处理。

与现有技术相比，本发明实施例四所提供的信号接收装置中，使用时钟信号恢复模块707从目标差分信号中提取出恢复时钟信号；边沿检测模块708使用本地时钟信号对恢复时钟信号进行边沿检测，实现本地时钟信号和恢复时钟信号之间的相位同步，使得本地时钟信号后续对目标差分信号进行处理时可以与目标差分信号之间的相位同步。

不难发现，本发明实施例四为本发明实施例二所对应的装置的实施例，因此，本发明实施例四中的全部技术细节同样可以应用到本发明实施例二中，具备与实施例四相同的技术效果；同理，本发明实施例二中的全部技术细节同样可以应用到本发明实施例四中，，具备与实施例二相同的技术效果，在此不再赘述。

本发明实施例五涉及一种电子设备，如图11所示，包括：至少一个处理器901；以及，与至少一个处理器901通信连接的存储器902；其中，存储器902存储有可被至少一个处理器901执行的指令，指令被至少一个处理器901执行，以使至少一个处理器901能够执行上述各实施例中的信号接收方法。

其中，存储器和处理器采用总线方式连接，总线可以包括任意数量的互联的总线和桥，总线将一个或多个处理器和存储器的各种电路连接在一起。总线还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路连接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口在总线和收发机之间提供接口。收发机可以是一个元件，也可以是多个元件，比如多个接收器和发送器，提供用于在传输介质上与各种其他装置通信的单元。经处理器处理的数据通过天线在无线介质上进行传输，进一步，天线还接收数据并将数据传送给处理器。

处理器负责管理总线和通常的处理，还可以提供各种功能，包括定时，外围接口，电压调节、电源管理以及其他控制功能。而存储器可以被用于存储处理器在执行操作时所使用的数据。

本发明实施例六涉及一种计算机可读存储介质，存储有计算机程序。计算机程序被处理器执行时实现上述方法实施例。

即，本领域技术人员可以理解，实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序存储在一个存储介质中，包括若干指令用以使得一个设备(可以是单片机，芯片等)或处理器(processor)执行本申请各个实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (13)

1.一种信号接收方法，其特征在于，应用于信号接收装置，包括：

接收目标差分信号；

提供本地时钟信号，所述本地时钟信号为所述信号接收装置产生的时钟信号；

根据所述本地时钟信号对所述目标差分信号进行同步处理得到目的信号；

根据所述目的信号控制所述信号接收装置的信号接收状态，所述信号接收状态包括高速状态和低速状态。

2.根据权利要求1所述的方法，其特征在于，所述根据所述本地时钟信号对所述目标差分信号进行同步处理得到目的信号前，所述方法还包括：

从所述目标差分信号中提取出恢复时钟信号；

使用所述本地时钟信号对所述恢复时钟信号进行边沿检测，得到变化脉冲信号；

将所述变化脉冲信号和所述目标差分信号进行与逻辑处理，得到与逻辑处理信号；

所述根据所述本地时钟信号对所述目标差分信号进行同步处理得到目的信号，包括：

根据所述本地时钟信号对所述与逻辑处理信号进行同步处理得到目的信号。

3.根据权利要求2所述的方法，其特征在于，所述将所述变化脉冲信号和所述目标差分信号进行与逻辑处理，包括：

根据线态组合逻辑对所述目标差分信号进行组合，生成组合信号；

将所述组合信号与所述变化脉冲信号进行与逻辑处理。

4.根据权利要求1所述的方法，其特征在于，所述根据所述本地时钟信号对所述目标差分信号进行同步处理得到目的信号，包括：

根据所述本地时钟信号对所述目标差分信号进行采样，获取采样信号；

对所述采样信号进行时序计数，获取计数结果；

根据所述计数结果与预设计数值之间的大小关系生成所述目的信号。

5.根据权利要求4所述的方法，其特征在于，所述根据所述本地时钟信号对所述目标差分信号进行采样，包括：

使用D型触发器根据所述本地时钟信号对所述目标差分信号进行采样。

6.根据权利要求4所述的方法，其特征在于，所述根据所述计数结果与预设计数值之间的大小关系生成所述接收逻辑信号前，所述方法还包括：

获取所述目标差分信号的数据率；

根据所述数据率获取所述预设计数值。

7.根据权利要求1所述的方法，其特征在于，所述本地时钟信号为所述信号接收装置中的振荡器产生的振荡时钟信号。

8.根据权利要求1所述的方法，其特征在于，所述本地时钟信号的频率大于90MHz且小于110MHz。

9.一种信号接收装置，其特征在于，包括：

信号接收模块，所述信号接收模块用于接收目标差分信号；

时钟信号产生模块，所述时钟信号产生模块用于产生本地时钟信号；

控制模块，所述控制模块用于根据所述本地时钟信号对所述目标差分信号进行同步处理得到目的信号，并根据所述目的信号控制所述信号接收装置的信号接收状态，所述信号接收状态包括高速状态和低速状态。

10.根据权利要求9所述的装置，其特征在于，所述时钟信号产生模块为振荡器。

11.根据权利要求9所述的装置，其特征在于，所述控制模块包括采样子模块、计数子模块以及判断子模块；

所述采样子模块用于根据所述本地时钟信号对所述目标差分信号进行采样，获取采样信号；

所述计数子模块用于对所述采样信号进行时序计数，获取计数结果；

所述判断子模块用于根据所述计数结果与预设计数值之间的大小关系生成所述目的信号。

12.一种电子设备，其特征在于，包括：

至少一个处理器；以及，与所述至少一个处理器通信连接的存储器；

其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如权利要求1至8中任意一项所述的信号接收方法。

13.一种计算机可读存储介质，存储有计算机程序，其特征在于，所述计算机程序被处理器执行实现权利要求1至8中任意一项所述的信号接收方法。

Images