CN101594133A

CN101594133A - 半导体集成电路、控制方法及信息处理装置

Info

Publication number: CN101594133A
Application number: CNA2009101437946A
Authority: CN
Inventors: 山本崇史; 石塚孝治; 植木俊和; 大胁威; 诸泽笃史
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2008-05-30
Filing date: 2009-05-26
Publication date: 2009-12-02
Anticipated expiration: 2029-05-26
Also published as: ATE517354T1; EP2128635A1; JP5292925B2; CN101594133B; KR101009375B1; US20090300410A1; KR20090124934A; US7800396B2; EP2128635B1; JP2009289106A

Abstract

本发明提出了一种半导体集成电路、控制方法及信息处理装置。所述半导体集成电路包括：电路块，其经由总线而连接到算术处理单元；电源噪声数据发生器，其被构造成通过对在使所述电路块操作的电源的电源电压中所产生的电源噪声进行转换来生成电源噪声数据信号；错误检测器，其被构造成对从所述电路块输出给所述总线的数据的错误进行检测；以及写入控制器，其被构造成，将基于所述电源噪声数据信号的电源噪声信息与所述总线上的数据相关联并将该数据写入存储单元中，并响应于所述错误检测器检测到错误而停止写入所述数据。

Description

半导体集成电路、控制方法及信息处理装置

相关申请的交叉引用

本申请基于2008年5月30日提交日本专利局的在先的日本专利申请第2008-142072号并要求享有其优先权，通过引用将其全部内容合并在此。

技术领域

本发明涉及半导体集成电路、控制方法以及用于该半导体集成电路中的错误分析的信息处理装置。

背景技术

近年来，随着半导体集成电路的制造工艺的微细化，电源噪声对半导体集成电路的操作的影响(例如，由于电源噪声对微细化的电路配线的影响而导致的误操作)日益增加。为了应对电源噪声，首先优选的是，对导致误操作的电源噪声进行精确的观测。

作为电源噪声的观测方法，公开了一种经由探针而将示波器连接到半导体集成电路或安装有该半导体集成电路的电子板并进行观测的方法。这种将示波器连接到半导体集成电路的外部并进行观测的方法具有以下缺点。例如，难以从半导体集成电路的外部观测在该半导体集成电路(例如，具有以高速操作的算术处理单元的中央处理单元(CPU)、或与该CPU一起以高速操作的芯片组)中所产生的高频电源噪声。即，高频电源噪声不仅易被衰减而且具有与一般的信号不同的无意义的随机模式。因此，难以使用连接到半导体集成电路的外部的示波器来观测在半导体集成电路中所产生的高频电源噪声。因此，为了易于观测高频电源噪声，提出了一种以片装(on-chip)的方式在半导体集成电路上安装用于对电源噪声进行观测的电路的技术。例如，参见日本特开第2005-249408号公报及日本特开第2004-212387号公报。

发明内容

根据本发明的一方面，一种半导体集成电路包括：电路块，其经由总线而连接到算术处理单元；电源噪声数据发生器，其通过对在使所述电路块操作的电源的电源电压中所产生的电源噪声进行转换来生成电源噪声数据信号；错误检测器，其对从所述电路块输出给所述总线的数据的错误进行检测；以及写入控制器，其将基于所述电源噪声数据信号的电源噪声信息与所述总线上的数据相关联并将该数据写入存储单元中，并响应于所述错误检测器检测到错误而停止写入所述数据。

附图说明

图1是例示根据本发明实施例的信息处理装置的结构的框图。

图2是例示根据实施例的信息处理装置的总体结构的框图。

图3是例示根据实施例的电压比较器的电路结构的电路图。

图4是例示根据实施例的电压比较器的输出波形的示例的波形图。

图5是例示根据实施例的存储器的数据格式的概念图。

图6是例示在每定时器时间段地将电源噪声信息及数据信息写入存储器中的情况下根据实施例的信息处理装置的操作的示例的时序图。

图7是例示在每时钟周期时间段地将电源噪声信息及数据信息写入存储器中的情况下根据实施例的信息处理装置的操作的示例的时序图。

图8是例示在检测到错误的情况下根据实施例的信息处理装置的操作的时序图。

图9A及图9B是例示根据比较示例的半导体集成电路中的错误检测方法及测量电源噪声的方法的框图。

具体实施方式

在附图中，为了清楚的例示而可能夸大了尺寸及/或比例。应当理解，在提到一个元件“连接到”另一元件时，该元件可以直接地连接或间接地连接，即，还可以存在中间元件。此外，应当理解，在提到一个元件在两个元件“之间”时，该元件可以是两个元件之间的仅有的元件层，或者还可以存在一个或更多个中间元件。贯穿全文，相似的标号表示相似的元件。

首先，参照图1及图2来描述信息处理装置的结构。

图1是例示根据实施例的信息处理装置的结构的框图。图2是例示根据实施例的信息处理装置的总体结构的框图。

在图1及图2中，根据实施例的信息处理装置1包括CPU 100、半导体集成电路200(例如，连接到CPU的芯片组等)、外部电源单元300及服务处理器400。

如图2中所例示的，CPU 100、半导体集成电路200及外部电源单元300安装在诸如系统板的电子板20上。

在图1中，CPU 100用作经由总线50而连接到包含在半导体集成电路200中的逻辑块210的中央处理单元。CPU 100以例如大于1GHz的速度操作。CPU 100例如对经由总线50而从逻辑块210输出的数据进行计算或处理，并将处理结果输出给例如逻辑块210。

半导体集成电路200包含逻辑块210、电压比较器220、稳压器230、脉冲波形整形单元231、时钟控制器232、计数器240、定时器242、选择器245、写入控制器250、错误检测器260、读取控制器270及存储器280。

逻辑块210经由总线50而连接到CPU 100。逻辑块210是执行诸如算术处理操作的处理的电路块。逻辑块210响应于来自具有相对于地电位VSS1的电源电位VDD1的内部电源的供电而操作。具有电源电位VDD1及地电位VSS1的内部电源是分别地经由电源端子291及电源端子292而从外部电源单元300提供的。VDD1的电源电位例如被设定成1.0V，并且该电位高于被设定成例如0V的地电位(GND电位)的、VSS1的电位。逻辑块210是“电路块”的示例。

电压比较器220将电源VDD1及电源VSS1中的作为要被比较的对象的一个电源与基准电压Vref进行比较，并将在这两个电源中的所述一个电源中所产生的电源噪声作为脉冲信号输出给脉冲波形整形单元231。电压比较器220与稳压器230、脉冲波形整形单元231及时钟控制器232一起构成“电源噪声数据发生器”的示例。

图3是例示电压比较器的电路结构的电路图。

在图3中，电压比较器220包含选择器221、可变电阻器222及可变电阻器223以及差动放大器224。

选择器221选择电源VDD1及电源VSS1中的一个电源，并将其输出给差动放大器224的差动输入端中的一个差动输入端。通过设置选择器221，不必针对电源VDD1及电源VSS1来单独地设置用于观测电源噪声的结构。因此，可以减小半导体集成电路200的尺寸。

可变电阻器222及可变电阻器223可以将电阻设定成任意的电阻值。可变电阻器222与可变电阻器223以串联的方式相连接，使得电源VDD2与电源VSS2彼此连接，并且在VDD2与VSS2之间产生某一电压电平的基准电压Vref。将利用可变电阻器222及可变电阻器223而产生的基准电压Vref输入给差动放大器224的另一差动输入端。

可以通过从服务处理器400(参见图2)设定操作测试用的电阻器、或者通过经由外部端子的控制，来改变选择器221的选择状态以及可变电阻器222及可变电阻器223的电阻。

差动放大器224是以下电路：在从选择器221输出的电压高于基准电压Vref时，该电路输出被设定成高电平的脉冲信号，而在另一种情况下(即，在从选择器221输出的电压大致上等于基准电压Vref或更小时)，该电路输出被设定成低电平的脉冲信号。差动放大器224的输出用作电压比较器220的输出。

从外部电源单元300(参见图1)分别地经由电源端子293及电源端子294而对上述电压比较器220的各个部分提供电源VDD2及电源VSS2。然后，电源VDD2及电源VSS2的电压经稳压器230稳定化，然后被提供给电压比较器220。如上所述，电源VDD2及电源VSS2是由与作为用于使逻辑块210操作的电源的电源VDD1及电源VSS1的电源系统不同的电源系统来提供的。此外，由于稳压器230使电源VDD2及电源VSS2的电压稳定化，因此电压比较器220不受由逻辑块210所产生的噪声的影响而精确地操作。

图4是例示电压比较器的输出波形的示例的波形图。

图4例示了在将电源VDD1输入给参照图3而描述的上述差动放大器224的一个差动输入端时从电压比较器220输出的信号的波形。

在图4中，波形60描绘了电源VDD1的电压的变化。在电源VDD1中，产生了电源噪声，并且电源VDD1变化成要作为原始电压的设定电压(例如，1.0V)。作为电压比较器220的输出的信号70是在波形60的高度(即，电源VDD1的电压)超过基准电压Vref(例如，1.2V)时被设定成高电平(H)的脉冲信号。并且，在波形60的高度为基准电压Vref或更小时，信号70被设定成低电平(L)。由于电压比较器220设置在半导体集成电路200中，因此高频电源噪声未经衰减地输入给电压比较器220，并且反映在电压比较器220的输出中。可以通过调节可变电阻器222及可变电阻器223(参见图3)的电阻来改变基准电压Vref的大小。

回到图1，脉冲波形整形单元231包含锁存器电路。脉冲波形整形单元231使用从时钟控制器232提供的时钟信号来对从电压比较器220输出的脉冲信号的波形进行整形。更具体地说，脉冲波形整形单元231将从电压比较器220输出的脉冲信号整形成使得脉冲与时钟信号相同步地上升或下降，并且脉冲波形整形单元231将经整形的信号作为电源噪声数据信号来输出。如上所述，使用上述电压比较器220及脉冲波形整形单元231，将在用于使逻辑块210操作的电源VDD1及电源VSS1中所产生的电源噪声从模拟信号转换成数字信号。

时钟控制器232是控制向脉冲波形整形单元231提供时钟信号的电路。更具体地说，时钟控制器232控制向脉冲波形整形单元231开始提供时钟信号及停止提供时钟信号。由时钟控制器232提供给脉冲波形整形单元231的时钟信号可以是经由外部端子而从半导体集成电路200的外部输入的，或者可以是在半导体集成电路200中生成的。

计数器240是每次接收到包含在从脉冲波形整形单元231输出的电源噪声数据信号中的脉冲时使所保持的值递增一的电路。计数器240每(利用定时器242而设定的)预定时间段(下文中也称为“定时器时间段”)地将所保持的值复位。更具体地说，计数器240响应于每预定时间段地从定时器242提供的复位脉冲而将所保持的值设定成零。计数器240是“计数器”的具体示例。

定时器242基于从服务处理器400经由外部端子295而提供的定时器设定信号，每预定定时器时间段地输出复位脉冲。定时器242是“预定时间段设定单元”的具体示例。

选择器245选择从脉冲波形整形单元231输出的电源噪声数据信号及由计数器240所保持的值(下文中也称为“计数值”)中的一个，并将其输出给存储器280。

写入控制器250是对在存储器280中写入数据进行控制的电路。写入控制器250包含生成指示要在存储器280中写入数据的条目的写入地址的计数器。写入控制器250响应于从服务处理器400提供的选择信号，使用从时钟控制器232提供的时钟信号来进行对写入地址的向上计数。写入控制器250对写入地址的向上计数时间段是由基于从定时器242输出的复位脉冲而设定的定时器时间段来限定的。此外，写入控制器250响应于从下述的错误检测器260输入的停止信号，通过停止对写入地址的向上计数来停止在存储器280中写入数据。

错误检测器260对从逻辑块210输出给总线50的数据中的数据错误(例如，ECC(纠错码)错误、CRC(循环冗余校验)错误及奇偶错误)进行检测。即，错误检测器260基于附加在要由逻辑块210来处理的数据中的错误检测码(例如，ECC、CRC或奇偶位)来对在从逻辑块210输出给总线50的数据中发生的错误进行检测。在检测到错误时，在从检测到错误的时刻起经过预定停止时间段之后，错误检测器260向写入控制器250输出停止信号。此外，在检测到错误时，错误检测器260向存储器280输出作为指示错误的内容的错误信息的错误检测脉冲信号。此外，在检测到错误时，错误检测器260经由外部端子297来将中断信号通知服务处理器400。服务处理器400可以将错误检测器260中的预定停止时间段设定成某个时间段。

读取控制器270是对从存储器280中读取数据进行控制的电路。读取控制器270包含生成指示要被读取的数据存储在存储器280中的条目的读取地址的计数器。读取控制器270基于经由外部端子298而从服务处理器400输入的读取指示信号来进行对读取地址的向上计数。服务处理器400经由外部端子299来读取存储在存储器280中的数据。

存储器280例如是随机存取存储器(RAM)用以读取并写入数据。通过写入控制器250的控制，将从选择器245输出的计数值或电源噪声数据信号作为电源噪声信息写入到存储器280中。此外，将总线50上的数据与该电源噪声信息相关联，并将其作为数据信息写入到存储器280中。此外，在错误检测器260检测到错误时，将从错误检测器260输出的错误信息与电源噪声信息及数据信息相关联，并将其写入到存储器280中。存储器280是“存储单元”的具体示例。

图5是例示存储器的数据格式的概念图。

图5例示了存储器大小为320位×1024条目的存储器280的示例。在每个条目281中，例如，存储错误信息、电源噪声信息及数据信息。通过将该错误信息、电源噪声信息及数据信息从第0个条目281至第1023个条目281顺序地写入来将它们存储在存储器280中。在将信息写入第1023个条目281之后，进行回绕，从而再次从第0个条目281起顺序地写入信息。基于从错误检测器260输出的错误检测脉冲，将检测到错误的时刻或错误的类型(例如，ECC错误、CRC错误或奇偶错误)作为错误信息写入到存储器280中。将从选择器245输出的计数值或电源噪声数据信号作为电源噪声信息写入到存储器280中。将在CPU 100与半导体集成电路200之间的总线50上的数据作为数据信息与检测到错误时的时间信息一起写入到存储器280中。

回到图1，外部电源单元300向逻辑块210及电压比较器220供电以使它们操作。

服务处理器400通常称为SVP(服务处理器)，是一种对系统硬件的总体操作进行控制的系统控制单元。服务处理器400将从选择器245输出的计数值或电源噪声数据信号与总线50上的数据相关联，并将该数据写入到存储器280中。此外，服务处理器400控制写入控制器250，使得响应于错误检测器260检测到错误而停止向存储器280写入数据。服务处理器400是“控制器”的具体示例。

现在，参照图1及图6至图8来对在检查半导体集成电路时如上所述地构造的信息处理装置的操作进行描述。

图6是例示在每定时器时间段地将电源噪声信息及数据信息写入存储器中的情况下信息处理装置的操作的示例的时序图。

图6例示了写入控制器250每定时器时间段T1地进行对写入地址的向上计数的情况。即，图6例示了按时间顺序的计数器240的计数值、从脉冲波形整形单元231输出的电源噪声数据信号、从定时器242输出的复位脉冲、总线50上的数据以及被写入存储器280中的噪声量及数据信息。在下面的描述中，将对在电源VDD1中所产生的电源噪声进行观测的情况作为示例来进行描述。更具体地说，参照图3，将把电源VDD1输入上述差动放大器224的一个差动输入端的情况作为示例来进行描述。如果要观测在电源VSS1中所产生的电源噪声，则与下述情况相似。

在图1中，从电压比较器220向脉冲波形整形单元231输入指示在提供给逻辑块210的电源VDD1中产生了电源噪声的脉冲信号。如以上参照图3及图4所描述的，该脉冲信号是通过电压比较器220将电源VDD1与基准电压Vref进行比较来生成的。

然后，脉冲波形整形单元231使用从时钟控制器232提供的时钟信号来对从电压比较器220输入给脉冲波形整形单元231的脉冲信号的波形进行整形。波形经整形的脉冲信号作为电源噪声数据信号从脉冲波形整形单元231输入给计数器240。

在图1及图6中，针对包含在电源噪声数据信号中的每个脉冲Pn，计数器240通过将计数值递增一来进行向上计数。计数器240响应于每定时器时间段T1地从定时器242输入的复位脉冲Pt而将计数值复位或清零。即，计数器240每定时器时间段T1地将计数值复位。在图6中所例示的示例中，计数器240在输入脉冲Pn的每个时刻将计数值向上计数(从0到2)，然后响应于复位脉冲Pt而将计数值复位成0。然后，计数器240在输入脉冲Pn的每个时刻将计数值向上计数(从0到3)，然后响应于复位脉冲Pt而将计数值复位成0。如以上参照图4所描述的，包含在电源噪声数据信号中的脉冲Pn与超过基准电压Vref的电源噪声相对应，因此，可以称为噪声脉冲。

在该操作示例中，写入控制器250每定时器时间段T1地将计数值作为噪声信息写入存储器280中，并且将总线50上的数据与电压超过基准电压Vref的噪声的出现相关联并将其写入存储器280中。即，在复位脉冲Pt被从定时器242输入到写入控制器250中时，写入控制器250将计数值及总线50上的数据写入存储器280上的条目281(参见图5)中。将噪声信息作为电源噪声信息的一部分写入存储器280中，并将总线50上的数据作为数据信息的一部分写入存储器280中。在图6中所例示的示例中，在复位脉冲Pt被输入到写入控制器250中的时刻的计数值“2”及总线50上的数据“i”被写入存储器280上的条目281中。然后，在从复位脉冲Pt起的定时器时间段T1中，在下一复位脉冲Pt被输入到写入控制器250中的时刻的计数值“3”及总线50上的数据“w”被写入存储器280上的条目281中。更具体地说，计数值“3”及总线50上的数据“w”被分别地写入从写入计数值“2”及总线50上的数据“i”的条目281起向上计数的条目281中。此外，在另一复位脉冲Pt被输入到写入控制器250中的时刻的计数值“6”及总线50上的数据“dd”被写入同一条目281中。在图6中，按时间顺序将总线50上的数据描绘为“a”、“b”、“c”、…、“z”、...、“aa”、…、“gg”。

如上所述，在观测到电源噪声时，在信息处理装置1中，将电压超过基准电压Vref的电源噪声的噪声信息与总线50上的数据彼此关联并将其写入半导体集成电路200中的存储器280中。在该操作示例中，具体地说，每定时器时间段T1地将噪声信息及总线50上的数据写入存储器280中。

图7是例示在每时钟周期时间段地将电源噪声信息及数据信息写入存储器中的情况下信息处理装置的操作的示例的时序图。

图7例示了在写入控制器250每时钟周期时间段T2地进行对写入地址的向上计数的情况下、按时间顺序的从脉冲波形整形单元231输出的电源噪声数据信号、总线50上的数据以及被写入存储器280中的噪声信息及数据信息。在下面的描述中，将对与参照图6而描述的、每定时器时间段T1地将噪声信息及总线50上的数据写入存储器280中的上述操作示例的不同点进行详细的描述。省略对与参照图6而描述的上述操作示例的相似点的描述。

在图1及图7中，写入控制器250每时钟周期时间段T2地将从脉冲波形整形单元231输出的电源噪声数据信号作为噪声信息写入到存储器280中，并将总线50上的数据与该噪声信息相关联并将该数据写入到存储器280中。更具体地说，每时钟周期时间段T2地，一方面，与电源噪声数据信号中包含指示产生了电压超过基准电压Vref的电源噪声的脉冲Pn的时间段相对应的是，将“1”作为噪声信息写入存储器280中；而另一方面，与电源噪声数据信号中不包含脉冲Pn的时间段相对应的是，将“0”作为噪声信息写入存储器280中。即，每时钟周期时间段T2地取决于脉冲Pn的存在而将电源噪声数据信号转换成“0”或“1”并将其作为噪声信息写入存储器280中。此外，每时钟周期时间段T2地将总线50上的数据写入存储器280中。在图7中所例示的示例中，每时钟周期时间段T2地将总线50上的数据“a”、“b”、“c”、…、“z”、…、“aa”、…、“ff”顺序地写入存储器280中。在将总线50上的数据“a”写入存储器280中时，电源噪声数据信号中不包含脉冲Pn。因此，在其中写入数据“a”的条目281(参见图5)中，将“0”作为噪声信息写入。在将总线50上的下一数据“b”写入存储器280中时，电源噪声数据信号中包含脉冲Pn。因此，在其中写入数据“b”的条目281中，将“1”作为噪声信息写入。以相似的方式，在将总线50上的数据写入存储器280中时，取决于电源噪声数据信号中是否包含脉冲Pn，而在其中写入总线50上的数据的条目281中，将“1”或“0”作为噪声信息写入。

如上所述，在图7中的操作示例中，与以上参照图6而描述的操作示例相似的是，在存储器280中，将电源噪声的噪声信息与总线50上的数据相关联并将其写入。在该操作示例中，具体地说，每时钟周期时间段T2地将噪声信息及总线50上的数据写入存储器280中。

图8是例示在检测到错误的情况下信息处理装置的操作的时序图。

图8例示了在写入控制器250每时钟周期时间段T2地进行对写入地址的向上计数时错误检测器260的操作。更具体地说，图8例示了按时间顺序的从错误检测器260输出的错误检测脉冲及停止信号、从脉冲波形整形单元231输出的电源噪声数据信号、总线50上的数据以及被写入存储器280中的噪声信息及数据信息。

在图1及图8中，在错误检测器260检测到从逻辑块210输出给总线50的数据中的错误时，错误检测器260向存储器280输出错误检测脉冲Pe。然后，写入控制器250将错误检测脉冲Pe作为错误信息写入存储器280中。即，基于错误检测脉冲Pe，将错误信息(例如，检测到错误的时刻及错误的类型)与噪声信息及总线50上的数据一起写入存储器280中的同一条目281(参见图5)中。此外，在检测到错误之后从输出错误检测脉冲Pe起经过停止时间段T3之后，错误检测器260向写入控制器250输出停止信号Ps。响应于停止信号Ps的输入，写入控制器250停止在存储器280中写入电源噪声的噪声信息及总线50上的数据。在图8中所例示的示例中，在停止信号Ps被输入到写入控制器250中的时刻的噪声信息“0”及数据“u”被写入存储器280中的同一条目281中。然后，停止将噪声信息及总线50上的数据写入到存储器280中。因此，后续的数据“v”、“w”、…、“gg”等不被写入存储器280中。

因此，可以将在包含错误检测器260检测到错误的时刻的时间段中的噪声信息及总线50上的数据存储到存储器280中。此外，读取控制器270从存储器280中将噪声信息及总线50上的数据读取到服务处理器400中。因此，能够对在包含从逻辑块210输出给总线50的数据中发生错误的时刻的时间段中的电源噪声的噪声信息、总线50上的数据以及该噪声信息与该总线上的数据之间的相关性进行分析。即，能够对在从逻辑块210经由总线50而输出给CPU 100的数据中发生数据错误的数据错误发生时的数据模式及电源噪声进行分析。此外，能够对数据错误发生时的数据模式与电源噪声之间的相关性进行分析。例如，能够知晓：数据错误以电压超过基准电压Vref的电源噪声的出现频率的何种程度发生，或者错误数据以电压超过基准电压Vref的电源噪声的出现与数据模式的何种组合发生。另外，例如，在数据错误发生时未检测到电源噪声时，能够确定数据错误发生时的数据错误的原因并非由电源噪声引起。

在以上描述中，对信息处理装置1的操作的示例进行了描述，在该示例中，在写入控制器250每时钟周期时间段T2地进行对写入地址的向上计数时检测错误。相似的是，在参照图6而描述的写入控制器250每定时器时间段T1地进行对写入地址的向上计数时，写入控制器250将错误检测脉冲Pe作为错误信息写入存储器280中。此外，对于错误信息的写入，在从错误检测器260检测到错误的时刻起经过预定停止时间段之后，响应于停止信号Ps而停止将噪声信息及总线50上的数据写入到存储器280中。

现在，将参照图9A及图9B来对根据比较示例的半导体集成电路中的错误检测方法及测量电源噪声的方法进行描述。

图9A及图9B是例示根据比较示例的半导体集成电路中的错误检测方法及测量电源噪声的方法的框图。图9A例示了根据比较示例的半导体集成电路中的错误检测方法。图9B例示了根据比较示例的半导体集成电路中的测量电源噪声的方法。

在图9A中，根据比较示例的半导体集成电路1200包含逻辑块1210及错误检测器1260。逻辑块1210经由总线而连接到CPU(未绘出)。逻辑块1210是执行诸如算术处理的处理的电路块。逻辑块1210响应于从外部电源单元(未绘出)接收到电源VDD3及电源VSS3的一对电源的供电而操作。错误检测器1260对逻辑块1210中的数据错误(例如，ECC错误、CRC错误及奇偶错误)进行检测。错误检测器1260检测到错误并将中断信号通知服务处理器1400。如上所述，通过错误检测器1260将中断信号通知服务处理器1400来进行半导体集成电路1200中的错误检测。

同时，如图9B中所例示的，使用经由探针1510而连接到电源噪声观测用的外部端子1290的示波器1500来进行对根据比较示例的半导体集成电路1200中的电源VDD3的电源噪声的测量。在该测量方法中，在将电源噪声从半导体集成电路1200的内部经由外部端子1290而引出到探针1510的途中，电源噪声的高频分量被衰减。因此，所观测到的大部分的分量是电源噪声的低频分量。此外，在该测量方法中，用于引出电源VDD3的配线是天线，该天线会受到其他噪声的影响。

此外，在上述比较示例中，在进行错误检测之后、通过将示波器1500连接到半导体集成电路1200来测量电源噪声、从而将错误检测与对电源噪声的测量分开地进行的情况下，不可能在检测错误时观测电源噪声。因此，难以对错误与电源噪声之间的相关性进行分析。

然而，如参照图1至图8所描述的，电源噪声数据信号是由设置在半导体集成电路200中的电压比较器220及稳压器230来生成的。因此，在所生成的电源噪声数据信号中，反映出未经衰减的高频电源噪声，从而观测到包含高频分量的电源噪声。

此外，将基于电源噪声数据信号的电源噪声信息与总线50上的数据信息相关联，并将其写入到存储器280中。然后，在从错误检测器260检测到错误的时刻起经过停止时间段T3之后，停止向存储器280中的写入。因此，能够将在错误检测器260检测到错误的时刻前后的时间段中的噪声量及总线50上的数据写入到存储器280中。因此，能够对数据错误发生时的数据模式、电源噪声及数据模式与电源噪声之间的相关性进行分析。

如上所述，能够对数据错误发生时的数据模式、电源噪声及数据模式与电源噪声之间的相关性进行分析。

应当理解，本发明并不限于上述实施例，而可以在不背离如权利要求书中所阐述的以及本公开内容中所描述的本发明的精神及范围的情况下做出多种修改。本发明的技术范围涵盖这种经修改的半导体集成电路、用于控制该电路的方法及经修改的信息处理装置。

Claims

1.一种半导体集成电路，包括：

电路块，其经由总线而连接到算术处理单元；

电源噪声数据发生器，其通过对在使所述电路块操作的电源的电源电压中所产生的电源噪声进行转换来生成电源噪声数据信号；

错误检测器，其对从所述电路块输出给所述总线的数据的错误进行检测；以及

写入控制器，其将基于所述电源噪声数据信号的电源噪声信息与所述总线上的数据相关联并将该数据写入存储单元中，并响应于所述错误检测器检测到错误而停止写入所述数据。

2.根据权利要求1所述的半导体集成电路，其中，所述电源噪声数据发生器包括：电压比较器，其被构造成，将所述电源电压与基准电压相比较，并且在所述电源电压高于所述基准电压时生成比较信号；以及

脉冲波形整形单元，其被构造成，基于时钟信号来将所述比较信号整形成脉冲波形，从而生成所述电源噪声数据信号，

所述半导体集成电路还包括：计数器，其被构造成每预定时间段地对所述电源噪声数据信号中所包含的脉冲波形的数量进行计数，并且

所述写入控制器将作为所述电源噪声信息的、所述预定时间段中的所述计数器的计数值与所述总线上的数据相关联，并将所述数据写入所述存储单元中。

3.根据权利要求1所述的半导体集成电路，其中，所述错误检测器在检测到错误时输出指示所述错误的内容的错误信息；

在所述错误检测器检测到错误时，所述写入控制器将所述错误信息与所述电源噪声信息及所述总线上的数据相关联并将所述数据写入所述存储单元中，并且在从检测到错误起经过所述预定时间段之后，所述写入控制器停止在所述存储单元中写入所述电源噪声信息、所述总线上的数据及所述错误信息。

4.根据权利要求2所述的半导体集成电路，该半导体集成电路还包括：预定时间段设定单元，其设定所述预定时间段。

5.根据权利要求2所述的半导体集成电路，其中，所述预定时间段基本上与所述时钟信号的周期相同。

6.一种信息处理装置，包括：

算术处理单元；

半导体集成电路，它包括：

电路块，其经由总线而连接到所述算术处理单元；

错误检测器，其对从所述电路块输出给所述总线的数据的错误进行检测；

存储单元，其存储数据；以及

写入控制器，其对在所述存储单元中写入所述数据进行控制；以及

系统控制器，其控制所述写入控制器，以使得所述写入控制器被构造成，将基于所述电源噪声数据信号的电源噪声信息与所述总线上的数据相关联并将该数据写入所述存储单元中，并响应于所述错误检测器检测到错误而停止在所述存储单元中写入所述数据。

7.根据权利要求6所述的信息处理装置，其中，所述半导体集成电路包括：电压比较器，其被构造成，将所述电源电压与基准电压相比较，并且在所述电源电压高于所述基准电压时生成比较信号；

脉冲波形整形单元，其被构造成，基于时钟信号来将所述比较信号整形成脉冲波形，从而生成所述电源噪声数据信号；以及

计数器，其被构造成每预定时间段地对所述电源噪声数据信号中所包含的脉冲波形的数量进行计数，并且

所述系统控制器被构造成，控制所述写入控制器，以使得所述写入控制器将作为所述电源噪声信息的、所述预定时间段中的所述计数器的计数值与所述总线上的数据相关联并将所述数据写入所述存储单元中。

8.根据权利要求6所述的信息处理装置，其中，所述错误检测器被构造成，在检测到错误时输出指示所述错误的内容的错误信息，并向所述系统控制器输出中断信号；并且

所述系统控制器被构造成，控制所述写入控制器，以使得在从所述错误检测器输入所述中断信号时，所述写入控制器将所述错误信息与所述电源噪声信息及所述总线上的数据相关联并将所述数据写入所述存储单元中，并且在从检测到错误起经过所述预定时间段之后，所述写入控制器停止在所述存储单元中写入所述电源噪声信息、所述总线上的数据及所述错误信息。

9.一种控制半导体集成电路的方法，所述半导体集成电路具有经由总线而连接到算术处理单元的电路块以及存储数据的存储单元，所述方法包括：

通过对在使所述电路块操作的电源的电源电压中所产生的电源噪声进行转换来生成电源噪声数据信号；

对从所述电路块输出给所述总线的数据的错误进行检测；

将基于所述电源噪声数据信号的电源噪声信息与所述总线上的数据相关联；

将所述数据写入所述存储单元中；以及

响应于检测到错误而停止在所述存储单元中写入所述数据。

10.根据权利要求9所述的控制半导体集成电路的方法，其中，在所述对从所述电路块输出给所述总线的数据的错误进行检测的步骤中，在检测到错误时，输出指示所述错误的内容的错误信息，并且

在所述停止在所述存储单元中写入所述数据的步骤中，在所述对从所述电路块输出给所述总线的数据的错误进行检测的步骤中检测到错误时，将所述错误信息与所述电源噪声信息及所述总线上的数据相关联并将所述数据写入所述存储单元中，并且在从检测到错误起经过预定时间段之后，停止在所述存储单元中写入所述电源噪声信息、所述总线上的数据及所述错误信息。