JP5970757B2 - パワーエレクトロニクス制御回路装置 - Google Patents

パワーエレクトロニクス制御回路装置 Download PDF

Info

Publication number
JP5970757B2
JP5970757B2 JP2011163345A JP2011163345A JP5970757B2 JP 5970757 B2 JP5970757 B2 JP 5970757B2 JP 2011163345 A JP2011163345 A JP 2011163345A JP 2011163345 A JP2011163345 A JP 2011163345A JP 5970757 B2 JP5970757 B2 JP 5970757B2
Authority
JP
Japan
Prior art keywords
digital
unit
radiation
power electronics
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011163345A
Other languages
English (en)
Other versions
JP2012051551A (ja
Inventor
フォション、マーク
ドゥルヴォー、マーク
Original Assignee
テールズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テールズ filed Critical テールズ
Publication of JP2012051551A publication Critical patent/JP2012051551A/ja
Application granted granted Critical
Publication of JP5970757B2 publication Critical patent/JP5970757B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/362Software debugging
    • G06F11/3648Software debugging using additional hardware
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0428Safety, monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Debugging And Monitoring (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)
  • Programmable Controllers (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

本発明はパワーエレクトロニクス制御回路装置に関する。
多くのパワーエレクトロニクス制御回路が存在するが、特に人工衛星のような航空宇宙システムに適したものは非常に少ない。事実、そのようなパワーエレクトロニクス制御回路は非常に少ないロットで作られ、高度にカスタマイズされるか又は特定の用途専用である。
さらに、これらの制御回路は、強い制約を伴う環境において、非常に高い信頼性の要件を満足させなければならない。
パワーエレクトロニクス制御回路は現在、演算増幅器、比較器、又は論理フリップフロップのような、別個の又は低い統合レベルのアナログ構成要素から作られるものとして知られている。そのような回路は、顧客要求の各変更に対応して、大幅に変更される必要があり、別個の周辺構成要素(抵抗器及びコンデンサ)は、その製造の間に各機器に対して調整されなければならない。
必要な構成要素の多様性、及び航空宇宙の規格に適合するための十分な品質の構成要素に関する調達期間を考慮して、これら現存の装置は、回転率の悪い大量の在庫を生み出す。
さらに、関連する労賃は非常に高価であり、最終製品の大きな割合を占める。
本発明の1つの目的は、航空宇宙システムの機上に搭載され得る、より安価な設計のパワーエレクトロニクス制御回路装置を提案することである。
従って、本発明の1つの態様に従って、以下の相互に通信する別個のハードウェアの物理的な実体:
―宇宙における放射線の影響に耐えるように堅固にされた、装置の動作を管理するためのデジタル・マイクロコントローラユニットと、
―宇宙における放射線の影響に耐えるように堅固にされた、優先度及びリアルタイムのプロセスを制御するためのデジタル急速調整ユニットと、
―宇宙における放射線の影響に耐えるように堅固にされた、装置の外部との通信用のデジタル通信ユニットと、
―装置の設計におけるエラーを検出するための、デジタルの追跡及びデバッグユニットと、
―放射線に耐える、装置の初期設定を表わす情報記憶用のデジタル不揮発性メモリと
を備える、パワーエレクトロニクス制御回路装置が提案されている。
不揮発性メモリ又は残留メモリを用いて作られ、別個の放射線に耐える論理要素を含むそのような装置は、航空、打ち上げロケット/ミサイル又は宇宙のような航空宇宙領域に、及び放射線を受ける環境におけるロボット工学にもとりわけ適している。さらに、製造費用が限定され、適合性が大いに改善される。その上、宇宙領域に対して、そしてより一般的には航空宇宙領域に対して必要である、そのような装置の信頼性を証明することが容易である。それに加えて、そのような装置は、限られた量のエネルギーしか消費しない。
そのような装置は、スマートセンサーの製造のような電力の管理に関係しない用途、又はその他従来のマイクロコントローラの用途のための使用を除外しない、電気エネルギー及びメカトロニクスの管理にとりわけ適している。
さらに、これらの実体の物理的な分離は、隣接する実体が故障の場合であっても、それらの各々が通常モード又は低下したモードで動作できるようにする。
1つの実施形態において、前記別個のハードウェアの物理的な実体は、宇宙における放射線の影響に耐えるように堅固にされた、装置及び/又は結合されたシステムに対する損傷を避けるために、温度、電圧、及び電流の保護を備える、アナログの保護ユニットも含む。
従って、その適用は、故障の伝播を避けることにより、単一の故障に耐えることができる。
1つの実施形態において、本装置は、共有メモリと、装置の1つのハードウェアの物理的な実体と装置の別のハードウェアの物理的な実体との間の、メールボックス・タイプの機構による通信を管理するための、前記共有メモリへのアクセスを管理する手段とを備える集合体も含む。
「メールボックス・タイプの機構による通信」という表現は、送信する実体が、その内部プロセスが許す瞬間に共有メモリ内にそのメッセージのデータを書き込み、受信する実体が、それ自体の内部プロセスのみにより定義される、別途その後の瞬間にメッセージのデータを読み取るような、ハードウェアの物理的な実体同士の間の情報交換を意味すると理解されたい。その結果は非同期通信である。送信者は、受信者がメッセージを受け取る準備が整うのを待つ必要はなく、そして受信者は、メッセージの到着の管理によってその仕事を中断されない。
従って、ハードウェアの物理的な実体の動作分離の増加により、動作の問題のリスクは大幅に限定される。事実、ハードウェアの物理的な実体の1つにおいて現在行なわれているタスクの実行が、実体の外側からの情報のために遅れることは、それゆえ避けられる。
1つの実施形態によれば、装置は、宇宙における放射線の影響に対する抵抗性を改善するための専用修正コードを含む、不揮発性のメモリレジスタを備える。
従って機器の設定は、全体の機器性能を測定した後に構成要素を置き換える必要なしに、(パラメータをメモリ内に記憶することにより)生産ライン上で行われ得る(調整可能な構成要素は、振動に対して敏感すぎるため使用不可である)。
1つの実施形態において、前記アクセス管理手段は、前記不揮発性のメモリレジスタにおいて静的かつ予め定められたやり方で前記通信の管理を行なうように設計される。
「予め定められた静的管理」の表現は、データ交換用に確保されるメモリスペースが、用途に依存してではあるが、所与の用途に対してデジタルの不揮発性メモリ内に記憶された設定の中で、予め定義されるという事実を伝えることだと理解されたい。この設定は、メモリへのアクセスを許可又はロックするために、共有メモリと関連するアクセス管理ハードウェア手段によって使用される。
従って、ハードウェアの物理的な実体の動作分離の増加により、動作の問題のリスクは大幅に限定される。事実、ハードウェアの物理的な実体の1つにおける誤った実行は、受信者に情報を伝達できず、それによって、その実体は情報交換をしない。可能な通信経路及び関連する情報のビットレートはそれゆえ前もって知られており、それは各ハードウェアの物理的な実体が、完全に決定論的な文脈において働くことを可能にする。従って、設計者は全ての動作状況を詳しく調査し、各ハードウェアの物理的な実体の動作プロセスにおいてエラーの無いことを証明できる。
1つの実施形態において、前記デジタルの急速調整、通信、追跡及びデバッグのユニットとアナログ保護ユニットは、有限状態の機器を備える。
有限状態の機器の形態における製作は、装置が予測不可能な状態に入れないという保証を与え、100%の範囲を有するシステム的検証を可能にする。
例えば、前記有限状態の機器は、直線指令(linear instruction)を実行するシーケンサにより実現される。
シーケンサは、とりわけ全くプログラミングループ無しで直線指令のみを実行するため、これは装置にけるソフトウェアのバグのリスクを劇的に限定する。
1つの実施形態によれば、前記ユニットの部分集合が冗長にされ得る、前述のような少なくとも1つの装置を備える、航空宇宙システムも提案されている。
航空宇宙システムは従って部分的な不具合にかかわらず、完全に動作可能なままであることが可能である。
本発明は、限定されない例として記述され、図1及び図2が本発明の2つの態様によるパワーエレクトロニクス制御回路装置を概略的に表わす添付図により例証されるいくつかの実施形態を学ぶことによって、より良く理解されるであろう。
以下に示す相互に通信する別個のハードウェアの物理的な実体:―放射線に耐える、装置の動作を管理するためのデジタル・マイクロコントローラユニットUNMCと、―放射線に耐える、優先度及びリアルタイムプロセスを制御するためのデジタル急速調整ユニットUNRRと、―放射線に耐える、装置外部との通信用のデジタル通信ユニットUNCと、―装置の設計におけるエラーを検出するための、デジタルの追跡及びデバッグユニットUNTDと、―放射線に耐える、装置の初期設定を表わす情報を記憶するためのデジタル不揮発性メモリMRNとを含む、本発明の1つの態様によるパワーエレクトロニクス制御回路装置を概略的に表わす。 装置及び/又は結合されたシステムに対する損傷を避けるため、温度、電圧、及び電流の保護を備える、放射線に耐えるアナログ保護ユニットUAPも含む実施形態を示す。
本説明において、「追跡(tracing)」という用語は、コンピュータ・プログラムの進行が媒体上で可視化される、処理のトラッキングを意味し、「デバッグ(debugging)」という用語は、コンピュータのプログラミング・エラー又はコンピュータ・プログラム内の「バグ」の修正を意味する。
デジタル・マイクロコントローラユニットUNMCは、機器の上位レベルの制御及び管理専用であり、基本的に非同期である。デジタル・マイクロコントローラユニットUNMCは、特に、装置がつながれているシステム用の電力変換器の動作を管理するために用いられる。デジタル・マイクロコントローラユニットUNMCは、急速調整ユニットUNRRに対して複雑過ぎかつUNRRによって提供される処理速度を必要としないアルゴリズムを実行するために用いられる。それはまた将来の用途に対応するための、より大きな柔軟性の規模を提供する。
例として、デジタル・マイクロコントローラユニットUNMCは、始動シーケンス、パラメータ調整則(太陽光パネルの最大出力点のトラッキング)の変化、又はバッテリーの充電/放電サイクルの管理の取扱いにとりわけ適している。
デジタル・マイクロコントローラユニットUNMCは、一般にロジックが宇宙の放射線に耐えるように堅固にされ、かつ内部における採決及びエラー修正機構を有する、標準のマイクロコントローラのコアから構成される。
デジタル急速調整ユニットUNRRは、特に、高い優先度及び極度に速いプロセスを管理するために用いられる。それは同期ユニットである。
デジタル急速調整ユニットUNRRは、調整ループ内のデジタル信号処理に対して最適化されたロジックを含む。それは、調整計算への入力として役立つ、アナログ・デジタル変換器の上流にあるアナログ量の測定値に対して同期される。その出力はパルス幅変調ロジックの制御に使用される。これらのロジックの出力は、電力スイッチング要素を駆動する増幅回路に直接接続される。
デジタル急速調整ユニットUNRRは、一般にレジスタと、整数でのデジタル信号処理に対して最適化された算術論理ユニットとから構成され、設定可能なシーケンサによって全体的にクロック周波数を調整される。調整アルゴリズムはそれゆえシーケンス及びパラメータを定義することにより定義される。このアプローチは、測定されたアナログ量につながる条件に基づいて、単純であるが急速な調整則の変化を管理可能にすることに留意されたい。
デジタル通信ユニットUNCは、同期又は非同期にかかわらずデータの交換を管理するために特に使用される。
デジタル通信ユニットUNCはプログラム可能であるため、それは様々な通信プロトコルに適合し得る。それはまたデジタル・マイクロコントローラユニットUNMC及びデジタル急速調整ユニットUNRRとは別個であるため、通信アルゴリズムの実行は、他のユニットに委ねられているタスクとは干渉し得ない。
製作に関して、デジタル通信ユニットUNCは、データのシリアライゼーション/デシリアライゼーション・ロジック、受信クロック同期ロジック、送信クロック生成ロジック、及び送信エラー検出コード計算ロジックを含む。これらの論理機能はプログラマブル・シーケンサ、レジスタ、及び基本的な算術論理ユニットの周辺で編成される。
デジタル不揮発性メモリMRNは特に、装置の設定データを回復し、前記データを装置内に分配するため、デジタルチップに電圧を加えるときに使用される。メッセージの書式設定用及び装置の様々なユニットの管理用の、デジタル急速調整ユニットUNRRによって実行される指令のシーケンスは、最初のリセット段階の間にデジタル不揮発性メモリMRNから全て取り出される。
デジタル不揮発性メモリMRNは、装置の様々なユニット間で許容され、禁止されている相互作用のテーブルを含む。また、ユニットの1つが使用されないとき、その設定は動作を停止することができ、それは一方ではエネルギー消費の低減と、他方ではこのユニットの望ましくない機能不良のリスクの制限(伝播エラーのリスク低減)とを生じる。
デジタル不揮発性メモリMRNは、一般に、記憶エラーの修正を可能にするための冗長性を有する、電気的に消去可能でプログラム可能なメモリによって作られる。このメモリは、装置の始動の際にメモリが読み取られるとき作動する、エラー修正ロジックと関連する。
アナログ保護ユニットUAPは、アナログチップの上に作られ、従ってデジタルチップ上にある調整機能の完全な喪失は、装置の別のユニットに対するエラーの伝播を生じない。この保護ユニットUAPはとりわけ、(過電圧が装置又は装置につながれているシステムに送られ得ることを防ぐために)装置の電圧保護と、(過電流が装置又は装置につながれているシステムに送られ得ることを防ぐために)電流保護と、(温度の急上昇(jump)による他の機器への損傷を避けるために)温度保護とを可能にする。
従来、追跡及びデバッグは、装置を試験し調整するときに、装置の設計者を支援するために使用されている。追跡及びデバッグの実施は、設計者が装置の内部状態の値を読むことができるように、一連のデジタル指令に追加され得る割り込み及びフラグに基づく。そのようなアプローチは航空宇宙の用途や、極限的又は高信頼性の用途に対しては不可能である。事実、この観察方法は、観察されるシステムに明らかに影響を与える。
装置において実施される追跡及びデバッグは、その用途に対して完全に透明である。これは、装置の適切な構造を通じて、装置の内部状態の値の観察が、その装置の全体的な挙動に影響しないことを意味する。変数は追跡及びデバッグユニットUNTDによってのみ読み取られる。
公知の通常の追跡及びデバッグの設計と異なり、この追跡及びデバッグユニットUNTDは装置の内部変数の追跡に限定されない。事実、それはまた、デジタル急速調整ユニットUNRRとは無関係に、特定の時間基準でアナログ量を取得する。機器内に組み込まれたオシロスコープの機能性と類似のこの機能性は、デバッグ中に別の物理量(電圧、電流、温度等)と関連する調整ループの挙動を観察できるようにする。
その目的は、最終の性能試験段階の間に、装置又はそれがつながれているシステムの挙動を観察できることである。従って、これらの試験段階が最終の使用を表わす状態で、正確に行なわれることが必須である。これらの理由で、追跡及びデバッグユニットUNTDは外部電源から給電される(この電流の消費が装置の挙動を変えると言うことができないように、デジタルチップ自体へエネルギーを供給する電源を使用しない)。
これらの機能性は、アクセスが困難な条件下での調査を可能にする(密閉された機器及び宇宙真空:宇宙機器が受ける試験の中では、実際の環境条件を再現する条件下で実行される試験段階が必須である)。これは関係する機器を、宇宙真空の条件が内部に再現されている箱の内部に置くことにより行なわれる。
追跡及びデバッグユニットUNTDは、レジスタと基本的な算術論理ユニットとに関連するプログラマブル・シーケンサの周辺で編成される。それは、デジタル通信ユニットUNCを経由する再送信の前に、高速で取得されるサンプルを格納するために用いられるバッファメモリを有する。局部的な時間基準を生成し、事象の発生に対して取り込みを同期化させるために、カウンターが使用される。その入力の1つに存在する組合せ条件に対して取り込みをトリガさせるために、比較器が使用される。入力において、それはアナログ・デジタル変換器へ、及びデジタル・マイクロコントローラユニットUNMCとデジタル急速調整ユニットUNRRとのレジスタへのアクセスを有する。
有利なことに、本装置はまた共有メモリと、メールボックス・タイプの機構に従って、装置の1つのハードウェアの物理的な実体と装置の別のハードウェアの物理的な実体との間の通信を管理するための、前記共有メモリへのアクセスを管理するモジュールとを含む集合体を備える。
アクセス管理モジュールは、前記通信用の静的な管理を提供するように設計される。
共有メモリ内に書き込まれる指令への読み取りモードのアクセスは、それが対象とする実体用に蓄えられる一方、書き込みモードのアクセスは全ての実体に対して無制限である。

Claims (5)

  1. 相互に通信する別個のハードウェアの物理的な実体を含み、前記ハードウェアの物理的な実体の動作分離と決定論的挙動との改善を確実にするパワーエレクトロニクス制御回路装置であって
    ―宇宙における放射線の影響に耐えるように堅固にされるとともに、前記装置の動作を管理するために設定されたデジタル・マイクロコントローラユニットと、
    ―宇宙における放射線の影響に耐えるように堅固にされるとともに、前記デジタル・マイクロコントローラユニットと結合して動作し、高い優先度のプロセス及び速い実行速度を要するプロセスを制御するために設定されたデジタル急速調整ユニットと、
    ―宇宙における放射線の影響に耐えるように堅固にされるとともに、前記デジタル・マイクロコントローラユニットと結合して動作し、前記装置の外部と通信するために設定されたデジタル通信ユニットと、
    前記デジタル・マイクロコントローラユニットと前記デジタル急速調整ユニットと前記デジタル通信ユニットと結合して動作し、前記装置の設計におけるエラーを検出するために設定されたデジタルの追跡及びデバッグユニットと、
    ―宇宙における放射線の影響に耐えるように堅固にされるとともに、前記デジタル・マイクロコントローラユニットと前記デジタル急速調整ユニットと前記デジタル通信ユニットと結合して動作し、前記装置の初期設定を表わす情報を記憶するために設定されたデジタル不揮発性メモリと、
    ―共有メモリと、メールボックス・タイプの機構に従って、前記装置の1つのハードウェアの物理的な実体と少なくとも前記デジタル・マイクロコントローラユニットと前記デジタル急速調整ユニットと前記デジタル通信ユニットと前記デジタル不揮発性メモリとのうちの1つを含む前記装置の別のハードウェアの物理的な実体との間の通信を管理するために設定された前記共有メモリへのアクセス管理手段とを含む、前記実体の物理的分離及び決定論的挙動を確実にする集合体と、
    宇宙における放射線の影響に対する抵抗性を改善するための専用修正コードを含む不揮発性のメモリレジスタと、
    を備え、
    前記アクセス管理手段が、前記不揮発性のメモリレジスタにおいて静的かつ予め定められたやり方で前記通信の管理を行なうように設計される
    ことを特徴とするパワーエレクトロニクス制御回路装置。
  2. 前記別個のハードウェアの物理的な実体が、前記装置及び/又は結合されたシステムに対する損傷を避けるため、温度、電圧、及び電流の保護を備える、放射線に耐えるアナログ保護ユニット(UAP)も含むことを特徴とする請求項1に記載のパワーエレクトロニクス制御回路装置。
  3. 前記デジタルの急速調整、通信、追跡及びデバッグのユニットと前記アナログ保護ユニットが有限状態機械を備えることを特徴とする請求項2に記載のパワーエレクトロニクス制御回路装置。
  4. 前記有限状態機械が、指令を実行するシーケンサにより実現されることを特徴とする請求項3に記載のパワーエレクトロニクス制御回路装置。
  5. 前記デジタル・マイクロコントローラユニットと、前記デジタル急速調整ユニットと、前記デジタル通信ユニットと、前記デジタルの追跡及びデバッグユニットとの部分集合が冗長にされ得る、請求項1に記載の装置を備える、航空宇宙システム。
JP2011163345A 2010-07-28 2011-07-26 パワーエレクトロニクス制御回路装置 Active JP5970757B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP10171077.0A EP2418552B1 (fr) 2010-07-28 2010-07-28 Dispositif de circuits de commande d'électronique de puissance
EP10171077.0 2010-07-28

Publications (2)

Publication Number Publication Date
JP2012051551A JP2012051551A (ja) 2012-03-15
JP5970757B2 true JP5970757B2 (ja) 2016-08-17

Family

ID=42711142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011163345A Active JP5970757B2 (ja) 2010-07-28 2011-07-26 パワーエレクトロニクス制御回路装置

Country Status (5)

Country Link
US (1) US8862289B2 (ja)
EP (1) EP2418552B1 (ja)
JP (1) JP5970757B2 (ja)
DK (1) DK2418552T3 (ja)
ES (1) ES2615513T3 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2418552B1 (fr) * 2010-07-28 2016-11-16 Thales Dispositif de circuits de commande d'électronique de puissance
US9919814B2 (en) 2015-02-26 2018-03-20 Spire Global, Inc. System and method for power distribution in a autonomous modular system
EP3450326B1 (fr) * 2017-09-05 2020-02-12 Thales Equipement pour engin spatial
US10970169B2 (en) 2019-06-27 2021-04-06 General Electric Company Data configuration management system for an engine
US11209849B1 (en) * 2019-09-06 2021-12-28 Northrop Grumman Systems Corporation Dynamic tracking regulator to protect radiation-hardened devices
US11146227B1 (en) 2019-09-06 2021-10-12 Northrop Grumman Systems Corporation Open-loop tracking control module to control input range swing for radiation-hardened devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4535409A (en) * 1981-09-18 1985-08-13 Mcgraw-Edison Company Microprocessor based recloser control
GB2195038A (en) * 1986-07-05 1988-03-23 Narayanaswamy D Jayaram A multi-microprocessor system with confederate processors
JP2616547B2 (ja) * 1993-10-25 1997-06-04 日本電気株式会社 宇宙用計算機
US6128555A (en) * 1997-05-29 2000-10-03 Trw Inc. In situ method and system for autonomous fault detection, isolation and recovery
EP1032964A2 (en) * 1997-11-17 2000-09-06 Lifestyle Technologies Universal power supply
US6625750B1 (en) * 1999-11-16 2003-09-23 Emc Corporation Hardware and software failover services for a file server
US6965816B2 (en) * 2001-10-01 2005-11-15 Kline & Walker, Llc PFN/TRAC system FAA upgrades for accountable remote and robotics control to stop the unauthorized use of aircraft and to improve equipment management and public safety in transportation
EP1470522A4 (en) * 2001-12-27 2005-10-05 Ceyx Technologies Inc INTEGRATED CONTROL SYSTEM FOR LASER OPTICS AND OPERATING PROCEDURES
DE102005009795A1 (de) * 2005-03-03 2006-09-14 Wago Verwaltungsgesellschaft Mbh Mikroprozessorsystem für eine Maschinensteuerung in sicherheitszertifizierbaren Anwendungen
WO2007109894A1 (en) * 2006-03-28 2007-10-04 Radisys Canada, Inc. Multimedia processing in parallel multi-core computation architectures
GB0711922D0 (en) * 2007-06-20 2007-08-01 Goodrich Control Sys Ltd Control arrangement
EP2418552B1 (fr) * 2010-07-28 2016-11-16 Thales Dispositif de circuits de commande d'électronique de puissance

Also Published As

Publication number Publication date
DK2418552T3 (en) 2017-02-27
US8862289B2 (en) 2014-10-14
JP2012051551A (ja) 2012-03-15
US20120197447A1 (en) 2012-08-02
ES2615513T3 (es) 2017-06-07
EP2418552A1 (fr) 2012-02-15
EP2418552B1 (fr) 2016-11-16

Similar Documents

Publication Publication Date Title
JP5970757B2 (ja) パワーエレクトロニクス制御回路装置
US8140925B2 (en) Method and apparatus to debug an integrated circuit chip via synchronous clock stop and scan
CN103744009A (zh) 一种串行传输芯片测试方法、系统及集成芯片
US9583216B2 (en) MBIST device for use with ECC-protected memories
TWI620061B (zh) 伺服器的偵錯裝置及其偵錯方法
US20120124441A1 (en) Embedded testing module and testing method thereof
WO2020077107A1 (en) Test systems for executing self-testing in deployed automotive platforms
CN108549591A (zh) 一种嵌入式系统的黑匣子装置及其实现方法
CN105446847A (zh) 一种arinc659总线的自动化测试系统及其方法
WO2015111176A1 (ja) プログラマブルデバイス、エラー保持システム、及び電子システム装置
US9887701B1 (en) Frequency offset correction precision of real-time clocks
JP5421152B2 (ja) 半導体集積回路
EP2128635A1 (en) Semiconductor integrated circuit, control method, and information processing apparatus
US20140129883A1 (en) Hardware-based memory initialization
CN109117299A (zh) 服务器的侦错装置及其侦错方法
Koshy et al. Diagnostic data detection of faults in RAM using different march algorithms with BIST scheme
US20090195280A1 (en) Integrated circuit having a memory with a plurality of storage cells of synchronous design and connected to clock gating units
JP3686380B2 (ja) 装置コントローラ
CN108459876B (zh) 用于缩减面积的控制寄存器电路的方法与装置
US20050114612A1 (en) Scan testable first-in first-out architecture
TWI802951B (zh) 儲存有限狀態機之狀態資料的方法、電腦系統、及電腦程式產品
CN107506206A (zh) 一种抗辐照反熔丝prom对sram型fpga的加载电路
JP2013161429A (ja) トレース制御装置及びトレース制御方法
CN203811196U (zh) 传感器校准装置
LaMeres et al. Dynamic reconfigurable computing architecture for aerospace applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160223

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160627

R150 Certificate of patent or registration of utility model

Ref document number: 5970757

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250