ES2615513T3 - Dispositivo de circuitos de control de electrónica de potencia - Google Patents

Dispositivo de circuitos de control de electrónica de potencia Download PDF

Info

Publication number
ES2615513T3
ES2615513T3 ES10171077.0T ES10171077T ES2615513T3 ES 2615513 T3 ES2615513 T3 ES 2615513T3 ES 10171077 T ES10171077 T ES 10171077T ES 2615513 T3 ES2615513 T3 ES 2615513T3
Authority
ES
Spain
Prior art keywords
digital
radiation
space
effects
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES10171077.0T
Other languages
English (en)
Inventor
Marc Fossion
Marc Durvaux
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thales SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thales SA filed Critical Thales SA
Application granted granted Critical
Publication of ES2615513T3 publication Critical patent/ES2615513T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0428—Safety, monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Debugging And Monitoring (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)
  • Programmable Controllers (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

Dispositivo de circuitos de control de electrónica de potencia que comprende las entidades físicas de hardware distintas siguientes que se comunican entre sí, que aseguran una mejora de la segregación de funcionamiento de dichas entidades de físicas hardware y un comportamiento determinista: - una unidad digital de microcontrolador (UNMC) configurada para gestionar el funcionamiento del dispositivo, y endurecida para resistir los efectos de las radiaciones en el espacio; - una unidad digital de ajuste rápido (UNRR) configurada para controlar procesos prioritarios y tiempo real, y endurecida para resistir los efectos de las radiaciones en el espacio; - una unidad digital de comunicación (UNC) con el exterior del dispositivo, endurecida para resistir los efectos de las radiaciones en el espacio; - una unidad digital de rastreo y de depuración (UNTD) configurada para detectar errores en el momento de la concepción del dispositivo; - una memoria remanente digital (MRN) configurada para memorizar una información representativa de la configuración inicial del dispositivo, y endurecida para resistir los efectos de las radiaciones en el espacio; - un conjunto que comprende una memoria compartida y medios de gestión de acceso a dicha memoria compartida, configurada para gestionar las comunicaciones de acuerdo con un mecanismo de tipo buzón entre una entidad física de hardware del dispositivo con otra entidad física de hardware del dispositivo; y - registros de memoria remanentes, un registro de memoria que comprende un código corrector dedicado configurado para mejorar la resistencia a los efectos de las radiaciones en el espacio; dichos medios de gestión de acceso adaptándose para efectuar una gestión de dichas comunicaciones de manera estática y predefinida en dichos registros de memoria remanentes.

Description

5
10
15
20
25
30
35
40
45
50
DESCRIPCION
Dispositivo de circuitos de control de electronica de potencia
La invencion se refiere a un dispositivo de circuitos de control de electronica de potencia.
Existen numerosos circuitos de control de electronica de potencia, pero muy pocos que esten adaptados particularmente a un sistema aeroespacial tal como un satelite. En efecto, tales circuitos de control de electronica de potencia se fabrican en muy pequenas series, y muy personalizadas o dedicadas a una utilizacion.
Ademas, estos circuitos de control deben responder a las exigencias muy altas de fiabilidad en entornos con fuertes limitaciones.
Actualmente se conocen dispositivos de control de electronica de potencia realizados a partir de componentes analogicos discretos o con un nivel de integracion debil, tales como amplificadores operacionales, comparadores o basculas logicas. Tales circuitos deben modificarse profundamente en cada evolucion de las necesidades de los clientes, y los componentes perifericos discretos (resistencia y capacidades) deben ajustarse para cada equipo durante su produccion.
Dada la variedad de componentes necesarios y de los plazos de entrega para los componentes de calidad suficiente para respetar las normas aeroespaciales, existiendo estos dispositivos generando existencias importantes que presentan una debil tasa de rotacion.
Ademas, el coste de la mano de obra asociado es muy elevado y representa una parte importante del producto final.
Se conoce igualmente a partir del arffculo "The RAD6000MC System-on-Chip Microcontroller for Spacecraft Avionics and Instrument Control" de Richard Berger (AEROSPACE CONFERENCE, 2008 IEEE) un circuito integrado de control de electronica de potencia apto para embarcarse a bordo de un sistema aeroespacial.
Un objetivo de la invencion es proponer un dispositivo de circuitos de control de electronica de potencia, de concepcion de coste reducido, apto para embarcarse a bordo de un sistema aeroespacial.
Tambien, se propone, de acuerdo con un aspecto de la invencion, un dispositivo de circuitos de control de electronica de potencia de acuerdo con la reivindicacion 1.
Un tal dispositivo, realizado con memoria no volatil o remanente, e integrando entidades logicas distintas resistentes a las radiaciones, se adapta particularmente bien al ambito aeroespacial, tal como la aviacion, los lanzadores/misiles o lo espacial, incluso la robotica en entornos sometidos a radiaciones. Ademas, el coste de realizacion se limita y la adaptabilidad se mejora ampliamente. Ademas, se puede probar facilmente la fiabilidad de un tal dispositivo, lo que es necesario para el ambito espacial y mas generalmente para el ambito aeroespacial. Por otra parte, un tal dispositivo consume una cantidad de energfa limitada.
Un tal dispositivo se adapta particularmente bien a la gestion de la energfa electrica y a la mecatronica, lo que no excluye la utilizacion para aplicaciones no relacionadas a la gestion de potencia electrica como la realizacion de sensores inteligentes u otras aplicaciones clasicas de microcontroladores.
Ademas, la separacion ffsica de estas entidades, permite a cada una de ellas funcionar en modo normal o degradado, incluso en caso de avena de una entidad vecina.
En un modo de realizacion, dichas entidades ffsicas de hardware distintas comprenden, ademas, una unidad analogica de proteccion en temperatura, tension electrica, y en corriente electrica para evitar los desgastes del dispositivo y/o un sistema relacionado, endurecido para resistir los efectos de las radiaciones espaciales.
De esta manera, la aplicacion puede resistir a una avena unica evitando la propagacion de un fallo.
En un modo de realizacion, el dispositivo comprende, ademas, un conjunto que comprende una memoria compartida y medios de gestion de acceso a dicha memoria compartida, para gestionar las comunicaciones de acuerdo con un mecanismo de tipo buzon, entre una entidad ffsica de hardware del dispositivo con otra entidad ffsica de hardware del dispositivo.
Se entiende el termino comunicacion segun un mecanismo de buzon o "mailbox" en lengua anglosajona, un intercambio de informaciones entre entidades ffsicas de hardware de tal manera que la entidad emisora por escribe los datos de su mensaje en una memoria compartida en el instante en el que su proceso interno lo permite, y la entidad destinataria relee los datos del mensaje en otro instante posterior definido unicamente por su propio proceso interno. De esto resulta una comunicacion asincronica: el emisor no debe esperar que el destinatario este listo para recibir el mensaje y el destinatario no interrumpe su funcion por la gestion de otra llegada de mensaje.
De esta manera, el riesgo de un problema de funcionamiento se limita ampliamente, por un aumento de la segregacion de funcionamiento de las entidades ffsicas de hardware. En efecto, se evita de esta manera que la
5
10
15
20
25
30
35
40
45
50
ejecucion de una tarea en curso de ejecucion en una de las entidades ffsicas de hardware se retrase por la informacion que proviene del exterior de la entidad.
De acuerdo con un modo de realizacion, el dispositivo comprende registros de memoria remanentes, un registro de memoria que comprende un codigo corrector dedicado para mejorar la resistencia a los efectos de las radiaciones en el espacio.
De esta manera, la configuracion del equipo puede realzarse sobre la lmea de produccion (mediante el grabado de parametros en la memoria) sin tener que reemplazar los componentes despues de medir los rendimientos globales del equipo (los componentes ajustables no son utilizables porque son muy sensibles a las vibraciones).
En un modo de realizacion, dichos medios de gestion de acceso se adaptan para efectuar una gestion de dichas comunicaciones de manera estatica y predefinida en dichos registros de memoria remanentes.
Se entiende por gestion estatica predefinida el hecho de que el espacio de la memoria reservada para el intercambio de datos, aunque depende de la aplicacion, se, para una aplicacion dada, predefine en la configuracion almacenada en la memoria remanente digital. Esta configuracion se utiliza por los medios materiales (hardware) de gestion de acceso asociados a la memoria compartida para autorizar o bloquear el acceso a la memoria.
De esta manera, el riesgo de un problema de funcionamiento se limita ampliamente, por un aumento de la segregacion de funcionamiento de las entidades ffsicas de hardware. En efecto, una ejecucion erronea en una de las unidades ffsicas de hardware no puede transmitir informacion hacia los destinatarios con los que no debeffa intercambiar nunca informacion. Los caminos de comunicacion posibles y los flujos de informacion asociados se conocen pues con anterioridad, lo que permite a cada entidad ffsica de hardware funcionar en un contexto enteramente determinista. Asf pues, es posible que el disenador explore todos los casos de funcionamiento y probar la ausencia de error en el proceso de funcionamiento de cada entidad ffsica de hardware.
En un modo de realizacion, dichas unidades digitales de ajuste rapido, de comunicacion de trazado y de depuracion, y la unidad analogica de proteccion, comprenden maquinas en estados terminados.
La realizacion en forma de maquinas en estado terminado permite garantizar que el dispositivo no podra entrar en un estado imprevisto, y permitir una validacion sistematica con una cobertura al 100%.
Por ejemplo, dichas maquinas con estados terminados se realizan por secuenciadores de ejecucion de instrucciones lineales.
Un secuenciador que solo ejecuta instrucciones lineales, particularmente carentes de bucles de programacion, lo que limita drasticamente el riesgo de errores informaticos en el dispositivo.
De acuerdo con un modo de realizacion, se propone igualmente un sistema aeroespacial que comprende al menos un dispositivo tal como se describio anteriormente, en el que un subconjunto de dichas unidades puede ponerse redundantes.
El sistema aeroespacial puede asf quedarse totalmente operativo a pesar de una aveffa parcial.
La invencion se comprendera mejor en el estudio de algunos modos de realizacion descritos a fftulo de ejemplo sin ser limitantes, e ilustrados por los dibujos anexos en los que las figuras 1 y 2 representan esquematicamente un dispositivo de circuitos de control de electronica de acuerdo con dos aspectos de la invencion.
En la figura 1 se representa esquematicamente un dispositivo de circuitos de control de electronica de acuerdo con un aspecto de la invencion, que comprende las entidades ffsicas de hardware distintas siguientes que se comunican entre ellas:
- una unidad digital de microcontrolador UNMC para gestionar el funcionamiento del dispositivo resistente a las radiaciones;
- una unidad digital de ajuste rapido UNRR para controlar procesos prioritarios y tiempo real, resistente a las radiaciones;
- unidad digital de comunicacion UNC con el exterior del dispositivo, resistente a las radiaciones;
- una unidad digital de trazado y de depuracion UNTD para detectar errores en el momento de la concepcion del dispositivo; y
- una memoria remanente digital MRN para memorizar una informacion representativa de la configuracion inicial del dispositivo, resistente a las radiaciones.
El modo de realizacion de la figura 2 comprende, ademas, una unidad analogica de proteccion UAP en temperatura, tension electrica, y en corriente electrica, para evitar desgastes en el dispositivo y/o en un sistema relacionado,
5
10
15
20
25
30
35
40
45
50
resistente a las radiaciones.
En la presente descripcion, el termino rastreo significa un seguimiento de tratamiento en el que el desarrollo de un programa informatico se visualiza sobre un soporte, y el termino depuracion significa una correccion de un error de programacion informatica, o "bug" en lengua anglosajona, de un programa informatico.
La unidad digital de microcontrolador UNMC se dedica al control del nivel superior de equipos que conciernen la gestion de la alimentacion energetica, y es esencialmente asincronica. La unidad digital de microcontrolador UNMC permite particularmente gestionar el funcionamiento de la alimentacion energetica de un sistema en el que se une el dispositivo. La unidad digital de microcontrolador UNMC se utiliza para ejecutar algoritmos demasiado complejos para la unidad de ajuste rapido UNRR y que no exige la velocidad de tratamiento que ofrece la UNRR. Ofrece tambien una dimension de flexibilidad aumentada para enfrentarse a futuras aplicaciones.
Como ejemplos, la unidad digital de microcontrolador UNMC esta especialmente adaptada al tratamiento de secuencias de inicio, de cambio de parametros de reglas de ajuste (seguimiento del punto de potencia maxima de un panel solar), o de la gestion del ciclo de carga/descarga de una batena.
La unidad digital de microcontrolador UNMC se constituye normalmente de un nucleo de microcontrolador estandar en el que la logica se ha endurecido para resistir a las radiaciones espaciales, y posee mecanismos de voto interno y de correccion de error.
La unidad digital de ajuste rapido UNRR permite particularmente gestionar procesos prioritarios y extremadamente rapidos. Se trata de una unidad sincronica.
La unidad digital de ajuste rapido UNRR comprende una logica optimizada para el tratamiento digital de la senal en un bucle de ajuste. Se sincroniza sobre las medidas de cantidades analogicas presentes aguas arriba de los convertidores analogicos hacia digital, que sirven de entrada al calculo del ajuste. Sus salidas sirven para controlar las logicas de modulacion en amplitudes de impulso. Las salidas de estas logicas se conectan directamente a los circuitos de amplificacion que pilotan los elementos de comunicacion de potencia.
La unidad digital de ajuste rapido UNRR se constituye normalmente de registros, y de unidades aritmeticas y logicas optimizadas para el tratamiento digital de la senal en numeros enteros, el total acompasado por un secuenciador configurable. La definicion del algoritmo de ajuste se realiza pues definiendo una secuencia y unos parametros. Cabe senalar que este enfoque de gestionar un cambio simple pero rapido de la regla de ajuste sobre una condicion relacionada a una cantidad analogica medida.
La unidad digital de comunicacion UNC permite particularmente gestionar los intercambios de datos, ya sean sincronicos o asincronicos.
La unidad digital de comunicacion UNC siendo programable, puede adaptarse a diferentes protocolos de comunicacion. Como es igualmente distinta de la unidad digital de microcontrolador UNMC y de la unidad digital de ajuste rapido UNRR, la ejecucion de algoritmos de comunicacion no puede interferir con las tareas confiadas a las otras unidades.
En materia de realizacion, la unidad digital de comunicacion UNC comprende una logica de serializacion/deserializacion de datos, una logica de sincronizacion del reloj de recepcion, una logica de generacion del reloj de emision, y una logica de calculo de un codigo de detencion de error de transmision. Estas funciones logicas se organizan alrededor de un secuenciador programable, de registros y de una unidad aritmetica y logica elemental.
La memoria remanente digital MRN permite particularmente, en el momento de la puesta en tension del chip digital, recuperar los datos de configuracion del dispositivo, y distribuirlos en el dispositivo. Las secuencias de instrucciones ejecutadas por la unidad digital de ajuste rapido UNRR, para el formateo o dar formato a los mensajes, y para la gestion de las diferentes unidades del dispositivo se extraen todas de la memoria no volatil digital mRn durante la fase de puesta a cero inicial.
La memoria remanente digital MRN contiene una tabla de interacciones permitidas y prohibidas entre las diferentes unidades del dispositivo. Tambien, si una de las unidades no se utiliza, la configuracion permite desactivar su funcionamiento, lo que conlleva por una parte un consumo de energfa reducido, y por otra parte una limitacion del riesgo de mal funcionamiento no deseado de esta unidad (reduccion del riesgo de error de propagacion.
La memoria remanente digital MRN normalmente se realiza por la memoria borrable y programable electricamente con redundancia para permitir la correccion de errores en la memorizacion. Esta memoria se asocia a una logica de correccion de errores que se activa en el momento de la lectura de la memoria al inicio del dispositivo.
La unidad analogica de proteccion UAP se realiza sobre el chip analogico, de esta manera, una perdida completa de la funcion de ajuste, situada sobre el chip digital no conlleva propagacion de error en las otras unidades del dispositivo. Esta unidad de proteccion UAP permite particularmente una proteccion en tension electrica del
5
10
15
20
25
30
35
40
dispositivo (para evitar que un exceso de tension electrica pueda enviarse al dispositivo o al sistema unido al dispositivo), una proteccion en corriente electrica (para evitar que un exceso de corriente electrica se pueda enviar al dispositivo o al sistema unido al dispositivo), y una proteccion en temperatura (para evitar danar otros equipos por saltos de temperatura).
Por lo general, el rastreo y la depuracion permiten ayudar al disenador del dispositivo en el momento de los ensayos y ajustes del dispositivo. La puesta en marcha de rastreo y de depuracion se basa en las interrupciones y banderas que pueden adjuntarse en el conjunto de instrucciones digitales para que el disenador pueda leer los valores del estado interno del dispositivo. Un tal enfoque no es posible para aplicaciones aeroespaciales, cnticas, o de gran fiabilidad. En efecto, el metodo de observacion influencia evidentemente el sistema que se observa.
El rastreo y la depuracion puestos en marcha en el dispositivo son totalmente transparentes para la aplicacion. Eso significa que, para una arquitectura apropiada del dispositivo, la observacion de los valores del estado interno del dispositivo no influencia el comportamiento global del dispositivo. Las viables solo se leen por la unidad de rastreo y de depuracion UNTD.
A diferencia de la concepcion usual conocida de rastreo y de depuracion, la presente unidad de rastreo y de depuracion UNTD no se limita a efectuar el seguimiento de las variables internas del dispositivo. En efecto, tambien puede, de forma independiente a la unidad digital de ajuste rapido UNRR, adquirir cantidades analogicas con una base de tiempo propio. Esta funcionalidad, que es similar a la de un osciloscopio oculto en el equipo, permite, en el momento de la puesta a punto, observar el comportamiento del bucle de ajuste en relacion con otras cantidades ffsicas (tensiones, corrientes, temperatura...).
El objetivo es poder observar el comportamiento del dispositivo o del sistema al que esta ligado, durante las fases de prueba de rendimiento finales. Es necesario, pues, que estas fases de prueba se hagan exactamente en el estado representativo de la utilizacion final. Por estas razones, la unidad de rastreo y de depuracion UNTD se alimenta mediante una alimentacion externa (sin utilizacion de la fuente de alimentacion de energfa del chip digital en sf para que no pueda decirse que este consumo de corriente electrico cambia el comportamiento del dispositivo).
Estas funcionalidades permiten las investigaciones en condiciones de acceso diffcil (equipo sellado y vacfo espacial: entre las pruebas que sufre un equipo espacial, hay obligatoriamente una fase de pruebas que se ejecuta en condiciones que reproducen las condiciones reales de entorno. Esto se hace colocando el equipo en cuestion en una caja donde se recrean las condiciones de vacfo espacial).
La unidad de rastreo y de depuracion UNTD se organiza alrededor de un secuenciador programable asociado a registros y una unidad aritmetica y logica elemental. Se dispone una memoria intermedia que permite almacenar muestras adquiridas a gran velocidad antes de la retransmision mediante la unidad digital de comunicacion UNC. Unos contadores permiten generar una base de tiempo local y sincronizar una captura sobre una ocurrencia de eventos. Unos comparadores permiten activar la captura sobre una condicion combinatoria presente en una de sus entradas. En la entrada, tiene un acceso a los convertidores analogico-digital y a los registros de la unidad digital de microcontrolador UNMC y de la unidad digital de ajuste rapido UNRR.
De manera ventajosa, el dispositivo comprende, ademas, un conjunto que comprende una memoria compartida y un modulo de gestion de acceso a dicha memoria compartida, para gestionar las comunicaciones de acuerdo con un mecanismo de tipo buzon entre una entidad ffsica de hardware del dispositivo con otra entidad ffsica de hardware del dispositivo.
El modulo de gestion de acceso se adapta para efectuar una gestion estatica de dichas comunicaciones.
El acceso en lectura a una instruccion escrita en la memoria compartida se reserva a la entidad a la cual se destina, mientras que el acceso en escritura no tiene ffmite para el conjunto de las entidades.

Claims (5)

  1. 5
    10
    15
    20
    25
    30
    REIVINDICACIONES
    1. Dispositivo de circuitos de control de electronica de potencia que comprende las entidades ffsicas de hardware distintas siguientes que se comunican entre s^ que aseguran una mejora de la segregacion de funcionamiento de dichas entidades de ffsicas hardware y un comportamiento determinista:
    - una unidad digital de microcontrolador (UNMC) configurada para gestionar el funcionamiento del dispositivo, y endurecida para resistir los efectos de las radiaciones en el espacio;
    - una unidad digital de ajuste rapido (UNRR) configurada para controlar procesos prioritarios y tiempo real, y endurecida para resistir los efectos de las radiaciones en el espacio;
    - una unidad digital de comunicacion (UNC) con el exterior del dispositivo, endurecida para resistir los efectos de las radiaciones en el espacio;
    - una unidad digital de rastreo y de depuracion (UNTD) configurada para detectar errores en el momento de la concepcion del dispositivo;
    - una memoria remanente digital (MRN) configurada para memorizar una informacion representativa de la configuracion inicial del dispositivo, y endurecida para resistir los efectos de las radiaciones en el espacio;
    - un conjunto que comprende una memoria compartida y medios de gestion de acceso a dicha memoria compartida, configurada para gestionar las comunicaciones de acuerdo con un mecanismo de tipo buzon entre una entidad ffsica de hardware del dispositivo con otra entidad ffsica de hardware del dispositivo; y
    - registros de memoria remanentes, un registro de memoria que comprende un codigo corrector dedicado configurado para mejorar la resistencia a los efectos de las radiaciones en el espacio;
    dichos medios de gestion de acceso adaptandose para efectuar una gestion de dichas comunicaciones de manera estatica y predefinida en dichos registros de memoria remanentes.
  2. 2. Dispositivo de acuerdo con la reivindicacion 1, que comprende, ademas, una unidad analogica de proteccion (UAP), en temperatura, tension electrica, y en corriente electrica, configurada para evitar desgastes en el dispositivo y/o en un sistema ligado, y resistencia a las radiaciones.
  3. 3. Dispositivo de acuerdo con la reivindicacion 2, en el que dichas unidades digitales de ajuste rapido, de comunicacion, de rastreo y de depuracion, y la unidad analogica de proteccion, comprenden maquinas de estados terminados.
  4. 4. Dispositivo de acuerdo con la reivindicacion 3, en el que dichas maquinas de estados terminados se realizan por secuenciadores de ejecucion de instrucciones lineales.
  5. 5. Sistema aeroespacial, que comprende al menos un dispositivo de acuerdo con una de las reivindicaciones anteriores, en el que un subconjunto de dichas unidades se puede poner en redundancia.
ES10171077.0T 2010-07-28 2010-07-28 Dispositivo de circuitos de control de electrónica de potencia Active ES2615513T3 (es)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP10171077.0A EP2418552B1 (fr) 2010-07-28 2010-07-28 Dispositif de circuits de commande d'électronique de puissance

Publications (1)

Publication Number Publication Date
ES2615513T3 true ES2615513T3 (es) 2017-06-07

Family

ID=42711142

Family Applications (1)

Application Number Title Priority Date Filing Date
ES10171077.0T Active ES2615513T3 (es) 2010-07-28 2010-07-28 Dispositivo de circuitos de control de electrónica de potencia

Country Status (5)

Country Link
US (1) US8862289B2 (es)
EP (1) EP2418552B1 (es)
JP (1) JP5970757B2 (es)
DK (1) DK2418552T3 (es)
ES (1) ES2615513T3 (es)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2418552B1 (fr) * 2010-07-28 2016-11-16 Thales Dispositif de circuits de commande d'électronique de puissance
US9919814B2 (en) 2015-02-26 2018-03-20 Spire Global, Inc. System and method for power distribution in a autonomous modular system
EP3450326B1 (fr) * 2017-09-05 2020-02-12 Thales Equipement pour engin spatial
US10970169B2 (en) 2019-06-27 2021-04-06 General Electric Company Data configuration management system for an engine
US11146227B1 (en) 2019-09-06 2021-10-12 Northrop Grumman Systems Corporation Open-loop tracking control module to control input range swing for radiation-hardened devices
US11209849B1 (en) * 2019-09-06 2021-12-28 Northrop Grumman Systems Corporation Dynamic tracking regulator to protect radiation-hardened devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4535409A (en) * 1981-09-18 1985-08-13 Mcgraw-Edison Company Microprocessor based recloser control
GB2195038A (en) * 1986-07-05 1988-03-23 Narayanaswamy D Jayaram A multi-microprocessor system with confederate processors
JP2616547B2 (ja) * 1993-10-25 1997-06-04 日本電気株式会社 宇宙用計算機
US6128555A (en) * 1997-05-29 2000-10-03 Trw Inc. In situ method and system for autonomous fault detection, isolation and recovery
WO1999026330A2 (en) * 1997-11-17 1999-05-27 Lifestyle Technologies Universal power supply
US6625750B1 (en) * 1999-11-16 2003-09-23 Emc Corporation Hardware and software failover services for a file server
WO2003029922A2 (en) * 2001-10-01 2003-04-10 Kline & Walker, Llc Pfn/trac system faa upgrades for accountable remote and robotics control
WO2003058827A2 (en) * 2001-12-27 2003-07-17 Ceyx Technologies, Inc. Laser optics integrated control system and method of operation
DE102005009795A1 (de) * 2005-03-03 2006-09-14 Wago Verwaltungsgesellschaft Mbh Mikroprozessorsystem für eine Maschinensteuerung in sicherheitszertifizierbaren Anwendungen
CN101433048B (zh) * 2006-03-28 2012-11-07 雷帝系统加拿大有限公司 并行多核心计算结构的多媒体处理
GB0711922D0 (en) * 2007-06-20 2007-08-01 Goodrich Control Sys Ltd Control arrangement
EP2418552B1 (fr) * 2010-07-28 2016-11-16 Thales Dispositif de circuits de commande d'électronique de puissance

Also Published As

Publication number Publication date
US20120197447A1 (en) 2012-08-02
EP2418552B1 (fr) 2016-11-16
EP2418552A1 (fr) 2012-02-15
DK2418552T3 (en) 2017-02-27
JP5970757B2 (ja) 2016-08-17
US8862289B2 (en) 2014-10-14
JP2012051551A (ja) 2012-03-15

Similar Documents

Publication Publication Date Title
ES2615513T3 (es) Dispositivo de circuitos de control de electrónica de potencia
Kim et al. A hierarchical self-repairing architecture for fast fault recovery of digital systems inspired from paralogous gene regulatory circuits
Whatmough et al. Power integrity analysis of a 28 nm dual-core arm cortex-a57 cluster using an all-digital power delivery monitor
Yi et al. A failure prediction strategy for transistor aging
Kretzschmar et al. Compact and fast fault injection system for robustness measurements on SRAM-based FPGAs
Hung et al. KAPow: A system identification approach to online per-module power estimation in FPGA designs
Suriyan et al. Power analyzer of linear feedback shift register techniques using built in self test
JP2017224060A (ja) アプリロジックおよびその検証方法および構成方法
Busch Robust, flexible and efficient design for miniature satellite systems
Nguyen Repairing FPGA configuration memory errors using dynamic partial reconfiguration
JPH05282895A (ja) 標準セルとアプリケーションセルと試験セルとを含む集積回路
Li et al. Maximizing the Potential of Custom RISC-V Vector Extensions for Speeding up SHA-3 Hash Functions
Lian et al. Cloud-based PVT monitoring system for IoT devices
Yao et al. System-level built-in self-test of global routing resources in Virtex-4 FPGAs
Yang et al. Experimental study on heavy ion single-event effects in flash-based FPGAs
US10578671B2 (en) Semiconductor device
Keymeulen et al. Self-reconfigurable analog array integrated circuit architecture for space applications
Panić et al. TNODE: A low power sensor node processor for secure wireless networks
WO2019180288A1 (es) Un método y un dispositivo de procesamiento en paralelo de instrucciones de programa e instrucciones de traza
CN116701069B (zh) 数据通路测试方法、装置、设备、存储介质及程序产品
CN220491211U (zh) Plc控制器
Girardey et al. Dynamic reconfigurable mixed-signal architecture for safety critical applications
Schweizer et al. Timing error handling on CGRAs
Vlagkoulis et al. Configuration Memory Scrubbing of the Xilinx Zynq-7000 FPGA using a Mixed 2-D Coding Technique
JP4874639B2 (ja) 放射線モニタ装置