JP2616547B2 - 宇宙用計算機 - Google Patents
宇宙用計算機Info
- Publication number
- JP2616547B2 JP2616547B2 JP5265317A JP26531793A JP2616547B2 JP 2616547 B2 JP2616547 B2 JP 2616547B2 JP 5265317 A JP5265317 A JP 5265317A JP 26531793 A JP26531793 A JP 26531793A JP 2616547 B2 JP2616547 B2 JP 2616547B2
- Authority
- JP
- Japan
- Prior art keywords
- firmware
- ram
- data
- processor
- error correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
【０００１】
【産業上の利用分野】本発明は放射線被爆環境下の人工
衛星等への搭載に適する宇宙用計算機に関し、特に宇宙
線等によるファームウェアのソフトエラー対策をとる宇
宙用計算機に関する。
衛星等への搭載に適する宇宙用計算機に関し、特に宇宙
線等によるファームウェアのソフトエラー対策をとる宇
宙用計算機に関する。
【０００２】
【従来の技術】従来のこの種の宇宙用計算機を用いる計
算機ネットワークが、ＭＩＬ−ＳＴＤ−１５５３Ｂ（Ｄ
ＩＧＩＴＡＬ ＴＩＭＥ ＤＩＶＩＳＩＯＮ ＣＯＭＭ
ＡＮＤ／ＲＥＳＰＯＮＳＥ ＭＵＬＴＰＬＥＸ ＤＡＴ
Ａ ＢＵＳ）に規定されている。この規定に従う宇宙用
計算機は、上記ネットワーク上の通信処理（データ処
理）を行うものであり、プログラムおよびデータからな
るファームウェアを耐放射線特性のよいＲＯＭ（リード
・オンリー・メモリ）だけでなく、低消費電力性に勝る
第１のＲＡＭ（ランダム・アクセス・メモリ）にも格納
して使用する。このファームウェアは周辺デバイスの含
む第２のＲＡＭに展開（コピー）され、この周辺デバイ
スはこのコピーされたファームウェアを用いて高速のデ
ータ処理を行う。しかし、上記第１のＲＡＭおよび上記
第２のＲＡＭは一般に十分の耐放射線特性を持たないの
で、これら第１および第２のＲＡＭに格納されたファー
ムウェアの一部が放射線被爆によるソフトエラーにより
変化することがある。この結果、上記周辺デバイス，つ
まりこの宇宙用計算機における正常なデータ処理が阻害
されることになる。
算機ネットワークが、ＭＩＬ−ＳＴＤ−１５５３Ｂ（Ｄ
ＩＧＩＴＡＬ ＴＩＭＥ ＤＩＶＩＳＩＯＮ ＣＯＭＭ
ＡＮＤ／ＲＥＳＰＯＮＳＥ ＭＵＬＴＰＬＥＸ ＤＡＴ
Ａ ＢＵＳ）に規定されている。この規定に従う宇宙用
計算機は、上記ネットワーク上の通信処理（データ処
理）を行うものであり、プログラムおよびデータからな
るファームウェアを耐放射線特性のよいＲＯＭ（リード
・オンリー・メモリ）だけでなく、低消費電力性に勝る
第１のＲＡＭ（ランダム・アクセス・メモリ）にも格納
して使用する。このファームウェアは周辺デバイスの含
む第２のＲＡＭに展開（コピー）され、この周辺デバイ
スはこのコピーされたファームウェアを用いて高速のデ
ータ処理を行う。しかし、上記第１のＲＡＭおよび上記
第２のＲＡＭは一般に十分の耐放射線特性を持たないの
で、これら第１および第２のＲＡＭに格納されたファー
ムウェアの一部が放射線被爆によるソフトエラーにより
変化することがある。この結果、上記周辺デバイス，つ
まりこの宇宙用計算機における正常なデータ処理が阻害
されることになる。
【０００３】
【発明が解決しようとする課題】従って、本発明の目的
は、従来の宇宙用計算機の欠点を解消することにあり、
放射線被爆環境下において、耐放射線特性の劣る上記第
１および第２のＲＡＭにファームウェアを格納しても、
正常なデータ処理を実行できる宇宙用計算機を提供する
ことにある。
は、従来の宇宙用計算機の欠点を解消することにあり、
放射線被爆環境下において、耐放射線特性の劣る上記第
１および第２のＲＡＭにファームウェアを格納しても、
正常なデータ処理を実行できる宇宙用計算機を提供する
ことにある。
【０００４】
【課題を解決するための手段】本発明の宇宙用計算機
は、第１のファームウェアを格納するＲＯＭと、第２の
ファームウェアの誤り訂正符号化信号および前記第１の
ファームウェアの誤り訂正符号化信号のいずれかを第３
のファームウェアとして格納するファームウェアメモリ
と第１のデータを格納するワークメモリとを有する第１
のＲＡＭと、自身の処理した第２のデータと前記第３の
ファームウェアの誤り訂正信号である前記第２のウァー
ムウェアとを内蔵の第２のＲＡＭに格納させる周辺デバ
イスと、前記ＲＯＭと前記第１のＲＡＭと前記周辺デバ
イスとを制御するプロセッサと、前記プロセッサが前記
ＲＯＭから読み出した前記第１のファームウェアおよび
前記第２のＲＡＭから読み出した前記第２のファームウ
ェアを前記第３のファームウェアに誤り訂正符号化し前
記第２のデータを前記第１のデータに誤り訂正符号化し
これら誤り訂正符号化された信号を前記第１のＲＡＭに
供給するとともに前記第１のＲＡＭの格納する前記第２
のファームウェアおよび前記第１のデータを誤り訂正し
て前記プロセッサに供給する誤り訂正回路とを備える。
は、第１のファームウェアを格納するＲＯＭと、第２の
ファームウェアの誤り訂正符号化信号および前記第１の
ファームウェアの誤り訂正符号化信号のいずれかを第３
のファームウェアとして格納するファームウェアメモリ
と第１のデータを格納するワークメモリとを有する第１
のＲＡＭと、自身の処理した第２のデータと前記第３の
ファームウェアの誤り訂正信号である前記第２のウァー
ムウェアとを内蔵の第２のＲＡＭに格納させる周辺デバ
イスと、前記ＲＯＭと前記第１のＲＡＭと前記周辺デバ
イスとを制御するプロセッサと、前記プロセッサが前記
ＲＯＭから読み出した前記第１のファームウェアおよび
前記第２のＲＡＭから読み出した前記第２のファームウ
ェアを前記第３のファームウェアに誤り訂正符号化し前
記第２のデータを前記第１のデータに誤り訂正符号化し
これら誤り訂正符号化された信号を前記第１のＲＡＭに
供給するとともに前記第１のＲＡＭの格納する前記第２
のファームウェアおよび前記第１のデータを誤り訂正し
て前記プロセッサに供給する誤り訂正回路とを備える。
【０００５】前記宇宙用計算機は、前記プロセッサが、
前記周辺デバイスの動作に際しては、前記第３のファー
ムウェアを前記第１のＲＡＭから読み出して前記第２の
ファームウェアとして前記第２のＲＡＭに格納させ、前
記周辺デバイスの動作が完了すると、前記第２のファー
ムウェアと前記第２のデータとを前記第２のＲＡＭから
読み出して前記第３のファームウェアと前記第１のデー
タとして前記第１のＲＡＭにそれぞれ上書させる構成を
採ることができる。
前記周辺デバイスの動作に際しては、前記第３のファー
ムウェアを前記第１のＲＡＭから読み出して前記第２の
ファームウェアとして前記第２のＲＡＭに格納させ、前
記周辺デバイスの動作が完了すると、前記第２のファー
ムウェアと前記第２のデータとを前記第２のＲＡＭから
読み出して前記第３のファームウェアと前記第１のデー
タとして前記第１のＲＡＭにそれぞれ上書させる構成を
採ることができる。
【０００６】
【作用】本発明の宇宙用計算機は、上記プロセッサと上
記第１のＲＡＭとの間に誤り訂正回路を設けているの
で、放射線被爆により上記第１のＲＡＭに格納された第
３のファームウェアにソフトエラーが発生しても、上記
プロセッサが読み出した結果の第２のファームウェアで
は、上記第３のファームウェアの誤りが訂正されてい
る。また、上記周辺デバイスは、上記第２のＲＡＭに上
記第２のファームウェアを格納して使用するが、このフ
ァームウェアの上記第２のＲＡＭ上での滞在期間を１通
信処理（データ処理）期間に限定している。この結果、
上記第２のＲＡＭにおける上記第２のファームウェアの
ソフトエラー発生確率は大幅に低減され、この宇宙用計
算機において正常なデータ処理を行わせることが可能に
なっている。
記第１のＲＡＭとの間に誤り訂正回路を設けているの
で、放射線被爆により上記第１のＲＡＭに格納された第
３のファームウェアにソフトエラーが発生しても、上記
プロセッサが読み出した結果の第２のファームウェアで
は、上記第３のファームウェアの誤りが訂正されてい
る。また、上記周辺デバイスは、上記第２のＲＡＭに上
記第２のファームウェアを格納して使用するが、このフ
ァームウェアの上記第２のＲＡＭ上での滞在期間を１通
信処理（データ処理）期間に限定している。この結果、
上記第２のＲＡＭにおける上記第２のファームウェアの
ソフトエラー発生確率は大幅に低減され、この宇宙用計
算機において正常なデータ処理を行わせることが可能に
なっている。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１は本発明の一実施例の構成図である。
【０００９】本実施例は、ほぼ同じ構成要素を備えるｎ
（ｎは複数）台の計算機１０ａ，…，１０ｉ，…，１０
ｎをバス２０で互いに接続した計算機ネットワークであ
る。計算機１０ａは、この計算機ネットワーク上の通信
処理を行うものであり、プロセッサ１と誤り訂正回路２
とＲＡＭ３とＲＡＭ４１を含む周辺デバイス４とＲＯＭ
５とを備える。ＲＯＭ５は、この計算機に使用するプロ
グラムとプロセッサ１が動作時に参照するデータとから
なる第１のファームウェアを格納する。ＲＡＭ３は、上
記第１のファームウェアおよびＲＡＭ４１から転送され
る第２のファームウェアのいずれかを誤り訂正符号化し
た第３のファームウェアをファームウェアメモリに格納
し、ＲＡＭ４１から転送される第２のデータを誤り訂正
符号化した第１のデータをワークメモリに格納する。周
辺デバイス４は、他の計算機１０ｂ，…，１０ｉ，…１
０ｊ，…，１０ｎとバス２０を介して接続される。ここ
で、周辺デバイス４は、上記第３のファームウェアの誤
り訂正したコピーである第２のファームウェアをＲＡＭ
４１に格納することによって、高速のデータ処理を実現
できるようにしている。
（ｎは複数）台の計算機１０ａ，…，１０ｉ，…，１０
ｎをバス２０で互いに接続した計算機ネットワークであ
る。計算機１０ａは、この計算機ネットワーク上の通信
処理を行うものであり、プロセッサ１と誤り訂正回路２
とＲＡＭ３とＲＡＭ４１を含む周辺デバイス４とＲＯＭ
５とを備える。ＲＯＭ５は、この計算機に使用するプロ
グラムとプロセッサ１が動作時に参照するデータとから
なる第１のファームウェアを格納する。ＲＡＭ３は、上
記第１のファームウェアおよびＲＡＭ４１から転送され
る第２のファームウェアのいずれかを誤り訂正符号化し
た第３のファームウェアをファームウェアメモリに格納
し、ＲＡＭ４１から転送される第２のデータを誤り訂正
符号化した第１のデータをワークメモリに格納する。周
辺デバイス４は、他の計算機１０ｂ，…，１０ｉ，…１
０ｊ，…，１０ｎとバス２０を介して接続される。ここ
で、周辺デバイス４は、上記第３のファームウェアの誤
り訂正したコピーである第２のファームウェアをＲＡＭ
４１に格納することによって、高速のデータ処理を実現
できるようにしている。
【００１０】本実施例の第１の特徴は、プロセッサ１と
ＲＡＭ３との間に誤り訂正回路２を接続したことにあ
る。誤り訂正回路２は、プロセッサ１からＲＡＭ３に供
給する上記第１，第２のファームウェアおよび上記第２
のデータを符号化回路（ＣＯＤ）２１によって誤り訂正
符号化し、またＲＡＭ３の格納する上記第３のファーム
ウェアおよび上記第１のデータを復号化回路（ＤＥＣ）
２２により誤り訂正してプロセッサ１に供給する。誤り
訂正の方式は、単一誤り訂正・二重誤り検出方式（ＳＥ
ＣＤＥＤ）を使用でき、この場合の冗長化された誤り訂
正回路２として、１チップの集積回路μＰＤ５５０４０
−０２８（日本電気（株）製）を使用できる。
ＲＡＭ３との間に誤り訂正回路２を接続したことにあ
る。誤り訂正回路２は、プロセッサ１からＲＡＭ３に供
給する上記第１，第２のファームウェアおよび上記第２
のデータを符号化回路（ＣＯＤ）２１によって誤り訂正
符号化し、またＲＡＭ３の格納する上記第３のファーム
ウェアおよび上記第１のデータを復号化回路（ＤＥＣ）
２２により誤り訂正してプロセッサ１に供給する。誤り
訂正の方式は、単一誤り訂正・二重誤り検出方式（ＳＥ
ＣＤＥＤ）を使用でき、この場合の冗長化された誤り訂
正回路２として、１チップの集積回路μＰＤ５５０４０
−０２８（日本電気（株）製）を使用できる。
【００１１】この誤り訂正回路２を設けることにより、
本実施例の宇宙用計算機１０ａないし１０ｎは、上記第
３のファームウェアがソフトエラーにより例え誤ってい
ても、プロセッサ１はＲＡＭ３から誤り訂正された上記
第２のファームウェアを読み出すことになる。
本実施例の宇宙用計算機１０ａないし１０ｎは、上記第
３のファームウェアがソフトエラーにより例え誤ってい
ても、プロセッサ１はＲＡＭ３から誤り訂正された上記
第２のファームウェアを読み出すことになる。
【００１２】図２は本実施例の計算機１ａにおけるファ
ームウェア管理動作を示すフローチャートである。この
ファームウェア管理動作は、本実施例の第２の特徴を具
体化するものである。
ームウェア管理動作を示すフローチャートである。この
ファームウェア管理動作は、本実施例の第２の特徴を具
体化するものである。
【００１３】上記宇宙用計算機は、プロセッサ１が、ま
ず、ＲＯＭ５に格納された上記第１のファームウェアを
ＲＡＭ３のファームウェアメモリに第３のファームウェ
アとして転送する（ステップ１１）。この第３のファー
ムウェアは、誤り訂正回路２の符号化回路２１によって
誤り訂正符号化されている。周辺デバイス４の動作に際
しては、プロセッサ１が、ＲＡＭ３から上記第３のファ
ームウェアを読み出す（ステップ１２）。上記第３のフ
ァームウェアは、勿論、復号化回路２２により誤り訂正
される。次に、プロセッサ１は、誤り訂正後の上記第３
のファームウェアを第２のファームウェアとして周辺デ
バイス４のＲＡＭ４１にコピーさせる（ステップ１
３）。周辺デバイス４は、この第２のファームウェアを
用いてデータ処理を実行し、その結果を定められたいず
れかの計算機１０ｉに送信する（ステップ１４）。つぎ
に、周辺デバイス４は、いずれかの計算機１０ｊからデ
ータを受信し、この受信したデータの処理を行う（ステ
ップ１５）。これらのデータ処理により得られた第２の
データはＲＡＭ４１に格納される（ステップ１６）。周
辺デバイス４の動作が完了すると、プロセッサ１は、Ｒ
ＡＭ４１に格納された上記第２のソフトウェアおよび上
記第２のデータをＲＡＭ３の上記ファームウェアメモリ
および上記ワークメモリに転送し、第３のファームウェ
アおよび第１のデータとしてそれぞれ格納させる（ステ
ップ１７）。なお、ＲＡＭ３上の第３のファームウェア
および第１のデータは通信処理ごとに更新される。この
結果、ＲＡＭ４１上に上記第２のファームウェアの滞在
する期間は極めて短かく限定され、放射線被爆に起因し
た上記第２のファームウェアに対するソフトエラーの発
生確率を小さくできる。
ず、ＲＯＭ５に格納された上記第１のファームウェアを
ＲＡＭ３のファームウェアメモリに第３のファームウェ
アとして転送する（ステップ１１）。この第３のファー
ムウェアは、誤り訂正回路２の符号化回路２１によって
誤り訂正符号化されている。周辺デバイス４の動作に際
しては、プロセッサ１が、ＲＡＭ３から上記第３のファ
ームウェアを読み出す（ステップ１２）。上記第３のフ
ァームウェアは、勿論、復号化回路２２により誤り訂正
される。次に、プロセッサ１は、誤り訂正後の上記第３
のファームウェアを第２のファームウェアとして周辺デ
バイス４のＲＡＭ４１にコピーさせる（ステップ１
３）。周辺デバイス４は、この第２のファームウェアを
用いてデータ処理を実行し、その結果を定められたいず
れかの計算機１０ｉに送信する（ステップ１４）。つぎ
に、周辺デバイス４は、いずれかの計算機１０ｊからデ
ータを受信し、この受信したデータの処理を行う（ステ
ップ１５）。これらのデータ処理により得られた第２の
データはＲＡＭ４１に格納される（ステップ１６）。周
辺デバイス４の動作が完了すると、プロセッサ１は、Ｒ
ＡＭ４１に格納された上記第２のソフトウェアおよび上
記第２のデータをＲＡＭ３の上記ファームウェアメモリ
および上記ワークメモリに転送し、第３のファームウェ
アおよび第１のデータとしてそれぞれ格納させる（ステ
ップ１７）。なお、ＲＡＭ３上の第３のファームウェア
および第１のデータは通信処理ごとに更新される。この
結果、ＲＡＭ４１上に上記第２のファームウェアの滞在
する期間は極めて短かく限定され、放射線被爆に起因し
た上記第２のファームウェアに対するソフトエラーの発
生確率を小さくできる。
【００１４】上述のとおり、本実施例の宇宙用計算機１
０ａは、周辺デバイス４に展開する上記第２のファーム
ウェアをその使用時だけしか滞在させないので、周辺デ
バイス４においてソフトエラーによるファームウェアの
変化する確率を極めて低くしているとともに、耐放射線
特性のよくないＲＡＭ３に長時間格納される上記第３の
ファームウェアを、誤り訂正してプロセッサ１および周
辺デバイスに読み出するので、正しいデータ処理を実行
できる。
０ａは、周辺デバイス４に展開する上記第２のファーム
ウェアをその使用時だけしか滞在させないので、周辺デ
バイス４においてソフトエラーによるファームウェアの
変化する確率を極めて低くしているとともに、耐放射線
特性のよくないＲＡＭ３に長時間格納される上記第３の
ファームウェアを、誤り訂正してプロセッサ１および周
辺デバイスに読み出するので、正しいデータ処理を実行
できる。
【００１５】
【発明の効果】以上説明したように本発明の宇宙用計算
機は、耐放射線特性の劣るＲＡＭに格納したファームウ
ェアのプロセッサへの読み出しに際して、１チップ程度
の簡単な誤り訂正回路で上記ファームウェアの誤り訂正
を行うので、放射線被爆等によるソフトエラーの発生が
あっても、上記読み出したファームウェアに変化を生じ
ることがなく、正しいデータ処理を実行できるという効
果がある。
機は、耐放射線特性の劣るＲＡＭに格納したファームウ
ェアのプロセッサへの読み出しに際して、１チップ程度
の簡単な誤り訂正回路で上記ファームウェアの誤り訂正
を行うので、放射線被爆等によるソフトエラーの発生が
あっても、上記読み出したファームウェアに変化を生じ
ることがなく、正しいデータ処理を実行できるという効
果がある。
【００１６】また本発明は、周辺デバイスの使用時にの
み、上記ファームウェアを耐放射線特性の劣る周辺デバ
イス内蔵のＲＡＭにコピーして使用するので、ソフトエ
ラーによるファームウェアの変化する確率を極めて低く
しており、上記ファームウェアの耐放射線対策は益々効
果が向上する。
み、上記ファームウェアを耐放射線特性の劣る周辺デバ
イス内蔵のＲＡＭにコピーして使用するので、ソフトエ
ラーによるファームウェアの変化する確率を極めて低く
しており、上記ファームウェアの耐放射線対策は益々効
果が向上する。
【図１】本発明の一実施例の構成図である。
【図２】図２は本実施例の計算機１ａのファームウェア
管理動作を示すフローチャートである。
管理動作を示すフローチャートである。
１ プロセッサ ２ 誤り訂正回路 ３ ＲＡＭ ４ 周辺デバイス ５ ＲＯＭ １０ａ，１０ｉ，１０ｊ，１０ｎ 計算機 ２０ バス ２１ 符号化回路（ＣＯＤ） ２２ 復号化回路（ＤＥＣ） ４１ ＲＡＭ
Claims (1)
- 【請求項１】 第１のファームウェアを格納するＲＯＭ
と、第２のファームウェアの誤り訂正符号化信号および
前記第１のファームウェアの誤り訂正符号化信号のいず
れかを第３のファームウェアとして格納するファームウ
ェアメモリと第１のデータを格納するワークメモリとを
有する第１のＲＡＭと、自身の処理した第２のデータと
前記第３のファームウェアの誤り訂正信号である前記第
２のウァームウェアとを内蔵の第２のＲＡＭに格納させ
る周辺デバイスと、前記ＲＯＭと前記第１のＲＡＭと前
記周辺デバイスとを制御するプロセッサと、前記プロセ
ッサが前記ＲＯＭから読み出した前記第１のファームウ
ェアおよび前記第２のＲＡＭから読み出した前記第２の
ファームウェアを前記第３のファームウェアに誤り訂正
符号化し前記第２のデータを前記第１のデータに誤り訂
正符号化しこれら誤り訂正符号化された信号を前記第１
のＲＡＭに供給するとともに前記第１のＲＡＭの格納す
る前記第２のファームウェアおよび前記第１のデータを
誤り訂正して前記プロセッサに供給する誤り訂正回路と
を備え、 前記プロセッサが、前記周辺デバイスの動作に際して
は、前記第３のファームウェアを前記第１のＲＡＭから
読み出して前記第２のファームウェアとして前記第２の
ＲＡＭに格納させ、前記周辺デバイスの動作が完了する
と、前記第２のファームウェアと前記第２のデータとを
前記第２のＲＡＭから読み出して前記第３のファームウ
ェアと前記第１のデータとして前記第１のＲＡＭにそれ
ぞれ上書させる ことを特徴とする宇宙用計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5265317A JP2616547B2 (ja) | 1993-10-25 | 1993-10-25 | 宇宙用計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5265317A JP2616547B2 (ja) | 1993-10-25 | 1993-10-25 | 宇宙用計算機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07121452A JPH07121452A (ja) | 1995-05-12 |
| JP2616547B2 true JP2616547B2 (ja) | 1997-06-04 |
Family
ID=17415518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5265317A Expired - Lifetime JP2616547B2 (ja) | 1993-10-25 | 1993-10-25 | 宇宙用計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2616547B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2418552B1 (fr) * | 2010-07-28 | 2016-11-16 | Thales | Dispositif de circuits de commande d'électronique de puissance |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03156655A (ja) * | 1989-11-15 | 1991-07-04 | Toshiba Corp | 宇宙機搭載用計算機のプログラム記憶装置 |
-
1993
- 1993-10-25 JP JP5265317A patent/JP2616547B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| ＮＥＣ ＲＥＳＥＡＲＣＨ ＆ ＤＥＶＥＬＯＰＭＥＮＴ，３４〜３！（１９９３），Ｐ．３８５−３９５ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07121452A (ja) | 1995-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6883092B2 (en) | Processor and method of booting same | |
| JPH09282056A (ja) | ネットワークハイバネーションシステムおよびその制御方法 | |
| CN111506452B (zh) | 数据存储保护方法、装置、计算机设备及存储介质 | |
| JPH048809B2 (ja) | ||
| CN110535476B (zh) | Ldpc软译码器软信息存储优化方法、装置、计算机设备及存储介质 | |
| JP2616547B2 (ja) | 宇宙用計算機 | |
| US7584388B2 (en) | Error notification method and information processing apparatus | |
| JPS59214952A (ja) | 障害処理方式 | |
| JPH04162300A (ja) | 半導体メモリ | |
| JPH11194851A (ja) | リアルタイムクロックの二重構成回路および二重構成方法 | |
| CN210780828U (zh) | 一种服务器系统时间校准装置及服务器 | |
| JPS5870498A (ja) | メモリデ−タ補償方式 | |
| JPH0670775B2 (ja) | エラ−検出・訂正システム | |
| JP3364753B2 (ja) | メモリエラー修正回路 | |
| JPS6121695Y2 (ja) | ||
| JPS6129025B2 (ja) | ||
| JP2626545B2 (ja) | 耐故障コンピュータシステム | |
| JP2004152120A (ja) | 正確な時刻機能を持つコンピュータシステム | |
| JPH07152659A (ja) | コンピュータの記憶データ保護装置 | |
| JPH0667912A (ja) | エラー検出訂正回路 | |
| JPH0784729A (ja) | ディスク装置 | |
| JPH02144632A (ja) | エラー訂正方式 | |
| JPH1021149A (ja) | メモリ装置 | |
| JPS63221444A (ja) | 制御記憶装置 | |
| JPH0652002A (ja) | データチェック方法及び回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970114 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term |