CN103050490B - 划片槽框架自动设计方法 - Google Patents

划片槽框架自动设计方法 Download PDF

Info

Publication number
CN103050490B
CN103050490B CN201110309721.7A CN201110309721A CN103050490B CN 103050490 B CN103050490 B CN 103050490B CN 201110309721 A CN201110309721 A CN 201110309721A CN 103050490 B CN103050490 B CN 103050490B
Authority
CN
China
Prior art keywords
occupy
scribe line
marker graphic
place
fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110309721.7A
Other languages
English (en)
Other versions
CN103050490A (zh
Inventor
曹晨
周京英
孙长江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110309721.7A priority Critical patent/CN103050490B/zh
Publication of CN103050490A publication Critical patent/CN103050490A/zh
Application granted granted Critical
Publication of CN103050490B publication Critical patent/CN103050490B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种划片槽框架自动设计方法，对需要在划片槽中精确定位的标记图形，将该标记图形相对于划片槽框架原点的距离，转化为标记图形内部的有效图形在该标记图形内部的偏移量，重新生成新的标记图形，并优先放置在划片槽中；对带熔丝结构且熔丝结构延伸至划片槽内部的划片槽框架设计，则用只有占位标识层而无实际有效图形的占位标记图形先将熔丝结构的位置占去。该方法通过使用空图形精确占位，实现了特殊标记图形在划片槽区域的自动精确定位，确保了工程测量时图形之间不会因交叠而造成互相干扰。

Description

划片槽框架自动设计方法
技术领域
本发明涉及半导体集成电路领域，特别是涉及一种掩模板划片槽区域的框架设计方法。
背景技术
芯片版图数据用于生产制造之前，需要根据生产制造中的曝光范围，按照芯片尺寸大小进行重复排布。芯片和芯片之间为划片槽区域，该区域需放置光刻对准图形(Alignment Mark)和光刻重叠测量图形(Overlay Mark)等生产制造过程中所需要用到的图形(称为mark)。划片槽区域的版图设计可称为Frame(划片槽框架)设计。划片槽图形连同芯片版图的阵列排布组成了最终掩模板上的有效曝光数据。
放置在划片槽中的图形之间通常应各自独立，如果交叠会引起测量失效或测量偏差。但是，目前的Frame设计工具只能将mark放置在一个大致的范围，无法放置在一个精确的坐标点，如果要精确定位某mark，只能手动将目标位置处的其他mark移开，然后再手动放置该要精确定位的mark。
Fuse(熔丝)结构(如图1所示)可以满足硅片级芯片测试后，能通过划片，在最终的单个芯片里实现物理切断某测试电路的功能。由于Fuse结构电路的连线必须延伸到划片槽内部，因此，在与Frame拼接的时候，会和Frame上自动放置的对准监控图形发生交叠，如图2所示，造成芯片Fuse电路与对准监控图形失效。因此，要实现带Fuse结构芯片的高效准确生产，必需解决带Fuse结构芯片Frame的自动设计问题。
发明内容
本发明要解决的技术问题是提供一种划片槽框架自动设计方法，它可以实现标记图形在划片槽区域的自动精确定位，避免图形之间发生交叠和干扰。
为解决上述技术问题，本发明的划片槽框架自动设计方法，包括步骤：
1)对需要在划片槽中精确定位的标记图形，将该标记图形相对于划片槽框架原点的距离，作为该标记图形内部有效图形在该标记图形内部的偏移量，重新生成新的标记图形；
2)将步骤1)生成的新的标记图形优先于其他所有标记图形放置到划片槽中，放置时将该新的标记图形的原点对准划片槽框架的原点。
当芯片带有熔丝结构，且所述熔丝结构延伸至划片槽内部时，在芯片与划片槽框架拼合前，先生成只有占位标识层而无实际有效图形的占位标记图形，并将所述占位标记图形优先于其他所有标记图形放置到划片槽中，放置时将该占位标记图形的原点对准划片槽框架的原点，占位标识层对应划片槽中熔丝结构的位置，以提前将熔丝结构在划片槽中将要占据的位置占去。
本发明通过使用空图形精确占位，对原本需要手动放置的特殊标记图形，实现了自动化放置，解决了传统Frame设计工具无法精确定位的问题，并自动避免了图形之间发生交叠；此外，对于带Fuse结构芯片的Frame设计，采用本发明的设计方法后，工作时间由原来的24小时缩短为2小时，失误率可以降为零，从而大幅提高了工作效率。
附图说明
图1是带Fuse结构的芯片示意图；
图2是按照现有方法设计的划片槽框架中，对准图形与芯片Fuse结构发生交叠的示意图；
图3是需要在Frame中精确定位的对准图形示意图；
图4是图3的对准图形需要放置在Frame中的位置示意图；
图5是实施例1中，采用本发明的方法重新生成的有偏移量的新对准图形；
图6是实施例2中，占位标记图形占位后的对准图形排布示意图；
图7是Fuse结构与图6的Frame拼合后的图形排布结果示意图。
具体实施方式
为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式，详述如下：
实施例1
本实施例中，芯片不带Fuse结构。
假设一对准图形(如图3所示)，需要精确放置在划片槽区域的某个固定位置处(如图4所示)，则首先计算出该对准图形相对于Frame原点在X方向和Y方向的距离MX、MY。
将上述计算得到的距离MX、MY转化为该对准图形中的有效图形在该对准图形内部相对于该对准图形的坐标原点的偏移量，重新生成一个新的对准图形(如图5所示)，然后，将新对准图形按照Frame原点优先放置。这样，就实现了对准图形在划片槽框架中的精确定位，而且能够避免与后续放置的其他对准图形发生交叠。
实施例2
本实施例中，芯片带Fuse结构，且Fuse结构延伸至划片槽内部。
首先测量出Fuse的宽度、在有Fuse方向芯片的长度、Fuse偏移芯片的距离以及芯片排布的奇偶数，并计算出一次曝光范围内的芯片排列个数。
然后，利用gds图形处理的工具(如Gdshand)生成第一个只有占位标识层而无任何实际有效图形的占位标记图形。占位标记图形的占位标识层的宽度为Fuse的宽度，占位标识层偏离Frame原点的距离为Fuse偏离芯片的距离。
接着，从第一个占位标记图形开始，依次加上或减去芯片在有Fuse方向的长度，生成其他的占位标记图形。占位标记图形的个数由芯片在有Fuse方向的排布数决定。
最后，将所有生成的占位标记图形加到Frame生成的规则文件中，按照最高优先级，从Frame底边中心开始依次放置(基于实施例1的方法精确定位占位标记图形)，并向上进行占位标记图形拷贝，以在芯片与Frame拼合之前，提前将芯片与Frame拼合之后Fuse在Frame中要占据的位置占去。
在占位标记图形精确占位后，后续放置的对准图形就会自然避开之前放置的占位标记图形，这样，在芯片与划片槽框架拼合后，Fuse结构电路就不会与对准图形发生交叠，从而确保了芯片Fuse结构电路测试与对准图形测量的有效进行。

Claims (7)

1.一种划片槽框架自动设计方法，其特征在于，包括步骤：
1)对需要在划片槽中精确定位的标记图形，将该标记图形相对于划片槽框架原点的距离，作为该标记图形内部有效图形在该标记图形内部的偏移量，重新生成新的标记图形；
2)将步骤1)生成的新的标记图形优先于其他所有标记图形放置到划片槽中，放置时将该新的标记图形的原点对准划片槽框架的原点。
2.根据权利要求1所述的方法，其特征在于，步骤1)中，所述距离为所述标记图形的坐标原点相对于划片槽框架原点在X方向和Y方向上的距离。
3.根据权利要求1所述的方法，其特征在于，当芯片带有熔丝结构，且所述熔丝结构延伸至划片槽内部时，在芯片与划片槽框架拼合前，先生成只有占位标识层而无实际有效图形的占位标记图形，并将所述占位标记图形优先于其他所有标记图形放置到划片槽中，放置时将该占位标记图形的原点对准划片槽框架的原点，占位标识层对应划片槽中熔丝结构的位置。
4.根据权利要求3所述的方法，其特征在于，所述占位标识层的宽度为所述熔丝结构的宽度，占位标识层偏离划片槽框架原点的距离为所述熔丝结构偏离芯片的距离。
5.根据权利要求3所述的方法，其特征在于，第一个占位标记图形之后的其他占位标记图形，由第一个占位标记图形依次加上或减去芯片在有熔丝结构方向的长度而生成。
6.根据权利要求5所述的方法，其特征在于，所述占位标记图形按照最高优先级，从划片槽框架的底边中心开始依次水平放置，并向上进行占位标记图形拷贝。
7.根据权利要求3所述的方法，其特征在于，所述占位标记图形的个数为芯片在有熔丝结构方向的排布数。
CN201110309721.7A 2011-10-13 2011-10-13 划片槽框架自动设计方法 Active CN103050490B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110309721.7A CN103050490B (zh) 2011-10-13 2011-10-13 划片槽框架自动设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110309721.7A CN103050490B (zh) 2011-10-13 2011-10-13 划片槽框架自动设计方法

Publications (2)

Publication Number Publication Date
CN103050490A CN103050490A (zh) 2013-04-17
CN103050490B true CN103050490B (zh) 2015-06-03

Family

ID=48063082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110309721.7A Active CN103050490B (zh) 2011-10-13 2011-10-13 划片槽框架自动设计方法

Country Status (1)

Country Link
CN (1) CN103050490B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108629088A (zh) * 2018-04-11 2018-10-09 上海华虹宏力半导体制造有限公司 实现划片槽框架自动拼接的方法
CN111222300B (zh) * 2020-01-08 2023-08-22 上海华虹宏力半导体制造有限公司 识别划片槽掩模版图中标记图形的方法和计算机设备
CN114113091A (zh) * 2021-11-24 2022-03-01 上海华力集成电路制造有限公司 增加框架均匀性量测的掩膜版设计方法
CN114548019B (zh) * 2022-04-25 2022-07-22 成都复锦功率半导体技术发展有限公司 适用于引入定制芯片的切割版图设计方法及其制备的芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952241A (en) * 1997-09-03 1999-09-14 Vlsi Technology, Inc. Method and apparatus for improving alignment for metal masking in conjuction with oxide and tungsten CMP
US6340547B1 (en) * 2000-01-11 2002-01-22 Taiwan Semiconductor Manufacturing Company, Ltd Method of forming circuit patterns on semiconductor wafers using two optical steppers having nonaligned imaging systems
CN101745993A (zh) * 2008-12-10 2010-06-23 上海华虹Nec电子有限公司 形成风车形划片槽结构的方法
TW201122730A (en) * 2009-12-30 2011-07-01 Inotera Memories Inc Integrated alignment and overlay mark and the checking method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4550457B2 (ja) * 2004-03-26 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952241A (en) * 1997-09-03 1999-09-14 Vlsi Technology, Inc. Method and apparatus for improving alignment for metal masking in conjuction with oxide and tungsten CMP
US6340547B1 (en) * 2000-01-11 2002-01-22 Taiwan Semiconductor Manufacturing Company, Ltd Method of forming circuit patterns on semiconductor wafers using two optical steppers having nonaligned imaging systems
CN101745993A (zh) * 2008-12-10 2010-06-23 上海华虹Nec电子有限公司 形成风车形划片槽结构的方法
TW201122730A (en) * 2009-12-30 2011-07-01 Inotera Memories Inc Integrated alignment and overlay mark and the checking method thereof

Also Published As

Publication number Publication date
CN103050490A (zh) 2013-04-17

Similar Documents

Publication Publication Date Title
CN101311825B (zh) 修正光学邻近效应的方法
CN105279302A (zh) 生成方法和系统、校准方法及工艺控制和成品率管理方法
CN103050490B (zh) 划片槽框架自动设计方法
CN101644898B (zh) 不同倍率光刻机之间的套刻精度的测量方法
US20120244459A1 (en) Method for evaluating overlay error and mask for the same
CN110908256A (zh) 一种光刻套刻标识设计方法
JP2007504664A (ja) Ｘイニシアティブレイアウト設計のためのパターン認識および方法のための構造
CN102902167B (zh) 一种检测光刻机的掩模板遮光板精度的方法
CN101789386B (zh) 晶片对准的方法
US10061209B2 (en) Method for verifying a pattern of features printed by a lithography process
CN102466977B (zh) 用于测量投影物镜畸变的标记结构及方法
JP2000133576A (ja) 位置ずれ計測マーク及び位置ずれ計測方法
CN105740540B (zh) 掩膜版设计中版图的特征图形的查找方法
CN108333881A (zh) 一种应用于直写式曝光机的拼接调试方法
JP2008139688A (ja) 半導体集積回路の製造方法、マスクの製造方法、半導体マスクデータ製造装置、マスクパターンの修正方法、及び設計レイアウトの修正方法
US8193648B2 (en) Method for detecting errors of exposed positions of a pre-layer and a current layer by an integrated alignment and overlay mark
CN102566322A (zh) 一种多台光刻设备校正方法
CN111128829B (zh) 对准方法及校准方法
CN103246152A (zh) 确定覆盖误差的方法和动态控制中间掩模位置的控制系统
CN102522360B (zh) 光刻对准精度检测方法
CN215813729U (zh) 一种用于校正遮光板位置精度的监控光罩
CN105446090B (zh) 对准测量方法
CN103646885A (zh) 一种减小电子显微镜观察晶圆缺陷误差的方法
CN102866599B (zh) 检测光刻机对图形模糊成像控制能力的方法
CN102104015B (zh) 无墨点测试挑片对位确认方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140107

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140107

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant