KR20070079161A - 반도체 소자의 웨이퍼 정렬방법 - Google Patents

반도체 소자의 웨이퍼 정렬방법 Download PDF

Info

Publication number
KR20070079161A
KR20070079161A KR1020060009651A KR20060009651A KR20070079161A KR 20070079161 A KR20070079161 A KR 20070079161A KR 1020060009651 A KR1020060009651 A KR 1020060009651A KR 20060009651 A KR20060009651 A KR 20060009651A KR 20070079161 A KR20070079161 A KR 20070079161A
Authority
KR
South Korea
Prior art keywords
wafer
mask
exposure
alignment
offset value
Prior art date
Application number
KR1020060009651A
Other languages
English (en)
Inventor
김종훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060009651A priority Critical patent/KR20070079161A/ko
Publication of KR20070079161A publication Critical patent/KR20070079161A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D35/00—Filtering devices having features not specifically covered by groups B01D24/00 - B01D33/00, or for applications not specifically covered by groups B01D24/00 - B01D33/00; Auxiliary devices for filtration; Filter housing constructions
    • B01D35/30—Filter housing constructions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D29/00—Filters with filtering elements stationary during filtration, e.g. pressure or suction filters, not covered by groups B01D24/00 - B01D27/00; Filtering elements therefor
    • B01D29/50—Filters with filtering elements stationary during filtration, e.g. pressure or suction filters, not covered by groups B01D24/00 - B01D27/00; Filtering elements therefor with multiple filtering elements, characterised by their mutual disposition
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D39/00—Filtering material for liquid or gaseous fluids
    • B01D39/14—Other self-supporting filtering material ; Other filtering material
    • B01D39/20—Other self-supporting filtering material ; Other filtering material of inorganic material, e.g. asbestos paper, metallic filtering material of non-woven wires
    • B01D39/2055—Carbonaceous material
    • B01D39/2058—Carbonaceous material the material being particulate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D69/00—Semi-permeable membranes for separation processes or apparatus characterised by their form, structure or properties; Manufacturing processes specially adapted therefor
    • B01D69/08—Hollow fibre membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J20/00—Solid sorbent compositions or filter aid compositions; Sorbents for chromatography; Processes for preparing, regenerating or reactivating thereof
    • B01J20/02—Solid sorbent compositions or filter aid compositions; Sorbents for chromatography; Processes for preparing, regenerating or reactivating thereof comprising inorganic material
    • B01J20/20—Solid sorbent compositions or filter aid compositions; Sorbents for chromatography; Processes for preparing, regenerating or reactivating thereof comprising inorganic material comprising free carbon; comprising carbon obtained by carbonising processes
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/28—Treatment of water, waste water, or sewage by sorption
    • C02F1/283—Treatment of water, waste water, or sewage by sorption using coal, charred products, or inorganic mixtures containing them
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/44—Treatment of water, waste water, or sewage by dialysis, osmosis or reverse osmosis
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D2201/00—Details relating to filtering apparatus
    • B01D2201/04—Supports for the filtering elements
    • B01D2201/0415—Details of supporting structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D2201/00—Details relating to filtering apparatus
    • B01D2201/40—Special measures for connecting different parts of the filter
    • B01D2201/4092—Threaded sections, e.g. screw

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Organic Chemistry (AREA)
  • Hydrology & Water Resources (AREA)
  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Water Supply & Treatment (AREA)
  • Geology (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체 소자의 웨이퍼 정렬방법에 관한 것으로, 다수의 코얼스(coarse) 정렬용 필드와 파인(fine) 정렬용 필드가 정의된 테스트 웨이퍼가 제공되는 단계와, 제1 마스크를 이용하여 상기 테스트 웨이퍼에 노광 공정을 실시하는 단계와, 제2 마스크를 이용하여 상기 웨이퍼에 노광 공정을 실시한 후 상기 제1 마스크를 이용한 노광 결과의 다이핏 끝점과 상기 제2 마스크를 이용한 노광 결과의 다이핏 끝점 간의 오프셋 값을 측정하는 단계와, 상기 측정된 오프셋 값만큼의 거리를 보상하고, 상기 오프셋 값만큼 보상된 상태에서 상기 코얼스 정렬용 필드를 이용하여 회전 값을 보상하는 단계와, 상기 파인 정렬용 필드를 이용하여 파인 정렬을 실시하는 단계를 포함함으로써 TAT(Turn Around Time) 및 장비효율을 향상시킬 수 있고, 모든 웨이퍼에 XPA키를 형성하지 않아 넷 다이가 감소하는 것을 방지할 수 있다.
웨이퍼, X, Y 오프셋 값, 코얼스 정렬, 파인 정렬

Description

반도체 소자의 웨이퍼 정렬방법{Method for wafer alignment in semiconductor device}
도 1은 XPA키를 포함하는 웨이퍼를 도시한 도면이다.
도 2는 제1 마스크를 이용한 웨이퍼 노광 후 XPA키를 사용하지 않고 제2 마스크를 이용한 웨이퍼 노광시 정렬에 실패한 결과를 나타낸 것이다.
도 3 내지 도 6은 본 발명의 실시예에 따른 반도체 소자의 웨이퍼 정렬 방법을 설명하기 위해 단계적으로 도시한 웨이퍼의 평면도이다.
<도면의 주요부분에 대한 부호의 설명>
A : XPA키 B : 제1 마스크를 이용하여 웨이퍼 노광한 결과
C : 제2 마스크를 이용하여 웨이퍼 노광한 결과
D : 코얼스 정렬용 필드 E : 파인 정렬용 필드
a : 다이핏 끝점
본 발명은 반도체 소자의 웨이퍼 정렬방법에 관한 것으로, 특히, 제1 마스크를 이용한 웨이퍼 노광 후 제2 마스크를 이용한 웨이퍼 노광시 XPA키를 사용하지 않고도 파인 정렬이 가능하도록 하기 위한 반도체 소자의 웨이퍼 정렬방법에 관한 것이다.
DRAM의 경우, 제1 마스크를 이용하여 웨이퍼를 노광한 후 제2 마스크를 이용하여 웨이퍼 노광시 장비의 조화(matching)와 상호관계가 좋기 때문에 제1 마스크를 이용한 노광시 웨이퍼의 프리정렬키(즉, XPA키 라고 함)를 사용하지 않고 공정을 진행할 수 있다.
그러나 낸드 플래쉬 메모리 소자의 경우, 예컨데, 제1 마스크를 이용하여 웨이퍼를 노광할 경우 니콘사의 i-Line 장비를 사용하고, 제2 마스크를 이용하여 웨이퍼를 노광할 경우 ASML사의 DUV 장비를 사용한다. 이 경우 장비 업체가 서로 달라 i-Line과 DUV 장비간 웨이퍼 정렬 문제가 발생한다. 따라서, DUV 장비를 이용하여 제2 마스크를 이용한 웨이퍼 노광시 웨이퍼 프리정렬 기능은 웨이퍼 플랫존센서를 이용하여 진행한다. 그런데, 제1 마스크를 이용한 웨이퍼 노광시 i-Line 장비의 프리정렬 정도와 제2 마스크를 이용한 웨이퍼 노광시 DUV 장비의 프리정렬 정도가 서로 다르다. 따라서, 플랫존센서를 이용하여 진행하는 제2 마스크를 이용한 웨이퍼 노광의 경우 정렬에 실패하여 노광 공정을 실시할 수 없다.
그러나, 이를 해결하기 위해 i-Line 장비를 사용하여 제1 마스크를 이용한 웨이퍼 노광 공정시 도 1에 나타난 XPA키(A)를 웨이퍼 상에 형성한 후 제2 마스크 를 이용한 노광 공정시 XPA키(A)를 기준으로 노광 공정을 진행하면 정렬이 가능하여 노광 공정을 진행할 수 있다. 그러나, XPA키(A)를 기준으로 노광 공정시 다음과 같은 문제점들이 발생하여 정상적인 노광이 이루어지지 않는다.
첫째, i-Line 장비를 이용한 제1 마스크로 웨이퍼 노광시 XPA키(A)를 형성하기 위한 노광을 실시하기 위해 추가 블라인드를 이용하여야 함으로 TAT(Turn Around Time) 및 장비효율이 감소한다.
둘째, 웨이퍼 끝단부의 XPA키(A)를 기준으로 노광 공정시 실제 동작 필드와 XPA키(A) 간의 패턴과의 차이에 의해 연마 공정시 반도체 기판의 패턴 및 CD(Critical Dimension) 균일도가 불량해질 가능성이 발생한다.
셋째, 노광을 위한 모든 웨이퍼 끝단부에 XPA키(A)가 존재하기 때문에 XPA키(A)가 존재하는 만큼 넷 다이(net die)가 감소한다.
이에 대한 결과를 도 2에서 보여주고 있으며, 도 2는 제1 마스크를 이용한 웨이퍼 노광 후 XPA키를 사용하지 않고 제2 마스크를 이용한 웨이퍼 노광시 정렬에 실패한 결과를 나타낸 것이다. 여기서, B는 제1 마스크를 이용하여 웨이퍼를 노광한 결과이고, C는 제2 마스크를 이용하여 웨이퍼를 노광한 결과이다.
상술한 문제점을 해결하기 위해 안출된 본 발명의 목적은 웨이퍼 노광시 XPA키를 기준으로 노광 공정을 실시하지 않고 TAT 및 장비효율을 향상시키기 위한 반도체 소자의 웨이퍼 정렬방법을 제공하는 데 있다.
본 발명의 다른 목적은 웨이퍼 끝단부에도 실제 동작 필드만 노광하게 하여 연마 공정시 반도체 기판의 패턴 및 CD 균일도 불량 가능성을 제거하기 위한 반도체 소자의 웨이퍼 정렬방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 모든 웨이퍼에 XPA키를 형성하지 않아 넷 다이가 감소하는 것을 방지하기 위한 반도체 소자의 웨이퍼 정렬방법을 제공하는 데 있다.
본 발명의 실시예에 따른 반도체 소자의 웨이퍼 정렬방법은, 다수의 코얼스 정렬용 필드와 파인 정렬용 필드가 정의된 테스트 웨이퍼가 제공되는 단계와, 제1 마스크를 이용하여 상기 테스트 웨이퍼에 노광 공정을 실시하는 단계와, 제2 마스크를 이용하여 상기 웨이퍼에 노광 공정을 실시한 후 상기 제1 마스크를 이용한 노광 결과의 다이핏 끝점과 상기 제2 마스크를 이용한 노광 결과의 다이핏 끝점 간의 오프셋 값을 측정하는 단계와, 상기 측정된 오프셋 값만큼의 거리를 보상하고, 상기 오프셋 값만큼 보상된 상태에서 상기 코얼스 정렬용 필드를 이용하여 회전 값을 보상하는 단계와, 상기 파인 정렬용 필드를 이용하여 파인 정렬을 실시하는 단계를 포함하는 반도체 소자의 웨이퍼 정렬방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 3 내지 도 6은 본 발명의 실시예에 따른 반도체 소자의 웨이퍼 정렬 방법 을 설명하기 위해 단계적으로 도시한 도면들이다.
낸드 플래쉬 메모리 소자 제조 공정 중 포토마스크 공정에서 다수의 웨이퍼에 노광 공정을 실시하기 이전에 테스트 웨이퍼를 이용하여 제1 마스크를 이용한 노광 결과와 제2 마스크를 이용한 노광 결과의 차이를 보상하여 웨이퍼를 정렬함으로써 웨이퍼 끝단에 위치한 XPA키를 사용하지 않고 노광 공정을 실시한다. 이때, 제1 마스크를 이용한 웨이퍼 노광시 4×배율 내지 5×배율을 갖는 레티클을 이용한 노광 장비를 사용하여 노광한다.
도 3을 참조하면, 테스트 웨이퍼 내에 다수의 코얼스(coarse) 정렬용 필드와 파인(fine) 정렬용 필드가 정의되는데, 예컨데, 테스트 웨이퍼의 스크라이브 라인 상에 코얼스(coarse) 정렬용 필드(D) 2개와 파인(fine) 정렬용 필드(E) 8개가 정의된다.
도 4를 참조하면, 제1 마스크를 이용하여 테스트 웨이퍼를 노광한 후 제2 마스크를 이용하여 테스트 웨이퍼를 노광하면 정렬에 실패한 노광 결과가 나타난다. 따라서, 제1 마스크를 이용하여 웨이퍼를 노광한 결과(B)의 다이핏 끝점(a)과 제2 마스크를 이용하여 웨이퍼를 노광한 결과(C)의 다이핏 끝점(a) 간의 X, Y 오프셋 값을 측정한다. 이때, X 오프셋 값은 0.001um 내지 100um이고, Y 오프셋 값은 0.001um 내지 100um이다. 코얼스(coarse) 정렬을 가능하도록 하기 위해 측정된 X, Y 오프셋 값만큼의 거리를 보상한다.
도 5를 참조하면, 제1 마스크를 이용하여 웨이퍼를 노광한 결과(B)와 제2 마스크를 이용하여 웨이퍼를 노광한 결과(C) 간에 웨이퍼 회전 값(θ1, θ2)이 존재 하기 때문에 이를 측정하여 웨이퍼 코얼스(coarse) 정렬을 실시하여 회전 값(θ1, θ2)을 보상한다. 그러나 제1 마스크를 이용하여 웨이퍼를 노광한 결과(B)와 제2 마스크를 이용하여 웨이퍼를 노광한 결과(C) 간의 X, Y 오프셋 값은 실질적으로 측정이 가능하나, 회전 값(θ1, θ2)은 정확하게 측정할 수 없는 문제점을 가지고 있다.
그리하여 2개의 코얼스(coarse) 정렬용 필드(도 3의 D) 간에서 발생하는 회전 값을 보상한다. 이때, 코얼스(coarse) 정렬의 효과를 최대화하고, 실패 가능성을 최소화하기 위하여 2개의 필드(도 3의 D)를 서로 가깝게 위치하고, 2개의 코얼스(coarse) 정렬용 필드(도 3의 D)가 서로 가까울수록 코얼스(coarse) 정렬 장비능력 즉, 코얼스(coarse) 정렬이 가능한 정도의 거리를 벗어나지 않도록 하여 파인(fine) 정렬을 하는데 문제가 발생하지 않도록 한다.
도 6을 참조하면, 파인(fine) 정렬은 웨이퍼 내에 8개의 파인(fine) 정렬용 필드(도 3의 E)를 가지고 있기 때문에 8개의 파인(fine) 정렬용 필드(도 3의 E)를 이용하여 파인(fine) 정렬을 한다. 파인(fine) 정렬의 효과를 최대화하고, 실패 가능성을 최소화하기 위하여 8개의 필드(도 3의 E)를 웨이퍼의 전지역에 걸쳐 골고루 위치한다.
테스트 웨이퍼를 이용하여 코얼스(coarse) 정렬 및 파인(fine) 정렬을 실시한 후 다수의 메인 웨이퍼에 정상적인 노광 공정을 실시한다. 노광 공정시 노광 장비는 365nm의 l-선, 248nm의 KrF, 193nm의 ArF 또는 157nm의 EUV의 광원을 사용하고, 상기와 같은 광원을 사용하는 감광제를 이용하여 포토 마스크 공정을 실시한 다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명은 다음과 같은 효과가 있다.
첫째, 제1 마스크를 이용하여 웨이퍼 노광시 XPA키 노광을 사용하지 않음으로써 TAT 및 장비효율을 향상시킬 수 있다.
둘째, 웨이퍼 끝단부에도 실제 동작 필드만 노광하게 하여 연마 공정시 반도체 기판의 패턴 및 CD 균일도 불량 가능성을 제거할 수 있다.
셋째, 모든 웨이퍼에 XPA키를 형성하지 않아 넷 다이가 감소하는 것을 방지할 수 있다.

Claims (6)

  1. 다수의 코얼스 정렬용 필드와 파인 정렬용 필드가 정의된 테스트 웨이퍼가 제공되는 단계;
    제1 마스크를 이용하여 상기 테스트 웨이퍼에 노광 공정을 실시하는 단계;
    제2 마스크를 이용하여 상기 웨이퍼에 노광 공정을 실시한 후 상기 제1 마스크를 이용한 노광 결과의 다이핏 끝점과 상기 제2 마스크를 이용한 노광 결과의 다이핏 끝점 간의 오프셋 값을 측정하는 단계;
    상기 측정된 오프셋 값만큼의 거리를 보상하고, 상기 오프셋 값만큼 보상된 상태에서 상기 코얼스 정렬용 필드를 이용하여 회전 값을 보상하는 단계; 및
    상기 파인 정렬용 필드를 이용하여 파인 정렬을 실시하는 단계를 포함하는 반도체 소자의 웨이퍼 정렬방법.
  2. 제1항에 있어서 상기 오프셋 값에서 X 오프셋 값은 0.001um 내지 100um이고, Y 오프셋 값은 0.001um 내지 100um인 반도체 소자의 웨이퍼 정렬방법.
  3. 제1항에 있어서, 상기 코얼스 정렬용 필드는 상기 웨이퍼 내에 적어도 2개가 정의되는 반도체 소자의 웨이퍼 정렬방법.
  4. 제1항에 있어서, 상기 다수의 코얼스 정렬용 필드는 상기 웨이퍼 내에 서로 가깝게 위치하는 반도체 소자의 웨이퍼 정렬방법.
  5. 제1항에 있어서, 상기 파인 정렬용 필드는 상기 웨이퍼 내에 적어도 8개가 정의되는 반도체 소자의 웨이퍼 정렬방법.
  6. 제1항에 있어서, 상기 다수의 파인 정렬용 필드는 상기 웨이퍼의 전지역에 걸쳐 골고루 정의되는 반도체 소자의 웨이퍼 정렬방법.
KR1020060009651A 2006-02-01 2006-02-01 반도체 소자의 웨이퍼 정렬방법 KR20070079161A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060009651A KR20070079161A (ko) 2006-02-01 2006-02-01 반도체 소자의 웨이퍼 정렬방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060009651A KR20070079161A (ko) 2006-02-01 2006-02-01 반도체 소자의 웨이퍼 정렬방법

Publications (1)

Publication Number Publication Date
KR20070079161A true KR20070079161A (ko) 2007-08-06

Family

ID=38599852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060009651A KR20070079161A (ko) 2006-02-01 2006-02-01 반도체 소자의 웨이퍼 정렬방법

Country Status (1)

Country Link
KR (1) KR20070079161A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108130521A (zh) * 2014-02-27 2018-06-08 Vni斯陆深株式会社 对准器结构及对准方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108130521A (zh) * 2014-02-27 2018-06-08 Vni斯陆深株式会社 对准器结构及对准方法

Similar Documents

Publication Publication Date Title
US20090040536A1 (en) Mark for alignment and overlay, mask having the same, and method of using the same
US20110003256A1 (en) Lithographic Apparatus and Device Manufacturing Method
US6420077B1 (en) Contact hole model-based optical proximity correction method
JPH097924A (ja) 半導体装置の製造装置及び半導体装置の製造方法
KR100472411B1 (ko) 반도체 장치의 제조방법 및 오버레이 검사마크를 가진반도체 장치
US7333173B2 (en) Method to simplify twin stage scanner OVL machine matching
US7927768B2 (en) Alignment mark of mask
KR20070079161A (ko) 반도체 소자의 웨이퍼 정렬방법
KR101113325B1 (ko) 광근접 보정 검증 방법
CN112180690A (zh) 提升器件关键尺寸面内均一性的方法
JPH0917714A (ja) アライメント方法およびアライメント誤差検査方法
KR100644068B1 (ko) 포토리소그라피용 마스크
US6225134B1 (en) Method of controlling linewidth in photolithography suitable for use in fabricating integrated circuits
KR100545208B1 (ko) 반도체 소자 제조장치 및 제조 방법
KR20070005810A (ko) 웨이퍼 얼라인먼트 방법
KR20060066798A (ko) 오버레이 정렬 마크를 구비한 마스크 및 반도체 웨이퍼
KR0164067B1 (ko) 반도체 소자 제조방법
KR200184214Y1 (ko) 웨이퍼 정렬 및 크리티컬 디멘젼 측정용 마스크 패턴
KR20060055112A (ko) 노광장치 및 그의 제어방법
CN117452781A (zh) 改善光刻图形以及线宽异常的曝光方法
KR20010027170A (ko) 얼라인먼트 보정방법
KR20080088027A (ko) 반도체 제조용 웨이퍼 및 이를 이용한 정렬마크 노광방법
KR20020073093A (ko) 샷 형상 계측 마크 및 이를 이용한 전사 오차 검출 방법
KR20070077688A (ko) 노광 시스템 및 이를 이용한 반도체 소자의 제조 방법
KR20080020419A (ko) 반도체 포토리소그래피 공정의 오버레이 마크 및 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination