KR20080088027A - 반도체 제조용 웨이퍼 및 이를 이용한 정렬마크 노광방법 - Google Patents

Abstract

본 발명에 따른 반도체 제조용 웨이퍼는 플랫존에 인접하여 배치되는 라벨과 평행하게 형성되는 제1 얼라인키부 및 노광영역이 아닌 에지부에 형성되는 제2 얼라인키부를 포함한다. 또한, 본 발명에 따른 정렬마크 노광방법은 웨이퍼를 프리 얼라이너에 로딩하고, 상기 프리 얼라이너로 하여금 상기 웨이퍼의 플랫존이 일방향에 있도록 정렬시키고, 상기 정렬이 이루어진 웨이퍼를 스테이지로 이송시키고, 상기 스테이지 상에 이송된 웨이퍼에 대하여 얼라인키에 의한 웨이퍼 회전유무를 감지하고, 상기 웨이퍼가 회전하지 않은 경우 노광 공정을 수행하고, 상기 웨이퍼가 회전한 경우 웨이퍼의 위치를 보정하여 노광 공정을 수행하는 것을 포함한다. 본 발명에 따르면 얼라인키를 갖는 반도체 제조용 웨이퍼를 통하여 웨이퍼를 정렬한 후 정렬마크를 노광할 수 있어 정렬마크의 노광불량을 방지할 수 있는 효과가 있다.

웨이퍼, 노광, 정렬마크

Description

반도체 제조용 웨이퍼 및 이를 이용한 정렬마크 노광방법{Wafer for semiconductor manufacture and exposuring method of Alignment Mark using this}

도 1은 본 발명의 일실시예에 따른 반도체 제조용 웨이퍼를 설명하기 위해 도시한 평면도이다.

도 2는 본 발명의 일실시예에 따른 정렬마크 노광 방법을 나타내는 순서도이다.

**도면의 주요 부분에 대한 부호의 설명**

100 : 반도체 제조용 웨이퍼

101 : 플랫존

102 : 라벨

110 : 제1 얼라인키부

120 : 제2 얼라인키부

본 발명은 반도체 제조용 웨이퍼 및 이를 이용한 정렬마크 노광 방법에 관한 것으로, 보다 구체적으로 정렬마크를 보다 정확하게 노광할 수 있는 반도체 제조용 웨이퍼 및 이를 이용한 정렬마크 노광 방법에 관한 것이다.

일반적으로 반도체 소자는 이온주입 공정, 막 증착 공정, 확산공정, 사진공정, 식각공정 등과 같은 다수의 공정들을 거쳐 제조된다. 이러한 공정들 중에서, 원하는 패턴을 웨이퍼 상에 형성하기 위한 사진공정은 반도체 소자 제조에 필수적으로 요구되는 공정이다.

이러한 사진공정은 식각이나 이온주입 될 부위와 보호될 부위를 선택적으로 정의하기 위해 마스크나 레티클의 패턴을 웨어퍼 위에 만드는 것으로, 크게 웨이퍼 상에 포토레지스트를 떨어뜨린 후 고속으로 회전시켜 웨이퍼 위에 원하는 두께로 포토레지스트를 입히는 도포공정, 포토레지스트가 도포된 웨이퍼와 정해진 마스크 또는 레티클을 서로 정렬시킨 후 자외선과 같은 빛이 상기 마스크 또는 레티클을 통하여 웨이퍼 상의 포토레지스트에 조사되도록 하여 마스크 또는 레티클의 패턴을 웨이퍼에 옮기는 노광공정 및 상기 노광공정이 완료된 웨이퍼의 포토레지스트를 현상하여 원하는 포토레지스트 패턴을 형성하는 현상공정으로 이루어진다.

상기 노광공정은 축소 투영 노광방식에 의하여 수행될 수 있는데, 축소 투영 노광방식은 10X까지 확대된 작은 칩들의 그룹 또는 하나의 큰 칩의 패턴을 포함한 마스크를 사용하고 있다. 이 패턴의 영상, 또는 레티클(reticle)은 웨이퍼 위에 축소 투영(demangnified projected)된다. 스탭 앤드 리피트로 하나의 칩 사이트(site)가 노광된 후, 웨이퍼가 간섭계적으로 제어되는 X-Y 테이블 위에서 다음의 칩 사이트로 이동된다. 이 방식은 스루풋(throughput)이 약간 낮지만, 샷사이즈 즉, 1매의 웨이퍼 위에서 반복 전사 횟수에 의존하기 때문에 큰 칩의 경우에 유리하다. 현재, 포지티브 감광막을 사용해서 1㎛ 레벨의 해상도와 0.3㎛ 정도의 얼라인먼트 정밀도가 얻어진다.

특히 별도의 사진공정 이후에 수행되는 식각 및 증착공정을 포함하는 공정에서의 각 스탭(step)별로 형성되는 막질은 서로 그 위치가 정확히 정렬되도록 형성되어야 하고, 이는 웨이퍼의 정확한 얼라인먼트(Alignment)를 통하여 이루어질 수 있다.

한편, 노광 공정에서 웨이퍼의 정확한 얼라인먼트를 위하여 노광 공정의 첫 단계는 웨이퍼 상에 정렬 마크(Alignment Mark)를 노광하는 단계로 이루어진다. 그런데 웨이퍼가 노광 설비에 로딩되기 전에 웨이퍼의 정렬을 위하여 웨이퍼를 프리 얼라이너(Pre-aligner)에 장착시키고 프리 얼라이너를 통해 웨이퍼 상에 형성된 플랫존(Flat-zone)이 설정된 방향에 있도록 프리 얼라인먼트(Pre-alignment)를 실시한다. 이후, 웨이퍼를 플랫존 정렬상태가 유지되게 스테이지로 이송시키고, 스테이지를 노광을 위한 위치로 이동시킨 후 스테이지 상에 놓인 웨이퍼에 정렬 마크(Alignment Mark)를 노광한다.

그런데 프리 얼라인먼트(Pre-alignment)를 실시한 웨이퍼를 스테이지로 이송하는 도중 또는 스테이지를 노광을 위한 위치로 이동시키는 도중에 웨이퍼의 정렬불량이 발생한다. 이로 인하여 정렬 마크(Alignment Mark)가 웨이퍼의 플랫존이 위치하는 곳에 노광될 수 있다. 다시 말해 정렬 마크의 일부가 웨이퍼 상에 노광되지 않는 경우가 발생한다.

결국, 웨이퍼 상에 정렬 마크(Alignment Mark)가 올바르게 생성되지 않아서 이후 노광 공정에서 정확한 정렬(Alignment)이 이루어지지 않고, 이는 웨이퍼 불량을 초래하는 원인이 된다.

본 발명의 목적은, 웨이퍼의 정렬을 위한 얼라인키를 갖는 반도체 제조용 웨이퍼 및 이를 이용한 정렬마크 노광 방법을 제공하는 데 있다.

상기의 목적을 달성하기 위한 본 발명에 따른 반도체 제조용 웨이퍼는 플랫존에 인접하여 배치되는 라벨과 평행하게 형성되는 제1 얼라인키부 및 노광영역이 아닌 에지부에 형성되는 제2 얼라인키부를 포함한다.

바람직하게 상기 제1 얼라인키부는 상기 라벨의 양측에 형성되는 복수개의 얼라인키로 이루어질 수 있다.

바람직하게 상기 제2 얼라인키부는 복수개의 얼라인키로 이루어질 수 있다.

또한, 상기의 목적을 달성하기 위한 본 발명에 따른 정렬마크 노광방법은 웨이퍼를 프리 얼라이너에 로딩하고, 상기 프리 얼라이너로 하여금 상기 웨이퍼의 플랫존이 일방향에 있도록 정렬시키고, 상기 정렬이 이루어진 웨이퍼를 스테이지로 이송시키고, 상기 스테이지 상에 이송된 웨이퍼에 대하여 얼라인키에 의한 웨이퍼 회전유무를 감지하고, 상기 웨이퍼가 회전하지 않은 경우 노광 공정을 수행하고, 상기 웨이퍼가 회전한 경우 웨이퍼의 위치를 보정하여 노광 공정을 수행하는 것을 포함한다.

이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나 본 실시예가 이하에서 개시되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 명세서 전체에 걸쳐서 동일한 참조 번호는 동일한 구성요소를 나타낸다.

도 1은 본 발명의 일실시예에 따른 반도체 제조용 웨이퍼를 설명하기 위해 도시한 평면도이다.

도 1을 참조하면, 반도체 제조용 웨이퍼(100)는 제1 얼라인키부(110)와, 제2 얼라인키부(120)을 포함한다. 반도체 제조용 웨이퍼(100)에는 웨이퍼(100)의 이송 등을 용이하게 하기 위하여 플랫존(101)이 마련된다. 또한, 웨이퍼(100) 상에는 플랫존(101)에 인접하여 배치되고 웨이퍼(100)를 식별하기 위한 라벨(102)이 형성되어 있다.

제1 얼라인키부(110)는 플랫존(101)에 인접하여 배치되는 라벨(102)과 평행하게 마련된다. 제1 얼라인키부(110)는 Y-얼라인키(111)와 T-얼라인키(112)를 구비한다. 도면에는 제1 얼라인키부(110)에 얼라인키(111,112)가 두개인 상태를 도시하였으나, 그 수는 이에 한정되지 않는다. Y-얼라인키(111)와 T-얼라인키(112)는 웨이퍼의 회전 여부가 감지될 수 있도록 하는 역할을 한다.

제2 얼라인키부(120)는 웨이퍼(100)의 가장자리, 다시말해 노광영역이 아닌 웨이퍼(100) 에지에 마련된다. 제2 얼라인키부(120)에는 X-얼라인키(121)가 형성되 는데 이는 웨이퍼(100)의 기준위치가 감지될 수 있도록 하는 역할을 한다. 또한, 제2 얼라인키부(120)에 얼라인키가 한개인 상태를 도시하였으나, 얼라인키는 복수개로 마련될 수 있다.

따라서, 제1 얼라인키부(110) 및 제2 얼라인키부(120)에 형성된 얼라인키들(111, 112, 121)을 통해 얼라인마크(Alignment Mark)를 노광하기 전에 웨이퍼를 정렬하여 노광을 함으로써 얼라인마크(Alignment Mark)의 노광불량을 방지할 수 있다.

도 2는 본 발명의 일실시예에 따른 정렬마크 노광 방법을 나타내는 순서도이다.

도 2를 참조하면, 먼저 감광막이 도포된 웨이퍼를 프리 얼라이너(pre-aligner)에 로딩(loading)시킨다(S210). 웨이퍼가 로딩되면 프리 얼라이너를 통해 웨이퍼 상에 형성된 플랫존(flat-zone)이 설정된 방향에 있도록 프리 얼라인(pre-align)을 실시한다(S220). 이후 웨이퍼를 플랫존 정렬 상태가 유지되게 스테이지로 이송시킨다(S230). 그리고, 스테이지 상에 이송된 웨이퍼에 대하여 얼라인키에 의한 웨이퍼의 회전여부를 감지한다(S240). 웨이퍼가 회전하지 않은 경우 정렬마크를 노광하는 노광공정을 수행한다(S250). 만약 웨이퍼가 회전한 경우 웨이퍼의 위치를 보정하고(S260), 웨이퍼의 위치 보정 후 정렬마크를 노광하는 노광공정을 수행한다(S250).

상술한 바와 같이, 복수개의 얼라인키를 갖는 웨이퍼를 이용하여 웨이퍼에 정렬마크를 노광하기 전에 웨이퍼의 회전여부를 감지하고 이를 보정함으로써 프리 얼라인만을 실시한 웨이퍼에 정렬마크를 노광하는 경우 발생할 수 있는 웨이퍼의 회전에 의한 정렬마크 노광불량을 방지할 수 있다.

이상에서 살펴본 바와 같이 본 발명의 바람직한 실시예에 대해 상세히 기술 되었지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형하여 실시할 수 있을 것이다.

이상에서 살펴본 바와 같이, 본 발명에 따르면 얼라인키를 갖는 반도체 제조용 웨이퍼를 통하여 웨이퍼를 정렬한 후 정렬마크를 노광할 수 있어 정렬마크의 노광불량을 방지할 수 있는 효과가 있다.

Claims (4)

1. 플랫존에 인접하여 배치되는 라벨과 평행하게 형성되는 제1 얼라인키부 및 노광영역이 아닌 에지부에 형성되는 제2 얼라인키부를 포함하는 반도체 제조용 웨이퍼.
2. 제 1항에 있어서,

   상기 제1 얼라인키부는 상기 라벨의 양측에 형성되는 복수개의 얼라인키로 이루어지는 반도체 제조용 웨이퍼.
3. 제 1항에 있어서,

   상기 제2 얼라인키부는 복수개의 얼라인키로 이루어지는 반도체 제조용 웨이퍼.
4. 웨이퍼를 프리 얼라이너에 로딩하고,

   상기 프리 얼라이너로 하여금 상기 웨이퍼의 플랫존이 일방향에 있도록 정렬시키고,

   상기 정렬이 이루어진 웨이퍼를 스테이지로 이송시키고,

   상기 스테이지 상에 이송된 웨이퍼에 대하여 얼라인키에 의한 웨이퍼 회전유무를 감지하고,

   상기 웨이퍼가 회전하지 않은 경우 노광 공정을 수행하고, 상기 웨이퍼가 회전한 경우 웨이퍼의 위치를 보정하여 노광 공정을 수행하는 것을 포함하는 정렬마크 노광방법.

Images