KR20080020419A - 반도체 포토리소그래피 공정의 오버레이 마크 및 형성 방법 - Google Patents

반도체 포토리소그래피 공정의 오버레이 마크 및 형성 방법 Download PDF

Info

Publication number
KR20080020419A
KR20080020419A KR1020060083930A KR20060083930A KR20080020419A KR 20080020419 A KR20080020419 A KR 20080020419A KR 1020060083930 A KR1020060083930 A KR 1020060083930A KR 20060083930 A KR20060083930 A KR 20060083930A KR 20080020419 A KR20080020419 A KR 20080020419A
Authority
KR
South Korea
Prior art keywords
overlay mark
outer box
box
photolithography process
semiconductor
Prior art date
Application number
KR1020060083930A
Other languages
English (en)
Other versions
KR100827472B1 (ko
Inventor
전병탁
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060083930A priority Critical patent/KR100827472B1/ko
Publication of KR20080020419A publication Critical patent/KR20080020419A/ko
Application granted granted Critical
Publication of KR100827472B1 publication Critical patent/KR100827472B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체 포토리소그래피 공정의 오버레이 마크 및 형성 방법에 관한 것으로, 반도체 포토리소그래피 공정의 오버레이 마크로서, 비아 및 홀 패턴에 대해 트렌치(trench) 형태 또는 메사(mesa) 형태로 오픈되어 형성되는 외측 박스와, 트렌치 형태의 외측 박스 상부면에 형성되는 내측 박스를 포함한다. 본 발명에 의하면, 오버레이 마크의 외측 박스에 대해 트렌치(trench) 또는 메사(mesa) 형태로 외측 박스를 모두 오픈시키고 그 오픈되는 영역을 확장하도록 함으로써, 외측 박스와 내측 박스의 경계 구분이 명확히 될 수 있을 뿐만 아니라, 하부 층에서 생성된 오버레이 마크의 외측 박스의 손상을 방지할 수 있다.
오버레이 마크, 외측 박스, 내측 박스

Description

반도체 포토리소그래피 공정의 오버레이 마크 및 형성 방법{METHOD FOR FORMING OVERLAY MARK IN SEMICONDUCTOR PHOTOLITHOGRAPH PROCESS}
도 1은 종래 기술에 의한 반도체 포토리소그래피 공정의 오버레이 마크(overlay mark)를 도시한 도면,
도 2a 및 도 2b는 반도체 포토리소그래피 공정의 오버레이 마크의 단면과 금속 배선막의 단면 예시도,
도 3은 본 발명의 일 실시예에 따른 반도체 포토리소그래피 공정의 오버레이 마크 및 형성 방법을 설명하는 도면,
도 4는 본 발명의 다른 실시예에 따른 반도체 포토리소그래피 공정의 오버레이 마크 및 형성 방법을 설명하는 도면,
도 5는 본 발명의 또 다른 실시예에 따른 반도체 포토리소그래피 공정의 오버레이 마크 및 형성 방법을 설명하는 도면.
본 발명은 반도체 포토리소그래피 공정에서의 오버레이 마크에 관한 것으로, 특히, 오버레이 측정 신뢰도를 높이는데 적합한 반도체 포토리소그래피 공정에서의 오버레이 마크 및 형성 방법에 관한 것이다.
최근의 반도체 소자들의 경우, 경쟁력 확보에 필요한 저 비용 고품질의 달성을 위해 고집적화가 필수적이다. 고집적화를 위해서는 트랜지스터 소자의 게이트 산화막 두께 및 채널 길이들을 얇고 짧게 하는 작업 등을 포함하는 스케일 다운이 수반되어지며, 그에 따라 반도체 제조공정의 기술 및 제조 시스템도 다양한 형태로 발전되고 있는 추세이다.
반도체 소자의 대량제조를 위한 웨이퍼의 가공은 웨이퍼내의 각각의 칩상에 동일한 패턴을 갖는 전자회로를 구성하기 위해 필수적인 작업이다. 그러한 웨이퍼 가공작업에서, 로트(lot)단위의 매 반도체 웨이퍼의 표면에 여러 종류의 막을 형성하고, 패턴 마스크를 이용하여 웨이퍼의 특정부분을 선택적으로 식각하는 작업이 반복적으로 행해진다.
일반적으로, 반도체 제조공정중의 하나인 포토리소그래피 공정은 코팅공정, 정렬 및 노광공정, 현상공정, 오버레이 측정공정, 크리티컬 디멘젼(critical dimension) 측정공정 등의 순으로 진행된다. 여기서, 코팅공정 및 현상공정은 스피너(트랙장비라고도 함)에 의해 통상적으로 수행되고, 정렬 및 노광공정은 스테퍼(stepper)에 의해 통상적으로 수행된다. 상기 두 장비는 대개 인라인(in-line)으로 연결되어 상기의 공정들을 차례로 수행하므로 통칭 인라인 장비로서도 불려지며, 상기 코팅, 정렬 및 노광, 현상공정들은 인라인 공정에 속해있다.
포토리소그래피 공정에서 원하는 패턴을 형성하는 방법을 예시하면 다음과 같다.
먼저, 웨이퍼 표면의 접착력을 좋게 하기 위한 표면처리 공정을 진행하는데, 유기 반사 방지막이 있는 경우, 레지스트를 도포하기 전에 건조 및 탈수 공정이 진행되어지며 적층되는 층에 따라 표면을 소수성화시켜 현상을 실시할 때 패턴이 떨어져 나가지 않게 하는 역할을 한다.
그런 다음, 표면처리 공정을 진행하여 접착력을 증대시킨 후 신너를 이용하여 표면의 파티클을 제거하여 포토레지스트가 도포되도록 한다.
이후, 소프트 베이크 공정을 통해 레지스트에 있는 솔벤트 성분을 제거한 후 원하는 패턴의 회로가 그려져 있는 마스크에 노광장치의 파장에 따라 선택적으로 노광을 실시한다.
그런 다음, 인라인과 DUV 레지스트에 따라 효과가 크게 차이가 나는 노광후 베이크 공정을 실시하는데, 인라인 레지스트에서의 노광후 베이크 공정은 스탠딩 웨이브 효과를 최소화하기 위해서 실시하며 DUV 레지스트의 경우는 원하는 선폭을 형성하는데 주요한 공정이라 할 수 있다.
이러한 베이크 공정 후 웨이퍼의 아이디 및 웨이 에지를 선택적으로 노광하여 현상공정에서 레지스트를 제거하도록 한다. 이러한 공정 후에 현상 공정을 통해서 실제 패턴이 형성될 부분만을 남기며, 나머지 부분들은 모두 제거된다. 현상 공정 후 패턴에 따라 베이크 공정의 진행이 추가되거나 삭제되기도 한다.
상술한 인라인 공정이 완료된 직후에 수행되는 오버레이 측정 공정은, 오버레이 측정기를 사용하여 임의의 소자 패턴이 정확하게 정렬되어 있는 지를 체크하는 공정이다. 상기 오버레이 측정공정에서 웨이퍼상의 메인 칩들 사이에 위치된 스크라이브(scribe) 라인에 통상적으로 형성된 오버레이 패턴이 이용된다. 오버레이 정확도(overlay accuracy), 즉 반도체 소자의 중첩 정확도의 측정은 이전의 포토리소그래피 공정에 의해 형성된 소자 패턴과 현재 수행된 포토리소그래피 공정에 의해 형성된 소자 패턴과의 위치정렬이 제대로 이루어졌는지를 확인하는 것으로서, 설정된 광 빔을 정렬된 웨이퍼상에 방사하고 그 웨이퍼로부터 반사되는 반사광 빔을 검출함에 의해 이전과 현재의 소자 패턴과의 벗어난 정도를 비교함으로써 달성된다.
오버레이 측정 장비의 스테이지 위에 측정 대상 웨이퍼가 안착되면, 저장된 초점(측정시 가장 양호한 이미지를 나타내는 경우의 초점을 사용자가 저장함)으로 웨이퍼를 측정하게 된다.
일반적으로 반도체 장치의 오버레이 측정을 위해서는, 다이(die)와 다이 사이를 분할하는 스크라이브 라인 내에 오버레이 마크를 형성하고 있다. 반도체 공정에서 이러한 오버레이 마크는 이전 층과 현재 층간의 층간 정렬 상태를 나타내는 것으로, 포토 마스크 제작시 발생하는 제조 에러와 반도체 장치의 제조공정 및 장비 에러의 영향을 받는 것으로, 포토리소그래피 공정에서 중요한 변수이다.
통상, 오버레이 마크는, 바 인 바(Bar in Bar), 박스 인 박스(Box in Box) 형태의 마크를 혼용하고 있다. 박스 인 박스 형태의 오버레이 마크는 도 1에 도시한 바와 같이, 외측 박스(outer box)(10)와 내측 박스(inner box)(12)로 이루어지는데, 외측 박스(10)는 반도체 기판의 하부 구조물에서 형성된 마크이며, 내측 박스(12)는 외측 박스(10)와의 오버레이를 측정하기 위해서 외측 박스(10) 상부에 형 성되는 마크 패턴이다.
그런데, 이와 같은 오버레이 마크를 이용한 오버레이 측정 과정에 있어서, 증착되는 금속배선의 두께가 두껍게 형성되어 공정이 진행될 경우, 예를 들면 ∼30000Å의 두께로 금속배선이 증착되는 경우에는, 기존의 박스 인 박스나 바 인 바 형태의 오버레이 마크로는 서로간의 구분이 용이하지 않다는 문제가 제기되었다.
예컨대, 도 2a에서와 같이 오버레이 마크의 외측 박스(10)와 내측 박스(12) 상부면에 금속배선(14)이 다소 얇은 두께로 증착되는 경우에는 외측 박스(10)와 내측 박스(12)의 경계 구분이 어느 정도 가능하지만, 도 2b에서와 같이 오버레이 마크의 외측 박스(10)와 내측 박스(12) 상부면에 금속배선(14)이 두껍게 증착되는 경우에는 외측 박스(10)와 내측 박스(12)의 경계 구분을 제대로 할 수 없다는 문제가 존재한다.
특히, 이렇게 두꺼운 금속배선(14)에 의해 하부 층의 외측 박스(10)가 손상될 우려가 있으며, 에지 검출 능력이 현저히 저하될 수 있다. 또한, 마크 폭이 작을 경우 금속막이 돌출되는 현상이 나타날 뿐만 아니라, 오버레이 계측이 더 이상 불가능하게 되는 결과를 초래한다.
본 발명은 상술한 종래 기술의 한계를 극복하고 그 제반 문제를 해결하기 위한 것으로, 오버레이 마크의 외측 박스에 대해 트렌치(trench) 또는 메사(mesa) 형태로 외측 박스를 모두 오픈시키고 그 오픈되는 영역을 확장하도록 함으로써, 외측 박스와 내측 박스의 경계 구분이 명확히 될 수 있는 반도체 포토리소그래피 공정의 오버레이 마크 및 형성 방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 하부 층에서 생성된 오버레이 마크의 외측 박스의 손상을 방지할 수 있는 반도체 포토리소그래피 공정의 오버레이 마크 및 형성 방법을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 일 실시예에 따르면, 반도체 포토리소그래피 공정의 오버레이 마크로서, 비아 및 홀 패턴에 대해 트렌치 형태로 오픈되어 형성되는 외측 박스와, 상기 트렌치 형태의 외측 박스 상부면에 형성되는 내측 박스를 포함하는 반도체 포토리소그래피 공정의 오버레이 마크를 제공한다.
본 발명의 목적을 달성하기 위한 다른 실시예에 따르면, 반도체 포토리소그래피 공정의 오버레이 마크로서, 비아 및 홀 패턴에 대해 메사 형태로 오픈되어 형성되는 외측 박스와, 상기 트렌치 형태의 외측 박스의 트렌치 내에 형성되는 내측 박스를 포함하는 반도체 포토리소그래피 공정의 오버레이 마크를 제공한다.
본 발명의 목적을 달성하기 위한 또 다른 실시예에 따르면, 반도체 포토리소그래피 공정의 오버레이 마크로서, 비아 및 홀 패턴에 대해 트렌치 형태로 오픈되어 형성되는 외측 박스와, 상기 트렌치 형태의 외측 박스 상부면에 트렌치 형태로 형성되는 내측 박스를 포함하는 반도체 포토리소그래피 공정의 오버레이 마크를 제공한다.
이하, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 본 발명의 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 더욱 상세히 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 반도체 포토리소그래피 공정의 오버레이 마크를 도시한 것이다.
도 3에 도시한 바와 같이, 본 발명의 일 실시예에 따른 오버레이 마크는, 비아 및 홀 패턴에서 외측 박스(30)를 형성하는데, 이때의 외측 박스(30)는 종래의 박스 인 박스 및 바 인 바 형태가 아니라 트렌치 형태로 외측 박스(30)를 모두 오픈시켰다는데 특징이 있다. 상기 트렌치 형태의 외측 박스(30) 상부면에 내측 박스(32)를 형성한다.
이로 인해, 후속되는 두꺼운 금속배선 증착시에도 외측 박스(30)와 내측 박스(32)의 구분이 용이하게 된다.
또한, 본 실시예에 따른 오버레이 마크의 외측 박스(30)는 이후 적층되는 금속배선의 두께를 고려하여 오픈되는 영역을 확장한 것을 특징으로 한다.
절연막에 비아 및 홀 패터닝을 진행한 후, 식각 및 평탄화 공정, 플러그 금속배선 공정을 거치게 되면, 종래의 오버레이 마크의 경우에는 두꺼운 금속배선으로 인해 손상 정도가 심하게 되나, 본 실시예에 따른 오버레이 마크의 경우에는 외측 박스(30)가 확장된 트렌치 형태로 오픈되어 있기 때문에 금속배선에 의한 손상이 거의 없게 된다.
도 4는 본 발명의 다른 실시예에 따른 반도체 포토리소그래피 공정의 오버레이 마크를 도시한 것이다.
도 4에 도시한 바와 같이, 본 발명의 다른 실시예에 따른 오버레이 마크는, 비아 및 홀 패턴에서 외측 박스(40)를 형성하는데, 이때의 외측 박스(40)는 종래의 박스 인 박스 및 바 인 바 형태가 아니라 메사 형태로 외측 박스(40)를 모두 오픈시켰다는데 특징이 있다. 상기 메사 형태의 외측 박스(40)의 트렌치 내에 내측 박스(42)를 형성한다.
이로 인해, 후속되는 두꺼운 금속배선 증착시에도 외측 박스(40)와 내측 박스(42)의 구분이 용이하게 된다.
또한, 본 실시예에 따른 오버레이 마크의 외측 박스(40)는 이후 적층되는 금속배선의 두께를 고려하여 오픈되는 영역을 확장한 것을 특징으로 한다.
절연막에 비아 및 홀 패터닝을 진행한 후, 식각 및 평탄화 공정, 플러그 금속배선 공정을 거치게 되면, 종래의 오버레이 마크의 경우에는 두꺼운 금속배선으로 인해 손상 정도가 심하게 되나, 본 실시예에 따른 오버레이 마크의 경우에는 외측 박스(40)가 확장된 메사 형태로 오픈되어 있기 때문에 금속배선에 의한 손상이 거의 없게 된다.
도 5는 본 발명의 다른 실시예에 따른 반도체 포토리소그래피 공정의 오버레이 마크를 도시한 것이다.
도 5에 도시한 바와 같이, 본 발명의 일 실시예에 따른 오버레이 마크는, 비아 및 홀 패턴에서 외측 박스(50)를 형성하는데, 이때의 외측 박스(50)는 종래의 박스 인 박스 및 바 인 바 형태가 아니라 트렌치 형태로 외측 박스(50)를 모두 오픈시켰다는데 특징이 있다. 상기 트렌치 형태의 외측 박스(50) 상부면에 내측 박스(52)를 트렌치 형태로 형성한다. 이는, 종래의 박스 인 박스 또는 바 인 바 형 태가 아니라 패드 인 패드(pad-in-pad) 형태의 오버레이 마크인 것을 특징으로 한다.
이로 인해, 후속되는 두꺼운 금속배선 증착시에도 외측 박스(50)와 내측 박스(52)의 구분이 용이하게 된다.
또한, 본 실시예에 따른 오버레이 마크의 외측 박스(50)는 이후 적층되는 금속배선의 두께를 고려하여 오픈되는 영역을 확장한 것을 특징으로 한다.
절연막에 비아 및 홀 패터닝을 진행한 후, 식각 및 평탄화 공정, 플러그 금속배선 공정을 거치게 되면, 종래의 오버레이 마크의 경우에는 두꺼운 금속배선으로 인해 손상 정도가 심하게 되나, 본 실시예에 따른 오버레이 마크의 경우에는 외측 박스(50)가 확장된 트렌치 형태로 오픈되어 있기 때문에 금속배선에 의한 손상이 거의 없게 된다.
이상 설명한 바와 같이, 본 발명은 오버레이 마크의 외측 박스에 대해 트렌치 또는 메사 형태로 외측 박스를 모두 오픈시키고 그 오픈되는 영역을 확장하도록 구현한 것이다.
본 발명에 의하면, 오버레이 마크의 외측 박스에 대해 트렌치(trench) 또는 메사(mesa) 형태로 외측 박스를 모두 오픈시키고 그 오픈되는 영역을 확장하도록 함으로써, 외측 박스와 내측 박스의 경계 구분이 명확히 될 수 있을 뿐만 아니라, 하부 층에서 생성된 오버레이 마크의 외측 박스의 손상을 방지할 수 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위 에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.

Claims (7)

  1. 반도체 포토리소그래피 공정의 오버레이 마크로서,
    비아 및 홀 패턴에 대해 트렌치 형태로 오픈되어 형성되는 외측 박스와,
    상기 트렌치 형태의 외측 박스 상부면에 형성되는 내측 박스
    를 포함하는 반도체 포토리소그래피 공정의 오버레이 마크.
  2. 제 1 항에 있어서,
    상기 외측 박스는, 후속되는 금속배선의 적층 두께를 고려하여 오픈되는 영역이 확장되는 것을 특징으로 하는 반도체 포토리소그래피 공정의 오버레이 마크.
  3. 반도체 포토리소그래피 공정의 오버레이 마크로서,
    비아 및 홀 패턴에 대해 메사 형태로 오픈되어 형성되는 외측 박스와,
    상기 트렌치 형태의 외측 박스의 트렌치 내에 형성되는 내측 박스
    를 포함하는 반도체 포토리소그래피 공정의 오버레이 마크.
  4. 제 3 항에 있어서,
    상기 외측 박스는, 후속되는 금속배선의 적층 두께를 고려하여 오픈되는 영역이 확장되는 것을 특징으로 하는 반도체 포토리소그래피 공정의 오버레이 마크.
  5. 반도체 포토리소그래피 공정의 오버레이 마크로서,
    비아 및 홀 패턴에 대해 트렌치 형태로 오픈되어 형성되는 외측 박스와,
    상기 트렌치 형태의 외측 박스 상부면에 트렌치 형태로 형성되는 내측 박스
    를 포함하는 반도체 포토리소그래피 공정의 오버레이 마크.
  6. 제 5 항에 있어서,
    상기 외측 박스는, 후속되는 금속배선의 적층 두께를 고려하여 오픈되는 영역이 확장되는 것을 특징으로 하는 반도체 포토리소그래피 공정의 오버레이 마크.
  7. 제 5 항에 있어서,
    상기 오버레이 마크는, 패드 인 패드(pad-in-pad) 형태의 오버레이 마크인 것을 특징으로 하는 반도체 포토리소그래피 공정의 오버레이 마크.
KR1020060083930A 2006-08-31 2006-08-31 반도체 포토리소그래피 공정의 오버레이 마크 및 형성 방법 KR100827472B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060083930A KR100827472B1 (ko) 2006-08-31 2006-08-31 반도체 포토리소그래피 공정의 오버레이 마크 및 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060083930A KR100827472B1 (ko) 2006-08-31 2006-08-31 반도체 포토리소그래피 공정의 오버레이 마크 및 형성 방법

Publications (2)

Publication Number Publication Date
KR20080020419A true KR20080020419A (ko) 2008-03-05
KR100827472B1 KR100827472B1 (ko) 2008-05-06

Family

ID=39395443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083930A KR100827472B1 (ko) 2006-08-31 2006-08-31 반도체 포토리소그래피 공정의 오버레이 마크 및 형성 방법

Country Status (1)

Country Link
KR (1) KR100827472B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113394198A (zh) * 2021-05-28 2021-09-14 上海华力微电子有限公司 光刻对准标记及其形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040050522A (ko) * 2002-12-10 2004-06-16 주식회사 하이닉스반도체 금속배선 형성용 오버레이 박스

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113394198A (zh) * 2021-05-28 2021-09-14 上海华力微电子有限公司 光刻对准标记及其形成方法

Also Published As

Publication number Publication date
KR100827472B1 (ko) 2008-05-06

Similar Documents

Publication Publication Date Title
US7190823B2 (en) Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same
US7998827B2 (en) Method of forming a multi-level interconnect structure by overlay alignment procedures
US10014297B1 (en) Methods of forming integrated circuit structure using extreme ultraviolet photolithography technique and related integrated circuit structure
US10833022B2 (en) Structure and method to improve overlay performance in semiconductor devices
US20070161245A1 (en) Use of dual mask processing of different composition such as inorganic/organic to enable a single poly etch using a two-print-two-etch approach
CN108630660B (zh) 半导体结构及其形成方法
US20050026385A1 (en) Method for manufacturing a semiconductor device and semiconductor device with overlay mark
KR100827472B1 (ko) 반도체 포토리소그래피 공정의 오버레이 마크 및 형성 방법
US8174673B2 (en) Method for wafer alignment
US6399259B1 (en) Method of forming alignment marks for photolithographic processing
KR100850134B1 (ko) 에픽텍셜 공정에서의 표면 단차를 이용한 두께 측정방법
KR20080061163A (ko) 반도체 소자의 오버레이 버니어 및 그 제조 방법
JPH0536583A (ja) 位置合せ方法および半導体集積回路装置の製造方法
KR100559619B1 (ko) 중첩도 측정용 정렬 마크 및 그 제조 방법
KR19980054338A (ko) 정렬도 측정용 오버레이 패턴 형성방법
KR100615815B1 (ko) 기판 가장자리샷의 디포커스를 방지하는 노광방법
KR100261178B1 (ko) 파인드타겟 감도향상방법
CN117936369A (zh) 一种双重图形化的方法、半导体器件及电子设备
KR20070043215A (ko) 반도체 소자의 제조 방법
KR100607788B1 (ko) 반도체 소자의 오버레이 마크 형성 방법
US8507190B2 (en) Method for preparing alignment mark for multiple patterning
KR100685597B1 (ko) 반도체소자의 측정마크 및 그 형성방법
KR20060084874A (ko) 웨이퍼 스크라이브 라인의 오버레이 마크 정렬 방법
KR20040076138A (ko) 감광막의 라인에이지 슬림방지방법
TW201931435A (zh) 圖案化方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee