KR100607788B1 - 반도체 소자의 오버레이 마크 형성 방법 - Google Patents

반도체 소자의 오버레이 마크 형성 방법 Download PDF

Info

Publication number
KR100607788B1
KR100607788B1 KR1020040115556A KR20040115556A KR100607788B1 KR 100607788 B1 KR100607788 B1 KR 100607788B1 KR 1020040115556 A KR1020040115556 A KR 1020040115556A KR 20040115556 A KR20040115556 A KR 20040115556A KR 100607788 B1 KR100607788 B1 KR 100607788B1
Authority
KR
South Korea
Prior art keywords
forming
overlay
mark
overlay mark
film
Prior art date
Application number
KR1020040115556A
Other languages
English (en)
Other versions
KR20060076929A (ko
Inventor
백정헌
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040115556A priority Critical patent/KR100607788B1/ko
Publication of KR20060076929A publication Critical patent/KR20060076929A/ko
Application granted granted Critical
Publication of KR100607788B1 publication Critical patent/KR100607788B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Abstract

본 발명은 오버레이 계측시 발생할 수 있는 오차 및 오류를 방지하는 방법에 관한 것이다.
본 발명의 반도체 소자의 오버레이 마크 형성 방법은 기판상에 STI를 형성하는 단계; 상기 기판상에 절연막을 형성하는 단계; 상기 절연막상에 패드 산화막 및 패드 질화막을 형성하는 단계; 상기 패드 산화막 및 패드 질화막을 식각하여 상기 STI를 보호하는 식각 베리어를 형성하는 단계; 및 상기 식각 베리어를 이용하여 상기 절연막을 형성하는 단계로 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 반도체 소자의 오버레이 마크 형성 방법은 마스크 블로킹을 이용하여 오버레이 마크 검출에서 발생할 수 있는 에러의 요인인 하부 단차의 차이 발생 정도를 완전히 억제시켜 오버레이 마크의 불균일한 신호 검출에 의한 계측 오차 및 에러 발생을 줄여주는 효과가 있다. 또한 정렬 계측시 마크 검출의 특성이 좋아지고 시간 손실이 감소되어 생산성이 향상되고, 정렬 마진을 안정적으로 확보하여 반도체 제조 공정의 수율을 향상시키는 효과가 있다.
마스크 블로킹, 오버레이 마크, 정렬 마크

Description

반도체 소자의 오버레이 마크 형성 방법{Method for forming the overlay mark of semiconductor deivce }
도 1은 종래기술에 의한 오버레이 마크 중첩도 및 수직 구조.
도 2는 종래기술에 의한 오버레이 마크의 평면도 및 마크 이미지 차이의 실시예.
도 3은 종래기술에 의한 정렬 마크 검출 신호의 실시예
도 4는 본 발명에 의한 오버레이 마크 수직 구조.
도 5는 본 발명에 의한 정렬 마크 검출 신호의 실시예.
본 발명은 반도체 소자의 오버레이 마크 형성 방법에 관한 것으로, 보다 자세하게는 오버레이 계측시 발생할 수 있는 오차 및 오류를 방지하는 방법에 관한 것이다.
반도체 제조 공정 중에 웨이퍼를 가공하여 원하는 동작을 하는 회로를 만들 기 위해 패턴 공정을 진행하게 된다. 이 패턴 공정은 크게 패턴 형성, 오버레이 계측, 선폭(CD : Critical Demension) 측정의 순서로 진행이 되게 된다. 이중 오버레이 계측은 소자를 구현하기 위해 가장 중요하게 검사되어야 하는 항목 중의 하나이다. 반도체 회로의 고집적화가 진행될수록 구현되는 미세회로의 크기는 급격히 작아지고, 그에 따라서 구현되어져야 하는 미세 회로들의 오버레이 마진(Overlay Margin) 또한 급격하게 작아졌다.
오버레이는 언더 레이어(Under Layer)와 전류 레이어(Current Layer)와의 중첩(Overlap) 정도를 의미하며, 오버레이 마진이 넓지 않을 경우 실제로 소자의 성능에 결정적인 영향을 미치게 된다. 오버레이 계측은 웨이퍼 노치(Wafer Notch) 정렬, 사전 정렬(Pre-Alignment), 코오스(Coarse) 기준점 확인, 세부 기준점 확인, 오버레이 마크(Overlay Mark) 이동 및 검출의 순서로 이루어 진다.
이때 사전 정렬, 코오스 기준점 확인, 세부 기준점 확인 등의 순서에서는 가공되는 웨이퍼 내의 인식하기 쉬운 특이한 모양을 사용하여 인식 시키는 방식을 사용 하고 있다. 다음 단계인 오버레이 마크 이동 및 검출의 단계에서는, 상당 기간의 노하우(know-how)가 결합되어 최적화가 되어 있는 그리고 구현하려는 공정의 특성에 잘 맞게 설계되어 있는 계측용 마크를 이용하게 된다.
CMOS 반도체 제조 공정 중 얇은 트랜치 분리(STI : Shallow Trench Isolation) 공정 사용하는 공정 중에서 가장 중요한 역할을 하게 되는 게이트 라인(Gate line)을 형성하는 포토 리소그래피 공정 진행 중에 오버레이를 검출하는 패턴(이하 모트 패턴(moat Pattern)이라 칭함)에서 만들어진 기준 마크와 현재 형성 하려는 게이트 라인 노광 작업시에 만들어지는 중첩 마크가 서로 겹쳐지는 구조로 설계되어 있다.
중첩 정도를 계측하여야 하는 모트 패턴과 게이트 라인 형성 패턴 사이에서는 여러 가지의 패턴 및 다른 공정이 진행되게 되는데, 도 1에서와 같이 오버레이 기준 마크는 모트 패턴에서 형성된 지역이 후속 공정이 진행됨에 따라 필름 단차가 있는 모양을 형성하게 되고, 이 단차의 차이에 의해서 오버레이 계측 장비는 계측되는 이미지 또는 신호의 정도를 가지고 측정을 진행하게 된다.
도 1은 종래기술에 의한 오버레이 마크 중첩도 및 수직 구조이다. STI 공정이 진행된 후 활성(Active) 영역과 고립(Isolation) 영역은 서로 단차가 있는 모양을 가지고 있지만, 후속 공정인 산화막 제거 공정과 세정 공정을 거치면, 단차를 형성하고 있는 고립 영역을 이루고 있는 산화막의 단차가 영향을 받게 된다.
상기 공정이 진행되면서 제조 공정중의 웨이퍼 내의 막질 균일성은 점점 더 나빠지게 되고, 재현성이 없어지게 된다. 결국에는 게이트 라인 형성 공정진행 전까지 공정이 진행되게 되면, 고립 영역의 막질의 균일성은 일정하지 않게 되며, 이때의 각각의 막질의 단차 차이는 중첩 정도를 계측하는 과장중에서 중요한 파라미터로 작용을 하게 된다. 게이트 라인 형성 공정중 중첩 계측 마크는 모트 패턴에서 형성되는 어미 마크와 게이트 라인에서 형성되는 마크의 중첩 정도를 확인하게 되는데, 이때의 어미 마크는 모트 패턴 이후 진행된 후속 공정의 영향을 받아 오버레이 계측 장비가 일정한 신호를 검출하는데 영향을 주게 된다. 제조 공정 중 나빠진 막질의 균일성은 결국에는 중첩 정도 계측시 어미 마크의 정도 계측 시 영향을 주 게 된다.
도 2는 종래기술에 의한 오버레이 마크의 평면도 및 마크 이미지 차이의 실시예이다. 게이트 라인 형성 공정시 어미 마크로 사용되는 오버레이 마크의 균일한 이미지를 구현시킬 수 없는 단점이 있으며, 오버레이 계측시 불균일한 이미지로 인한 비정상적인 신호를 얻게 됨으로써, 정확한 중첩 정도를 계측 할 수 없게 되며 나아가 반도체 소자의 수율에 결정적인 영향을 미치는 오버레이 마진을 안정적으로 확보할 수 없게 된다.
도 3은 종래기술에 의한 정렬 마크 검출 신호의 실시예이다. 도 3과 같이 종래기술에 의하여 정렬 마크 검출 신호를 얻게될 경우 게이트 라인 형성 공정시 정렬 마크의 균일한 이미지를 구현할 수 없고, 정렬 정도 계측시 불균일한 이미지로 인한 비정상적인 신호를 얻게 된다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 마스크 블로킹을 이용하여 하부 단차의 차이 발생 정도를 완전히 억제시켜 오버레이 마크의 불균일한 신호 검출에 의한 계측 오차 및 에러 발생을 줄여주는 오버레이 마크 형성 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 기판상에 STI를 형성하는 단계; 상기 기판상에 절연 막을 형성하는 단계; 상기 절연막상에 패드 산화막 및 패드 질화막을 형성하는 단계; 상기 패드 산화막 및 패드 질화막을 식각하여 상기 STI를 보호하는 식각 베리어를 형성하는 단계 및 상기 식각 베리어를 이용하여 상기 절연막을 형성하는 단계로 이루어진 반도체 소자의 오버레이 마크 형성 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참고한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 4는 본 발명에 의한 오버레이 마크 수직 구조이다. 먼저 기판(미도시) 상부에 통상의 방법으로 STI(100)를 형성한 후 절연막(110)을 형성한다. 그 다음 상기 절연막(110) 상부에 패드 산화막(120) 및 패드 질화막(130)을 형성한다.상기 형성된 패드 산화막(120) 및 패드 질화막(130)을 식각하여 상기 STI(100)를 보호하는 식각 베리어를 형성하게 된다.
이는 상기 패드 산화막(120) 및 패드 질화막(130)이 디글레이즈 패턴 과정 중 오버레이 마크의 영역에 해당되는 영역에 포토 레지스트가 남을 수 있도록 패턴을 전사하는 마스크 상에 블로킹 처리할 수 있게 해주어, 산화막의 디글레이즈 패턴이 진행되고 난 후에도 포토 레지스트막이 오버레이 마크 영역에 남아있게 되고, 이것이 오버레이 마크 영역의 막질 변화를 막아주는 역할을 한다. 이 후의 공정 순서는 통상의 방법에 의해 진행된다.
도 5는 본 발명에 의한 정렬 마크 검출 신호의 실시예이다. 게이트 라인을 형성하는 공정 진행 중 노광 정렬 과정 중 정렬 계측 과정에서 이미 일정하게 형성 된 하부 막질의 평탄도에 따라 재현성 있는 신호의 검출이 이루어지게 된다. 이는 정렬 마크의 균일한 계측을 가능하게 하고 정렬의 신뢰도 또한 향상시킬 수 있게 된다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
본 발명의 반도체 소자의 오버레이 마크 형성 방법은 마스크 블로킹을 이용하여 오버레이 마크 검출에서 발생할 수 있는 에러의 요인인 하부 단차의 차이 발생 정도를 완전히 억제시켜 오버레이 마크의 불균일한 신호 검출에 의한 계측 오차 및 에러 발생을 줄여주는 효과가 있다. 또한 정렬 계측시 마크 검출의 특성이 좋아지고 시간 손실이 감소되어 생산성이 향상되고, 정렬 마진을 안정적으로 확보하여 반도체 제조 공정의 수율을 향상시키는 효과가 있다.

Claims (3)

  1. 반도체 소자의 오버레이 마크 형성 방법에 있어서,
    기판상에 STI를 형성하는 단계;
    상기 기판상에 절연막을 형성하는 단계;
    상기 절연막상에 패드 산화막 및 패드 질화막을 형성하는 단계;
    상기 패드 산화막 및 패드 질화막을 식각하여 상기 STI를 보호하는 식각 베리어를 형성하는 단계; 및
    상기 식각 베리어를 이용하여 상기 절연막을 제거하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 오버레이 마크 형성 방법
  2. 제 1항에 있어서,
    상기 패드 산화막 및 패드 질화막은 디글레이즈 패턴이 진행된 후에도 포토 레지스트막이 오버레이 마크 영역에 남아있게 하여 마스크 블로킹으로 사용되는 것을 특징으로 하는 반도체 소자의 오버레이 마크 형성 방법.
  3. 제 1항에 있어서,
    상기 패드 산화막 및 패드 질화막은 오버레이 영역의 막질 변화를 막아주는 역할을 하는 것을 특징으로 하는 반도체 소자의 오버레이 마크 형성 방법
KR1020040115556A 2004-12-29 2004-12-29 반도체 소자의 오버레이 마크 형성 방법 KR100607788B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040115556A KR100607788B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 오버레이 마크 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115556A KR100607788B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 오버레이 마크 형성 방법

Publications (2)

Publication Number Publication Date
KR20060076929A KR20060076929A (ko) 2006-07-05
KR100607788B1 true KR100607788B1 (ko) 2006-08-02

Family

ID=37169067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115556A KR100607788B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 오버레이 마크 형성 방법

Country Status (1)

Country Link
KR (1) KR100607788B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001052993A (ja) 1999-08-16 2001-02-23 Sony Corp 半導体装置及び半導体装置の製造方法
JP2001102440A (ja) 1999-09-29 2001-04-13 Nec Corp 半導体集積回路装置の製造方法
JP2001237309A (ja) 2000-02-23 2001-08-31 Nec Corp 半導体装置の製造方法
JP2002134701A (ja) 2000-10-25 2002-05-10 Nec Corp 半導体装置の製造方法
KR20030003388A (ko) * 2001-06-30 2003-01-10 주식회사 하이닉스반도체 반도체소자의 정렬마크 및 중첩도 측정마크의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001052993A (ja) 1999-08-16 2001-02-23 Sony Corp 半導体装置及び半導体装置の製造方法
JP2001102440A (ja) 1999-09-29 2001-04-13 Nec Corp 半導体集積回路装置の製造方法
JP2001237309A (ja) 2000-02-23 2001-08-31 Nec Corp 半導体装置の製造方法
JP2002134701A (ja) 2000-10-25 2002-05-10 Nec Corp 半導体装置の製造方法
KR20030003388A (ko) * 2001-06-30 2003-01-10 주식회사 하이닉스반도체 반도체소자의 정렬마크 및 중첩도 측정마크의 제조방법

Also Published As

Publication number Publication date
KR20060076929A (ko) 2006-07-05

Similar Documents

Publication Publication Date Title
US7190823B2 (en) Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same
US6271602B1 (en) Method for reducing the susceptibility to chemical-mechanical polishing damage of an alignment mark formed in a semiconductor substrate
US7598155B1 (en) Method of manufacturing an overlay mark
US10504851B2 (en) Structure and method to improve overlay performance in semiconductor devices
KR100607788B1 (ko) 반도체 소자의 오버레이 마크 형성 방법
JP2006253471A (ja) 重ね合わせマーク
US7595258B2 (en) Overlay vernier of semiconductor device and method of manufacturing the same
US6399259B1 (en) Method of forming alignment marks for photolithographic processing
KR100827472B1 (ko) 반도체 포토리소그래피 공정의 오버레이 마크 및 형성 방법
JP2000208392A (ja) 保護ダミ―パタ―ンを有する半導体製造用アライメントマ―ク構造
US6545369B1 (en) Overlay error reduction by minimization of unpatterned wafer area
JPH0536583A (ja) 位置合せ方法および半導体集積回路装置の製造方法
KR20070006044A (ko) 패턴 구조물 형성 방법 및 이를 이용한 트렌치 형성 방법
KR100615815B1 (ko) 기판 가장자리샷의 디포커스를 방지하는 노광방법
JP2007103541A (ja) 微細パターンの形成方法
KR20000043987A (ko) 레이어 정렬 마크
KR100564121B1 (ko) 얼라이너를 이용한 패턴 삽입 방법
US20110177435A1 (en) Photomasks having sub-lithographic features to prevent undesired wafer patterning
KR100398576B1 (ko) 정렬 정확도 향상방법
KR0146239B1 (ko) 반도체소자의 제조방법
KR20040057634A (ko) 정렬 버니어 형성 방법
JP2002280295A (ja) 半導体素子の製造方法および撮像素子の製造方法
KR100827487B1 (ko) 반도체 소자의 정렬키 형성방법
TWI424466B (zh) 疊合標記及其製作方法
JPH0245909A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee