KR20040076138A - 감광막의 라인에이지 슬림방지방법 - Google Patents

Abstract

본 발명은, 감광막의 라인에이지 방지방법에 관한 것으로서, 특히, ArF노광장치에 의하여 웨이퍼 상에서 패터닝된 감광막에 레이저빔에 대하여 식각 내성을 갖는 보호입자막을 분무하여 적층하므로 후속공정에서 패터닝된 감광막의 CD(Critical Dimension)를 측정할 때, 감광막의 CD가 줄어드는 것을 예방하여 라인에이지슬림(Line Edge Slime)현상을 방지하도록 하는 매우 유용하고 효과적인 발명에 관한 것이다.

Description

감광막의 라인에이지 슬림방지방법 { Method For Preventing The Line Edge Slim Of A Photo Resist }

본 발명은 패터닝된 감광막을 보호하는 물질에 관한 것으로서, 특히, ArF노광장치에 의하여 웨이퍼 상에서 패터닝된 감광막에 레이저빔에 대하여 식각 내성을 갖는 보호입자막을 분무하여 적층하므로 후속공정에서 패터닝된 감광막의 CD(Critical Dimension)를 측정할 때, 감광막의 CD가 줄어드는 것을 예방하여 라인에이지슬림(Line Edge Slime)현상을 방지하도록 하는 감광막의 라인에이지 방지방법에 관한 것이다.

일반적으로, 반도체장치의 종류에는 여러 가지가 있으며, 이 반도체장치 내에 형성되는 트랜지스터 및 커패시터등을 구성시키는 방법에는 다양한 제조기술이 사용되고 있으며, 최근에는 반도체기판 상에 산화막을 입혀 전계효과를 내도록 하는 모스형 전계효과 트랜지스터(MOSFET; metal oxide semiconductor field effect transistor)를 점차적으로 많이 사용하고 있는 실정에 있다.

상기한 모스형 전계효과 트랜지스터는 반도체 기판상에 형성된 게이트가 반도체층에서 얇은 산화 실리콘막에 의해 격리되어 있는 전계효과 트랜지스터로서 접합형 트랜지스터와 같이 임피던스가 저하되는 일이 없으며, 확산 공정이 1회로 간단하고, 소자간의 분리가 필요 없는 장점을 지니고 있어서, 고밀도 집적화에 적합한 특성을 지니고 있는 반도체 장치이다.

이와 같은 트랜지스터는 웨이퍼를 칩의 형상으로 절개하고 그 칩 위에 미세한 각종의 패턴을 적층하고 식각하여 전기적으로 도전되어 소정의 정보를 메모리할 수 있는 소자로 제조하게 된다.

이 때, 웨이퍼를 마스크하여 식각할 때 사용되는 마스크에는 다양한 종류가 있으며, 특히, 노광장치인 스테퍼(Stepper)를 이용하여 노광을 통하여 웨이퍼에 패턴을 형성하는 경우가 있으며, 이것은 위상차를 이용하여 노광장치의 이미지 성능을 개선하기 위하여 반전된 영역을 이용하는 마스크인 위상반전마스크(Phase Shifting Mask)를 사용하고 있다.

상기 위상반전마스크는, 웨이퍼 상에 적층되는 감광막을 통하여 하부층을 식각하기 위한 패턴을 형성하기 위하여 노광장치의 레이저광이 선택적으로 투과되도록 하는 석영이 주성분인 석영플레이트이다.

도 1은 종래의 노광장치를 사용하여 웨이퍼 상에 증착된 감광막에 위상반전마스크를 통하여 노광하는 상태를 보인 도면이고, 도 2는 종래의 노광장치에 의하여 웨이퍼에 감광막이 패터닝된 상태를 보인 도면이고, 도 3은 종래의 패터닝된 감광막의 CD를 E-BEAM으로 측정할 때, 감광막의 CD가 줄어드는 상태를 보인 도면이고, 도 4는 종래의 이빔을 이용하여 패터닝된 감광막의 CD를 측정하는 경우, 측정횟수에 의하여 CD가 줄어드는 상태를 보인 도표이다.

도 1에 도시된 바와 같이, 웨이퍼(10) 상에 감광막(12)을 적층한 후, 위상반전마스크(14)를 대고서 193nm ArF 노광장치에서 이빔(E-BEAM)을 조사하여 빛에너지에 의하여 감광막(12)에 화학반응을 발생하도록 한다.

그리고, 상기 감광막(12)을 화학반응이 일어난 노광부분과 화학반응이 발생하지 않은 비노광부분을 화학용액으로 식각하여 도 2에 도시된 바와 같이, 감광막(12)에 패턴(16)을 형성하도록 한다.

그런데, 도 3에 도시된 바와 같이, 상기 감광막(12)에 형성된 패턴(16)을 CD-SEM장비로 감광막(12) 패턴(16)의 CD(Critical Dimension)를 측정할 때, 측정하는 횟수에 따라서 CD가 줄어드는 라인에지 슬림잉(Line Edge Slimming)현상이 발생되어지므로 정확한 CD측정 및 반도체 양산공정에서의 적용이 어려운 문제점이 있었다.

즉, CD Slimming = CD_O- CD_t으로서, 감광막(12)의 원래 패턴(16)의 CD_O에서 CD-SEM장비로 E-BEAM을 조사한 후, 패턴(16)의 CD_t사이에 일정한 편차(CD Slimming)가 발생되는 것이다.

이러한 라인에이지 슬림형상은, 종래의 248nm KrF 노광장비를 사용하여 노광하는 감광막에서는 감광막 성분 중에서 아로메틱 컴파운드(Aromatic Compound)가 포함되어 있어서 E-BEAM 노광장비에 의하여 질량손실이 발생하지 않은 193nm ArF노광장비를 이용하는 감광막에는 아로메틱 컴파운드 성분이 없어서 CD-SEM측정시 E-BEAM에 노출되면서 상기한 CD가 줄어드는 형상을 피할 수 없는 단점을 지닌다.

본 발명은 이러한 점을 감안하여 안출한 것으로서, ArF노광장치에 의하여 웨이퍼 상에서 패터닝된 감광막에 레이저빔에 대하여 식각 내성을 갖는 보호입자막을 분무하여 적층하므로 후속공정에서 패터닝된 감광막의 CD(Critical Dimension)를 측정할 때, 감광막의 CD가 줄어드는 것을 예방하여 라인에이지슬림(Line Edge Slime)현상을 방지하도록 하는 것이 목적이다.

도 1은 종래의 노광장치를 사용하여 웨이퍼 상에 증착된 감광막에 위상반전마스크를 통하여 노광하는 상태를 보인 도면이고,

도 2는 종래의 노광장치에 의하여 웨이퍼에 감광막이 패터닝된 상태를 보인 도면이고,

도 3은 종래의 패터닝된 감광막의 CD를 E-BEAM으로 측정할 때, 감광막의 CD가 줄어드는 상태를 보인 도면이고,

도 4는 종래의 이빔을 이용하여 패터닝된 감광막의 CD를 측정하는 경우, 측정횟수에 의하여 CD가 줄어드는 상태를 보인 도표이고,

도 5는 본 발명에 따른 보호물질 분무장치에 의하여 패터닝된 감광막에 보호막이 증착되는 상태를 보인 도면이다.

*도면의 주요부분에 대한 부호의 설명*

10 : 웨이퍼 12 : 감광막

14 : 위상반전마스크 16 : 패턴

20 : 보호물질분무장치 30 : 보호입자막

이러한 목적은, 반도체 소자를 제조하는 리소그라피 공정에 있어서, 상기 웨이퍼 상에 감광막을 적층한 후, 패턴을 형성하는 단계와; 상기 단계 후에 보호물질 분무장치를 사용하여 상기 감광막의 패턴 상에 식각 내성을 가지는 보호물질용 입자를 분무하여 보호입자막을 형성하는 단계와; 상기 단계 후에 CD-SEM장비에서 E-BEAM을 상기 감광막에 조사하여 패턴의 CD를 측정하는 단계를 포함하여 이루어지는 것을 특징으로 하는 감광막의 라인에이지 방지방법을 제공함으로써 달성된다.

그리고, 상기 보호입자막은, 레진을 사용하는 것이 바람직 하다.

그리고, 상기 보호입자막은, I-Line용 노볼락 레진(Novolac Resin)인 것이 바람 직하다.

이하, 첨부한 도면에 의거하여 본 발명에 따른 위상반전마스크 및 그 제조방법에 대하여 상세히 설명한다.

도 5는 본 발명에 따른 보호물질 분무장치에 의하여 패터닝된 감광막에 보호막이 증착되는 상태를 보인 도면이다.

본 발명의 라인에이지 방지방법을 살펴 보면, 웨이퍼(10) 상에 감광막(12)을 적층한 후, 패턴(16)을 형성하도록 한다.

그리고, 상기 단계 후에 보호물질 분무장치(20)를 사용하여 상기 감광막(12)의 패턴(16) 상에 식각 내성을 가지는 보호물질용 입자를 분무하여 보호입자막(30)을 형성하도록 한다.

상기 보호입자막(30)은, I-Line용 노볼락 레진(Novolac Resin)인 것이다.

그리고, 상기 단계 후에 CD-SEM장비에서 E-BEAM을 상기 감광막(12)에 조사하여 패턴(16)의 CD를 측정하도록 한다.

따라서, 상기한 바와 같이, 본 발명에 따른 감광막의 라인에이지 방지 방법을 이용하게 되면, ArF노광장치에 의하여 웨이퍼 상에서 패터닝된 감광막에 레이저빔에 대하여 식각 내성을 갖는 보호입자막을 분무하여 적층하므로 후속공정에서 패터닝된 감광막의 CD(Critical Dimension)를 측정할 때, 감광막의 CD가 줄어드는 것을 예방하여 라인에이지슬림(Line Edge Slime)현상을 방지하도록 하는 매우 유용하고 효과적인 발명이다.

Claims (3)

1. 반도체 소자를 제조하는 리소그라피 공정에 있어서,

   상기 웨이퍼 상에 감광막을 적층한 후, 패턴을 형성하는 단계와;

   상기 단계 후에 보호물질 분무장치를 사용하여 상기 감광막의 패턴 상에 식각 내성을 가지는 보호물질용 입자를 분무하여 보호입자막을 형성하는 단계와;

   상기 단계 후에 CD-SEM장비에서 E-BEAM을 상기 감광막에 조사하여 패턴의 CD를 측정하는 단계를 포함하여 이루어지는 것을 특징으로 하는 감광막의 라인에이지 방지방법.
2. 제 1 항에 있어서,

   상기 보호입자막은, 레진을 사용하는 것을 특징으로 하는 감광막의 라인에이지 방지방법.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 보호입자막은, I-Line용 노볼락 레진인 것을 특징으로 하는 감광막 라인에이지 방지방법.