JPS5871615A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5871615A JPS5871615A JP16947281A JP16947281A JPS5871615A JP S5871615 A JPS5871615 A JP S5871615A JP 16947281 A JP16947281 A JP 16947281A JP 16947281 A JP16947281 A JP 16947281A JP S5871615 A JPS5871615 A JP S5871615A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- pattern
- film
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体ウェハーの有する電気的特性の良・不良
の半導体素子を容易に識別し得る構造を備え九牛導体装
置の製造方法に関するものである。
の半導体素子を容易に識別し得る構造を備え九牛導体装
置の製造方法に関するものである。
従来、半導体基板に半導体素子を形成した後、前記半導
体素子を個々に分離する半導体装置の製造に於いて、前
記半導体素子の電気的特性は、半導体ウェハーの状態の
１１で測定することが一般的である。この場合、電気的
特性不良の半導体素子には骸不喪牛導体素子上の中央部
分にレーザーなどによりキズをつけて外観的不要とし、
個々に分離した後、目視或いは自動的に認識させて良・
不＆を識別すゐ。
体素子を個々に分離する半導体装置の製造に於いて、前
記半導体素子の電気的特性は、半導体ウェハーの状態の
１１で測定することが一般的である。この場合、電気的
特性不良の半導体素子には骸不喪牛導体素子上の中央部
分にレーザーなどによりキズをつけて外観的不要とし、
個々に分離した後、目視或いは自動的に認識させて良・
不＆を識別すゐ。
従来の半導体装置では、配線パターンによっては、キズ
が非常に識別し離いものとなり、個々に分離する過程で
良・不良の判定が困難となる場合がある。また、キズの
大きさが不均一になり易く、自動認識機を適用するとき
一部が生じ易い欠点がある。
が非常に識別し離いものとなり、個々に分離する過程で
良・不良の判定が困難となる場合がある。また、キズの
大きさが不均一になり易く、自動認識機を適用するとき
一部が生じ易い欠点がある。
本発明の目的は、従来の半導体装置に見られた上記欠点
を除き、組立工１１に於いて、電気的良・不良の判定を
容易にし、且つ自動認識機の適用を可能とする半導体装
置の製造方法を提供することＫある。
を除き、組立工１１に於いて、電気的良・不良の判定を
容易にし、且つ自動認識機の適用を可能とする半導体装
置の製造方法を提供することＫある。
本発明の半導体装置の製造方法は、半導体素子の表面に
於いて、その中央部分に、或いは電極部とその両側を含
む全域を除いた部分に、ポリイミド系の有機物絶縁膜を
被覆して不良刻印用の領域を有し、ここに不要刻印を可
能ならしめる構造を形成することｔ−特徴とする。
於いて、その中央部分に、或いは電極部とその両側を含
む全域を除いた部分に、ポリイミド系の有機物絶縁膜を
被覆して不良刻印用の領域を有し、ここに不要刻印を可
能ならしめる構造を形成することｔ−特徴とする。
以下に本発明を実施例により説明する。
第１図乃至第３図は本発明の一実施例の半導体装置の製
造方法を説明する断面図であゐ。まず、第１図のように
絶縁膜１上に電極２並びに内部配［３を形成し九半導体
基板４を用意する０次に第２図に示すようＫこの半導体
基板４の表面にポリイミド膜５を全面に塗布して形成す
る。次に、写真蝕刻法で使用するフォト・レジスト膜を
パターン６に選択的に付着させて所望のパターンを形成
する。次に、第３図に示すように１ポリイミド膜Ｓｔ例
えばヒドラジンでエツチングし、フォト書レジスト膜を
除去して所望のパターン６ｔ−形成する。第４図として
、本実施例による半導体装置の平面図を示し１．このポ
リイミド膜５のパターン６に不要刻印を行う。
造方法を説明する断面図であゐ。まず、第１図のように
絶縁膜１上に電極２並びに内部配［３を形成し九半導体
基板４を用意する０次に第２図に示すようＫこの半導体
基板４の表面にポリイミド膜５を全面に塗布して形成す
る。次に、写真蝕刻法で使用するフォト・レジスト膜を
パターン６に選択的に付着させて所望のパターンを形成
する。次に、第３図に示すように１ポリイミド膜Ｓｔ例
えばヒドラジンでエツチングし、フォト書レジスト膜を
除去して所望のパターン６ｔ−形成する。第４図として
、本実施例による半導体装置の平面図を示し１．このポ
リイミド膜５のパターン６に不要刻印を行う。
上記実施例では不良刻印用絶縁性有機物膜としてポリイ
ンド樹脂を用い九場合を説明したが、ビスマレミイド、
ビスマイミイド−Ｍ、−Ｍ−２０゜−Ｄ、−８，−Ｔな
どがありどの樹脂を用いても良＜、１九写真蝕刻用の７
オトφレジストを用いても本発明の効果は失なわれない
。
ンド樹脂を用い九場合を説明したが、ビスマレミイド、
ビスマイミイド−Ｍ、−Ｍ−２０゜−Ｄ、−８，−Ｔな
どがありどの樹脂を用いても良＜、１九写真蝕刻用の７
オトφレジストを用いても本発明の効果は失なわれない
。
以上詳細に説明し九ように１本発明は、あらかじめ半導
体素子の表面上に絶縁性有機物膜管形成させておき、し
かる後に電気的特性の測定を行なうものであるから、配
線パターンの構造如何Ｋかかわらずレーず−などによる
キズの電気的不要打点の大きさが安定し、嵐・不要の判
定を自動認識の場合に於いても容易くお仁ない得る。ま
え、絶縁性有機物膜の存在によりて、電気的不良打点時
に飛散する配線の金属屑や半導体基板のシリコン屑など
によって隣接する半導体素子が汚染されるのを防止する
ことができる。更には、容易に打点の大きさを制御でき
ることから、必要以上の打点強度が不要となり、レーず
一打点の場合に見られ良電気特性測定後の半導体ウェハ
ーの洗浄工程に於ける破損を防止することができる。こ
れらの利点によって半導体装置の製造歩留並びに品質を
高め、ひいては製造価格を下げることができる。
体素子の表面上に絶縁性有機物膜管形成させておき、し
かる後に電気的特性の測定を行なうものであるから、配
線パターンの構造如何Ｋかかわらずレーず−などによる
キズの電気的不要打点の大きさが安定し、嵐・不要の判
定を自動認識の場合に於いても容易くお仁ない得る。ま
え、絶縁性有機物膜の存在によりて、電気的不良打点時
に飛散する配線の金属屑や半導体基板のシリコン屑など
によって隣接する半導体素子が汚染されるのを防止する
ことができる。更には、容易に打点の大きさを制御でき
ることから、必要以上の打点強度が不要となり、レーず
一打点の場合に見られ良電気特性測定後の半導体ウェハ
ーの洗浄工程に於ける破損を防止することができる。こ
れらの利点によって半導体装置の製造歩留並びに品質を
高め、ひいては製造価格を下げることができる。
第１図乃至第３図は本発明の一実施例の半導体装置の製
造過ｓｅａ明する断面図である。第４図は本実施例によ
る半導体装置の平面図である。 １・・・・・・絶縁膜、２・・・・・・電極、３・・・
・・・内部配線、４・・・・・・半導体基板、５・・・
・・・ポリイきド膜、６・・・・・・フォト・レジスト
膜。 事７図
造過ｓｅａ明する断面図である。第４図は本実施例によ
る半導体装置の平面図である。 １・・・・・・絶縁膜、２・・・・・・電極、３・・・
・・・内部配線、４・・・・・・半導体基板、５・・・
・・・ポリイきド膜、６・・・・・・フォト・レジスト
膜。 事７図
Claims (1)
- 半導体素子の表面の一部に電気的不要刻印用絶縁性有機
物膜を備えさせ、ことに不良刻印を行い、しかる後に電
気的特性不良の半導体素子を良品のそれと分離すること
ｔ−特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16947281A JPS5871615A (ja) | 1981-10-23 | 1981-10-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16947281A JPS5871615A (ja) | 1981-10-23 | 1981-10-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5871615A true JPS5871615A (ja) | 1983-04-28 |
Family
ID=15887184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16947281A Pending JPS5871615A (ja) | 1981-10-23 | 1981-10-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5871615A (ja) |
-
1981
- 1981-10-23 JP JP16947281A patent/JPS5871615A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5136354A (en) | Semiconductor device wafer with interlayer insulating film covering the scribe lines | |
| US6412326B1 (en) | Semiconductor calibration structures, semiconductor calibration wafers, calibration methods of calibrating semiconductor wafer coating systems, semiconductor processing methods of ascertaining layer alignment during processing and calibration methods of | |
| US5237199A (en) | Semiconductor device with interlayer insulating film covering the chip scribe lines | |
| JP3422767B2 (ja) | ウェハ、シャドー・マスク、半導体ウエハの製造方法及びシャドー・マスクの製造方法 | |
| US4105468A (en) | Method for removing defects from chromium and chromium oxide photomasks | |
| JPH02270342A (ja) | 半導体装置の製造方法 | |
| US4139434A (en) | Method of making circuitry with bump contacts | |
| JPS5871615A (ja) | 半導体装置の製造方法 | |
| KR100755353B1 (ko) | 반도체 장치의 제조 방법, 웨이퍼 및 웨이퍼의 제조 방법 | |
| JP2666393B2 (ja) | 半導体装置 | |
| JP3116469B2 (ja) | バンプ型電極の形成方法及び半導体装置の製造方法 | |
| KR100339414B1 (ko) | 반도체 파워 라인 분석용 패드의 형성 방법 | |
| KR100244296B1 (ko) | 반도체소자의 제조방법. | |
| KR0155837B1 (ko) | 반도체 장치의 패드 및 그 제조방법 | |
| JPS6341020A (ja) | 半導体装置の製造方法 | |
| KR100195279B1 (ko) | Teg용 전극 패드 | |
| KR100524686B1 (ko) | 반도체 장치의 막들림 방지 방법 | |
| JPH04264733A (ja) | 集積回路装置のバンプ電極用下地膜の形成方法 | |
| JPH01276627A (ja) | 半導体装置 | |
| KR19980048586A (ko) | 반도체 장치의 패드 구조 및 그 제조방법 | |
| JPS61294827A (ja) | 半導体装置の製造方法 | |
| JPH0245909A (ja) | 半導体装置の製造方法 | |
| KR19980030400A (ko) | 이상범프의 본딩패드를 제거하는 범프 형성방법 | |
| JPH01276626A (ja) | 半導体装置 | |
| JPS60186016A (ja) | 半導体装置の製造方法 |